sound/pci/intel8x0m.c

   1 /*
   2  *   ALSA modem driver for Intel ICH (i8x0) chipsets
   3  *
   4  *      Copyright (c) 2000 Jaroslav Kysela <perex@suse.cz>
   5  *
   6  *   This is modified (by Sasha Khapyorsky <sashak@alsa-project.org>) version
   7  *   of ALSA ICH sound driver intel8x0.c .
   8  *
   9  *
  10  *   This program is free software; you can redistribute it and/or modify
  11  *   it under the terms of the GNU General Public License as published by
  12  *   the Free Software Foundation; either version 2 of the License, or
  13  *   (at your option) any later version.
  14  *
  15  *   This program is distributed in the hope that it will be useful,
  16  *   but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  *   GNU General Public License for more details.
  19  *
  20  *   You should have received a copy of the GNU General Public License
  21  *   along with this program; if not, write to the Free Software
  22  *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  23  *
  24  */
  25
  26 #include <sound/driver.h>
  27 #include <asm/io.h>
  28 #include <linux/delay.h>
  29 #include <linux/interrupt.h>
  30 #include <linux/init.h>
  31 #include <linux/pci.h>
  32 #include <linux/slab.h>
  33 #include <linux/moduleparam.h>
  34 #include <sound/core.h>
  35 #include <sound/pcm.h>
  36 #include <sound/ac97_codec.h>
  37 #include <sound/info.h>
  38 #include <sound/initval.h>
  39
  40 MODULE_AUTHOR("Jaroslav Kysela <perex@suse.cz>");
  41 MODULE_DESCRIPTION("Intel 82801AA,82901AB,i810,i820,i830,i840,i845,MX440; "
  42                    "SiS 7013; NVidia MCP/2/2S/3 modems");
  43 MODULE_LICENSE("GPL");
  44 MODULE_SUPPORTED_DEVICE("{{Intel,82801AA-ICH},"
  45                 "{Intel,82901AB-ICH0},"
  46                 "{Intel,82801BA-ICH2},"
  47                 "{Intel,82801CA-ICH3},"
  48                 "{Intel,82801DB-ICH4},"
  49                 "{Intel,ICH5},"
  50                 "{Intel,ICH6},"
  51                 "{Intel,ICH7},"
  52                 "{Intel,MX440},"
  53                 "{SiS,7013},"
  54                 "{NVidia,NForce Modem},"
  55                 "{NVidia,NForce2 Modem},"
  56                 "{NVidia,NForce2s Modem},"
  57                 "{NVidia,NForce3 Modem},"
  58                 "{AMD,AMD768}}");
  59
  60 static int index = -2; /* Exclude the first card */
  61 static char *id = SNDRV_DEFAULT_STR1;   /* ID for this card */
  62 static int ac97_clock;
  63
  64 module_param(index, int, 0444);
  65 MODULE_PARM_DESC(index, "Index value for Intel i8x0 modemcard.");
  66 module_param(id, charp, 0444);
  67 MODULE_PARM_DESC(id, "ID string for Intel i8x0 modemcard.");
  68 module_param(ac97_clock, int, 0444);
  69 MODULE_PARM_DESC(ac97_clock, "AC'97 codec clock (0 = auto-detect).");
  70
  71 /* just for backward compatibility */
  72 static int enable;
  73 module_param(enable, bool, 0444);
  74
  75 /*
  76  *  Direct registers
  77  */
  78 enum { DEVICE_INTEL, DEVICE_SIS, DEVICE_ALI, DEVICE_NFORCE };
  79
  80 #define ICHREG(x) ICH_REG_##x
  81
  82 #define DEFINE_REGSET(name,base) \
  83 enum { \
  84         ICH_REG_##name##_BDBAR  = base + 0x0,   /* dword - buffer descriptor list base address */ \
  85         ICH_REG_##name##_CIV    = base + 0x04,  /* byte - current index value */ \
  86         ICH_REG_##name##_LVI    = base + 0x05,  /* byte - last valid index */ \
  87         ICH_REG_##name##_SR     = base + 0x06,  /* byte - status register */ \
  88         ICH_REG_##name##_PICB   = base + 0x08,  /* word - position in current buffer */ \
  89         ICH_REG_##name##_PIV    = base + 0x0a,  /* byte - prefetched index value */ \
  90         ICH_REG_##name##_CR     = base + 0x0b,  /* byte - control register */ \
  91 };
  92
  93 /* busmaster blocks */
  94 DEFINE_REGSET(OFF, 0);          /* offset */
  95
  96 /* values for each busmaster block */
  97
  98 /* LVI */
  99 #define ICH_REG_LVI_MASK                0x1f
 100
 101 /* SR */
 102 #define ICH_FIFOE                       0x10    /* FIFO error */
 103 #define ICH_BCIS                        0x08    /* buffer completion interrupt status */
 104 #define ICH_LVBCI                       0x04    /* last valid buffer completion interrupt */
 105 #define ICH_CELV                        0x02    /* current equals last valid */
 106 #define ICH_DCH                         0x01    /* DMA controller halted */
 107
 108 /* PIV */
 109 #define ICH_REG_PIV_MASK                0x1f    /* mask */
 110
 111 /* CR */
 112 #define ICH_IOCE                        0x10    /* interrupt on completion enable */
 113 #define ICH_FEIE                        0x08    /* fifo error interrupt enable */
 114 #define ICH_LVBIE                       0x04    /* last valid buffer interrupt enable */
 115 #define ICH_RESETREGS                   0x02    /* reset busmaster registers */
 116 #define ICH_STARTBM                     0x01    /* start busmaster operation */
 117
 118
 119 /* global block */
 120 #define ICH_REG_GLOB_CNT                0x3c    /* dword - global control */
 121 #define   ICH_TRIE              0x00000040      /* tertiary resume interrupt enable */
 122 #define   ICH_SRIE              0x00000020      /* secondary resume interrupt enable */
 123 #define   ICH_PRIE              0x00000010      /* primary resume interrupt enable */
 124 #define   ICH_ACLINK            0x00000008      /* AClink shut off */
 125 #define   ICH_AC97WARM          0x00000004      /* AC'97 warm reset */
 126 #define   ICH_AC97COLD          0x00000002      /* AC'97 cold reset */
 127 #define   ICH_GIE               0x00000001      /* GPI interrupt enable */
 128 #define ICH_REG_GLOB_STA                0x40    /* dword - global status */
 129 #define   ICH_TRI               0x20000000      /* ICH4: tertiary (AC_SDIN2) resume interrupt */
 130 #define   ICH_TCR               0x10000000      /* ICH4: tertiary (AC_SDIN2) codec ready */
 131 #define   ICH_BCS               0x08000000      /* ICH4: bit clock stopped */
 132 #define   ICH_SPINT             0x04000000      /* ICH4: S/PDIF interrupt */
 133 #define   ICH_P2INT             0x02000000      /* ICH4: PCM2-In interrupt */
 134 #define   ICH_M2INT             0x01000000      /* ICH4: Mic2-In interrupt */
 135 #define   ICH_SAMPLE_CAP        0x00c00000      /* ICH4: sample capability bits (RO) */
 136 #define   ICH_MULTICHAN_CAP     0x00300000      /* ICH4: multi-channel capability bits (RO) */
 137 #define   ICH_MD3               0x00020000      /* modem power down semaphore */
 138 #define   ICH_AD3               0x00010000      /* audio power down semaphore */
 139 #define   ICH_RCS               0x00008000      /* read completion status */
 140 #define   ICH_BIT3              0x00004000      /* bit 3 slot 12 */
 141 #define   ICH_BIT2              0x00002000      /* bit 2 slot 12 */
 142 #define   ICH_BIT1              0x00001000      /* bit 1 slot 12 */
 143 #define   ICH_SRI               0x00000800      /* secondary (AC_SDIN1) resume interrupt */
 144 #define   ICH_PRI               0x00000400      /* primary (AC_SDIN0) resume interrupt */
 145 #define   ICH_SCR               0x00000200      /* secondary (AC_SDIN1) codec ready */
 146 #define   ICH_PCR               0x00000100      /* primary (AC_SDIN0) codec ready */
 147 #define   ICH_MCINT             0x00000080      /* MIC capture interrupt */
 148 #define   ICH_POINT             0x00000040      /* playback interrupt */
 149 #define   ICH_PIINT             0x00000020      /* capture interrupt */
 150 #define   ICH_NVSPINT           0x00000010      /* nforce spdif interrupt */
 151 #define   ICH_MOINT             0x00000004      /* modem playback interrupt */
 152 #define   ICH_MIINT             0x00000002      /* modem capture interrupt */
 153 #define   ICH_GSCI              0x00000001      /* GPI status change interrupt */
 154 #define ICH_REG_ACC_SEMA                0x44    /* byte - codec write semaphore */
 155 #define   ICH_CAS               0x01            /* codec access semaphore */
 156
 157 #define ICH_MAX_FRAGS           32              /* max hw frags */
 158
 159
 160 /*
 161  *
 162  */
 163
 164 enum { ICHD_MDMIN, ICHD_MDMOUT, ICHD_MDMLAST = ICHD_MDMOUT };
 165 enum { ALID_MDMIN, ALID_MDMOUT, ALID_MDMLAST = ALID_MDMOUT };
 166
 167 #define get_ichdev(substream) (substream->runtime->private_data)
 168
 169 struct ichdev {
 170         unsigned int ichd;                      /* ich device number */
 171         unsigned long reg_offset;               /* offset to bmaddr */
 172         u32 *bdbar;                             /* CPU address (32bit) */
 173         unsigned int bdbar_addr;                /* PCI bus address (32bit) */
 174         struct snd_pcm_substream *substream;
 175         unsigned int physbuf;                   /* physical address (32bit) */
 176         unsigned int size;
 177         unsigned int fragsize;
 178         unsigned int fragsize1;
 179         unsigned int position;
 180         int frags;
 181         int lvi;
 182         int lvi_frag;
 183         int civ;
 184         int ack;
 185         int ack_reload;
 186         unsigned int ack_bit;
 187         unsigned int roff_sr;
 188         unsigned int roff_picb;
 189         unsigned int int_sta_mask;              /* interrupt status mask */
 190         unsigned int ali_slot;                  /* ALI DMA slot */
 191         struct snd_ac97 *ac97;
 192 };
 193
 194 struct intel8x0m {
 195         unsigned int device_type;
 196
 197         int irq;
 198
 199         unsigned int mmio;
 200         unsigned long addr;
 201         void __iomem *remap_addr;
 202         unsigned int bm_mmio;
 203         unsigned long bmaddr;
 204         void __iomem *remap_bmaddr;
 205
 206         struct pci_dev *pci;
 207         struct snd_card *card;
 208
 209         int pcm_devs;
 210         struct snd_pcm *pcm[2];
 211         struct ichdev ichd[2];
 212
 213         unsigned int in_ac97_init: 1;
 214
 215         struct snd_ac97_bus *ac97_bus;
 216         struct snd_ac97 *ac97;
 217
 218         spinlock_t reg_lock;
 219
 220         struct snd_dma_buffer bdbars;
 221         u32 bdbars_count;
 222         u32 int_sta_reg;                /* interrupt status register */
 223         u32 int_sta_mask;               /* interrupt status mask */
 224         unsigned int pcm_pos_shift;
 225 };
 226
 227 static struct pci_device_id snd_intel8x0m_ids[] = {
 228         { 0x8086, 0x2416, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* 82801AA */
 229         { 0x8086, 0x2426, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* 82901AB */
 230         { 0x8086, 0x2446, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* 82801BA */
 231         { 0x8086, 0x2486, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* ICH3 */
 232         { 0x8086, 0x24c6, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* ICH4 */
 233         { 0x8086, 0x24d6, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* ICH5 */
 234         { 0x8086, 0x266d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* ICH6 */
 235         { 0x8086, 0x27dd, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* ICH7 */
 236         { 0x8086, 0x7196, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* 440MX */
 237         { 0x1022, 0x7446, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* AMD768 */
 238         { 0x1039, 0x7013, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_SIS },   /* SI7013 */
 239         { 0x10de, 0x01c1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_NFORCE }, /* NFORCE */
 240         { 0x10de, 0x0069, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_NFORCE }, /* NFORCE2 */
 241         { 0x10de, 0x0089, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_NFORCE }, /* NFORCE2s */
 242         { 0x10de, 0x00d9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_NFORCE }, /* NFORCE3 */
 243 #if 0
 244         { 0x1022, 0x746d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_INTEL }, /* AMD8111 */
 245         { 0x10b9, 0x5455, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DEVICE_ALI },   /* Ali5455 */
 246 #endif
 247         { 0, }
 248 };
 249
 250 MODULE_DEVICE_TABLE(pci, snd_intel8x0m_ids);
 251
 252 /*
 253  *  Lowlevel I/O - busmaster
 254  */
 255
 256 static u8 igetbyte(struct intel8x0m *chip, u32 offset)
 257 {
 258         if (chip->bm_mmio)
 259                 return readb(chip->remap_bmaddr + offset);
 260         else
 261                 return inb(chip->bmaddr + offset);
 262 }
 263
 264 static u16 igetword(struct intel8x0m *chip, u32 offset)
 265 {
 266         if (chip->bm_mmio)
 267                 return readw(chip->remap_bmaddr + offset);
 268         else
 269                 return inw(chip->bmaddr + offset);
 270 }
 271
 272 static u32 igetdword(struct intel8x0m *chip, u32 offset)
 273 {
 274         if (chip->bm_mmio)
 275                 return readl(chip->remap_bmaddr + offset);
 276         else
 277                 return inl(chip->bmaddr + offset);
 278 }
 279
 280 static void iputbyte(struct intel8x0m *chip, u32 offset, u8 val)
 281 {
 282         if (chip->bm_mmio)
 283                 writeb(val, chip->remap_bmaddr + offset);
 284         else
 285                 outb(val, chip->bmaddr + offset);
 286 }
 287
 288 static void iputword(struct intel8x0m *chip, u32 offset, u16 val)
 289 {
 290         if (chip->bm_mmio)
 291                 writew(val, chip->remap_bmaddr + offset);
 292         else
 293                 outw(val, chip->bmaddr + offset);
 294 }
 295
 296 static void iputdword(struct intel8x0m *chip, u32 offset, u32 val)
 297 {
 298         if (chip->bm_mmio)
 299                 writel(val, chip->remap_bmaddr + offset);
 300         else
 301                 outl(val, chip->bmaddr + offset);
 302 }
 303
 304 /*
 305  *  Lowlevel I/O - AC'97 registers
 306  */
 307
 308 static u16 iagetword(struct intel8x0m *chip, u32 offset)
 309 {
 310         if (chip->mmio)
 311                 return readw(chip->remap_addr + offset);
 312         else
 313                 return inw(chip->addr + offset);
 314 }
 315
 316 static void iaputword(struct intel8x0m *chip, u32 offset, u16 val)
 317 {
 318         if (chip->mmio)
 319                 writew(val, chip->remap_addr + offset);
 320         else
 321                 outw(val, chip->addr + offset);
 322 }
 323
 324 /*
 325  *  Basic I/O
 326  */
 327
 328 /*
 329  * access to AC97 codec via normal i/o (for ICH and SIS7013)
 330  */
 331
 332 /* return the GLOB_STA bit for the corresponding codec */
 333 static unsigned int get_ich_codec_bit(struct intel8x0m *chip, unsigned int codec)
 334 {
 335         static unsigned int codec_bit[3] = {
 336                 ICH_PCR, ICH_SCR, ICH_TCR
 337         };
 338         snd_assert(codec < 3, return ICH_PCR);
 339         return codec_bit[codec];
 340 }
 341
 342 static int snd_intel8x0m_codec_semaphore(struct intel8x0m *chip, unsigned int codec)
 343 {
 344         int time;
 345
 346         if (codec > 1)
 347                 return -EIO;
 348         codec = get_ich_codec_bit(chip, codec);
 349
 350         /* codec ready ? */
 351         if ((igetdword(chip, ICHREG(GLOB_STA)) & codec) == 0)
 352                 return -EIO;
 353
 354         /* Anyone holding a semaphore for 1 msec should be shot... */
 355         time = 100;
 356         do {
 357                 if (!(igetbyte(chip, ICHREG(ACC_SEMA)) & ICH_CAS))
 358                         return 0;
 359                 udelay(10);
 360         } while (time--);
 361
 362         /* access to some forbidden (non existant) ac97 registers will not
 363          * reset the semaphore. So even if you don't get the semaphore, still
 364          * continue the access. We don't need the semaphore anyway. */
 365         snd_printk(KERN_ERR "codec_semaphore: semaphore is not ready [0x%x][0x%x]\n",
 366                         igetbyte(chip, ICHREG(ACC_SEMA)), igetdword(chip, ICHREG(GLOB_STA)));
 367         iagetword(chip, 0);     /* clear semaphore flag */
 368         /* I don't care about the semaphore */
 369         return -EBUSY;
 370 }
 371
 372 static void snd_intel8x0_codec_write(struct snd_ac97 *ac97,
 373                                      unsigned short reg,
 374                                      unsigned short val)
 375 {
 376         struct intel8x0m *chip = ac97->private_data;
 377
 378         if (snd_intel8x0m_codec_semaphore(chip, ac97->num) < 0) {
 379                 if (! chip->in_ac97_init)
 380                         snd_printk(KERN_ERR "codec_write %d: semaphore is not ready for register 0x%x\n", ac97->num, reg);
 381         }
 382         iaputword(chip, reg + ac97->num * 0x80, val);
 383 }
 384
 385 static unsigned short snd_intel8x0_codec_read(struct snd_ac97 *ac97,
 386                                               unsigned short reg)
 387 {
 388         struct intel8x0m *chip = ac97->private_data;
 389         unsigned short res;
 390         unsigned int tmp;
 391
 392         if (snd_intel8x0m_codec_semaphore(chip, ac97->num) < 0) {
 393                 if (! chip->in_ac97_init)
 394                         snd_printk(KERN_ERR "codec_read %d: semaphore is not ready for register 0x%x\n", ac97->num, reg);
 395                 res = 0xffff;
 396         } else {
 397                 res = iagetword(chip, reg + ac97->num * 0x80);
 398                 if ((tmp = igetdword(chip, ICHREG(GLOB_STA))) & ICH_RCS) {
 399                         /* reset RCS and preserve other R/WC bits */
 400                         iputdword(chip, ICHREG(GLOB_STA),
 401                                   tmp & ~(ICH_SRI|ICH_PRI|ICH_TRI|ICH_GSCI));
 402                         if (! chip->in_ac97_init)
 403                                 snd_printk(KERN_ERR "codec_read %d: read timeout for register 0x%x\n", ac97->num, reg);
 404                         res = 0xffff;
 405                 }
 406         }
 407         if (reg == AC97_GPIO_STATUS)
 408                 iagetword(chip, 0); /* clear semaphore */
 409         return res;
 410 }
 411
 412
 413 /*
 414  * DMA I/O
 415  */
 416 static void snd_intel8x0_setup_periods(struct intel8x0m *chip, struct ichdev *ichdev)
 417 {
 418         int idx;
 419         u32 *bdbar = ichdev->bdbar;
 420         unsigned long port = ichdev->reg_offset;
 421
 422         iputdword(chip, port + ICH_REG_OFF_BDBAR, ichdev->bdbar_addr);
 423         if (ichdev->size == ichdev->fragsize) {
 424                 ichdev->ack_reload = ichdev->ack = 2;
 425                 ichdev->fragsize1 = ichdev->fragsize >> 1;
 426                 for (idx = 0; idx < (ICH_REG_LVI_MASK + 1) * 2; idx += 4) {
 427                         bdbar[idx + 0] = cpu_to_le32(ichdev->physbuf);
 428                         bdbar[idx + 1] = cpu_to_le32(0x80000000 | /* interrupt on completion */
 429                                                      ichdev->fragsize1 >> chip->pcm_pos_shift);
 430                         bdbar[idx + 2] = cpu_to_le32(ichdev->physbuf + (ichdev->size >> 1));
 431                         bdbar[idx + 3] = cpu_to_le32(0x80000000 | /* interrupt on completion */
 432                                                      ichdev->fragsize1 >> chip->pcm_pos_shift);
 433                 }
 434                 ichdev->frags = 2;
 435         } else {
 436                 ichdev->ack_reload = ichdev->ack = 1;
 437                 ichdev->fragsize1 = ichdev->fragsize;
 438                 for (idx = 0; idx < (ICH_REG_LVI_MASK + 1) * 2; idx += 2) {
 439                         bdbar[idx + 0] = cpu_to_le32(ichdev->physbuf + (((idx >> 1) * ichdev->fragsize) % ichdev->size));
 440                         bdbar[idx + 1] = cpu_to_le32(0x80000000 | /* interrupt on completion */
 441                                                      ichdev->fragsize >> chip->pcm_pos_shift);
 442                         // printk("bdbar[%i] = 0x%x [0x%x]\n", idx + 0, bdbar[idx + 0], bdbar[idx + 1]);
 443                 }
 444                 ichdev->frags = ichdev->size / ichdev->fragsize;
 445         }
 446         iputbyte(chip, port + ICH_REG_OFF_LVI, ichdev->lvi = ICH_REG_LVI_MASK);
 447         ichdev->civ = 0;
 448         iputbyte(chip, port + ICH_REG_OFF_CIV, 0);
 449         ichdev->lvi_frag = ICH_REG_LVI_MASK % ichdev->frags;
 450         ichdev->position = 0;
 451 #if 0
 452         printk("lvi_frag = %i, frags = %i, period_size = 0x%x, period_size1 = 0x%x\n",
 453                         ichdev->lvi_frag, ichdev->frags, ichdev->fragsize, ichdev->fragsize1);
 454 #endif
 455         /* clear interrupts */
 456         iputbyte(chip, port + ichdev->roff_sr, ICH_FIFOE | ICH_BCIS | ICH_LVBCI);
 457 }
 458
 459 /*
 460  *  Interrupt handler
 461  */
 462
 463 static inline void snd_intel8x0_update(struct intel8x0m *chip, struct ichdev *ichdev)
 464 {
 465         unsigned long port = ichdev->reg_offset;
 466         int civ, i, step;
 467         int ack = 0;
 468
 469         civ = igetbyte(chip, port + ICH_REG_OFF_CIV);
 470         if (civ == ichdev->civ) {
 471                 // snd_printd("civ same %d\n", civ);
 472                 step = 1;
 473                 ichdev->civ++;
 474                 ichdev->civ &= ICH_REG_LVI_MASK;
 475         } else {
 476                 step = civ - ichdev->civ;
 477                 if (step < 0)
 478                         step += ICH_REG_LVI_MASK + 1;
 479                 // if (step != 1)
 480                 //      snd_printd("step = %d, %d -> %d\n", step, ichdev->civ, civ);
 481                 ichdev->civ = civ;
 482         }
 483
 484         ichdev->position += step * ichdev->fragsize1;
 485         ichdev->position %= ichdev->size;
 486         ichdev->lvi += step;
 487         ichdev->lvi &= ICH_REG_LVI_MASK;
 488         iputbyte(chip, port + ICH_REG_OFF_LVI, ichdev->lvi);
 489         for (i = 0; i < step; i++) {
 490                 ichdev->lvi_frag++;
 491                 ichdev->lvi_frag %= ichdev->frags;
 492                 ichdev->bdbar[ichdev->lvi * 2] = cpu_to_le32(ichdev->physbuf +
 493                                                              ichdev->lvi_frag *
 494                                                              ichdev->fragsize1);
 495 #if 0
 496                 printk("new: bdbar[%i] = 0x%x [0x%x], prefetch = %i, all = 0x%x, 0x%x\n",
 497                        ichdev->lvi * 2, ichdev->bdbar[ichdev->lvi * 2],
 498                        ichdev->bdbar[ichdev->lvi * 2 + 1], inb(ICH_REG_OFF_PIV + port),
 499                        inl(port + 4), inb(port + ICH_REG_OFF_CR));
 500 #endif
 501                 if (--ichdev->ack == 0) {
 502                         ichdev->ack = ichdev->ack_reload;
 503                         ack = 1;
 504                 }
 505         }
 506         if (ack && ichdev->substream) {
 507                 spin_unlock(&chip->reg_lock);
 508                 snd_pcm_period_elapsed(ichdev->substream);
 509                 spin_lock(&chip->reg_lock);
 510         }
 511         iputbyte(chip, port + ichdev->roff_sr, ICH_FIFOE | ICH_BCIS | ICH_LVBCI);
 512 }
 513
 514 static irqreturn_t snd_intel8x0_interrupt(int irq, void *dev_id)
 515 {
 516         struct intel8x0m *chip = dev_id;
 517         struct ichdev *ichdev;
 518         unsigned int status;
 519         unsigned int i;
 520
 521         spin_lock(&chip->reg_lock);
 522         status = igetdword(chip, chip->int_sta_reg);
 523         if (status == 0xffffffff) { /* we are not yet resumed */
 524                 spin_unlock(&chip->reg_lock);
 525                 return IRQ_NONE;
 526         }
 527         if ((status & chip->int_sta_mask) == 0) {
 528                 if (status)
 529                         iputdword(chip, chip->int_sta_reg, status);
 530                 spin_unlock(&chip->reg_lock);
 531                 return IRQ_NONE;
 532         }
 533
 534         for (i = 0; i < chip->bdbars_count; i++) {
 535                 ichdev = &chip->ichd[i];
 536                 if (status & ichdev->int_sta_mask)
 537                         snd_intel8x0_update(chip, ichdev);
 538         }
 539
 540         /* ack them */
 541         iputdword(chip, chip->int_sta_reg, status & chip->int_sta_mask);
 542         spin_unlock(&chip->reg_lock);
 543
 544         return IRQ_HANDLED;
 545 }
 546
 547 /*
 548  *  PCM part
 549  */
 550
 551 static int snd_intel8x0_pcm_trigger(struct snd_pcm_substream *substream, int cmd)
 552 {
 553         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 554         struct ichdev *ichdev = get_ichdev(substream);
 555         unsigned char val = 0;
 556         unsigned long port = ichdev->reg_offset;
 557
 558         switch (cmd) {
 559         case SNDRV_PCM_TRIGGER_START:
 560         case SNDRV_PCM_TRIGGER_RESUME:
 561                 val = ICH_IOCE | ICH_STARTBM;
 562                 break;
 563         case SNDRV_PCM_TRIGGER_STOP:
 564         case SNDRV_PCM_TRIGGER_SUSPEND:
 565                 val = 0;
 566                 break;
 567         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
 568                 val = ICH_IOCE;
 569                 break;
 570         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
 571                 val = ICH_IOCE | ICH_STARTBM;
 572                 break;
 573         default:
 574                 return -EINVAL;
 575         }
 576         iputbyte(chip, port + ICH_REG_OFF_CR, val);
 577         if (cmd == SNDRV_PCM_TRIGGER_STOP) {
 578                 /* wait until DMA stopped */
 579                 while (!(igetbyte(chip, port + ichdev->roff_sr) & ICH_DCH)) ;
 580                 /* reset whole DMA things */
 581                 iputbyte(chip, port + ICH_REG_OFF_CR, ICH_RESETREGS);
 582         }
 583         return 0;
 584 }
 585
 586 static int snd_intel8x0_hw_params(struct snd_pcm_substream *substream,
 587                                   struct snd_pcm_hw_params *hw_params)
 588 {
 589         return snd_pcm_lib_malloc_pages(substream, params_buffer_bytes(hw_params));
 590 }
 591
 592 static int snd_intel8x0_hw_free(struct snd_pcm_substream *substream)
 593 {
 594         return snd_pcm_lib_free_pages(substream);
 595 }
 596
 597 static snd_pcm_uframes_t snd_intel8x0_pcm_pointer(struct snd_pcm_substream *substream)
 598 {
 599         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 600         struct ichdev *ichdev = get_ichdev(substream);
 601         size_t ptr1, ptr;
 602
 603         ptr1 = igetword(chip, ichdev->reg_offset + ichdev->roff_picb) << chip->pcm_pos_shift;
 604         if (ptr1 != 0)
 605                 ptr = ichdev->fragsize1 - ptr1;
 606         else
 607                 ptr = 0;
 608         ptr += ichdev->position;
 609         if (ptr >= ichdev->size)
 610                 return 0;
 611         return bytes_to_frames(substream->runtime, ptr);
 612 }
 613
 614 static int snd_intel8x0m_pcm_prepare(struct snd_pcm_substream *substream)
 615 {
 616         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 617         struct snd_pcm_runtime *runtime = substream->runtime;
 618         struct ichdev *ichdev = get_ichdev(substream);
 619
 620         ichdev->physbuf = runtime->dma_addr;
 621         ichdev->size = snd_pcm_lib_buffer_bytes(substream);
 622         ichdev->fragsize = snd_pcm_lib_period_bytes(substream);
 623         snd_ac97_write(ichdev->ac97, AC97_LINE1_RATE, runtime->rate);
 624         snd_ac97_write(ichdev->ac97, AC97_LINE1_LEVEL, 0);
 625         snd_intel8x0_setup_periods(chip, ichdev);
 626         return 0;
 627 }
 628
 629 static struct snd_pcm_hardware snd_intel8x0m_stream =
 630 {
 631         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
 632                                  SNDRV_PCM_INFO_BLOCK_TRANSFER |
 633                                  SNDRV_PCM_INFO_MMAP_VALID |
 634                                  SNDRV_PCM_INFO_PAUSE |
 635                                  SNDRV_PCM_INFO_RESUME),
 636         .formats =              SNDRV_PCM_FMTBIT_S16_LE,
 637         .rates =                SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_16000 | SNDRV_PCM_RATE_KNOT,
 638         .rate_min =             8000,
 639         .rate_max =             16000,
 640         .channels_min =         1,
 641         .channels_max =         1,
 642         .buffer_bytes_max =     64 * 1024,
 643         .period_bytes_min =     32,
 644         .period_bytes_max =     64 * 1024,
 645         .periods_min =          1,
 646         .periods_max =          1024,
 647         .fifo_size =            0,
 648 };
 649
 650
 651 static int snd_intel8x0m_pcm_open(struct snd_pcm_substream *substream, struct ichdev *ichdev)
 652 {
 653         static unsigned int rates[] = { 8000,  9600, 12000, 16000 };
 654         static struct snd_pcm_hw_constraint_list hw_constraints_rates = {
 655                 .count = ARRAY_SIZE(rates),
 656                 .list = rates,
 657                 .mask = 0,
 658         };
 659         struct snd_pcm_runtime *runtime = substream->runtime;
 660         int err;
 661
 662         ichdev->substream = substream;
 663         runtime->hw = snd_intel8x0m_stream;
 664         err = snd_pcm_hw_constraint_list(runtime, 0, SNDRV_PCM_HW_PARAM_RATE,
 665                                          &hw_constraints_rates);
 666         if ( err < 0 )
 667                 return err;
 668         runtime->private_data = ichdev;
 669         return 0;
 670 }
 671
 672 static int snd_intel8x0m_playback_open(struct snd_pcm_substream *substream)
 673 {
 674         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 675
 676         return snd_intel8x0m_pcm_open(substream, &chip->ichd[ICHD_MDMOUT]);
 677 }
 678
 679 static int snd_intel8x0m_playback_close(struct snd_pcm_substream *substream)
 680 {
 681         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 682
 683         chip->ichd[ICHD_MDMOUT].substream = NULL;
 684         return 0;
 685 }
 686
 687 static int snd_intel8x0m_capture_open(struct snd_pcm_substream *substream)
 688 {
 689         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 690
 691         return snd_intel8x0m_pcm_open(substream, &chip->ichd[ICHD_MDMIN]);
 692 }
 693
 694 static int snd_intel8x0m_capture_close(struct snd_pcm_substream *substream)
 695 {
 696         struct intel8x0m *chip = snd_pcm_substream_chip(substream);
 697
 698         chip->ichd[ICHD_MDMIN].substream = NULL;
 699         return 0;
 700 }
 701
 702
 703 static struct snd_pcm_ops snd_intel8x0m_playback_ops = {
 704         .open =         snd_intel8x0m_playback_open,
 705         .close =        snd_intel8x0m_playback_close,
 706         .ioctl =        snd_pcm_lib_ioctl,
 707         .hw_params =    snd_intel8x0_hw_params,
 708         .hw_free =      snd_intel8x0_hw_free,
 709         .prepare =      snd_intel8x0m_pcm_prepare,
 710         .trigger =      snd_intel8x0_pcm_trigger,
 711         .pointer =      snd_intel8x0_pcm_pointer,
 712 };
 713
 714 static struct snd_pcm_ops snd_intel8x0m_capture_ops = {
 715         .open =         snd_intel8x0m_capture_open,
 716         .close =        snd_intel8x0m_capture_close,
 717         .ioctl =        snd_pcm_lib_ioctl,
 718         .hw_params =    snd_intel8x0_hw_params,
 719         .hw_free =      snd_intel8x0_hw_free,
 720         .prepare =      snd_intel8x0m_pcm_prepare,
 721         .trigger =      snd_intel8x0_pcm_trigger,
 722         .pointer =      snd_intel8x0_pcm_pointer,
 723 };
 724
 725
 726 struct ich_pcm_table {
 727         char *suffix;
 728         struct snd_pcm_ops *playback_ops;
 729         struct snd_pcm_ops *capture_ops;
 730         size_t prealloc_size;
 731         size_t prealloc_max_size;
 732         int ac97_idx;
 733 };
 734
 735 static int __devinit snd_intel8x0_pcm1(struct intel8x0m *chip, int device,
 736                                        struct ich_pcm_table *rec)
 737 {
 738         struct snd_pcm *pcm;
 739         int err;
 740         char name[32];
 741
 742         if (rec->suffix)
 743                 sprintf(name, "Intel ICH - %s", rec->suffix);
 744         else
 745                 strcpy(name, "Intel ICH");
 746         err = snd_pcm_new(chip->card, name, device,
 747                           rec->playback_ops ? 1 : 0,
 748                           rec->capture_ops ? 1 : 0, &pcm);
 749         if (err < 0)
 750                 return err;
 751
 752         if (rec->playback_ops)
 753                 snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_PLAYBACK, rec->playback_ops);
 754         if (rec->capture_ops)
 755                 snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_CAPTURE, rec->capture_ops);
 756
 757         pcm->private_data = chip;
 758         pcm->info_flags = 0;
 759         pcm->dev_class = SNDRV_PCM_CLASS_MODEM;
 760         if (rec->suffix)
 761                 sprintf(pcm->name, "%s - %s", chip->card->shortname, rec->suffix);
 762         else
 763                 strcpy(pcm->name, chip->card->shortname);
 764         chip->pcm[device] = pcm;
 765
 766         snd_pcm_lib_preallocate_pages_for_all(pcm, SNDRV_DMA_TYPE_DEV,
 767                                               snd_dma_pci_data(chip->pci),
 768                                               rec->prealloc_size,
 769                                               rec->prealloc_max_size);
 770
 771         return 0;
 772 }
 773
 774 static struct ich_pcm_table intel_pcms[] __devinitdata = {
 775         {
 776                 .suffix = "Modem",
 777                 .playback_ops = &snd_intel8x0m_playback_ops,
 778                 .capture_ops = &snd_intel8x0m_capture_ops,
 779                 .prealloc_size = 32 * 1024,
 780                 .prealloc_max_size = 64 * 1024,
 781         },
 782 };
 783
 784 static int __devinit snd_intel8x0_pcm(struct intel8x0m *chip)
 785 {
 786         int i, tblsize, device, err;
 787         struct ich_pcm_table *tbl, *rec;
 788
 789 #if 1
 790         tbl = intel_pcms;
 791         tblsize = 1;
 792 #else
 793         switch (chip->device_type) {
 794         case DEVICE_NFORCE:
 795                 tbl = nforce_pcms;
 796                 tblsize = ARRAY_SIZE(nforce_pcms);
 797                 break;
 798         case DEVICE_ALI:
 799                 tbl = ali_pcms;
 800                 tblsize = ARRAY_SIZE(ali_pcms);
 801                 break;
 802         default:
 803                 tbl = intel_pcms;
 804                 tblsize = 2;
 805                 break;
 806         }
 807 #endif
 808         device = 0;
 809         for (i = 0; i < tblsize; i++) {
 810                 rec = tbl + i;
 811                 if (i > 0 && rec->ac97_idx) {
 812                         /* activate PCM only when associated AC'97 codec */
 813                         if (! chip->ichd[rec->ac97_idx].ac97)
 814                                 continue;
 815                 }
 816                 err = snd_intel8x0_pcm1(chip, device, rec);
 817                 if (err < 0)
 818                         return err;
 819                 device++;
 820         }
 821
 822         chip->pcm_devs = device;
 823         return 0;
 824 }
 825
 826
 827 /*
 828  *  Mixer part
 829  */
 830
 831 static void snd_intel8x0_mixer_free_ac97_bus(struct snd_ac97_bus *bus)
 832 {
 833         struct intel8x0m *chip = bus->private_data;
 834         chip->ac97_bus = NULL;
 835 }
 836
 837 static void snd_intel8x0_mixer_free_ac97(struct snd_ac97 *ac97)
 838 {
 839         struct intel8x0m *chip = ac97->private_data;
 840         chip->ac97 = NULL;
 841 }
 842
 843
 844 static int __devinit snd_intel8x0_mixer(struct intel8x0m *chip, int ac97_clock)
 845 {
 846         struct snd_ac97_bus *pbus;
 847         struct snd_ac97_template ac97;
 848         struct snd_ac97 *x97;
 849         int err;
 850         unsigned int glob_sta = 0;
 851         static struct snd_ac97_bus_ops ops = {
 852                 .write = snd_intel8x0_codec_write,
 853                 .read = snd_intel8x0_codec_read,
 854         };
 855
 856         chip->in_ac97_init = 1;
 857
 858         memset(&ac97, 0, sizeof(ac97));
 859         ac97.private_data = chip;
 860         ac97.private_free = snd_intel8x0_mixer_free_ac97;
 861         ac97.scaps = AC97_SCAP_SKIP_AUDIO;
 862
 863         glob_sta = igetdword(chip, ICHREG(GLOB_STA));
 864
 865         if ((err = snd_ac97_bus(chip->card, 0, &ops, chip, &pbus)) < 0)
 866                 goto __err;
 867         pbus->private_free = snd_intel8x0_mixer_free_ac97_bus;
 868         if (ac97_clock >= 8000 && ac97_clock <= 48000)
 869                 pbus->clock = ac97_clock;
 870         chip->ac97_bus = pbus;
 871
 872         ac97.pci = chip->pci;
 873         ac97.num = glob_sta & ICH_SCR ? 1 : 0;
 874         if ((err = snd_ac97_mixer(pbus, &ac97, &x97)) < 0) {
 875                 snd_printk(KERN_ERR "Unable to initialize codec #%d\n", ac97.num);
 876                 if (ac97.num == 0)
 877                         goto __err;
 878                 return err;
 879         }
 880         chip->ac97 = x97;
 881         if(ac97_is_modem(x97) && !chip->ichd[ICHD_MDMIN].ac97) {
 882                 chip->ichd[ICHD_MDMIN].ac97 = x97;
 883                 chip->ichd[ICHD_MDMOUT].ac97 = x97;
 884         }
 885
 886         chip->in_ac97_init = 0;
 887         return 0;
 888
 889  __err:
 890         /* clear the cold-reset bit for the next chance */
 891         if (chip->device_type != DEVICE_ALI)
 892                 iputdword(chip, ICHREG(GLOB_CNT),
 893                           igetdword(chip, ICHREG(GLOB_CNT)) & ~ICH_AC97COLD);
 894         return err;
 895 }
 896
 897
 898 /*
 899  *
 900  */
 901
 902 static int snd_intel8x0m_ich_chip_init(struct intel8x0m *chip, int probing)
 903 {
 904         unsigned long end_time;
 905         unsigned int cnt, status, nstatus;
 906
 907         /* put logic to right state */
 908         /* first clear status bits */
 909         status = ICH_RCS | ICH_MIINT | ICH_MOINT;
 910         cnt = igetdword(chip, ICHREG(GLOB_STA));
 911         iputdword(chip, ICHREG(GLOB_STA), cnt & status);
 912
 913         /* ACLink on, 2 channels */
 914         cnt = igetdword(chip, ICHREG(GLOB_CNT));
 915         cnt &= ~(ICH_ACLINK);
 916         /* finish cold or do warm reset */
 917         cnt |= (cnt & ICH_AC97COLD) == 0 ? ICH_AC97COLD : ICH_AC97WARM;
 918         iputdword(chip, ICHREG(GLOB_CNT), cnt);
 919         end_time = (jiffies + (HZ / 4)) + 1;
 920         do {
 921                 if ((igetdword(chip, ICHREG(GLOB_CNT)) & ICH_AC97WARM) == 0)
 922                         goto __ok;
 923                 schedule_timeout_uninterruptible(1);
 924         } while (time_after_eq(end_time, jiffies));
 925         snd_printk(KERN_ERR "AC'97 warm reset still in progress? [0x%x]\n",
 926                    igetdword(chip, ICHREG(GLOB_CNT)));
 927         return -EIO;
 928
 929       __ok:
 930         if (probing) {
 931                 /* wait for any codec ready status.
 932                  * Once it becomes ready it should remain ready
 933                  * as long as we do not disable the ac97 link.
 934                  */
 935                 end_time = jiffies + HZ;
 936                 do {
 937                         status = igetdword(chip, ICHREG(GLOB_STA)) &
 938                                 (ICH_PCR | ICH_SCR | ICH_TCR);
 939                         if (status)
 940                                 break;
 941                         schedule_timeout_uninterruptible(1);
 942                 } while (time_after_eq(end_time, jiffies));
 943                 if (! status) {
 944                         /* no codec is found */
 945                         snd_printk(KERN_ERR "codec_ready: codec is not ready [0x%x]\n",
 946                                    igetdword(chip, ICHREG(GLOB_STA)));
 947                         return -EIO;
 948                 }
 949
 950                 /* up to two codecs (modem cannot be tertiary with ICH4) */
 951                 nstatus = ICH_PCR | ICH_SCR;
 952
 953                 /* wait for other codecs ready status. */
 954                 end_time = jiffies + HZ / 4;
 955                 while (status != nstatus && time_after_eq(end_time, jiffies)) {
 956                         schedule_timeout_uninterruptible(1);
 957                         status |= igetdword(chip, ICHREG(GLOB_STA)) & nstatus;
 958                 }
 959
 960         } else {
 961                 /* resume phase */
 962                 status = 0;
 963                 if (chip->ac97)
 964                         status |= get_ich_codec_bit(chip, chip->ac97->num);
 965                 /* wait until all the probed codecs are ready */
 966                 end_time = jiffies + HZ;
 967                 do {
 968                         nstatus = igetdword(chip, ICHREG(GLOB_STA)) &
 969                                 (ICH_PCR | ICH_SCR | ICH_TCR);
 970                         if (status == nstatus)
 971                                 break;
 972                         schedule_timeout_uninterruptible(1);
 973                 } while (time_after_eq(end_time, jiffies));
 974         }
 975
 976         if (chip->device_type == DEVICE_SIS) {
 977                 /* unmute the output on SIS7012 */
 978                 iputword(chip, 0x4c, igetword(chip, 0x4c) | 1);
 979         }
 980
 981         return 0;
 982 }
 983
 984 static int snd_intel8x0_chip_init(struct intel8x0m *chip, int probing)
 985 {
 986         unsigned int i;
 987         int err;
 988
 989         if ((err = snd_intel8x0m_ich_chip_init(chip, probing)) < 0)
 990                 return err;
 991         iagetword(chip, 0);     /* clear semaphore flag */
 992
 993         /* disable interrupts */
 994         for (i = 0; i < chip->bdbars_count; i++)
 995                 iputbyte(chip, ICH_REG_OFF_CR + chip->ichd[i].reg_offset, 0x00);
 996         /* reset channels */
 997         for (i = 0; i < chip->bdbars_count; i++)
 998                 iputbyte(chip, ICH_REG_OFF_CR + chip->ichd[i].reg_offset, ICH_RESETREGS);
 999         /* initialize Buffer Descriptor Lists */
1000         for (i = 0; i < chip->bdbars_count; i++)
1001                 iputdword(chip, ICH_REG_OFF_BDBAR + chip->ichd[i].reg_offset, chip->ichd[i].bdbar_addr);
1002         return 0;
1003 }
1004
1005 static int snd_intel8x0_free(struct intel8x0m *chip)
1006 {
1007         unsigned int i;
1008
1009         if (chip->irq < 0)
1010                 goto __hw_end;
1011         /* disable interrupts */
1012         for (i = 0; i < chip->bdbars_count; i++)
1013                 iputbyte(chip, ICH_REG_OFF_CR + chip->ichd[i].reg_offset, 0x00);
1014         /* reset channels */
1015         for (i = 0; i < chip->bdbars_count; i++)
1016                 iputbyte(chip, ICH_REG_OFF_CR + chip->ichd[i].reg_offset, ICH_RESETREGS);
1017         /* --- */
1018         synchronize_irq(chip->irq);
1019       __hw_end:
1020         if (chip->bdbars.area)
1021                 snd_dma_free_pages(&chip->bdbars);
1022         if (chip->remap_addr)
1023                 iounmap(chip->remap_addr);
1024         if (chip->remap_bmaddr)
1025                 iounmap(chip->remap_bmaddr);
1026         if (chip->irq >= 0)
1027                 free_irq(chip->irq, chip);
1028         pci_release_regions(chip->pci);
1029         pci_disable_device(chip->pci);
1030         kfree(chip);
1031         return 0;
1032 }
1033
1034 #ifdef CONFIG_PM
1035 /*
1036  * power management
1037  */
1038 static int intel8x0m_suspend(struct pci_dev *pci, pm_message_t state)
1039 {
1040         struct snd_card *card = pci_get_drvdata(pci);
1041         struct intel8x0m *chip = card->private_data;
1042         int i;
1043
1044         snd_power_change_state(card, SNDRV_CTL_POWER_D3hot);
1045         for (i = 0; i < chip->pcm_devs; i++)
1046                 snd_pcm_suspend_all(chip->pcm[i]);
1047         snd_ac97_suspend(chip->ac97);
1048         if (chip->irq >= 0) {
1049                 synchronize_irq(chip->irq);
1050                 free_irq(chip->irq, chip);
1051                 chip->irq = -1;
1052         }
1053         pci_disable_device(pci);
1054         pci_save_state(pci);
1055         pci_set_power_state(pci, pci_choose_state(pci, state));
1056         return 0;
1057 }
1058
1059 static int intel8x0m_resume(struct pci_dev *pci)
1060 {
1061         struct snd_card *card = pci_get_drvdata(pci);
1062         struct intel8x0m *chip = card->private_data;
1063
1064         pci_set_power_state(pci, PCI_D0);
1065         pci_restore_state(pci);
1066         if (pci_enable_device(pci) < 0) {
1067                 printk(KERN_ERR "intel8x0m: pci_enable_device failed, "
1068                        "disabling device\n");
1069                 snd_card_disconnect(card);
1070                 return -EIO;
1071         }
1072         pci_set_master(pci);
1073         if (request_irq(pci->irq, snd_intel8x0_interrupt,
1074                         IRQF_SHARED, card->shortname, chip)) {
1075                 printk(KERN_ERR "intel8x0m: unable to grab IRQ %d, "
1076                        "disabling device\n", pci->irq);
1077                 snd_card_disconnect(card);
1078                 return -EIO;
1079         }
1080         chip->irq = pci->irq;
1081         snd_intel8x0_chip_init(chip, 0);
1082         snd_ac97_resume(chip->ac97);
1083
1084         snd_power_change_state(card, SNDRV_CTL_POWER_D0);
1085         return 0;
1086 }
1087 #endif /* CONFIG_PM */
1088
1089 #ifdef CONFIG_PROC_FS
1090 static void snd_intel8x0m_proc_read(struct snd_info_entry * entry,
1091                                    struct snd_info_buffer *buffer)
1092 {
1093         struct intel8x0m *chip = entry->private_data;
1094         unsigned int tmp;
1095
1096         snd_iprintf(buffer, "Intel8x0m\n\n");
1097         if (chip->device_type == DEVICE_ALI)
1098                 return;
1099         tmp = igetdword(chip, ICHREG(GLOB_STA));
1100         snd_iprintf(buffer, "Global control        : 0x%08x\n",
1101                     igetdword(chip, ICHREG(GLOB_CNT)));
1102         snd_iprintf(buffer, "Global status         : 0x%08x\n", tmp);
1103         snd_iprintf(buffer, "AC'97 codecs ready    :%s%s%s%s\n",
1104                         tmp & ICH_PCR ? " primary" : "",
1105                         tmp & ICH_SCR ? " secondary" : "",
1106                         tmp & ICH_TCR ? " tertiary" : "",
1107                         (tmp & (ICH_PCR | ICH_SCR | ICH_TCR)) == 0 ? " none" : "");
1108 }
1109
1110 static void __devinit snd_intel8x0m_proc_init(struct intel8x0m * chip)
1111 {
1112         struct snd_info_entry *entry;
1113
1114         if (! snd_card_proc_new(chip->card, "intel8x0m", &entry))
1115                 snd_info_set_text_ops(entry, chip, snd_intel8x0m_proc_read);
1116 }
1117 #else /* !CONFIG_PROC_FS */
1118 #define snd_intel8x0m_proc_init(chip)
1119 #endif /* CONFIG_PROC_FS */
1120
1121
1122 static int snd_intel8x0_dev_free(struct snd_device *device)
1123 {
1124         struct intel8x0m *chip = device->device_data;
1125         return snd_intel8x0_free(chip);
1126 }
1127
1128 struct ich_reg_info {
1129         unsigned int int_sta_mask;
1130         unsigned int offset;
1131 };
1132
1133 static int __devinit snd_intel8x0m_create(struct snd_card *card,
1134                                          struct pci_dev *pci,
1135                                          unsigned long device_type,
1136                                          struct intel8x0m ** r_intel8x0)
1137 {
1138         struct intel8x0m *chip;
1139         int err;
1140         unsigned int i;
1141         unsigned int int_sta_masks;
1142         struct ichdev *ichdev;
1143         static struct snd_device_ops ops = {
1144                 .dev_free =     snd_intel8x0_dev_free,
1145         };
1146         static struct ich_reg_info intel_regs[2] = {
1147                 { ICH_MIINT, 0 },
1148                 { ICH_MOINT, 0x10 },
1149         };
1150         struct ich_reg_info *tbl;
1151
1152         *r_intel8x0 = NULL;
1153
1154         if ((err = pci_enable_device(pci)) < 0)
1155                 return err;
1156
1157         chip = kzalloc(sizeof(*chip), GFP_KERNEL);
1158         if (chip == NULL) {
1159                 pci_disable_device(pci);
1160                 return -ENOMEM;
1161         }
1162         spin_lock_init(&chip->reg_lock);
1163         chip->device_type = device_type;
1164         chip->card = card;
1165         chip->pci = pci;
1166         chip->irq = -1;
1167
1168         if ((err = pci_request_regions(pci, card->shortname)) < 0) {
1169                 kfree(chip);
1170                 pci_disable_device(pci);
1171                 return err;
1172         }
1173
1174         if (device_type == DEVICE_ALI) {
1175                 /* ALI5455 has no ac97 region */
1176                 chip->bmaddr = pci_resource_start(pci, 0);
1177                 goto port_inited;
1178         }
1179
1180         if (pci_resource_flags(pci, 2) & IORESOURCE_MEM) {      /* ICH4 and Nforce */
1181                 chip->mmio = 1;
1182                 chip->addr = pci_resource_start(pci, 2);
1183                 chip->remap_addr = ioremap_nocache(chip->addr,
1184                                                    pci_resource_len(pci, 2));
1185                 if (chip->remap_addr == NULL) {
1186                         snd_printk(KERN_ERR "AC'97 space ioremap problem\n");
1187                         snd_intel8x0_free(chip);
1188                         return -EIO;
1189                 }
1190         } else {
1191                 chip->addr = pci_resource_start(pci, 0);
1192         }
1193         if (pci_resource_flags(pci, 3) & IORESOURCE_MEM) {      /* ICH4 */
1194                 chip->bm_mmio = 1;
1195                 chip->bmaddr = pci_resource_start(pci, 3);
1196                 chip->remap_bmaddr = ioremap_nocache(chip->bmaddr,
1197                                                      pci_resource_len(pci, 3));
1198                 if (chip->remap_bmaddr == NULL) {
1199                         snd_printk(KERN_ERR "Controller space ioremap problem\n");
1200                         snd_intel8x0_free(chip);
1201                         return -EIO;
1202                 }
1203         } else {
1204                 chip->bmaddr = pci_resource_start(pci, 1);
1205         }
1206
1207  port_inited:
1208         if (request_irq(pci->irq, snd_intel8x0_interrupt, IRQF_SHARED,
1209                         card->shortname, chip)) {
1210                 snd_printk(KERN_ERR "unable to grab IRQ %d\n", pci->irq);
1211                 snd_intel8x0_free(chip);
1212                 return -EBUSY;
1213         }
1214         chip->irq = pci->irq;
1215         pci_set_master(pci);
1216         synchronize_irq(chip->irq);
1217
1218         /* initialize offsets */
1219         chip->bdbars_count = 2;
1220         tbl = intel_regs;
1221
1222         for (i = 0; i < chip->bdbars_count; i++) {
1223                 ichdev = &chip->ichd[i];
1224                 ichdev->ichd = i;
1225                 ichdev->reg_offset = tbl[i].offset;
1226                 ichdev->int_sta_mask = tbl[i].int_sta_mask;
1227                 if (device_type == DEVICE_SIS) {
1228                         /* SiS 7013 swaps the registers */
1229                         ichdev->roff_sr = ICH_REG_OFF_PICB;
1230                         ichdev->roff_picb = ICH_REG_OFF_SR;
1231                 } else {
1232                         ichdev->roff_sr = ICH_REG_OFF_SR;
1233                         ichdev->roff_picb = ICH_REG_OFF_PICB;
1234                 }
1235                 if (device_type == DEVICE_ALI)
1236                         ichdev->ali_slot = (ichdev->reg_offset - 0x40) / 0x10;
1237         }
1238         /* SIS7013 handles the pcm data in bytes, others are in words */
1239         chip->pcm_pos_shift = (device_type == DEVICE_SIS) ? 0 : 1;
1240
1241         /* allocate buffer descriptor lists */
1242         /* the start of each lists must be aligned to 8 bytes */
1243         if (snd_dma_alloc_pages(SNDRV_DMA_TYPE_DEV, snd_dma_pci_data(pci),
1244                                 chip->bdbars_count * sizeof(u32) * ICH_MAX_FRAGS * 2,
1245                                 &chip->bdbars) < 0) {
1246                 snd_intel8x0_free(chip);
1247                 return -ENOMEM;
1248         }
1249         /* tables must be aligned to 8 bytes here, but the kernel pages
1250            are much bigger, so we don't care (on i386) */
1251         int_sta_masks = 0;
1252         for (i = 0; i < chip->bdbars_count; i++) {
1253                 ichdev = &chip->ichd[i];
1254                 ichdev->bdbar = ((u32 *)chip->bdbars.area) + (i * ICH_MAX_FRAGS * 2);
1255                 ichdev->bdbar_addr = chip->bdbars.addr + (i * sizeof(u32) * ICH_MAX_FRAGS * 2);
1256                 int_sta_masks |= ichdev->int_sta_mask;
1257         }
1258         chip->int_sta_reg = ICH_REG_GLOB_STA;
1259         chip->int_sta_mask = int_sta_masks;
1260
1261         if ((err = snd_intel8x0_chip_init(chip, 1)) < 0) {
1262                 snd_intel8x0_free(chip);
1263                 return err;
1264         }
1265
1266         if ((err = snd_device_new(card, SNDRV_DEV_LOWLEVEL, chip, &ops)) < 0) {
1267                 snd_intel8x0_free(chip);
1268                 return err;
1269         }
1270
1271         snd_card_set_dev(card, &pci->dev);
1272
1273         *r_intel8x0 = chip;
1274         return 0;
1275 }
1276
1277 static struct shortname_table {
1278         unsigned int id;
1279         const char *s;
1280 } shortnames[] __devinitdata = {
1281         { PCI_DEVICE_ID_INTEL_82801AA_6, "Intel 82801AA-ICH" },
1282         { PCI_DEVICE_ID_INTEL_82801AB_6, "Intel 82901AB-ICH0" },
1283         { PCI_DEVICE_ID_INTEL_82801BA_6, "Intel 82801BA-ICH2" },
1284         { PCI_DEVICE_ID_INTEL_440MX_6, "Intel 440MX" },
1285         { PCI_DEVICE_ID_INTEL_82801CA_6, "Intel 82801CA-ICH3" },
1286         { PCI_DEVICE_ID_INTEL_82801DB_6, "Intel 82801DB-ICH4" },
1287         { PCI_DEVICE_ID_INTEL_82801EB_6, "Intel ICH5" },
1288         { PCI_DEVICE_ID_INTEL_ICH6_17, "Intel ICH6" },
1289         { PCI_DEVICE_ID_INTEL_ICH7_19, "Intel ICH7" },
1290         { 0x7446, "AMD AMD768" },
1291         { PCI_DEVICE_ID_SI_7013, "SiS SI7013" },
1292         { PCI_DEVICE_ID_NVIDIA_MCP1_MODEM, "NVidia nForce" },
1293         { PCI_DEVICE_ID_NVIDIA_MCP2_MODEM, "NVidia nForce2" },
1294         { PCI_DEVICE_ID_NVIDIA_MCP2S_MODEM, "NVidia nForce2s" },
1295         { PCI_DEVICE_ID_NVIDIA_MCP3_MODEM, "NVidia nForce3" },
1296 #if 0
1297         { 0x5455, "ALi M5455" },
1298         { 0x746d, "AMD AMD8111" },
1299 #endif
1300         { 0 },
1301 };
1302
1303 static int __devinit snd_intel8x0m_probe(struct pci_dev *pci,
1304                                         const struct pci_device_id *pci_id)
1305 {
1306         struct snd_card *card;
1307         struct intel8x0m *chip;
1308         int err;
1309         struct shortname_table *name;
1310
1311         card = snd_card_new(index, id, THIS_MODULE, 0);
1312         if (card == NULL)
1313                 return -ENOMEM;
1314
1315         strcpy(card->driver, "ICH-MODEM");
1316         strcpy(card->shortname, "Intel ICH");
1317         for (name = shortnames; name->id; name++) {
1318                 if (pci->device == name->id) {
1319                         strcpy(card->shortname, name->s);
1320                         break;
1321                 }
1322         }
1323         strcat(card->shortname," Modem");
1324
1325         if ((err = snd_intel8x0m_create(card, pci, pci_id->driver_data, &chip)) < 0) {
1326                 snd_card_free(card);
1327                 return err;
1328         }
1329         card->private_data = chip;
1330
1331         if ((err = snd_intel8x0_mixer(chip, ac97_clock)) < 0) {
1332                 snd_card_free(card);
1333                 return err;
1334         }
1335         if ((err = snd_intel8x0_pcm(chip)) < 0) {
1336                 snd_card_free(card);
1337                 return err;
1338         }
1339
1340         snd_intel8x0m_proc_init(chip);
1341
1342         sprintf(card->longname, "%s at 0x%lx, irq %i",
1343                 card->shortname, chip->addr, chip->irq);
1344
1345         if ((err = snd_card_register(card)) < 0) {
1346                 snd_card_free(card);
1347                 return err;
1348         }
1349         pci_set_drvdata(pci, card);
1350         return 0;
1351 }
1352
1353 static void __devexit snd_intel8x0m_remove(struct pci_dev *pci)
1354 {
1355         snd_card_free(pci_get_drvdata(pci));
1356         pci_set_drvdata(pci, NULL);
1357 }
1358
1359 static struct pci_driver driver = {
1360         .name = "Intel ICH Modem",
1361         .id_table = snd_intel8x0m_ids,
1362         .probe = snd_intel8x0m_probe,
1363         .remove = __devexit_p(snd_intel8x0m_remove),
1364 #ifdef CONFIG_PM
1365         .suspend = intel8x0m_suspend,
1366         .resume = intel8x0m_resume,
1367 #endif
1368 };
1369
1370
1371 static int __init alsa_card_intel8x0m_init(void)
1372 {
1373         return pci_register_driver(&driver);
1374 }
1375
1376 static void __exit alsa_card_intel8x0m_exit(void)
1377 {
1378         pci_unregister_driver(&driver);
1379 }
1380
1381 module_init(alsa_card_intel8x0m_init)
1382 module_exit(alsa_card_intel8x0m_exit)