drivers/usb/musb/musb_core.c

   1 /*
   2  * MUSB OTG driver core code
   3  *
   4  * Copyright 2005 Mentor Graphics Corporation
   5  * Copyright (C) 2005-2006 by Texas Instruments
   6  * Copyright (C) 2006-2007 Nokia Corporation
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * version 2 as published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but
  13  * WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15  * General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
  20  * 02110-1301 USA
  21  *
  22  * THIS SOFTWARE IS PROVIDED "AS IS" AND ANY EXPRESS OR IMPLIED
  23  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  24  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  25  * NO EVENT SHALL THE AUTHORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  26  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  27  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
  28  * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  29  * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  31  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  */
  34
  35 /*
  36  * Inventra (Multipoint) Dual-Role Controller Driver for Linux.
  37  *
  38  * This consists of a Host Controller Driver (HCD) and a peripheral
  39  * controller driver implementing the "Gadget" API; OTG support is
  40  * in the works.  These are normal Linux-USB controller drivers which
  41  * use IRQs and have no dedicated thread.
  42  *
  43  * This version of the driver has only been used with products from
  44  * Texas Instruments.  Those products integrate the Inventra logic
  45  * with other DMA, IRQ, and bus modules, as well as other logic that
  46  * needs to be reflected in this driver.
  47  *
  48  *
  49  * NOTE:  the original Mentor code here was pretty much a collection
  50  * of mechanisms that don't seem to have been fully integrated/working
  51  * for *any* Linux kernel version.  This version aims at Linux 2.6.now,
  52  * Key open issues include:
  53  *
  54  *  - Lack of host-side transaction scheduling, for all transfer types.
  55  *    The hardware doesn't do it; instead, software must.
  56  *
  57  *    This is not an issue for OTG devices that don't support external
  58  *    hubs, but for more "normal" USB hosts it's a user issue that the
  59  *    "multipoint" support doesn't scale in the expected ways.  That
  60  *    includes DaVinci EVM in a common non-OTG mode.
  61  *
  62  *      * Control and bulk use dedicated endpoints, and there's as
  63  *        yet no mechanism to either (a) reclaim the hardware when
  64  *        peripherals are NAKing, which gets complicated with bulk
  65  *        endpoints, or (b) use more than a single bulk endpoint in
  66  *        each direction.
  67  *
  68  *        RESULT:  one device may be perceived as blocking another one.
  69  *
  70  *      * Interrupt and isochronous will dynamically allocate endpoint
  71  *        hardware, but (a) there's no record keeping for bandwidth;
  72  *        (b) in the common case that few endpoints are available, there
  73  *        is no mechanism to reuse endpoints to talk to multiple devices.
  74  *
  75  *        RESULT:  At one extreme, bandwidth can be overcommitted in
  76  *        some hardware configurations, no faults will be reported.
  77  *        At the other extreme, the bandwidth capabilities which do
  78  *        exist tend to be severely undercommitted.  You can't yet hook
  79  *        up both a keyboard and a mouse to an external USB hub.
  80  */
  81
  82 /*
  83  * This gets many kinds of configuration information:
  84  *      - Kconfig for everything user-configurable
  85  *      - platform_device for addressing, irq, and platform_data
  86  *      - platform_data is mostly for board-specific informarion
  87  *        (plus recentrly, SOC or family details)
  88  *
  89  * Most of the conditional compilation will (someday) vanish.
  90  */
  91
  92 #include <linux/module.h>
  93 #include <linux/kernel.h>
  94 #include <linux/sched.h>
  95 #include <linux/slab.h>
  96 #include <linux/init.h>
  97 #include <linux/list.h>
  98 #include <linux/kobject.h>
  99 #include <linux/prefetch.h>
 100 #include <linux/platform_device.h>
 101 #include <linux/io.h>
 102
 103 #include "musb_core.h"
 104
 105 #define TA_WAIT_BCON(m) max_t(int, (m)->a_wait_bcon, OTG_TIME_A_WAIT_BCON)
 106
 107
 108 #define DRIVER_AUTHOR "Mentor Graphics, Texas Instruments, Nokia"
 109 #define DRIVER_DESC "Inventra Dual-Role USB Controller Driver"
 110
 111 #define MUSB_VERSION "6.0"
 112
 113 #define DRIVER_INFO DRIVER_DESC ", v" MUSB_VERSION
 114
 115 #define MUSB_DRIVER_NAME "musb-hdrc"
 116 const char musb_driver_name[] = MUSB_DRIVER_NAME;
 117
 118 MODULE_DESCRIPTION(DRIVER_INFO);
 119 MODULE_AUTHOR(DRIVER_AUTHOR);
 120 MODULE_LICENSE("GPL");
 121 MODULE_ALIAS("platform:" MUSB_DRIVER_NAME);
 122
 123
 124 /*-------------------------------------------------------------------------*/
 125
 126 static inline struct musb *dev_to_musb(struct device *dev)
 127 {
 128         return dev_get_drvdata(dev);
 129 }
 130
 131 /*-------------------------------------------------------------------------*/
 132
 133 #ifndef CONFIG_BLACKFIN
 134 static int musb_ulpi_read(struct otg_transceiver *otg, u32 offset)
 135 {
 136         void __iomem *addr = otg->io_priv;
 137         int     i = 0;
 138         u8      r;
 139         u8      power;
 140         int     ret;
 141
 142         pm_runtime_get_sync(otg->io_dev);
 143
 144         /* Make sure the transceiver is not in low power mode */
 145         power = musb_readb(addr, MUSB_POWER);
 146         power &= ~MUSB_POWER_SUSPENDM;
 147         musb_writeb(addr, MUSB_POWER, power);
 148
 149         /* REVISIT: musbhdrc_ulpi_an.pdf recommends setting the
 150          * ULPICarKitControlDisableUTMI after clearing POWER_SUSPENDM.
 151          */
 152
 153         musb_writeb(addr, MUSB_ULPI_REG_ADDR, (u8)offset);
 154         musb_writeb(addr, MUSB_ULPI_REG_CONTROL,
 155                         MUSB_ULPI_REG_REQ | MUSB_ULPI_RDN_WR);
 156
 157         while (!(musb_readb(addr, MUSB_ULPI_REG_CONTROL)
 158                                 & MUSB_ULPI_REG_CMPLT)) {
 159                 i++;
 160                 if (i == 10000) {
 161                         ret = -ETIMEDOUT;
 162                         goto out;
 163                 }
 164
 165         }
 166         r = musb_readb(addr, MUSB_ULPI_REG_CONTROL);
 167         r &= ~MUSB_ULPI_REG_CMPLT;
 168         musb_writeb(addr, MUSB_ULPI_REG_CONTROL, r);
 169
 170         ret = musb_readb(addr, MUSB_ULPI_REG_DATA);
 171
 172 out:
 173         pm_runtime_put(otg->io_dev);
 174
 175         return ret;
 176 }
 177
 178 static int musb_ulpi_write(struct otg_transceiver *otg,
 179                 u32 offset, u32 data)
 180 {
 181         void __iomem *addr = otg->io_priv;
 182         int     i = 0;
 183         u8      r = 0;
 184         u8      power;
 185         int     ret = 0;
 186
 187         pm_runtime_get_sync(otg->io_dev);
 188
 189         /* Make sure the transceiver is not in low power mode */
 190         power = musb_readb(addr, MUSB_POWER);
 191         power &= ~MUSB_POWER_SUSPENDM;
 192         musb_writeb(addr, MUSB_POWER, power);
 193
 194         musb_writeb(addr, MUSB_ULPI_REG_ADDR, (u8)offset);
 195         musb_writeb(addr, MUSB_ULPI_REG_DATA, (u8)data);
 196         musb_writeb(addr, MUSB_ULPI_REG_CONTROL, MUSB_ULPI_REG_REQ);
 197
 198         while (!(musb_readb(addr, MUSB_ULPI_REG_CONTROL)
 199                                 & MUSB_ULPI_REG_CMPLT)) {
 200                 i++;
 201                 if (i == 10000) {
 202                         ret = -ETIMEDOUT;
 203                         goto out;
 204                 }
 205         }
 206
 207         r = musb_readb(addr, MUSB_ULPI_REG_CONTROL);
 208         r &= ~MUSB_ULPI_REG_CMPLT;
 209         musb_writeb(addr, MUSB_ULPI_REG_CONTROL, r);
 210
 211 out:
 212         pm_runtime_put(otg->io_dev);
 213
 214         return ret;
 215 }
 216 #else
 217 #define musb_ulpi_read          NULL
 218 #define musb_ulpi_write         NULL
 219 #endif
 220
 221 static struct otg_io_access_ops musb_ulpi_access = {
 222         .read = musb_ulpi_read,
 223         .write = musb_ulpi_write,
 224 };
 225
 226 /*-------------------------------------------------------------------------*/
 227
 228 #if !defined(CONFIG_USB_MUSB_TUSB6010) && !defined(CONFIG_USB_MUSB_BLACKFIN)
 229
 230 /*
 231  * Load an endpoint's FIFO
 232  */
 233 void musb_write_fifo(struct musb_hw_ep *hw_ep, u16 len, const u8 *src)
 234 {
 235         struct musb *musb = hw_ep->musb;
 236         void __iomem *fifo = hw_ep->fifo;
 237
 238         prefetch((u8 *)src);
 239
 240         dev_dbg(musb->controller, "%cX ep%d fifo %p count %d buf %p\n",
 241                         'T', hw_ep->epnum, fifo, len, src);
 242
 243         /* we can't assume unaligned reads work */
 244         if (likely((0x01 & (unsigned long) src) == 0)) {
 245                 u16     index = 0;
 246
 247                 /* best case is 32bit-aligned source address */
 248                 if ((0x02 & (unsigned long) src) == 0) {
 249                         if (len >= 4) {
 250                                 writesl(fifo, src + index, len >> 2);
 251                                 index += len & ~0x03;
 252                         }
 253                         if (len & 0x02) {
 254                                 musb_writew(fifo, 0, *(u16 *)&src[index]);
 255                                 index += 2;
 256                         }
 257                 } else {
 258                         if (len >= 2) {
 259                                 writesw(fifo, src + index, len >> 1);
 260                                 index += len & ~0x01;
 261                         }
 262                 }
 263                 if (len & 0x01)
 264                         musb_writeb(fifo, 0, src[index]);
 265         } else  {
 266                 /* byte aligned */
 267                 writesb(fifo, src, len);
 268         }
 269 }
 270
 271 #if !defined(CONFIG_USB_MUSB_AM35X)
 272 /*
 273  * Unload an endpoint's FIFO
 274  */
 275 void musb_read_fifo(struct musb_hw_ep *hw_ep, u16 len, u8 *dst)
 276 {
 277         struct musb *musb = hw_ep->musb;
 278         void __iomem *fifo = hw_ep->fifo;
 279
 280         dev_dbg(musb->controller, "%cX ep%d fifo %p count %d buf %p\n",
 281                         'R', hw_ep->epnum, fifo, len, dst);
 282
 283         /* we can't assume unaligned writes work */
 284         if (likely((0x01 & (unsigned long) dst) == 0)) {
 285                 u16     index = 0;
 286
 287                 /* best case is 32bit-aligned destination address */
 288                 if ((0x02 & (unsigned long) dst) == 0) {
 289                         if (len >= 4) {
 290                                 readsl(fifo, dst, len >> 2);
 291                                 index = len & ~0x03;
 292                         }
 293                         if (len & 0x02) {
 294                                 *(u16 *)&dst[index] = musb_readw(fifo, 0);
 295                                 index += 2;
 296                         }
 297                 } else {
 298                         if (len >= 2) {
 299                                 readsw(fifo, dst, len >> 1);
 300                                 index = len & ~0x01;
 301                         }
 302                 }
 303                 if (len & 0x01)
 304                         dst[index] = musb_readb(fifo, 0);
 305         } else  {
 306                 /* byte aligned */
 307                 readsb(fifo, dst, len);
 308         }
 309 }
 310 #endif
 311
 312 #endif  /* normal PIO */
 313
 314
 315 /*-------------------------------------------------------------------------*/
 316
 317 /* for high speed test mode; see USB 2.0 spec 7.1.20 */
 318 static const u8 musb_test_packet[53] = {
 319         /* implicit SYNC then DATA0 to start */
 320
 321         /* JKJKJKJK x9 */
 322         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 323         /* JJKKJJKK x8 */
 324         0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa,
 325         /* JJJJKKKK x8 */
 326         0xee, 0xee, 0xee, 0xee, 0xee, 0xee, 0xee, 0xee,
 327         /* JJJJJJJKKKKKKK x8 */
 328         0xfe, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff,
 329         /* JJJJJJJK x8 */
 330         0x7f, 0xbf, 0xdf, 0xef, 0xf7, 0xfb, 0xfd,
 331         /* JKKKKKKK x10, JK */
 332         0xfc, 0x7e, 0xbf, 0xdf, 0xef, 0xf7, 0xfb, 0xfd, 0x7e
 333
 334         /* implicit CRC16 then EOP to end */
 335 };
 336
 337 void musb_load_testpacket(struct musb *musb)
 338 {
 339         void __iomem    *regs = musb->endpoints[0].regs;
 340
 341         musb_ep_select(musb->mregs, 0);
 342         musb_write_fifo(musb->control_ep,
 343                         sizeof(musb_test_packet), musb_test_packet);
 344         musb_writew(regs, MUSB_CSR0, MUSB_CSR0_TXPKTRDY);
 345 }
 346
 347 /*-------------------------------------------------------------------------*/
 348
 349 /*
 350  * Handles OTG hnp timeouts, such as b_ase0_brst
 351  */
 352 void musb_otg_timer_func(unsigned long data)
 353 {
 354         struct musb     *musb = (struct musb *)data;
 355         unsigned long   flags;
 356
 357         spin_lock_irqsave(&musb->lock, flags);
 358         switch (musb->xceiv->state) {
 359         case OTG_STATE_B_WAIT_ACON:
 360                 dev_dbg(musb->controller, "HNP: b_wait_acon timeout; back to b_peripheral\n");
 361                 musb_g_disconnect(musb);
 362                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
 363                 musb->is_active = 0;
 364                 break;
 365         case OTG_STATE_A_SUSPEND:
 366         case OTG_STATE_A_WAIT_BCON:
 367                 dev_dbg(musb->controller, "HNP: %s timeout\n",
 368                         otg_state_string(musb->xceiv->state));
 369                 musb_platform_set_vbus(musb, 0);
 370                 musb->xceiv->state = OTG_STATE_A_WAIT_VFALL;
 371                 break;
 372         default:
 373                 dev_dbg(musb->controller, "HNP: Unhandled mode %s\n",
 374                         otg_state_string(musb->xceiv->state));
 375         }
 376         musb->ignore_disconnect = 0;
 377         spin_unlock_irqrestore(&musb->lock, flags);
 378 }
 379
 380 /*
 381  * Stops the HNP transition. Caller must take care of locking.
 382  */
 383 void musb_hnp_stop(struct musb *musb)
 384 {
 385         struct usb_hcd  *hcd = musb_to_hcd(musb);
 386         void __iomem    *mbase = musb->mregs;
 387         u8      reg;
 388
 389         dev_dbg(musb->controller, "HNP: stop from %s\n", otg_state_string(musb->xceiv->state));
 390
 391         switch (musb->xceiv->state) {
 392         case OTG_STATE_A_PERIPHERAL:
 393                 musb_g_disconnect(musb);
 394                 dev_dbg(musb->controller, "HNP: back to %s\n",
 395                         otg_state_string(musb->xceiv->state));
 396                 break;
 397         case OTG_STATE_B_HOST:
 398                 dev_dbg(musb->controller, "HNP: Disabling HR\n");
 399                 hcd->self.is_b_host = 0;
 400                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
 401                 MUSB_DEV_MODE(musb);
 402                 reg = musb_readb(mbase, MUSB_POWER);
 403                 reg |= MUSB_POWER_SUSPENDM;
 404                 musb_writeb(mbase, MUSB_POWER, reg);
 405                 /* REVISIT: Start SESSION_REQUEST here? */
 406                 break;
 407         default:
 408                 dev_dbg(musb->controller, "HNP: Stopping in unknown state %s\n",
 409                         otg_state_string(musb->xceiv->state));
 410         }
 411
 412         /*
 413          * When returning to A state after HNP, avoid hub_port_rebounce(),
 414          * which cause occasional OPT A "Did not receive reset after connect"
 415          * errors.
 416          */
 417         musb->port1_status &= ~(USB_PORT_STAT_C_CONNECTION << 16);
 418 }
 419
 420 /*
 421  * Interrupt Service Routine to record USB "global" interrupts.
 422  * Since these do not happen often and signify things of
 423  * paramount importance, it seems OK to check them individually;
 424  * the order of the tests is specified in the manual
 425  *
 426  * @param musb instance pointer
 427  * @param int_usb register contents
 428  * @param devctl
 429  * @param power
 430  */
 431
 432 static irqreturn_t musb_stage0_irq(struct musb *musb, u8 int_usb,
 433                                 u8 devctl, u8 power)
 434 {
 435         irqreturn_t handled = IRQ_NONE;
 436
 437         dev_dbg(musb->controller, "<== Power=%02x, DevCtl=%02x, int_usb=0x%x\n", power, devctl,
 438                 int_usb);
 439
 440         /* in host mode, the peripheral may issue remote wakeup.
 441          * in peripheral mode, the host may resume the link.
 442          * spurious RESUME irqs happen too, paired with SUSPEND.
 443          */
 444         if (int_usb & MUSB_INTR_RESUME) {
 445                 handled = IRQ_HANDLED;
 446                 dev_dbg(musb->controller, "RESUME (%s)\n", otg_state_string(musb->xceiv->state));
 447
 448                 if (devctl & MUSB_DEVCTL_HM) {
 449                         void __iomem *mbase = musb->mregs;
 450
 451                         switch (musb->xceiv->state) {
 452                         case OTG_STATE_A_SUSPEND:
 453                                 /* remote wakeup?  later, GetPortStatus
 454                                  * will stop RESUME signaling
 455                                  */
 456
 457                                 if (power & MUSB_POWER_SUSPENDM) {
 458                                         /* spurious */
 459                                         musb->int_usb &= ~MUSB_INTR_SUSPEND;
 460                                         dev_dbg(musb->controller, "Spurious SUSPENDM\n");
 461                                         break;
 462                                 }
 463
 464                                 power &= ~MUSB_POWER_SUSPENDM;
 465                                 musb_writeb(mbase, MUSB_POWER,
 466                                                 power | MUSB_POWER_RESUME);
 467
 468                                 musb->port1_status |=
 469                                                 (USB_PORT_STAT_C_SUSPEND << 16)
 470                                                 | MUSB_PORT_STAT_RESUME;
 471                                 musb->rh_timer = jiffies
 472                                                 + msecs_to_jiffies(20);
 473
 474                                 musb->xceiv->state = OTG_STATE_A_HOST;
 475                                 musb->is_active = 1;
 476                                 usb_hcd_resume_root_hub(musb_to_hcd(musb));
 477                                 break;
 478                         case OTG_STATE_B_WAIT_ACON:
 479                                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
 480                                 musb->is_active = 1;
 481                                 MUSB_DEV_MODE(musb);
 482                                 break;
 483                         default:
 484                                 WARNING("bogus %s RESUME (%s)\n",
 485                                         "host",
 486                                         otg_state_string(musb->xceiv->state));
 487                         }
 488                 } else {
 489                         switch (musb->xceiv->state) {
 490                         case OTG_STATE_A_SUSPEND:
 491                                 /* possibly DISCONNECT is upcoming */
 492                                 musb->xceiv->state = OTG_STATE_A_HOST;
 493                                 usb_hcd_resume_root_hub(musb_to_hcd(musb));
 494                                 break;
 495                         case OTG_STATE_B_WAIT_ACON:
 496                         case OTG_STATE_B_PERIPHERAL:
 497                                 /* disconnect while suspended?  we may
 498                                  * not get a disconnect irq...
 499                                  */
 500                                 if ((devctl & MUSB_DEVCTL_VBUS)
 501                                                 != (3 << MUSB_DEVCTL_VBUS_SHIFT)
 502                                                 ) {
 503                                         musb->int_usb |= MUSB_INTR_DISCONNECT;
 504                                         musb->int_usb &= ~MUSB_INTR_SUSPEND;
 505                                         break;
 506                                 }
 507                                 musb_g_resume(musb);
 508                                 break;
 509                         case OTG_STATE_B_IDLE:
 510                                 musb->int_usb &= ~MUSB_INTR_SUSPEND;
 511                                 break;
 512                         default:
 513                                 WARNING("bogus %s RESUME (%s)\n",
 514                                         "peripheral",
 515                                         otg_state_string(musb->xceiv->state));
 516                         }
 517                 }
 518         }
 519
 520         /* see manual for the order of the tests */
 521         if (int_usb & MUSB_INTR_SESSREQ) {
 522                 void __iomem *mbase = musb->mregs;
 523
 524                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS
 525                                 && (devctl & MUSB_DEVCTL_BDEVICE)) {
 526                         dev_dbg(musb->controller, "SessReq while on B state\n");
 527                         return IRQ_HANDLED;
 528                 }
 529
 530                 dev_dbg(musb->controller, "SESSION_REQUEST (%s)\n",
 531                         otg_state_string(musb->xceiv->state));
 532
 533                 /* IRQ arrives from ID pin sense or (later, if VBUS power
 534                  * is removed) SRP.  responses are time critical:
 535                  *  - turn on VBUS (with silicon-specific mechanism)
 536                  *  - go through A_WAIT_VRISE
 537                  *  - ... to A_WAIT_BCON.
 538                  * a_wait_vrise_tmout triggers VBUS_ERROR transitions
 539                  */
 540                 musb_writeb(mbase, MUSB_DEVCTL, MUSB_DEVCTL_SESSION);
 541                 musb->ep0_stage = MUSB_EP0_START;
 542                 musb->xceiv->state = OTG_STATE_A_IDLE;
 543                 MUSB_HST_MODE(musb);
 544                 musb_platform_set_vbus(musb, 1);
 545
 546                 handled = IRQ_HANDLED;
 547         }
 548
 549         if (int_usb & MUSB_INTR_VBUSERROR) {
 550                 int     ignore = 0;
 551
 552                 /* During connection as an A-Device, we may see a short
 553                  * current spikes causing voltage drop, because of cable
 554                  * and peripheral capacitance combined with vbus draw.
 555                  * (So: less common with truly self-powered devices, where
 556                  * vbus doesn't act like a power supply.)
 557                  *
 558                  * Such spikes are short; usually less than ~500 usec, max
 559                  * of ~2 msec.  That is, they're not sustained overcurrent
 560                  * errors, though they're reported using VBUSERROR irqs.
 561                  *
 562                  * Workarounds:  (a) hardware: use self powered devices.
 563                  * (b) software:  ignore non-repeated VBUS errors.
 564                  *
 565                  * REVISIT:  do delays from lots of DEBUG_KERNEL checks
 566                  * make trouble here, keeping VBUS < 4.4V ?
 567                  */
 568                 switch (musb->xceiv->state) {
 569                 case OTG_STATE_A_HOST:
 570                         /* recovery is dicey once we've gotten past the
 571                          * initial stages of enumeration, but if VBUS
 572                          * stayed ok at the other end of the link, and
 573                          * another reset is due (at least for high speed,
 574                          * to redo the chirp etc), it might work OK...
 575                          */
 576                 case OTG_STATE_A_WAIT_BCON:
 577                 case OTG_STATE_A_WAIT_VRISE:
 578                         if (musb->vbuserr_retry) {
 579                                 void __iomem *mbase = musb->mregs;
 580
 581                                 musb->vbuserr_retry--;
 582                                 ignore = 1;
 583                                 devctl |= MUSB_DEVCTL_SESSION;
 584                                 musb_writeb(mbase, MUSB_DEVCTL, devctl);
 585                         } else {
 586                                 musb->port1_status |=
 587                                           USB_PORT_STAT_OVERCURRENT
 588                                         | (USB_PORT_STAT_C_OVERCURRENT << 16);
 589                         }
 590                         break;
 591                 default:
 592                         break;
 593                 }
 594
 595                 dev_printk(ignore ? KERN_DEBUG : KERN_ERR, musb->controller,
 596                                 "VBUS_ERROR in %s (%02x, %02x, %s), retry #%d, port1 %08x\n",
 597                                 otg_state_string(musb->xceiv->state),
 598                                 devctl, power,
 599                                 ({ char *s;
 600                                 switch (devctl & MUSB_DEVCTL_VBUS) {
 601                                 case 0 << MUSB_DEVCTL_VBUS_SHIFT:
 602                                         s = "<SessEnd"; break;
 603                                 case 1 << MUSB_DEVCTL_VBUS_SHIFT:
 604                                         s = "<AValid"; break;
 605                                 case 2 << MUSB_DEVCTL_VBUS_SHIFT:
 606                                         s = "<VBusValid"; break;
 607                                 /* case 3 << MUSB_DEVCTL_VBUS_SHIFT: */
 608                                 default:
 609                                         s = "VALID"; break;
 610                                 }; s; }),
 611                                 VBUSERR_RETRY_COUNT - musb->vbuserr_retry,
 612                                 musb->port1_status);
 613
 614                 /* go through A_WAIT_VFALL then start a new session */
 615                 if (!ignore)
 616                         musb_platform_set_vbus(musb, 0);
 617                 handled = IRQ_HANDLED;
 618         }
 619
 620         if (int_usb & MUSB_INTR_SUSPEND) {
 621                 dev_dbg(musb->controller, "SUSPEND (%s) devctl %02x power %02x\n",
 622                         otg_state_string(musb->xceiv->state), devctl, power);
 623                 handled = IRQ_HANDLED;
 624
 625                 switch (musb->xceiv->state) {
 626                 case OTG_STATE_A_PERIPHERAL:
 627                         /* We also come here if the cable is removed, since
 628                          * this silicon doesn't report ID-no-longer-grounded.
 629                          *
 630                          * We depend on T(a_wait_bcon) to shut us down, and
 631                          * hope users don't do anything dicey during this
 632                          * undesired detour through A_WAIT_BCON.
 633                          */
 634                         musb_hnp_stop(musb);
 635                         usb_hcd_resume_root_hub(musb_to_hcd(musb));
 636                         musb_root_disconnect(musb);
 637                         musb_platform_try_idle(musb, jiffies
 638                                         + msecs_to_jiffies(musb->a_wait_bcon
 639                                                 ? : OTG_TIME_A_WAIT_BCON));
 640
 641                         break;
 642                 case OTG_STATE_B_IDLE:
 643                         if (!musb->is_active)
 644                                 break;
 645                 case OTG_STATE_B_PERIPHERAL:
 646                         musb_g_suspend(musb);
 647                         musb->is_active = is_otg_enabled(musb)
 648                                         && musb->xceiv->gadget->b_hnp_enable;
 649                         if (musb->is_active) {
 650                                 musb->xceiv->state = OTG_STATE_B_WAIT_ACON;
 651                                 dev_dbg(musb->controller, "HNP: Setting timer for b_ase0_brst\n");
 652                                 mod_timer(&musb->otg_timer, jiffies
 653                                         + msecs_to_jiffies(
 654                                                         OTG_TIME_B_ASE0_BRST));
 655                         }
 656                         break;
 657                 case OTG_STATE_A_WAIT_BCON:
 658                         if (musb->a_wait_bcon != 0)
 659                                 musb_platform_try_idle(musb, jiffies
 660                                         + msecs_to_jiffies(musb->a_wait_bcon));
 661                         break;
 662                 case OTG_STATE_A_HOST:
 663                         musb->xceiv->state = OTG_STATE_A_SUSPEND;
 664                         musb->is_active = is_otg_enabled(musb)
 665                                         && musb->xceiv->host->b_hnp_enable;
 666                         break;
 667                 case OTG_STATE_B_HOST:
 668                         /* Transition to B_PERIPHERAL, see 6.8.2.6 p 44 */
 669                         dev_dbg(musb->controller, "REVISIT: SUSPEND as B_HOST\n");
 670                         break;
 671                 default:
 672                         /* "should not happen" */
 673                         musb->is_active = 0;
 674                         break;
 675                 }
 676
 677                 switch (musb->xceiv->state) {
 678                 case OTG_STATE_B_IDLE:
 679                 case OTG_STATE_B_PERIPHERAL:
 680                         cancel_delayed_work(&musb->vbus_workaround_work);
 681                         schedule_delayed_work(&musb->vbus_workaround_work, HZ / 2);
 682                 default:
 683                         break;
 684                 }
 685         }
 686
 687         if (int_usb & MUSB_INTR_CONNECT) {
 688                 struct usb_hcd *hcd = musb_to_hcd(musb);
 689
 690                 handled = IRQ_HANDLED;
 691                 musb->is_active = 1;
 692                 set_bit(HCD_FLAG_SAW_IRQ, &hcd->flags);
 693
 694                 musb->ep0_stage = MUSB_EP0_START;
 695
 696                 /* flush endpoints when transitioning from Device Mode */
 697                 if (is_peripheral_active(musb)) {
 698                         /* REVISIT HNP; just force disconnect */
 699                 }
 700                 musb_writew(musb->mregs, MUSB_INTRTXE, musb->epmask);
 701                 musb_writew(musb->mregs, MUSB_INTRRXE, musb->epmask & 0xfffe);
 702                 musb_writeb(musb->mregs, MUSB_INTRUSBE, 0xf7);
 703                 musb->port1_status &= ~(USB_PORT_STAT_LOW_SPEED
 704                                         |USB_PORT_STAT_HIGH_SPEED
 705                                         |USB_PORT_STAT_ENABLE
 706                                         );
 707                 musb->port1_status |= USB_PORT_STAT_CONNECTION
 708                                         |(USB_PORT_STAT_C_CONNECTION << 16);
 709
 710                 /* high vs full speed is just a guess until after reset */
 711                 if (devctl & MUSB_DEVCTL_LSDEV)
 712                         musb->port1_status |= USB_PORT_STAT_LOW_SPEED;
 713
 714                 /* indicate new connection to OTG machine */
 715                 switch (musb->xceiv->state) {
 716                 case OTG_STATE_B_PERIPHERAL:
 717                         if (int_usb & MUSB_INTR_SUSPEND) {
 718                                 dev_dbg(musb->controller, "HNP: SUSPEND+CONNECT, now b_host\n");
 719                                 int_usb &= ~MUSB_INTR_SUSPEND;
 720                                 goto b_host;
 721                         } else
 722                                 dev_dbg(musb->controller, "CONNECT as b_peripheral???\n");
 723                         break;
 724                 case OTG_STATE_B_WAIT_ACON:
 725                         dev_dbg(musb->controller, "HNP: CONNECT, now b_host\n");
 726 b_host:
 727                         musb->xceiv->state = OTG_STATE_B_HOST;
 728                         hcd->self.is_b_host = 1;
 729                         musb->ignore_disconnect = 0;
 730                         del_timer(&musb->otg_timer);
 731                         break;
 732                 default:
 733                         if ((devctl & MUSB_DEVCTL_VBUS)
 734                                         == (3 << MUSB_DEVCTL_VBUS_SHIFT)) {
 735                                 musb->xceiv->state = OTG_STATE_A_HOST;
 736                                 hcd->self.is_b_host = 0;
 737                         }
 738                         break;
 739                 }
 740
 741                 /* poke the root hub */
 742                 MUSB_HST_MODE(musb);
 743                 if (hcd->status_urb)
 744                         usb_hcd_poll_rh_status(hcd);
 745                 else
 746                         usb_hcd_resume_root_hub(hcd);
 747
 748                 dev_dbg(musb->controller, "CONNECT (%s) devctl %02x\n",
 749                                 otg_state_string(musb->xceiv->state), devctl);
 750         }
 751
 752         if ((int_usb & MUSB_INTR_DISCONNECT) && !musb->ignore_disconnect) {
 753                 dev_dbg(musb->controller, "DISCONNECT (%s) as %s, devctl %02x\n",
 754                                 otg_state_string(musb->xceiv->state),
 755                                 MUSB_MODE(musb), devctl);
 756                 handled = IRQ_HANDLED;
 757
 758                 switch (musb->xceiv->state) {
 759                 case OTG_STATE_A_HOST:
 760                 case OTG_STATE_A_SUSPEND:
 761                         usb_hcd_resume_root_hub(musb_to_hcd(musb));
 762                         musb_root_disconnect(musb);
 763                         if (musb->a_wait_bcon != 0 && is_otg_enabled(musb))
 764                                 musb_platform_try_idle(musb, jiffies
 765                                         + msecs_to_jiffies(musb->a_wait_bcon));
 766                         break;
 767                 case OTG_STATE_B_HOST:
 768                         /* REVISIT this behaves for "real disconnect"
 769                          * cases; make sure the other transitions from
 770                          * from B_HOST act right too.  The B_HOST code
 771                          * in hnp_stop() is currently not used...
 772                          */
 773                         musb_root_disconnect(musb);
 774                         musb_to_hcd(musb)->self.is_b_host = 0;
 775                         musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
 776                         MUSB_DEV_MODE(musb);
 777                         musb_g_disconnect(musb);
 778                         break;
 779                 case OTG_STATE_A_PERIPHERAL:
 780                         musb_hnp_stop(musb);
 781                         musb_root_disconnect(musb);
 782                         /* FALLTHROUGH */
 783                 case OTG_STATE_B_WAIT_ACON:
 784                         /* FALLTHROUGH */
 785                 case OTG_STATE_B_PERIPHERAL:
 786                 case OTG_STATE_B_IDLE:
 787                         musb_g_disconnect(musb);
 788                         break;
 789                 default:
 790                         WARNING("unhandled DISCONNECT transition (%s)\n",
 791                                 otg_state_string(musb->xceiv->state));
 792                         break;
 793                 }
 794         }
 795
 796         /* mentor saves a bit: bus reset and babble share the same irq.
 797          * only host sees babble; only peripheral sees bus reset.
 798          */
 799         if (int_usb & MUSB_INTR_RESET) {
 800                 handled = IRQ_HANDLED;
 801                 if (is_host_capable() && (devctl & MUSB_DEVCTL_HM) != 0) {
 802                         /*
 803                          * Looks like non-HS BABBLE can be ignored, but
 804                          * HS BABBLE is an error condition. For HS the solution
 805                          * is to avoid babble in the first place and fix what
 806                          * caused BABBLE. When HS BABBLE happens we can only
 807                          * stop the session.
 808                          */
 809                         if (devctl & (MUSB_DEVCTL_FSDEV | MUSB_DEVCTL_LSDEV))
 810                                 dev_dbg(musb->controller, "BABBLE devctl: %02x\n", devctl);
 811                         else {
 812                                 ERR("Stopping host session -- babble\n");
 813                                 musb_writeb(musb->mregs, MUSB_DEVCTL, 0);
 814                         }
 815                 } else if (is_peripheral_capable()) {
 816                         dev_dbg(musb->controller, "BUS RESET as %s\n",
 817                                 otg_state_string(musb->xceiv->state));
 818                         switch (musb->xceiv->state) {
 819                         case OTG_STATE_A_SUSPEND:
 820                                 /* We need to ignore disconnect on suspend
 821                                  * otherwise tusb 2.0 won't reconnect after a
 822                                  * power cycle, which breaks otg compliance.
 823                                  */
 824                                 musb->ignore_disconnect = 1;
 825                                 musb_g_reset(musb);
 826                                 /* FALLTHROUGH */
 827                         case OTG_STATE_A_WAIT_BCON:     /* OPT TD.4.7-900ms */
 828                                 /* never use invalid T(a_wait_bcon) */
 829                                 dev_dbg(musb->controller, "HNP: in %s, %d msec timeout\n",
 830                                         otg_state_string(musb->xceiv->state),
 831                                         TA_WAIT_BCON(musb));
 832                                 mod_timer(&musb->otg_timer, jiffies
 833                                         + msecs_to_jiffies(TA_WAIT_BCON(musb)));
 834                                 break;
 835                         case OTG_STATE_A_PERIPHERAL:
 836                                 musb->ignore_disconnect = 0;
 837                                 del_timer(&musb->otg_timer);
 838                                 musb_g_reset(musb);
 839                                 break;
 840                         case OTG_STATE_B_WAIT_ACON:
 841                                 dev_dbg(musb->controller, "HNP: RESET (%s), to b_peripheral\n",
 842                                         otg_state_string(musb->xceiv->state));
 843                                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
 844                                 musb_g_reset(musb);
 845                                 break;
 846                         case OTG_STATE_B_IDLE:
 847                                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
 848                                 /* FALLTHROUGH */
 849                         case OTG_STATE_B_PERIPHERAL:
 850                                 musb_g_reset(musb);
 851                                 break;
 852                         default:
 853                                 dev_dbg(musb->controller, "Unhandled BUS RESET as %s\n",
 854                                         otg_state_string(musb->xceiv->state));
 855                         }
 856                 }
 857         }
 858
 859 #if 0
 860 /* REVISIT ... this would be for multiplexing periodic endpoints, or
 861  * supporting transfer phasing to prevent exceeding ISO bandwidth
 862  * limits of a given frame or microframe.
 863  *
 864  * It's not needed for peripheral side, which dedicates endpoints;
 865  * though it _might_ use SOF irqs for other purposes.
 866  *
 867  * And it's not currently needed for host side, which also dedicates
 868  * endpoints, relies on TX/RX interval registers, and isn't claimed
 869  * to support ISO transfers yet.
 870  */
 871         if (int_usb & MUSB_INTR_SOF) {
 872                 void __iomem *mbase = musb->mregs;
 873                 struct musb_hw_ep       *ep;
 874                 u8 epnum;
 875                 u16 frame;
 876
 877                 dev_dbg(musb->controller, "START_OF_FRAME\n");
 878                 handled = IRQ_HANDLED;
 879
 880                 /* start any periodic Tx transfers waiting for current frame */
 881                 frame = musb_readw(mbase, MUSB_FRAME);
 882                 ep = musb->endpoints;
 883                 for (epnum = 1; (epnum < musb->nr_endpoints)
 884                                         && (musb->epmask >= (1 << epnum));
 885                                 epnum++, ep++) {
 886                         /*
 887                          * FIXME handle framecounter wraps (12 bits)
 888                          * eliminate duplicated StartUrb logic
 889                          */
 890                         if (ep->dwWaitFrame >= frame) {
 891                                 ep->dwWaitFrame = 0;
 892                                 pr_debug("SOF --> periodic TX%s on %d\n",
 893                                         ep->tx_channel ? " DMA" : "",
 894                                         epnum);
 895                                 if (!ep->tx_channel)
 896                                         musb_h_tx_start(musb, epnum);
 897                                 else
 898                                         cppi_hostdma_start(musb, epnum);
 899                         }
 900                 }               /* end of for loop */
 901         }
 902 #endif
 903
 904         schedule_work(&musb->irq_work);
 905
 906         return handled;
 907 }
 908
 909 /*-------------------------------------------------------------------------*/
 910
 911 /*
 912 * Program the HDRC to start (enable interrupts, dma, etc.).
 913 */
 914 void musb_start(struct musb *musb)
 915 {
 916         void __iomem    *regs = musb->mregs;
 917         u8              devctl = musb_readb(regs, MUSB_DEVCTL);
 918
 919         dev_dbg(musb->controller, "<== devctl %02x\n", devctl);
 920
 921         /*  Set INT enable registers, enable interrupts */
 922         musb_writew(regs, MUSB_INTRTXE, musb->epmask);
 923         musb_writew(regs, MUSB_INTRRXE, musb->epmask & 0xfffe);
 924         musb_writeb(regs, MUSB_INTRUSBE, 0xf7);
 925
 926         musb_writeb(regs, MUSB_TESTMODE, 0);
 927
 928         /* put into basic highspeed mode and start session */
 929         musb_writeb(regs, MUSB_POWER, MUSB_POWER_ISOUPDATE
 930                                                 | MUSB_POWER_HSENAB
 931                                                 /* ENSUSPEND wedges tusb */
 932                                                 /* | MUSB_POWER_ENSUSPEND */
 933                                                 );
 934
 935         musb->is_active = 0;
 936         devctl = musb_readb(regs, MUSB_DEVCTL);
 937         devctl &= ~MUSB_DEVCTL_SESSION;
 938
 939         if (is_otg_enabled(musb)) {
 940                 /* session started after:
 941                  * (a) ID-grounded irq, host mode;
 942                  * (b) vbus present/connect IRQ, peripheral mode;
 943                  * (c) peripheral initiates, using SRP
 944                  */
 945                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
 946                         musb->is_active = 1;
 947                 //else
 948                 //      devctl |= MUSB_DEVCTL_SESSION;
 949
 950         } else if (is_host_enabled(musb)) {
 951                 /* assume ID pin is hard-wired to ground */
 952                 devctl |= MUSB_DEVCTL_SESSION;
 953
 954         } else /* peripheral is enabled */ {
 955                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
 956                         musb->is_active = 1;
 957         }
 958         musb_platform_enable(musb);
 959         musb_writeb(regs, MUSB_DEVCTL, devctl);
 960 }
 961
 962
 963 static void musb_generic_disable(struct musb *musb)
 964 {
 965         void __iomem    *mbase = musb->mregs;
 966         u16     temp;
 967
 968         /* disable interrupts */
 969         musb_writeb(mbase, MUSB_INTRUSBE, 0);
 970         musb_writew(mbase, MUSB_INTRTXE, 0);
 971         musb_writew(mbase, MUSB_INTRRXE, 0);
 972
 973         /* off */
 974         musb_writeb(mbase, MUSB_DEVCTL, 0);
 975
 976         /*  flush pending interrupts */
 977         temp = musb_readb(mbase, MUSB_INTRUSB);
 978         temp = musb_readw(mbase, MUSB_INTRTX);
 979         temp = musb_readw(mbase, MUSB_INTRRX);
 980
 981 }
 982
 983 /*
 984  * Make the HDRC stop (disable interrupts, etc.);
 985  * reversible by musb_start
 986  * called on gadget driver unregister
 987  * with controller locked, irqs blocked
 988  * acts as a NOP unless some role activated the hardware
 989  */
 990 void musb_stop(struct musb *musb)
 991 {
 992         /* stop IRQs, timers, ... */
 993         musb_platform_disable(musb);
 994         musb_generic_disable(musb);
 995         dev_dbg(musb->controller, "HDRC disabled\n");
 996
 997         /* FIXME
 998          *  - mark host and/or peripheral drivers unusable/inactive
 999          *  - disable DMA (and enable it in HdrcStart)
1000          *  - make sure we can musb_start() after musb_stop(); with
1001          *    OTG mode, gadget driver module rmmod/modprobe cycles that
1002          *  - ...
1003          */
1004         musb_platform_try_idle(musb, 0);
1005 }
1006
1007 static void musb_shutdown(struct platform_device *pdev)
1008 {
1009         struct musb     *musb = dev_to_musb(&pdev->dev);
1010         unsigned long   flags;
1011
1012         pm_runtime_get_sync(musb->controller);
1013
1014         musb_gadget_cleanup(musb);
1015
1016         spin_lock_irqsave(&musb->lock, flags);
1017         musb_platform_disable(musb);
1018         musb_generic_disable(musb);
1019         spin_unlock_irqrestore(&musb->lock, flags);
1020
1021         if (!is_otg_enabled(musb) && is_host_enabled(musb))
1022                 usb_remove_hcd(musb_to_hcd(musb));
1023         musb_writeb(musb->mregs, MUSB_DEVCTL, 0);
1024         musb_platform_exit(musb);
1025
1026         pm_runtime_put(musb->controller);
1027
1028         cancel_delayed_work(&musb->vbus_workaround_work);
1029
1030         /* FIXME power down */
1031 }
1032
1033
1034 /*-------------------------------------------------------------------------*/
1035
1036 /*
1037  * The silicon either has hard-wired endpoint configurations, or else
1038  * "dynamic fifo" sizing.  The driver has support for both, though at this
1039  * writing only the dynamic sizing is very well tested.   Since we switched
1040  * away from compile-time hardware parameters, we can no longer rely on
1041  * dead code elimination to leave only the relevant one in the object file.
1042  *
1043  * We don't currently use dynamic fifo setup capability to do anything
1044  * more than selecting one of a bunch of predefined configurations.
1045  */
1046 #if defined(CONFIG_USB_MUSB_TUSB6010)                   \
1047         || defined(CONFIG_USB_MUSB_TUSB6010_MODULE)     \
1048         || defined(CONFIG_USB_MUSB_OMAP2PLUS)           \
1049         || defined(CONFIG_USB_MUSB_OMAP2PLUS_MODULE)    \
1050         || defined(CONFIG_USB_MUSB_AM35X)               \
1051         || defined(CONFIG_USB_MUSB_AM35X_MODULE)
1052 static ushort __initdata fifo_mode = 4;
1053 #elif defined(CONFIG_USB_MUSB_UX500)                    \
1054         || defined(CONFIG_USB_MUSB_UX500_MODULE)
1055 static ushort __initdata fifo_mode = 5;
1056 #else
1057 static ushort __initdata fifo_mode = 2;
1058 #endif
1059
1060 /* "modprobe ... fifo_mode=1" etc */
1061 module_param(fifo_mode, ushort, 0);
1062 MODULE_PARM_DESC(fifo_mode, "initial endpoint configuration");
1063
1064 /*
1065  * tables defining fifo_mode values.  define more if you like.
1066  * for host side, make sure both halves of ep1 are set up.
1067  */
1068
1069 /* mode 0 - fits in 2KB */
1070 static struct musb_fifo_cfg __initdata mode_0_cfg[] = {
1071 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, },
1072 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, },
1073 { .hw_ep_num = 2, .style = FIFO_RXTX, .maxpacket = 512, },
1074 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1075 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1076 };
1077
1078 /* mode 1 - fits in 4KB */
1079 static struct musb_fifo_cfg __initdata mode_1_cfg[] = {
1080 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1081 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1082 { .hw_ep_num = 2, .style = FIFO_RXTX, .maxpacket = 512, .mode = BUF_DOUBLE, },
1083 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1084 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1085 };
1086
1087 /* mode 2 - fits in 4KB */
1088 static struct musb_fifo_cfg __initdata mode_2_cfg[] = {
1089 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, },
1090 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, },
1091 { .hw_ep_num = 2, .style = FIFO_TX,   .maxpacket = 512, },
1092 { .hw_ep_num = 2, .style = FIFO_RX,   .maxpacket = 512, },
1093 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1094 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1095 };
1096
1097 /* mode 3 - fits in 4KB */
1098 static struct musb_fifo_cfg __initdata mode_3_cfg[] = {
1099 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1100 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1101 { .hw_ep_num = 2, .style = FIFO_TX,   .maxpacket = 512, },
1102 { .hw_ep_num = 2, .style = FIFO_RX,   .maxpacket = 512, },
1103 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1104 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1105 };
1106
1107 /* mode 4 - fits in 16KB */
1108 static struct musb_fifo_cfg __initdata mode_4_cfg[] = {
1109 { .hw_ep_num =  1, .style = FIFO_TX,   .maxpacket = 512, },
1110 { .hw_ep_num =  1, .style = FIFO_RX,   .maxpacket = 512, },
1111 { .hw_ep_num =  2, .style = FIFO_TX,   .maxpacket = 512, },
1112 { .hw_ep_num =  2, .style = FIFO_RX,   .maxpacket = 512, },
1113 { .hw_ep_num =  3, .style = FIFO_TX,   .maxpacket = 512, },
1114 { .hw_ep_num =  3, .style = FIFO_RX,   .maxpacket = 512, },
1115 { .hw_ep_num =  4, .style = FIFO_TX,   .maxpacket = 512, },
1116 { .hw_ep_num =  4, .style = FIFO_RX,   .maxpacket = 512, },
1117 { .hw_ep_num =  5, .style = FIFO_TX,   .maxpacket = 512, },
1118 { .hw_ep_num =  5, .style = FIFO_RX,   .maxpacket = 512, },
1119 { .hw_ep_num =  6, .style = FIFO_TX,   .maxpacket = 512, },
1120 { .hw_ep_num =  6, .style = FIFO_RX,   .maxpacket = 512, },
1121 { .hw_ep_num =  7, .style = FIFO_TX,   .maxpacket = 512, },
1122 { .hw_ep_num =  7, .style = FIFO_RX,   .maxpacket = 512, },
1123 { .hw_ep_num =  8, .style = FIFO_TX,   .maxpacket = 512, },
1124 { .hw_ep_num =  8, .style = FIFO_RX,   .maxpacket = 512, },
1125 { .hw_ep_num =  9, .style = FIFO_TX,   .maxpacket = 512, },
1126 { .hw_ep_num =  9, .style = FIFO_RX,   .maxpacket = 512, },
1127 { .hw_ep_num = 10, .style = FIFO_TX,   .maxpacket = 256, },
1128 { .hw_ep_num = 10, .style = FIFO_RX,   .maxpacket = 64, },
1129 { .hw_ep_num = 11, .style = FIFO_TX,   .maxpacket = 256, },
1130 { .hw_ep_num = 11, .style = FIFO_RX,   .maxpacket = 64, },
1131 { .hw_ep_num = 12, .style = FIFO_TX,   .maxpacket = 256, },
1132 { .hw_ep_num = 12, .style = FIFO_RX,   .maxpacket = 64, },
1133 { .hw_ep_num = 13, .style = FIFO_RXTX, .maxpacket = 4096, },
1134 { .hw_ep_num = 14, .style = FIFO_RXTX, .maxpacket = 1024, },
1135 { .hw_ep_num = 15, .style = FIFO_RXTX, .maxpacket = 1024, },
1136 };
1137
1138 /* mode 5 - fits in 8KB */
1139 static struct musb_fifo_cfg __initdata mode_5_cfg[] = {
1140 { .hw_ep_num =  1, .style = FIFO_TX,   .maxpacket = 512, },
1141 { .hw_ep_num =  1, .style = FIFO_RX,   .maxpacket = 512, },
1142 { .hw_ep_num =  2, .style = FIFO_TX,   .maxpacket = 512, },
1143 { .hw_ep_num =  2, .style = FIFO_RX,   .maxpacket = 512, },
1144 { .hw_ep_num =  3, .style = FIFO_TX,   .maxpacket = 512, },
1145 { .hw_ep_num =  3, .style = FIFO_RX,   .maxpacket = 512, },
1146 { .hw_ep_num =  4, .style = FIFO_TX,   .maxpacket = 512, },
1147 { .hw_ep_num =  4, .style = FIFO_RX,   .maxpacket = 512, },
1148 { .hw_ep_num =  5, .style = FIFO_TX,   .maxpacket = 512, },
1149 { .hw_ep_num =  5, .style = FIFO_RX,   .maxpacket = 512, },
1150 { .hw_ep_num =  6, .style = FIFO_TX,   .maxpacket = 32, },
1151 { .hw_ep_num =  6, .style = FIFO_RX,   .maxpacket = 32, },
1152 { .hw_ep_num =  7, .style = FIFO_TX,   .maxpacket = 32, },
1153 { .hw_ep_num =  7, .style = FIFO_RX,   .maxpacket = 32, },
1154 { .hw_ep_num =  8, .style = FIFO_TX,   .maxpacket = 32, },
1155 { .hw_ep_num =  8, .style = FIFO_RX,   .maxpacket = 32, },
1156 { .hw_ep_num =  9, .style = FIFO_TX,   .maxpacket = 32, },
1157 { .hw_ep_num =  9, .style = FIFO_RX,   .maxpacket = 32, },
1158 { .hw_ep_num = 10, .style = FIFO_TX,   .maxpacket = 32, },
1159 { .hw_ep_num = 10, .style = FIFO_RX,   .maxpacket = 32, },
1160 { .hw_ep_num = 11, .style = FIFO_TX,   .maxpacket = 32, },
1161 { .hw_ep_num = 11, .style = FIFO_RX,   .maxpacket = 32, },
1162 { .hw_ep_num = 12, .style = FIFO_TX,   .maxpacket = 32, },
1163 { .hw_ep_num = 12, .style = FIFO_RX,   .maxpacket = 32, },
1164 { .hw_ep_num = 13, .style = FIFO_RXTX, .maxpacket = 512, },
1165 { .hw_ep_num = 14, .style = FIFO_RXTX, .maxpacket = 1024, },
1166 { .hw_ep_num = 15, .style = FIFO_RXTX, .maxpacket = 1024, },
1167 };
1168
1169 /*
1170  * configure a fifo; for non-shared endpoints, this may be called
1171  * once for a tx fifo and once for an rx fifo.
1172  *
1173  * returns negative errno or offset for next fifo.
1174  */
1175 static int __init
1176 fifo_setup(struct musb *musb, struct musb_hw_ep  *hw_ep,
1177                 const struct musb_fifo_cfg *cfg, u16 offset)
1178 {
1179         void __iomem    *mbase = musb->mregs;
1180         int     size = 0;
1181         u16     maxpacket = cfg->maxpacket;
1182         u16     c_off = offset >> 3;
1183         u8      c_size;
1184
1185         /* expect hw_ep has already been zero-initialized */
1186
1187         size = ffs(max(maxpacket, (u16) 8)) - 1;
1188         maxpacket = 1 << size;
1189
1190         c_size = size - 3;
1191         if (cfg->mode == BUF_DOUBLE) {
1192                 if ((offset + (maxpacket << 1)) >
1193                                 (1 << (musb->config->ram_bits + 2)))
1194                         return -EMSGSIZE;
1195                 c_size |= MUSB_FIFOSZ_DPB;
1196         } else {
1197                 if ((offset + maxpacket) > (1 << (musb->config->ram_bits + 2)))
1198                         return -EMSGSIZE;
1199         }
1200
1201         /* configure the FIFO */
1202         musb_writeb(mbase, MUSB_INDEX, hw_ep->epnum);
1203
1204         /* EP0 reserved endpoint for control, bidirectional;
1205          * EP1 reserved for bulk, two unidirection halves.
1206          */
1207         if (hw_ep->epnum == 1)
1208                 musb->bulk_ep = hw_ep;
1209         /* REVISIT error check:  be sure ep0 can both rx and tx ... */
1210         switch (cfg->style) {
1211         case FIFO_TX:
1212                 musb_write_txfifosz(mbase, c_size);
1213                 musb_write_txfifoadd(mbase, c_off);
1214                 hw_ep->tx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1215                 hw_ep->max_packet_sz_tx = maxpacket;
1216                 break;
1217         case FIFO_RX:
1218                 musb_write_rxfifosz(mbase, c_size);
1219                 musb_write_rxfifoadd(mbase, c_off);
1220                 hw_ep->rx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1221                 hw_ep->max_packet_sz_rx = maxpacket;
1222                 break;
1223         case FIFO_RXTX:
1224                 musb_write_txfifosz(mbase, c_size);
1225                 musb_write_txfifoadd(mbase, c_off);
1226                 hw_ep->rx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1227                 hw_ep->max_packet_sz_rx = maxpacket;
1228
1229                 musb_write_rxfifosz(mbase, c_size);
1230                 musb_write_rxfifoadd(mbase, c_off);
1231                 hw_ep->tx_double_buffered = hw_ep->rx_double_buffered;
1232                 hw_ep->max_packet_sz_tx = maxpacket;
1233
1234                 hw_ep->is_shared_fifo = true;
1235                 break;
1236         }
1237
1238         /* NOTE rx and tx endpoint irqs aren't managed separately,
1239          * which happens to be ok
1240          */
1241         musb->epmask |= (1 << hw_ep->epnum);
1242
1243         return offset + (maxpacket << ((c_size & MUSB_FIFOSZ_DPB) ? 1 : 0));
1244 }
1245
1246 static struct musb_fifo_cfg __initdata ep0_cfg = {
1247         .style = FIFO_RXTX, .maxpacket = 64,
1248 };
1249
1250 static int __init ep_config_from_table(struct musb *musb)
1251 {
1252         const struct musb_fifo_cfg      *cfg;
1253         unsigned                i, n;
1254         int                     offset;
1255         struct musb_hw_ep       *hw_ep = musb->endpoints;
1256
1257         if (musb->config->fifo_cfg) {
1258                 cfg = musb->config->fifo_cfg;
1259                 n = musb->config->fifo_cfg_size;
1260                 goto done;
1261         }
1262
1263         switch (fifo_mode) {
1264         default:
1265                 fifo_mode = 0;
1266                 /* FALLTHROUGH */
1267         case 0:
1268                 cfg = mode_0_cfg;
1269                 n = ARRAY_SIZE(mode_0_cfg);
1270                 break;
1271         case 1:
1272                 cfg = mode_1_cfg;
1273                 n = ARRAY_SIZE(mode_1_cfg);
1274                 break;
1275         case 2:
1276                 cfg = mode_2_cfg;
1277                 n = ARRAY_SIZE(mode_2_cfg);
1278                 break;
1279         case 3:
1280                 cfg = mode_3_cfg;
1281                 n = ARRAY_SIZE(mode_3_cfg);
1282                 break;
1283         case 4:
1284                 cfg = mode_4_cfg;
1285                 n = ARRAY_SIZE(mode_4_cfg);
1286                 break;
1287         case 5:
1288                 cfg = mode_5_cfg;
1289                 n = ARRAY_SIZE(mode_5_cfg);
1290                 break;
1291         }
1292
1293         printk(KERN_DEBUG "%s: setup fifo_mode %d\n",
1294                         musb_driver_name, fifo_mode);
1295
1296
1297 done:
1298         offset = fifo_setup(musb, hw_ep, &ep0_cfg, 0);
1299         /* assert(offset > 0) */
1300
1301         /* NOTE:  for RTL versions >= 1.400 EPINFO and RAMINFO would
1302          * be better than static musb->config->num_eps and DYN_FIFO_SIZE...
1303          */
1304
1305         for (i = 0; i < n; i++) {
1306                 u8      epn = cfg->hw_ep_num;
1307
1308                 if (epn >= musb->config->num_eps) {
1309                         pr_debug("%s: invalid ep %d\n",
1310                                         musb_driver_name, epn);
1311                         return -EINVAL;
1312                 }
1313                 offset = fifo_setup(musb, hw_ep + epn, cfg++, offset);
1314                 if (offset < 0) {
1315                         pr_debug("%s: mem overrun, ep %d\n",
1316                                         musb_driver_name, epn);
1317                         return -EINVAL;
1318                 }
1319                 epn++;
1320                 musb->nr_endpoints = max(epn, musb->nr_endpoints);
1321         }
1322
1323         printk(KERN_DEBUG "%s: %d/%d max ep, %d/%d memory\n",
1324                         musb_driver_name,
1325                         n + 1, musb->config->num_eps * 2 - 1,
1326                         offset, (1 << (musb->config->ram_bits + 2)));
1327
1328         if (!musb->bulk_ep) {
1329                 pr_debug("%s: missing bulk\n", musb_driver_name);
1330                 return -EINVAL;
1331         }
1332
1333         return 0;
1334 }
1335
1336
1337 /*
1338  * ep_config_from_hw - when MUSB_C_DYNFIFO_DEF is false
1339  * @param musb the controller
1340  */
1341 static int __init ep_config_from_hw(struct musb *musb)
1342 {
1343         u8 epnum = 0;
1344         struct musb_hw_ep *hw_ep;
1345         void *mbase = musb->mregs;
1346         int ret = 0;
1347
1348         dev_dbg(musb->controller, "<== static silicon ep config\n");
1349
1350         /* FIXME pick up ep0 maxpacket size */
1351
1352         for (epnum = 1; epnum < musb->config->num_eps; epnum++) {
1353                 musb_ep_select(mbase, epnum);
1354                 hw_ep = musb->endpoints + epnum;
1355
1356                 ret = musb_read_fifosize(musb, hw_ep, epnum);
1357                 if (ret < 0)
1358                         break;
1359
1360                 /* FIXME set up hw_ep->{rx,tx}_double_buffered */
1361
1362                 /* pick an RX/TX endpoint for bulk */
1363                 if (hw_ep->max_packet_sz_tx < 512
1364                                 || hw_ep->max_packet_sz_rx < 512)
1365                         continue;
1366
1367                 /* REVISIT:  this algorithm is lazy, we should at least
1368                  * try to pick a double buffered endpoint.
1369                  */
1370                 if (musb->bulk_ep)
1371                         continue;
1372                 musb->bulk_ep = hw_ep;
1373         }
1374
1375         if (!musb->bulk_ep) {
1376                 pr_debug("%s: missing bulk\n", musb_driver_name);
1377                 return -EINVAL;
1378         }
1379
1380         return 0;
1381 }
1382
1383 enum { MUSB_CONTROLLER_MHDRC, MUSB_CONTROLLER_HDRC, };
1384
1385 /* Initialize MUSB (M)HDRC part of the USB hardware subsystem;
1386  * configure endpoints, or take their config from silicon
1387  */
1388 static int __init musb_core_init(u16 musb_type, struct musb *musb)
1389 {
1390         u8 reg;
1391         char *type;
1392         char aInfo[90], aRevision[32], aDate[12];
1393         void __iomem    *mbase = musb->mregs;
1394         int             status = 0;
1395         int             i;
1396
1397         /* log core options (read using indexed model) */
1398         reg = musb_read_configdata(mbase);
1399
1400         strcpy(aInfo, (reg & MUSB_CONFIGDATA_UTMIDW) ? "UTMI-16" : "UTMI-8");
1401         if (reg & MUSB_CONFIGDATA_DYNFIFO) {
1402                 strcat(aInfo, ", dyn FIFOs");
1403                 musb->dyn_fifo = true;
1404         }
1405         if (reg & MUSB_CONFIGDATA_MPRXE) {
1406                 strcat(aInfo, ", bulk combine");
1407                 musb->bulk_combine = true;
1408         }
1409         if (reg & MUSB_CONFIGDATA_MPTXE) {
1410                 strcat(aInfo, ", bulk split");
1411                 musb->bulk_split = true;
1412         }
1413         if (reg & MUSB_CONFIGDATA_HBRXE) {
1414                 strcat(aInfo, ", HB-ISO Rx");
1415                 musb->hb_iso_rx = true;
1416         }
1417         if (reg & MUSB_CONFIGDATA_HBTXE) {
1418                 strcat(aInfo, ", HB-ISO Tx");
1419                 musb->hb_iso_tx = true;
1420         }
1421         if (reg & MUSB_CONFIGDATA_SOFTCONE)
1422                 strcat(aInfo, ", SoftConn");
1423
1424         printk(KERN_DEBUG "%s: ConfigData=0x%02x (%s)\n",
1425                         musb_driver_name, reg, aInfo);
1426
1427         aDate[0] = 0;
1428         if (MUSB_CONTROLLER_MHDRC == musb_type) {
1429                 musb->is_multipoint = 1;
1430                 type = "M";
1431         } else {
1432                 musb->is_multipoint = 0;
1433                 type = "";
1434 #ifndef CONFIG_USB_OTG_BLACKLIST_HUB
1435                 printk(KERN_ERR
1436                         "%s: kernel must blacklist external hubs\n",
1437                         musb_driver_name);
1438 #endif
1439         }
1440
1441         /* log release info */
1442         musb->hwvers = musb_read_hwvers(mbase);
1443         snprintf(aRevision, 32, "%d.%d%s", MUSB_HWVERS_MAJOR(musb->hwvers),
1444                 MUSB_HWVERS_MINOR(musb->hwvers),
1445                 (musb->hwvers & MUSB_HWVERS_RC) ? "RC" : "");
1446         printk(KERN_DEBUG "%s: %sHDRC RTL version %s %s\n",
1447                         musb_driver_name, type, aRevision, aDate);
1448
1449         /* configure ep0 */
1450         musb_configure_ep0(musb);
1451
1452         /* discover endpoint configuration */
1453         musb->nr_endpoints = 1;
1454         musb->epmask = 1;
1455
1456         if (musb->dyn_fifo)
1457                 status = ep_config_from_table(musb);
1458         else
1459                 status = ep_config_from_hw(musb);
1460
1461         if (status < 0)
1462                 return status;
1463
1464         /* finish init, and print endpoint config */
1465         for (i = 0; i < musb->nr_endpoints; i++) {
1466                 struct musb_hw_ep       *hw_ep = musb->endpoints + i;
1467
1468                 hw_ep->fifo = MUSB_FIFO_OFFSET(i) + mbase;
1469 #ifdef CONFIG_USB_MUSB_TUSB6010
1470                 hw_ep->fifo_async = musb->async + 0x400 + MUSB_FIFO_OFFSET(i);
1471                 hw_ep->fifo_sync = musb->sync + 0x400 + MUSB_FIFO_OFFSET(i);
1472                 hw_ep->fifo_sync_va =
1473                         musb->sync_va + 0x400 + MUSB_FIFO_OFFSET(i);
1474
1475                 if (i == 0)
1476                         hw_ep->conf = mbase - 0x400 + TUSB_EP0_CONF;
1477                 else
1478                         hw_ep->conf = mbase + 0x400 + (((i - 1) & 0xf) << 2);
1479 #endif
1480
1481                 hw_ep->regs = MUSB_EP_OFFSET(i, 0) + mbase;
1482                 hw_ep->target_regs = musb_read_target_reg_base(i, mbase);
1483                 hw_ep->rx_reinit = 1;
1484                 hw_ep->tx_reinit = 1;
1485
1486                 if (hw_ep->max_packet_sz_tx) {
1487                         dev_dbg(musb->controller,
1488                                 "%s: hw_ep %d%s, %smax %d\n",
1489                                 musb_driver_name, i,
1490                                 hw_ep->is_shared_fifo ? "shared" : "tx",
1491                                 hw_ep->tx_double_buffered
1492                                         ? "doublebuffer, " : "",
1493                                 hw_ep->max_packet_sz_tx);
1494                 }
1495                 if (hw_ep->max_packet_sz_rx && !hw_ep->is_shared_fifo) {
1496                         dev_dbg(musb->controller,
1497                                 "%s: hw_ep %d%s, %smax %d\n",
1498                                 musb_driver_name, i,
1499                                 "rx",
1500                                 hw_ep->rx_double_buffered
1501                                         ? "doublebuffer, " : "",
1502                                 hw_ep->max_packet_sz_rx);
1503                 }
1504                 if (!(hw_ep->max_packet_sz_tx || hw_ep->max_packet_sz_rx))
1505                         dev_dbg(musb->controller, "hw_ep %d not configured\n", i);
1506         }
1507
1508         return 0;
1509 }
1510
1511 /*-------------------------------------------------------------------------*/
1512
1513 #if defined(CONFIG_SOC_OMAP2430) || defined(CONFIG_SOC_OMAP3430) || \
1514         defined(CONFIG_ARCH_OMAP4) || defined(CONFIG_ARCH_U8500)
1515
1516 static irqreturn_t generic_interrupt(int irq, void *__hci)
1517 {
1518         unsigned long   flags;
1519         irqreturn_t     retval = IRQ_NONE;
1520         struct musb     *musb = __hci;
1521
1522         spin_lock_irqsave(&musb->lock, flags);
1523
1524         musb->int_usb = musb_readb(musb->mregs, MUSB_INTRUSB);
1525         musb->int_tx = musb_readw(musb->mregs, MUSB_INTRTX);
1526         musb->int_rx = musb_readw(musb->mregs, MUSB_INTRRX);
1527
1528         if (musb->int_usb || musb->int_tx || musb->int_rx)
1529                 retval = musb_interrupt(musb);
1530
1531         spin_unlock_irqrestore(&musb->lock, flags);
1532
1533         return retval;
1534 }
1535
1536 #else
1537 #define generic_interrupt       NULL
1538 #endif
1539
1540 /*
1541  * handle all the irqs defined by the HDRC core. for now we expect:  other
1542  * irq sources (phy, dma, etc) will be handled first, musb->int_* values
1543  * will be assigned, and the irq will already have been acked.
1544  *
1545  * called in irq context with spinlock held, irqs blocked
1546  */
1547 irqreturn_t musb_interrupt(struct musb *musb)
1548 {
1549         irqreturn_t     retval = IRQ_NONE;
1550         u8              devctl, power;
1551         int             ep_num;
1552         u32             reg;
1553
1554         devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1555         power = musb_readb(musb->mregs, MUSB_POWER);
1556
1557         dev_dbg(musb->controller, "** IRQ %s usb%04x tx%04x rx%04x\n",
1558                 (devctl & MUSB_DEVCTL_HM) ? "host" : "peripheral",
1559                 musb->int_usb, musb->int_tx, musb->int_rx);
1560
1561         /* the core can interrupt us for multiple reasons; docs have
1562          * a generic interrupt flowchart to follow
1563          */
1564         if (musb->int_usb)
1565                 retval |= musb_stage0_irq(musb, musb->int_usb,
1566                                 devctl, power);
1567
1568         /* "stage 1" is handling endpoint irqs */
1569
1570         /* handle endpoint 0 first */
1571         if (musb->int_tx & 1) {
1572                 if (devctl & MUSB_DEVCTL_HM)
1573                         retval |= musb_h_ep0_irq(musb);
1574                 else
1575                         retval |= musb_g_ep0_irq(musb);
1576         }
1577
1578         /* RX on endpoints 1-15 */
1579         reg = musb->int_rx >> 1;
1580         ep_num = 1;
1581         while (reg) {
1582                 if (reg & 1) {
1583                         /* musb_ep_select(musb->mregs, ep_num); */
1584                         /* REVISIT just retval = ep->rx_irq(...) */
1585                         retval = IRQ_HANDLED;
1586                         if (devctl & MUSB_DEVCTL_HM) {
1587                                 if (is_host_capable())
1588                                         musb_host_rx(musb, ep_num);
1589                         } else {
1590                                 if (is_peripheral_capable())
1591                                         musb_g_rx(musb, ep_num);
1592                         }
1593                 }
1594
1595                 reg >>= 1;
1596                 ep_num++;
1597         }
1598
1599         /* TX on endpoints 1-15 */
1600         reg = musb->int_tx >> 1;
1601         ep_num = 1;
1602         while (reg) {
1603                 if (reg & 1) {
1604                         /* musb_ep_select(musb->mregs, ep_num); */
1605                         /* REVISIT just retval |= ep->tx_irq(...) */
1606                         retval = IRQ_HANDLED;
1607                         if (devctl & MUSB_DEVCTL_HM) {
1608                                 if (is_host_capable())
1609                                         musb_host_tx(musb, ep_num);
1610                         } else {
1611                                 if (is_peripheral_capable())
1612                                         musb_g_tx(musb, ep_num);
1613                         }
1614                 }
1615                 reg >>= 1;
1616                 ep_num++;
1617         }
1618
1619         return retval;
1620 }
1621 EXPORT_SYMBOL_GPL(musb_interrupt);
1622
1623 #ifndef CONFIG_MUSB_PIO_ONLY
1624 static int __initdata use_dma = 1;
1625
1626 /* "modprobe ... use_dma=0" etc */
1627 module_param(use_dma, bool, 0);
1628 MODULE_PARM_DESC(use_dma, "enable/disable use of DMA");
1629
1630 void musb_dma_completion(struct musb *musb, u8 epnum, u8 transmit)
1631 {
1632         u8      devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1633
1634         /* called with controller lock already held */
1635
1636         if (!epnum) {
1637 #ifndef CONFIG_USB_TUSB_OMAP_DMA
1638                 if (!is_cppi_enabled()) {
1639                         /* endpoint 0 */
1640                         if (devctl & MUSB_DEVCTL_HM)
1641                                 musb_h_ep0_irq(musb);
1642                         else
1643                                 musb_g_ep0_irq(musb);
1644                 }
1645 #endif
1646         } else {
1647                 /* endpoints 1..15 */
1648                 if (transmit) {
1649                         if (devctl & MUSB_DEVCTL_HM) {
1650                                 if (is_host_capable())
1651                                         musb_host_tx(musb, epnum);
1652                         } else {
1653                                 if (is_peripheral_capable())
1654                                         musb_g_tx(musb, epnum);
1655                         }
1656                 } else {
1657                         /* receive */
1658                         if (devctl & MUSB_DEVCTL_HM) {
1659                                 if (is_host_capable())
1660                                         musb_host_rx(musb, epnum);
1661                         } else {
1662                                 if (is_peripheral_capable())
1663                                         musb_g_rx(musb, epnum);
1664                         }
1665                 }
1666         }
1667 }
1668
1669 #else
1670 #define use_dma                 0
1671 #endif
1672
1673 /*-------------------------------------------------------------------------*/
1674
1675 #ifdef CONFIG_SYSFS
1676
1677 static ssize_t
1678 musb_mode_show(struct device *dev, struct device_attribute *attr, char *buf)
1679 {
1680         struct musb *musb = dev_to_musb(dev);
1681         unsigned long flags;
1682         int ret = -EINVAL;
1683
1684         spin_lock_irqsave(&musb->lock, flags);
1685         ret = sprintf(buf, "%s\n", otg_state_string(musb->xceiv->state));
1686         spin_unlock_irqrestore(&musb->lock, flags);
1687
1688         return ret;
1689 }
1690
1691 static ssize_t
1692 musb_mode_store(struct device *dev, struct device_attribute *attr,
1693                 const char *buf, size_t n)
1694 {
1695         struct musb     *musb = dev_to_musb(dev);
1696         unsigned long   flags;
1697         int             status;
1698
1699         spin_lock_irqsave(&musb->lock, flags);
1700         if (sysfs_streq(buf, "host"))
1701                 status = musb_platform_set_mode(musb, MUSB_HOST);
1702         else if (sysfs_streq(buf, "peripheral"))
1703                 status = musb_platform_set_mode(musb, MUSB_PERIPHERAL);
1704         else if (sysfs_streq(buf, "otg"))
1705                 status = musb_platform_set_mode(musb, MUSB_OTG);
1706         else
1707                 status = -EINVAL;
1708         spin_unlock_irqrestore(&musb->lock, flags);
1709
1710         return (status == 0) ? n : status;
1711 }
1712 static DEVICE_ATTR(mode, 0644, musb_mode_show, musb_mode_store);
1713
1714 static ssize_t
1715 musb_vbus_store(struct device *dev, struct device_attribute *attr,
1716                 const char *buf, size_t n)
1717 {
1718         struct musb     *musb = dev_to_musb(dev);
1719         unsigned long   flags;
1720         unsigned long   val;
1721
1722         if (sscanf(buf, "%lu", &val) < 1) {
1723                 dev_err(dev, "Invalid VBUS timeout ms value\n");
1724                 return -EINVAL;
1725         }
1726
1727         spin_lock_irqsave(&musb->lock, flags);
1728         /* force T(a_wait_bcon) to be zero/unlimited *OR* valid */
1729         musb->a_wait_bcon = val ? max_t(int, val, OTG_TIME_A_WAIT_BCON) : 0 ;
1730         if (musb->xceiv->state == OTG_STATE_A_WAIT_BCON)
1731                 musb->is_active = 0;
1732         musb_platform_try_idle(musb, jiffies + msecs_to_jiffies(val));
1733         spin_unlock_irqrestore(&musb->lock, flags);
1734
1735         return n;
1736 }
1737
1738 static ssize_t
1739 musb_vbus_show(struct device *dev, struct device_attribute *attr, char *buf)
1740 {
1741         struct musb     *musb = dev_to_musb(dev);
1742         unsigned long   flags;
1743         unsigned long   val;
1744         int             vbus;
1745
1746         spin_lock_irqsave(&musb->lock, flags);
1747         val = musb->a_wait_bcon;
1748         /* FIXME get_vbus_status() is normally #defined as false...
1749          * and is effectively TUSB-specific.
1750          */
1751         vbus = musb_platform_get_vbus_status(musb);
1752         spin_unlock_irqrestore(&musb->lock, flags);
1753
1754         return sprintf(buf, "Vbus %s, timeout %lu msec\n",
1755                         vbus ? "on" : "off", val);
1756 }
1757 static DEVICE_ATTR(vbus, 0644, musb_vbus_show, musb_vbus_store);
1758
1759 /* Gadget drivers can't know that a host is connected so they might want
1760  * to start SRP, but users can.  This allows userspace to trigger SRP.
1761  */
1762 static ssize_t
1763 musb_srp_store(struct device *dev, struct device_attribute *attr,
1764                 const char *buf, size_t n)
1765 {
1766         struct musb     *musb = dev_to_musb(dev);
1767         unsigned short  srp;
1768
1769         if (sscanf(buf, "%hu", &srp) != 1
1770                         || (srp != 1)) {
1771                 dev_err(dev, "SRP: Value must be 1\n");
1772                 return -EINVAL;
1773         }
1774
1775         if (srp == 1)
1776                 musb_g_wakeup(musb);
1777
1778         return n;
1779 }
1780 static DEVICE_ATTR(srp, 0644, NULL, musb_srp_store);
1781
1782 static struct attribute *musb_attributes[] = {
1783         &dev_attr_mode.attr,
1784         &dev_attr_vbus.attr,
1785         &dev_attr_srp.attr,
1786         NULL
1787 };
1788
1789 static const struct attribute_group musb_attr_group = {
1790         .attrs = musb_attributes,
1791 };
1792
1793 #endif  /* sysfs */
1794
1795 /* Only used to provide driver mode change events */
1796 static void musb_irq_work(struct work_struct *data)
1797 {
1798         struct musb *musb = container_of(data, struct musb, irq_work);
1799         static int old_state;
1800
1801         if (musb->xceiv->state != old_state) {
1802                 old_state = musb->xceiv->state;
1803                 sysfs_notify(&musb->controller->kobj, NULL, "mode");
1804         }
1805 }
1806
1807 #include <linux/usb/ulpi.h>
1808
1809 static void musb_vbus_workaround_work(struct work_struct *work)
1810 {
1811         struct musb *musb = container_of(work, struct musb, vbus_workaround_work.work);
1812         u8 devctl;
1813         int ret;
1814
1815         if (musb_ulpi_access.write == NULL)
1816                 return;
1817
1818         pm_runtime_get_sync(musb->controller);
1819
1820         devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1821
1822         /*
1823          * I don't really know why but VBUS sometimes gets stuck and
1824          * causes session to never end. It would look like some pullup
1825          * is enabled when it shouldn't be on certain PHY states.
1826          * Turning on pulldowns magically drains VBUS to zero and allows
1827          * session to end, so let's do that here.
1828          *
1829          * XXX: probably better check VBUS on TWL?
1830          * beagle sometimes has session bit set but no VBUS on twl?
1831          */
1832         if ((musb->xceiv->state == OTG_STATE_B_PERIPHERAL ||
1833              musb->xceiv->state == OTG_STATE_B_IDLE) &&
1834             (devctl & MUSB_DEVCTL_VBUS) != (3 << MUSB_DEVCTL_VBUS_SHIFT) &&
1835             (devctl & MUSB_DEVCTL_VBUS) != (0 << MUSB_DEVCTL_VBUS_SHIFT)) {
1836                 dev_dbg(musb->controller, "VBUS workaround..\n");
1837                 ret = musb_ulpi_access.write(musb->xceiv, ULPI_SET(ULPI_OTG_CTRL),
1838                         ULPI_OTG_CTRL_DM_PULLDOWN | ULPI_OTG_CTRL_DP_PULLDOWN);
1839                 //if (ret)
1840                 //      dev_err(musb->controller, "VBUS workaround error\n");
1841         }
1842
1843         pm_runtime_put(musb->controller);
1844 }
1845
1846 /* --------------------------------------------------------------------------
1847  * Init support
1848  */
1849
1850 static struct musb *__init
1851 allocate_instance(struct device *dev,
1852                 struct musb_hdrc_config *config, void __iomem *mbase)
1853 {
1854         struct musb             *musb;
1855         struct musb_hw_ep       *ep;
1856         int                     epnum;
1857         struct usb_hcd  *hcd;
1858
1859         hcd = usb_create_hcd(&musb_hc_driver, dev, dev_name(dev));
1860         if (!hcd)
1861                 return NULL;
1862         /* usbcore sets dev->driver_data to hcd, and sometimes uses that... */
1863
1864         musb = hcd_to_musb(hcd);
1865         INIT_LIST_HEAD(&musb->control);
1866         INIT_LIST_HEAD(&musb->in_bulk);
1867         INIT_LIST_HEAD(&musb->out_bulk);
1868
1869         hcd->uses_new_polling = 1;
1870         hcd->has_tt = 1;
1871
1872         musb->vbuserr_retry = VBUSERR_RETRY_COUNT;
1873         musb->a_wait_bcon = OTG_TIME_A_WAIT_BCON;
1874         dev_set_drvdata(dev, musb);
1875         musb->mregs = mbase;
1876         musb->ctrl_base = mbase;
1877         musb->nIrq = -ENODEV;
1878         musb->config = config;
1879         BUG_ON(musb->config->num_eps > MUSB_C_NUM_EPS);
1880         for (epnum = 0, ep = musb->endpoints;
1881                         epnum < musb->config->num_eps;
1882                         epnum++, ep++) {
1883                 ep->musb = musb;
1884                 ep->epnum = epnum;
1885         }
1886
1887         musb->controller = dev;
1888
1889         return musb;
1890 }
1891
1892 static void musb_free(struct musb *musb)
1893 {
1894         /* this has multiple entry modes. it handles fault cleanup after
1895          * probe(), where things may be partially set up, as well as rmmod
1896          * cleanup after everything's been de-activated.
1897          */
1898
1899 #ifdef CONFIG_SYSFS
1900         sysfs_remove_group(&musb->controller->kobj, &musb_attr_group);
1901 #endif
1902
1903         if (musb->nIrq >= 0) {
1904                 if (musb->irq_wake)
1905                         disable_irq_wake(musb->nIrq);
1906                 free_irq(musb->nIrq, musb);
1907         }
1908         if (is_dma_capable() && musb->dma_controller) {
1909                 struct dma_controller   *c = musb->dma_controller;
1910
1911                 (void) c->stop(c);
1912                 dma_controller_destroy(c);
1913         }
1914
1915         usb_put_hcd(musb_to_hcd(musb));
1916 }
1917
1918 /*
1919  * Perform generic per-controller initialization.
1920  *
1921  * @pDevice: the controller (already clocked, etc)
1922  * @nIrq: irq
1923  * @mregs: virtual address of controller registers,
1924  *      not yet corrected for platform-specific offsets
1925  */
1926 static int __init
1927 musb_init_controller(struct device *dev, int nIrq, void __iomem *ctrl)
1928 {
1929         int                     status;
1930         struct musb             *musb;
1931         struct musb_hdrc_platform_data *plat = dev->platform_data;
1932
1933         /* The driver might handle more features than the board; OK.
1934          * Fail when the board needs a feature that's not enabled.
1935          */
1936         if (!plat) {
1937                 dev_dbg(dev, "no platform_data?\n");
1938                 status = -ENODEV;
1939                 goto fail0;
1940         }
1941
1942         /* allocate */
1943         musb = allocate_instance(dev, plat->config, ctrl);
1944         if (!musb) {
1945                 status = -ENOMEM;
1946                 goto fail0;
1947         }
1948
1949         pm_runtime_use_autosuspend(musb->controller);
1950         pm_runtime_set_autosuspend_delay(musb->controller, 200);
1951         pm_runtime_enable(musb->controller);
1952
1953         spin_lock_init(&musb->lock);
1954         musb->board_mode = plat->mode;
1955         musb->board_set_power = plat->set_power;
1956         musb->min_power = plat->min_power;
1957         musb->ops = plat->platform_ops;
1958
1959         /* The musb_platform_init() call:
1960          *   - adjusts musb->mregs and musb->isr if needed,
1961          *   - may initialize an integrated tranceiver
1962          *   - initializes musb->xceiv, usually by otg_get_transceiver()
1963          *   - stops powering VBUS
1964          *
1965          * There are various transceiver configurations.  Blackfin,
1966          * DaVinci, TUSB60x0, and others integrate them.  OMAP3 uses
1967          * external/discrete ones in various flavors (twl4030 family,
1968          * isp1504, non-OTG, etc) mostly hooking up through ULPI.
1969          */
1970         musb->isr = generic_interrupt;
1971         status = musb_platform_init(musb);
1972         if (status < 0)
1973                 goto fail1;
1974
1975         if (!musb->isr) {
1976                 status = -ENODEV;
1977                 goto fail3;
1978         }
1979
1980         if (!musb->xceiv->io_ops) {
1981                 musb->xceiv->io_dev = musb->controller;
1982                 musb->xceiv->io_priv = musb->mregs;
1983                 musb->xceiv->io_ops = &musb_ulpi_access;
1984         }
1985
1986 #ifndef CONFIG_MUSB_PIO_ONLY
1987         if (use_dma && dev->dma_mask) {
1988                 struct dma_controller   *c;
1989
1990                 c = dma_controller_create(musb, musb->mregs);
1991                 musb->dma_controller = c;
1992                 if (c)
1993                         (void) c->start(c);
1994         }
1995 #endif
1996         /* ideally this would be abstracted in platform setup */
1997         if (!is_dma_capable() || !musb->dma_controller)
1998                 dev->dma_mask = NULL;
1999
2000         /* be sure interrupts are disabled before connecting ISR */
2001         musb_platform_disable(musb);
2002         musb_generic_disable(musb);
2003
2004         /* setup musb parts of the core (especially endpoints) */
2005         status = musb_core_init(plat->config->multipoint
2006                         ? MUSB_CONTROLLER_MHDRC
2007                         : MUSB_CONTROLLER_HDRC, musb);
2008         if (status < 0)
2009                 goto fail3;
2010
2011         setup_timer(&musb->otg_timer, musb_otg_timer_func, (unsigned long) musb);
2012
2013         /* Init IRQ workqueue before request_irq */
2014         INIT_WORK(&musb->irq_work, musb_irq_work);
2015
2016         INIT_DELAYED_WORK(&musb->vbus_workaround_work, musb_vbus_workaround_work);
2017
2018         /* attach to the IRQ */
2019         if (request_irq(nIrq, musb->isr, 0, dev_name(dev), musb)) {
2020                 dev_err(dev, "request_irq %d failed!\n", nIrq);
2021                 status = -ENODEV;
2022                 goto fail3;
2023         }
2024         musb->nIrq = nIrq;
2025 /* FIXME this handles wakeup irqs wrong */
2026         if (enable_irq_wake(nIrq) == 0) {
2027                 musb->irq_wake = 1;
2028                 device_init_wakeup(dev, 1);
2029         } else {
2030                 musb->irq_wake = 0;
2031         }
2032
2033         /* host side needs more setup */
2034         if (is_host_enabled(musb)) {
2035                 struct usb_hcd  *hcd = musb_to_hcd(musb);
2036
2037                 otg_set_host(musb->xceiv, &hcd->self);
2038
2039                 if (is_otg_enabled(musb))
2040                         hcd->self.otg_port = 1;
2041                 musb->xceiv->host = &hcd->self;
2042                 hcd->power_budget = 2 * (plat->power ? : 250);
2043
2044                 /* program PHY to use external vBus if required */
2045                 if (plat->extvbus) {
2046                         u8 busctl = musb_read_ulpi_buscontrol(musb->mregs);
2047                         busctl |= MUSB_ULPI_USE_EXTVBUS;
2048                         musb_write_ulpi_buscontrol(musb->mregs, busctl);
2049                 }
2050         }
2051
2052         /* For the host-only role, we can activate right away.
2053          * (We expect the ID pin to be forcibly grounded!!)
2054          * Otherwise, wait till the gadget driver hooks up.
2055          */
2056         if (!is_otg_enabled(musb) && is_host_enabled(musb)) {
2057                 struct usb_hcd  *hcd = musb_to_hcd(musb);
2058
2059                 MUSB_HST_MODE(musb);
2060                 musb->xceiv->default_a = 1;
2061                 musb->xceiv->state = OTG_STATE_A_IDLE;
2062
2063                 status = usb_add_hcd(musb_to_hcd(musb), -1, 0);
2064
2065                 hcd->self.uses_pio_for_control = 1;
2066                 dev_dbg(musb->controller, "%s mode, status %d, devctl %02x %c\n",
2067                         "HOST", status,
2068                         musb_readb(musb->mregs, MUSB_DEVCTL),
2069                         (musb_readb(musb->mregs, MUSB_DEVCTL)
2070                                         & MUSB_DEVCTL_BDEVICE
2071                                 ? 'B' : 'A'));
2072
2073         } else /* peripheral is enabled */ {
2074                 if (musb->xceiv->default_a) {
2075                         MUSB_HST_MODE(musb);
2076                         musb->xceiv->state = OTG_STATE_A_IDLE;
2077                 } else {
2078                         MUSB_DEV_MODE(musb);
2079                         musb->xceiv->state = OTG_STATE_B_IDLE;
2080                 }
2081
2082                 status = musb_gadget_setup(musb);
2083
2084                 dev_dbg(musb->controller, "%s mode, status %d, dev%02x\n",
2085                         is_otg_enabled(musb) ? "OTG" : "PERIPHERAL",
2086                         status,
2087                         musb_readb(musb->mregs, MUSB_DEVCTL));
2088
2089         }
2090         if (status < 0)
2091                 goto fail3;
2092
2093         pm_runtime_put(musb->controller);
2094
2095         status = musb_init_debugfs(musb);
2096         if (status < 0)
2097                 goto fail4;
2098
2099 #ifdef CONFIG_SYSFS
2100         status = sysfs_create_group(&musb->controller->kobj, &musb_attr_group);
2101         if (status)
2102                 goto fail5;
2103 #endif
2104
2105         dev_info(dev, "USB %s mode controller at %p using %s, IRQ %d\n",
2106                         ({char *s;
2107                          switch (musb->board_mode) {
2108                          case MUSB_HOST:                s = "Host"; break;
2109                          case MUSB_PERIPHERAL:  s = "Peripheral"; break;
2110                          default:               s = "OTG"; break;
2111                          }; s; }),
2112                         ctrl,
2113                         (is_dma_capable() && musb->dma_controller)
2114                         ? "DMA" : "PIO",
2115                         musb->nIrq);
2116
2117         return 0;
2118
2119 fail5:
2120         musb_exit_debugfs(musb);
2121
2122 fail4:
2123         if (!is_otg_enabled(musb) && is_host_enabled(musb))
2124                 usb_remove_hcd(musb_to_hcd(musb));
2125         else
2126                 musb_gadget_cleanup(musb);
2127
2128 fail3:
2129         if (musb->irq_wake)
2130                 device_init_wakeup(dev, 0);
2131         musb_platform_exit(musb);
2132
2133 fail1:
2134         dev_err(musb->controller,
2135                 "musb_init_controller failed with status %d\n", status);
2136
2137         musb_free(musb);
2138
2139 fail0:
2140
2141         return status;
2142
2143 }
2144
2145 /*-------------------------------------------------------------------------*/
2146
2147 /* all implementations (PCI bridge to FPGA, VLYNQ, etc) should just
2148  * bridge to a platform device; this driver then suffices.
2149  */
2150
2151 #ifndef CONFIG_MUSB_PIO_ONLY
2152 static u64      *orig_dma_mask;
2153 #endif
2154
2155 static int __init musb_probe(struct platform_device *pdev)
2156 {
2157         struct device   *dev = &pdev->dev;
2158         int             irq = platform_get_irq_byname(pdev, "mc");
2159         int             status;
2160         struct resource *iomem;
2161         void __iomem    *base;
2162
2163         iomem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2164         if (!iomem || irq <= 0)
2165                 return -ENODEV;
2166
2167         base = ioremap(iomem->start, resource_size(iomem));
2168         if (!base) {
2169                 dev_err(dev, "ioremap failed\n");
2170                 return -ENOMEM;
2171         }
2172
2173 #ifndef CONFIG_MUSB_PIO_ONLY
2174         /* clobbered by use_dma=n */
2175         orig_dma_mask = dev->dma_mask;
2176 #endif
2177         status = musb_init_controller(dev, irq, base);
2178         if (status < 0)
2179                 iounmap(base);
2180
2181         return status;
2182 }
2183
2184 static int __exit musb_remove(struct platform_device *pdev)
2185 {
2186         struct musb     *musb = dev_to_musb(&pdev->dev);
2187         void __iomem    *ctrl_base = musb->ctrl_base;
2188
2189         /* this gets called on rmmod.
2190          *  - Host mode: host may still be active
2191          *  - Peripheral mode: peripheral is deactivated (or never-activated)
2192          *  - OTG mode: both roles are deactivated (or never-activated)
2193          */
2194         musb_exit_debugfs(musb);
2195         musb_shutdown(pdev);
2196
2197         musb_free(musb);
2198         iounmap(ctrl_base);
2199         device_init_wakeup(&pdev->dev, 0);
2200 #ifndef CONFIG_MUSB_PIO_ONLY
2201         pdev->dev.dma_mask = orig_dma_mask;
2202 #endif
2203         return 0;
2204 }
2205
2206 #ifdef  CONFIG_PM
2207
2208 static void musb_save_context(struct musb *musb)
2209 {
2210         int i;
2211         void __iomem *musb_base = musb->mregs;
2212         void __iomem *epio;
2213
2214         if (is_host_enabled(musb)) {
2215                 musb->context.frame = musb_readw(musb_base, MUSB_FRAME);
2216                 musb->context.testmode = musb_readb(musb_base, MUSB_TESTMODE);
2217                 musb->context.busctl = musb_read_ulpi_buscontrol(musb->mregs);
2218         }
2219         musb->context.power = musb_readb(musb_base, MUSB_POWER);
2220         musb->context.intrtxe = musb_readw(musb_base, MUSB_INTRTXE);
2221         musb->context.intrrxe = musb_readw(musb_base, MUSB_INTRRXE);
2222         musb->context.intrusbe = musb_readb(musb_base, MUSB_INTRUSBE);
2223         musb->context.index = musb_readb(musb_base, MUSB_INDEX);
2224         musb->context.devctl = musb_readb(musb_base, MUSB_DEVCTL);
2225
2226         for (i = 0; i < musb->config->num_eps; ++i) {
2227                 struct musb_hw_ep       *hw_ep;
2228
2229                 hw_ep = &musb->endpoints[i];
2230                 if (!hw_ep)
2231                         continue;
2232
2233                 epio = hw_ep->regs;
2234                 if (!epio)
2235                         continue;
2236
2237                 musb_writeb(musb_base, MUSB_INDEX, i);
2238                 musb->context.index_regs[i].txmaxp =
2239                         musb_readw(epio, MUSB_TXMAXP);
2240                 musb->context.index_regs[i].txcsr =
2241                         musb_readw(epio, MUSB_TXCSR);
2242                 musb->context.index_regs[i].rxmaxp =
2243                         musb_readw(epio, MUSB_RXMAXP);
2244                 musb->context.index_regs[i].rxcsr =
2245                         musb_readw(epio, MUSB_RXCSR);
2246
2247                 if (musb->dyn_fifo) {
2248                         musb->context.index_regs[i].txfifoadd =
2249                                         musb_read_txfifoadd(musb_base);
2250                         musb->context.index_regs[i].rxfifoadd =
2251                                         musb_read_rxfifoadd(musb_base);
2252                         musb->context.index_regs[i].txfifosz =
2253                                         musb_read_txfifosz(musb_base);
2254                         musb->context.index_regs[i].rxfifosz =
2255                                         musb_read_rxfifosz(musb_base);
2256                 }
2257                 if (is_host_enabled(musb)) {
2258                         musb->context.index_regs[i].txtype =
2259                                 musb_readb(epio, MUSB_TXTYPE);
2260                         musb->context.index_regs[i].txinterval =
2261                                 musb_readb(epio, MUSB_TXINTERVAL);
2262                         musb->context.index_regs[i].rxtype =
2263                                 musb_readb(epio, MUSB_RXTYPE);
2264                         musb->context.index_regs[i].rxinterval =
2265                                 musb_readb(epio, MUSB_RXINTERVAL);
2266
2267                         musb->context.index_regs[i].txfunaddr =
2268                                 musb_read_txfunaddr(musb_base, i);
2269                         musb->context.index_regs[i].txhubaddr =
2270                                 musb_read_txhubaddr(musb_base, i);
2271                         musb->context.index_regs[i].txhubport =
2272                                 musb_read_txhubport(musb_base, i);
2273
2274                         musb->context.index_regs[i].rxfunaddr =
2275                                 musb_read_rxfunaddr(musb_base, i);
2276                         musb->context.index_regs[i].rxhubaddr =
2277                                 musb_read_rxhubaddr(musb_base, i);
2278                         musb->context.index_regs[i].rxhubport =
2279                                 musb_read_rxhubport(musb_base, i);
2280                 }
2281         }
2282 }
2283
2284 static void musb_restore_context(struct musb *musb)
2285 {
2286         int i;
2287         void __iomem *musb_base = musb->mregs;
2288         void __iomem *ep_target_regs;
2289         void __iomem *epio;
2290
2291         if (is_host_enabled(musb)) {
2292                 musb_writew(musb_base, MUSB_FRAME, musb->context.frame);
2293                 musb_writeb(musb_base, MUSB_TESTMODE, musb->context.testmode);
2294                 musb_write_ulpi_buscontrol(musb->mregs, musb->context.busctl);
2295         }
2296         musb_writeb(musb_base, MUSB_POWER, musb->context.power);
2297         musb_writew(musb_base, MUSB_INTRTXE, musb->context.intrtxe);
2298         musb_writew(musb_base, MUSB_INTRRXE, musb->context.intrrxe);
2299         musb_writeb(musb_base, MUSB_INTRUSBE, musb->context.intrusbe);
2300         musb_writeb(musb_base, MUSB_DEVCTL, musb->context.devctl);
2301
2302         for (i = 0; i < musb->config->num_eps; ++i) {
2303                 struct musb_hw_ep       *hw_ep;
2304
2305                 hw_ep = &musb->endpoints[i];
2306                 if (!hw_ep)
2307                         continue;
2308
2309                 epio = hw_ep->regs;
2310                 if (!epio)
2311                         continue;
2312
2313                 musb_writeb(musb_base, MUSB_INDEX, i);
2314                 musb_writew(epio, MUSB_TXMAXP,
2315                         musb->context.index_regs[i].txmaxp);
2316                 musb_writew(epio, MUSB_TXCSR,
2317                         musb->context.index_regs[i].txcsr);
2318                 musb_writew(epio, MUSB_RXMAXP,
2319                         musb->context.index_regs[i].rxmaxp);
2320                 musb_writew(epio, MUSB_RXCSR,
2321                         musb->context.index_regs[i].rxcsr);
2322
2323                 if (musb->dyn_fifo) {
2324                         musb_write_txfifosz(musb_base,
2325                                 musb->context.index_regs[i].txfifosz);
2326                         musb_write_rxfifosz(musb_base,
2327                                 musb->context.index_regs[i].rxfifosz);
2328                         musb_write_txfifoadd(musb_base,
2329                                 musb->context.index_regs[i].txfifoadd);
2330                         musb_write_rxfifoadd(musb_base,
2331                                 musb->context.index_regs[i].rxfifoadd);
2332                 }
2333
2334                 if (is_host_enabled(musb)) {
2335                         musb_writeb(epio, MUSB_TXTYPE,
2336                                 musb->context.index_regs[i].txtype);
2337                         musb_writeb(epio, MUSB_TXINTERVAL,
2338                                 musb->context.index_regs[i].txinterval);
2339                         musb_writeb(epio, MUSB_RXTYPE,
2340                                 musb->context.index_regs[i].rxtype);
2341                         musb_writeb(epio, MUSB_RXINTERVAL,
2342
2343                         musb->context.index_regs[i].rxinterval);
2344                         musb_write_txfunaddr(musb_base, i,
2345                                 musb->context.index_regs[i].txfunaddr);
2346                         musb_write_txhubaddr(musb_base, i,
2347                                 musb->context.index_regs[i].txhubaddr);
2348                         musb_write_txhubport(musb_base, i,
2349                                 musb->context.index_regs[i].txhubport);
2350
2351                         ep_target_regs =
2352                                 musb_read_target_reg_base(i, musb_base);
2353
2354                         musb_write_rxfunaddr(ep_target_regs,
2355                                 musb->context.index_regs[i].rxfunaddr);
2356                         musb_write_rxhubaddr(ep_target_regs,
2357                                 musb->context.index_regs[i].rxhubaddr);
2358                         musb_write_rxhubport(ep_target_regs,
2359                                 musb->context.index_regs[i].rxhubport);
2360                 }
2361         }
2362         musb_writeb(musb_base, MUSB_INDEX, musb->context.index);
2363 }
2364
2365 static int musb_suspend(struct device *dev)
2366 {
2367         struct musb     *musb = dev_to_musb(dev);
2368         unsigned long   flags;
2369         int             ret = 0;
2370
2371         spin_lock_irqsave(&musb->lock, flags);
2372
2373         {
2374                 /* FIXME force disconnect unless we know USB will wake
2375                  * the system up quickly enough to respond ...
2376                  */
2377                 /*
2378                  * FIXME: musb must be already runtime suspended at this point.
2379                  * If it's not, framework will try to suspend it late when
2380                  * i2c will be off, and twl4030 will want to access it for it's
2381                  * stuff, causing data abort.
2382                  */
2383                 int pm_usage_count =
2384                         atomic_read(&musb->controller->power.usage_count);
2385                 if (pm_usage_count > 1) {
2386                         dev_err(dev, "can't suspend while still active, "
2387                                 "try removing gadget drivers (usage_count %d)\n",
2388                                 pm_usage_count);
2389                         ret = -EBUSY;
2390                 }
2391         }
2392
2393         spin_unlock_irqrestore(&musb->lock, flags);
2394         return ret;
2395 }
2396
2397 static int musb_resume_noirq(struct device *dev)
2398 {
2399         /* for static cmos like DaVinci, register values were preserved
2400          * unless for some reason the whole soc powered down or the USB
2401          * module got reset through the PSC (vs just being disabled).
2402          */
2403         return 0;
2404 }
2405
2406 static int musb_runtime_suspend(struct device *dev)
2407 {
2408         struct musb     *musb = dev_to_musb(dev);
2409
2410         musb_save_context(musb);
2411
2412         return 0;
2413 }
2414
2415 static int musb_runtime_resume(struct device *dev)
2416 {
2417         struct musb     *musb = dev_to_musb(dev);
2418         static int      first = 1;
2419
2420         /*
2421          * When pm_runtime_get_sync called for the first time in driver
2422          * init,  some of the structure is still not initialized which is
2423          * used in restore function. But clock needs to be
2424          * enabled before any register access, so
2425          * pm_runtime_get_sync has to be called.
2426          * Also context restore without save does not make
2427          * any sense
2428          */
2429         if (!first)
2430                 musb_restore_context(musb);
2431         first = 0;
2432
2433         return 0;
2434 }
2435
2436 static const struct dev_pm_ops musb_dev_pm_ops = {
2437         .suspend        = musb_suspend,
2438         .resume_noirq   = musb_resume_noirq,
2439         .runtime_suspend = musb_runtime_suspend,
2440         .runtime_resume = musb_runtime_resume,
2441 };
2442
2443 #define MUSB_DEV_PM_OPS (&musb_dev_pm_ops)
2444 #else
2445 #define MUSB_DEV_PM_OPS NULL
2446 #endif
2447
2448 static struct platform_driver musb_driver = {
2449         .driver = {
2450                 .name           = (char *)musb_driver_name,
2451                 .bus            = &platform_bus_type,
2452                 .owner          = THIS_MODULE,
2453                 .pm             = MUSB_DEV_PM_OPS,
2454         },
2455         .remove         = __exit_p(musb_remove),
2456         .shutdown       = musb_shutdown,
2457 };
2458
2459 /*-------------------------------------------------------------------------*/
2460
2461 static int __init musb_init(void)
2462 {
2463         if (usb_disabled())
2464                 return 0;
2465
2466         pr_info("%s: version " MUSB_VERSION ", ?dma?, otg (peripheral+host)\n",
2467                 musb_driver_name);
2468         return platform_driver_probe(&musb_driver, musb_probe);
2469 }
2470
2471 /* make us init after usbcore and i2c (transceivers, regulators, etc)
2472  * and before usb gadget and host-side drivers start to register
2473  */
2474 fs_initcall(musb_init);
2475
2476 static void __exit musb_cleanup(void)
2477 {
2478         platform_driver_unregister(&musb_driver);
2479 }
2480 module_exit(musb_cleanup);