drivers/tty/serial/samsung.c

   1 /*
   2  * Driver core for Samsung SoC onboard UARTs.
   3  *
   4  * Ben Dooks, Copyright (c) 2003-2008 Simtec Electronics
   5  *      http://armlinux.simtec.co.uk/
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10 */
  11
  12 /* Hote on 2410 error handling
  13  *
  14  * The s3c2410 manual has a love/hate affair with the contents of the
  15  * UERSTAT register in the UART blocks, and keeps marking some of the
  16  * error bits as reserved. Having checked with the s3c2410x01,
  17  * it copes with BREAKs properly, so I am happy to ignore the RESERVED
  18  * feature from the latter versions of the manual.
  19  *
  20  * If it becomes aparrent that latter versions of the 2410 remove these
  21  * bits, then action will have to be taken to differentiate the versions
  22  * and change the policy on BREAK
  23  *
  24  * BJD, 04-Nov-2004
  25 */
  26
  27 #if defined(CONFIG_SERIAL_SAMSUNG_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  28 #define SUPPORT_SYSRQ
  29 #endif
  30
  31 #include <linux/module.h>
  32 #include <linux/ioport.h>
  33 #include <linux/io.h>
  34 #include <linux/platform_device.h>
  35 #include <linux/init.h>
  36 #include <linux/sysrq.h>
  37 #include <linux/console.h>
  38 #include <linux/tty.h>
  39 #include <linux/tty_flip.h>
  40 #include <linux/serial_core.h>
  41 #include <linux/serial.h>
  42 #include <linux/delay.h>
  43 #include <linux/clk.h>
  44 #include <linux/cpufreq.h>
  45
  46 #include <asm/irq.h>
  47
  48 #include <mach/hardware.h>
  49 #include <mach/map.h>
  50
  51 #include <plat/regs-serial.h>
  52
  53 #include "samsung.h"
  54
  55 /* UART name and device definitions */
  56
  57 #define S3C24XX_SERIAL_NAME     "ttySAC"
  58 #define S3C24XX_SERIAL_MAJOR    204
  59 #define S3C24XX_SERIAL_MINOR    64
  60
  61 /* macros to change one thing to another */
  62
  63 #define tx_enabled(port) ((port)->unused[0])
  64 #define rx_enabled(port) ((port)->unused[1])
  65
  66 /* flag to ignore all characters coming in */
  67 #define RXSTAT_DUMMY_READ (0x10000000)
  68
  69 static inline struct s3c24xx_uart_port *to_ourport(struct uart_port *port)
  70 {
  71         return container_of(port, struct s3c24xx_uart_port, port);
  72 }
  73
  74 /* translate a port to the device name */
  75
  76 static inline const char *s3c24xx_serial_portname(struct uart_port *port)
  77 {
  78         return to_platform_device(port->dev)->name;
  79 }
  80
  81 static int s3c24xx_serial_txempty_nofifo(struct uart_port *port)
  82 {
  83         return (rd_regl(port, S3C2410_UTRSTAT) & S3C2410_UTRSTAT_TXE);
  84 }
  85
  86 /*
  87  * s3c64xx and later SoC's include the interrupt mask and status registers in
  88  * the controller itself, unlike the s3c24xx SoC's which have these registers
  89  * in the interrupt controller. Check if the port type is s3c64xx or higher.
  90  */
  91 static int s3c24xx_serial_has_interrupt_mask(struct uart_port *port)
  92 {
  93         return to_ourport(port)->info->type == PORT_S3C6400;
  94 }
  95
  96 static void s3c24xx_serial_rx_enable(struct uart_port *port)
  97 {
  98         unsigned long flags;
  99         unsigned int ucon, ufcon;
 100         int count = 10000;
 101
 102         spin_lock_irqsave(&port->lock, flags);
 103
 104         while (--count && !s3c24xx_serial_txempty_nofifo(port))
 105                 udelay(100);
 106
 107         ufcon = rd_regl(port, S3C2410_UFCON);
 108         ufcon |= S3C2410_UFCON_RESETRX;
 109         wr_regl(port, S3C2410_UFCON, ufcon);
 110
 111         ucon = rd_regl(port, S3C2410_UCON);
 112         ucon |= S3C2410_UCON_RXIRQMODE;
 113         wr_regl(port, S3C2410_UCON, ucon);
 114
 115         rx_enabled(port) = 1;
 116         spin_unlock_irqrestore(&port->lock, flags);
 117 }
 118
 119 static void s3c24xx_serial_rx_disable(struct uart_port *port)
 120 {
 121         unsigned long flags;
 122         unsigned int ucon;
 123
 124         spin_lock_irqsave(&port->lock, flags);
 125
 126         ucon = rd_regl(port, S3C2410_UCON);
 127         ucon &= ~S3C2410_UCON_RXIRQMODE;
 128         wr_regl(port, S3C2410_UCON, ucon);
 129
 130         rx_enabled(port) = 0;
 131         spin_unlock_irqrestore(&port->lock, flags);
 132 }
 133
 134 static void s3c24xx_serial_stop_tx(struct uart_port *port)
 135 {
 136         struct s3c24xx_uart_port *ourport = to_ourport(port);
 137
 138         if (tx_enabled(port)) {
 139                 if (s3c24xx_serial_has_interrupt_mask(port))
 140                         __set_bit(S3C64XX_UINTM_TXD,
 141                                 portaddrl(port, S3C64XX_UINTM));
 142                 else
 143                         disable_irq_nosync(ourport->tx_irq);
 144                 tx_enabled(port) = 0;
 145                 if (port->flags & UPF_CONS_FLOW)
 146                         s3c24xx_serial_rx_enable(port);
 147         }
 148 }
 149
 150 static void s3c24xx_serial_start_tx(struct uart_port *port)
 151 {
 152         struct s3c24xx_uart_port *ourport = to_ourport(port);
 153
 154         if (!tx_enabled(port)) {
 155                 if (port->flags & UPF_CONS_FLOW)
 156                         s3c24xx_serial_rx_disable(port);
 157
 158                 if (s3c24xx_serial_has_interrupt_mask(port))
 159                         __clear_bit(S3C64XX_UINTM_TXD,
 160                                 portaddrl(port, S3C64XX_UINTM));
 161                 else
 162                         enable_irq(ourport->tx_irq);
 163                 tx_enabled(port) = 1;
 164         }
 165 }
 166
 167 static void s3c24xx_serial_stop_rx(struct uart_port *port)
 168 {
 169         struct s3c24xx_uart_port *ourport = to_ourport(port);
 170
 171         if (rx_enabled(port)) {
 172                 dbg("s3c24xx_serial_stop_rx: port=%p\n", port);
 173                 if (s3c24xx_serial_has_interrupt_mask(port))
 174                         __set_bit(S3C64XX_UINTM_RXD,
 175                                 portaddrl(port, S3C64XX_UINTM));
 176                 else
 177                         disable_irq_nosync(ourport->rx_irq);
 178                 rx_enabled(port) = 0;
 179         }
 180 }
 181
 182 static void s3c24xx_serial_enable_ms(struct uart_port *port)
 183 {
 184 }
 185
 186 static inline struct s3c24xx_uart_info *s3c24xx_port_to_info(struct uart_port *port)
 187 {
 188         return to_ourport(port)->info;
 189 }
 190
 191 static inline struct s3c2410_uartcfg *s3c24xx_port_to_cfg(struct uart_port *port)
 192 {
 193         if (port->dev == NULL)
 194                 return NULL;
 195
 196         return (struct s3c2410_uartcfg *)port->dev->platform_data;
 197 }
 198
 199 static int s3c24xx_serial_rx_fifocnt(struct s3c24xx_uart_port *ourport,
 200                                      unsigned long ufstat)
 201 {
 202         struct s3c24xx_uart_info *info = ourport->info;
 203
 204         if (ufstat & info->rx_fifofull)
 205                 return info->fifosize;
 206
 207         return (ufstat & info->rx_fifomask) >> info->rx_fifoshift;
 208 }
 209
 210
 211 /* ? - where has parity gone?? */
 212 #define S3C2410_UERSTAT_PARITY (0x1000)
 213
 214 static irqreturn_t
 215 s3c24xx_serial_rx_chars(int irq, void *dev_id)
 216 {
 217         struct s3c24xx_uart_port *ourport = dev_id;
 218         struct uart_port *port = &ourport->port;
 219         struct tty_struct *tty = port->state->port.tty;
 220         unsigned int ufcon, ch, flag, ufstat, uerstat;
 221         int max_count = 64;
 222
 223         while (max_count-- > 0) {
 224                 ufcon = rd_regl(port, S3C2410_UFCON);
 225                 ufstat = rd_regl(port, S3C2410_UFSTAT);
 226
 227                 if (s3c24xx_serial_rx_fifocnt(ourport, ufstat) == 0)
 228                         break;
 229
 230                 uerstat = rd_regl(port, S3C2410_UERSTAT);
 231                 ch = rd_regb(port, S3C2410_URXH);
 232
 233                 if (port->flags & UPF_CONS_FLOW) {
 234                         int txe = s3c24xx_serial_txempty_nofifo(port);
 235
 236                         if (rx_enabled(port)) {
 237                                 if (!txe) {
 238                                         rx_enabled(port) = 0;
 239                                         continue;
 240                                 }
 241                         } else {
 242                                 if (txe) {
 243                                         ufcon |= S3C2410_UFCON_RESETRX;
 244                                         wr_regl(port, S3C2410_UFCON, ufcon);
 245                                         rx_enabled(port) = 1;
 246                                         goto out;
 247                                 }
 248                                 continue;
 249                         }
 250                 }
 251
 252                 /* insert the character into the buffer */
 253
 254                 flag = TTY_NORMAL;
 255                 port->icount.rx++;
 256
 257                 if (unlikely(uerstat & S3C2410_UERSTAT_ANY)) {
 258                         dbg("rxerr: port ch=0x%02x, rxs=0x%08x\n",
 259                             ch, uerstat);
 260
 261                         /* check for break */
 262                         if (uerstat & S3C2410_UERSTAT_BREAK) {
 263                                 dbg("break!\n");
 264                                 port->icount.brk++;
 265                                 if (uart_handle_break(port))
 266                                     goto ignore_char;
 267                         }
 268
 269                         if (uerstat & S3C2410_UERSTAT_FRAME)
 270                                 port->icount.frame++;
 271                         if (uerstat & S3C2410_UERSTAT_OVERRUN)
 272                                 port->icount.overrun++;
 273
 274                         uerstat &= port->read_status_mask;
 275
 276                         if (uerstat & S3C2410_UERSTAT_BREAK)
 277                                 flag = TTY_BREAK;
 278                         else if (uerstat & S3C2410_UERSTAT_PARITY)
 279                                 flag = TTY_PARITY;
 280                         else if (uerstat & (S3C2410_UERSTAT_FRAME |
 281                                             S3C2410_UERSTAT_OVERRUN))
 282                                 flag = TTY_FRAME;
 283                 }
 284
 285                 if (uart_handle_sysrq_char(port, ch))
 286                         goto ignore_char;
 287
 288                 uart_insert_char(port, uerstat, S3C2410_UERSTAT_OVERRUN,
 289                                  ch, flag);
 290
 291  ignore_char:
 292                 continue;
 293         }
 294         tty_flip_buffer_push(tty);
 295
 296  out:
 297         return IRQ_HANDLED;
 298 }
 299
 300 static irqreturn_t s3c24xx_serial_tx_chars(int irq, void *id)
 301 {
 302         struct s3c24xx_uart_port *ourport = id;
 303         struct uart_port *port = &ourport->port;
 304         struct circ_buf *xmit = &port->state->xmit;
 305         int count = 256;
 306
 307         if (port->x_char) {
 308                 wr_regb(port, S3C2410_UTXH, port->x_char);
 309                 port->icount.tx++;
 310                 port->x_char = 0;
 311                 goto out;
 312         }
 313
 314         /* if there isn't anything more to transmit, or the uart is now
 315          * stopped, disable the uart and exit
 316         */
 317
 318         if (uart_circ_empty(xmit) || uart_tx_stopped(port)) {
 319                 s3c24xx_serial_stop_tx(port);
 320                 goto out;
 321         }
 322
 323         /* try and drain the buffer... */
 324
 325         while (!uart_circ_empty(xmit) && count-- > 0) {
 326                 if (rd_regl(port, S3C2410_UFSTAT) & ourport->info->tx_fifofull)
 327                         break;
 328
 329                 wr_regb(port, S3C2410_UTXH, xmit->buf[xmit->tail]);
 330                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 331                 port->icount.tx++;
 332         }
 333
 334         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 335                 uart_write_wakeup(port);
 336
 337         if (uart_circ_empty(xmit))
 338                 s3c24xx_serial_stop_tx(port);
 339
 340  out:
 341         return IRQ_HANDLED;
 342 }
 343
 344 /* interrupt handler for s3c64xx and later SoC's.*/
 345 static irqreturn_t s3c64xx_serial_handle_irq(int irq, void *id)
 346 {
 347         struct s3c24xx_uart_port *ourport = id;
 348         struct uart_port *port = &ourport->port;
 349         unsigned int pend = rd_regl(port, S3C64XX_UINTP);
 350         unsigned long flags;
 351         irqreturn_t ret = IRQ_HANDLED;
 352
 353         spin_lock_irqsave(&port->lock, flags);
 354         if (pend & S3C64XX_UINTM_RXD_MSK) {
 355                 ret = s3c24xx_serial_rx_chars(irq, id);
 356                 wr_regl(port, S3C64XX_UINTP, S3C64XX_UINTM_RXD_MSK);
 357         }
 358         if (pend & S3C64XX_UINTM_TXD_MSK) {
 359                 ret = s3c24xx_serial_tx_chars(irq, id);
 360                 wr_regl(port, S3C64XX_UINTP, S3C64XX_UINTM_TXD_MSK);
 361         }
 362         spin_unlock_irqrestore(&port->lock, flags);
 363         return ret;
 364 }
 365
 366 static unsigned int s3c24xx_serial_tx_empty(struct uart_port *port)
 367 {
 368         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
 369         unsigned long ufstat = rd_regl(port, S3C2410_UFSTAT);
 370         unsigned long ufcon = rd_regl(port, S3C2410_UFCON);
 371
 372         if (ufcon & S3C2410_UFCON_FIFOMODE) {
 373                 if ((ufstat & info->tx_fifomask) != 0 ||
 374                     (ufstat & info->tx_fifofull))
 375                         return 0;
 376
 377                 return 1;
 378         }
 379
 380         return s3c24xx_serial_txempty_nofifo(port);
 381 }
 382
 383 /* no modem control lines */
 384 static unsigned int s3c24xx_serial_get_mctrl(struct uart_port *port)
 385 {
 386         unsigned int umstat = rd_regb(port, S3C2410_UMSTAT);
 387
 388         if (umstat & S3C2410_UMSTAT_CTS)
 389                 return TIOCM_CAR | TIOCM_DSR | TIOCM_CTS;
 390         else
 391                 return TIOCM_CAR | TIOCM_DSR;
 392 }
 393
 394 static void s3c24xx_serial_set_mctrl(struct uart_port *port, unsigned int mctrl)
 395 {
 396         /* todo - possibly remove AFC and do manual CTS */
 397 }
 398
 399 static void s3c24xx_serial_break_ctl(struct uart_port *port, int break_state)
 400 {
 401         unsigned long flags;
 402         unsigned int ucon;
 403
 404         spin_lock_irqsave(&port->lock, flags);
 405
 406         ucon = rd_regl(port, S3C2410_UCON);
 407
 408         if (break_state)
 409                 ucon |= S3C2410_UCON_SBREAK;
 410         else
 411                 ucon &= ~S3C2410_UCON_SBREAK;
 412
 413         wr_regl(port, S3C2410_UCON, ucon);
 414
 415         spin_unlock_irqrestore(&port->lock, flags);
 416 }
 417
 418 static void s3c24xx_serial_shutdown(struct uart_port *port)
 419 {
 420         struct s3c24xx_uart_port *ourport = to_ourport(port);
 421
 422         if (ourport->tx_claimed) {
 423                 if (!s3c24xx_serial_has_interrupt_mask(port))
 424                         free_irq(ourport->tx_irq, ourport);
 425                 tx_enabled(port) = 0;
 426                 ourport->tx_claimed = 0;
 427         }
 428
 429         if (ourport->rx_claimed) {
 430                 if (!s3c24xx_serial_has_interrupt_mask(port))
 431                         free_irq(ourport->rx_irq, ourport);
 432                 ourport->rx_claimed = 0;
 433                 rx_enabled(port) = 0;
 434         }
 435
 436         /* Clear pending interrupts and mask all interrupts */
 437         if (s3c24xx_serial_has_interrupt_mask(port)) {
 438                 wr_regl(port, S3C64XX_UINTP, 0xf);
 439                 wr_regl(port, S3C64XX_UINTM, 0xf);
 440         }
 441 }
 442
 443 static int s3c24xx_serial_startup(struct uart_port *port)
 444 {
 445         struct s3c24xx_uart_port *ourport = to_ourport(port);
 446         int ret;
 447
 448         dbg("s3c24xx_serial_startup: port=%p (%08lx,%p)\n",
 449             port->mapbase, port->membase);
 450
 451         rx_enabled(port) = 1;
 452
 453         ret = request_irq(ourport->rx_irq, s3c24xx_serial_rx_chars, 0,
 454                           s3c24xx_serial_portname(port), ourport);
 455
 456         if (ret != 0) {
 457                 printk(KERN_ERR "cannot get irq %d\n", ourport->rx_irq);
 458                 return ret;
 459         }
 460
 461         ourport->rx_claimed = 1;
 462
 463         dbg("requesting tx irq...\n");
 464
 465         tx_enabled(port) = 1;
 466
 467         ret = request_irq(ourport->tx_irq, s3c24xx_serial_tx_chars, 0,
 468                           s3c24xx_serial_portname(port), ourport);
 469
 470         if (ret) {
 471                 printk(KERN_ERR "cannot get irq %d\n", ourport->tx_irq);
 472                 goto err;
 473         }
 474
 475         ourport->tx_claimed = 1;
 476
 477         dbg("s3c24xx_serial_startup ok\n");
 478
 479         /* the port reset code should have done the correct
 480          * register setup for the port controls */
 481
 482         return ret;
 483
 484  err:
 485         s3c24xx_serial_shutdown(port);
 486         return ret;
 487 }
 488
 489 static int s3c64xx_serial_startup(struct uart_port *port)
 490 {
 491         struct s3c24xx_uart_port *ourport = to_ourport(port);
 492         int ret;
 493
 494         dbg("s3c64xx_serial_startup: port=%p (%08lx,%p)\n",
 495             port->mapbase, port->membase);
 496
 497         ret = request_irq(port->irq, s3c64xx_serial_handle_irq, IRQF_SHARED,
 498                           s3c24xx_serial_portname(port), ourport);
 499         if (ret) {
 500                 printk(KERN_ERR "cannot get irq %d\n", port->irq);
 501                 return ret;
 502         }
 503
 504         /* For compatibility with s3c24xx Soc's */
 505         rx_enabled(port) = 1;
 506         ourport->rx_claimed = 1;
 507         tx_enabled(port) = 0;
 508         ourport->tx_claimed = 1;
 509
 510         /* Enable Rx Interrupt */
 511         __clear_bit(S3C64XX_UINTM_RXD, portaddrl(port, S3C64XX_UINTM));
 512         dbg("s3c64xx_serial_startup ok\n");
 513         return ret;
 514 }
 515
 516 /* power power management control */
 517
 518 static void s3c24xx_serial_pm(struct uart_port *port, unsigned int level,
 519                               unsigned int old)
 520 {
 521         struct s3c24xx_uart_port *ourport = to_ourport(port);
 522         int timeout = 10000;
 523
 524         ourport->pm_level = level;
 525
 526         switch (level) {
 527         case 3:
 528                 while (--timeout && !s3c24xx_serial_txempty_nofifo(port))
 529                         udelay(100);
 530
 531                 if (!IS_ERR(ourport->baudclk) && ourport->baudclk != NULL)
 532                         clk_disable(ourport->baudclk);
 533
 534                 clk_disable(ourport->clk);
 535                 break;
 536
 537         case 0:
 538                 clk_enable(ourport->clk);
 539
 540                 if (!IS_ERR(ourport->baudclk) && ourport->baudclk != NULL)
 541                         clk_enable(ourport->baudclk);
 542
 543                 break;
 544         default:
 545                 printk(KERN_ERR "s3c24xx_serial: unknown pm %d\n", level);
 546         }
 547 }
 548
 549 /* baud rate calculation
 550  *
 551  * The UARTs on the S3C2410/S3C2440 can take their clocks from a number
 552  * of different sources, including the peripheral clock ("pclk") and an
 553  * external clock ("uclk"). The S3C2440 also adds the core clock ("fclk")
 554  * with a programmable extra divisor.
 555  *
 556  * The following code goes through the clock sources, and calculates the
 557  * baud clocks (and the resultant actual baud rates) and then tries to
 558  * pick the closest one and select that.
 559  *
 560 */
 561
 562
 563 #define MAX_CLKS (8)
 564
 565 static struct s3c24xx_uart_clksrc tmp_clksrc = {
 566         .name           = "pclk",
 567         .min_baud       = 0,
 568         .max_baud       = 0,
 569         .divisor        = 1,
 570 };
 571
 572 static inline int
 573 s3c24xx_serial_getsource(struct uart_port *port, struct s3c24xx_uart_clksrc *c)
 574 {
 575         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
 576
 577         return (info->get_clksrc)(port, c);
 578 }
 579
 580 static inline int
 581 s3c24xx_serial_setsource(struct uart_port *port, struct s3c24xx_uart_clksrc *c)
 582 {
 583         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
 584
 585         return (info->set_clksrc)(port, c);
 586 }
 587
 588 struct baud_calc {
 589         struct s3c24xx_uart_clksrc      *clksrc;
 590         unsigned int                     calc;
 591         unsigned int                     divslot;
 592         unsigned int                     quot;
 593         struct clk                      *src;
 594 };
 595
 596 static int s3c24xx_serial_calcbaud(struct baud_calc *calc,
 597                                    struct uart_port *port,
 598                                    struct s3c24xx_uart_clksrc *clksrc,
 599                                    unsigned int baud)
 600 {
 601         struct s3c24xx_uart_port *ourport = to_ourport(port);
 602         unsigned long rate;
 603
 604         calc->src = clk_get(port->dev, clksrc->name);
 605         if (calc->src == NULL || IS_ERR(calc->src))
 606                 return 0;
 607
 608         rate = clk_get_rate(calc->src);
 609         rate /= clksrc->divisor;
 610
 611         calc->clksrc = clksrc;
 612
 613         if (ourport->info->has_divslot) {
 614                 unsigned long div = rate / baud;
 615
 616                 /* The UDIVSLOT register on the newer UARTs allows us to
 617                  * get a divisor adjustment of 1/16th on the baud clock.
 618                  *
 619                  * We don't keep the UDIVSLOT value (the 16ths we calculated
 620                  * by not multiplying the baud by 16) as it is easy enough
 621                  * to recalculate.
 622                  */
 623
 624                 calc->quot = div / 16;
 625                 calc->calc = rate / div;
 626         } else {
 627                 calc->quot = (rate + (8 * baud)) / (16 * baud);
 628                 calc->calc = (rate / (calc->quot * 16));
 629         }
 630
 631         calc->quot--;
 632         return 1;
 633 }
 634
 635 static unsigned int s3c24xx_serial_getclk(struct uart_port *port,
 636                                           struct s3c24xx_uart_clksrc **clksrc,
 637                                           struct clk **clk,
 638                                           unsigned int baud)
 639 {
 640         struct s3c2410_uartcfg *cfg = s3c24xx_port_to_cfg(port);
 641         struct s3c24xx_uart_clksrc *clkp;
 642         struct baud_calc res[MAX_CLKS];
 643         struct baud_calc *resptr, *best, *sptr;
 644         int i;
 645
 646         clkp = cfg->clocks;
 647         best = NULL;
 648
 649         if (cfg->clocks_size < 2) {
 650                 if (cfg->clocks_size == 0)
 651                         clkp = &tmp_clksrc;
 652
 653                 /* check to see if we're sourcing fclk, and if so we're
 654                  * going to have to update the clock source
 655                  */
 656
 657                 if (strcmp(clkp->name, "fclk") == 0) {
 658                         struct s3c24xx_uart_clksrc src;
 659
 660                         s3c24xx_serial_getsource(port, &src);
 661
 662                         /* check that the port already using fclk, and if
 663                          * not, then re-select fclk
 664                          */
 665
 666                         if (strcmp(src.name, clkp->name) == 0) {
 667                                 s3c24xx_serial_setsource(port, clkp);
 668                                 s3c24xx_serial_getsource(port, &src);
 669                         }
 670
 671                         clkp->divisor = src.divisor;
 672                 }
 673
 674                 s3c24xx_serial_calcbaud(res, port, clkp, baud);
 675                 best = res;
 676                 resptr = best + 1;
 677         } else {
 678                 resptr = res;
 679
 680                 for (i = 0; i < cfg->clocks_size; i++, clkp++) {
 681                         if (s3c24xx_serial_calcbaud(resptr, port, clkp, baud))
 682                                 resptr++;
 683                 }
 684         }
 685
 686         /* ok, we now need to select the best clock we found */
 687
 688         if (!best) {
 689                 unsigned int deviation = (1<<30)|((1<<30)-1);
 690                 int calc_deviation;
 691
 692                 for (sptr = res; sptr < resptr; sptr++) {
 693                         calc_deviation = baud - sptr->calc;
 694                         if (calc_deviation < 0)
 695                                 calc_deviation = -calc_deviation;
 696
 697                         if (calc_deviation < deviation) {
 698                                 best = sptr;
 699                                 deviation = calc_deviation;
 700                         }
 701                 }
 702         }
 703
 704         /* store results to pass back */
 705
 706         *clksrc = best->clksrc;
 707         *clk    = best->src;
 708
 709         return best->quot;
 710 }
 711
 712 /* udivslot_table[]
 713  *
 714  * This table takes the fractional value of the baud divisor and gives
 715  * the recommended setting for the UDIVSLOT register.
 716  */
 717 static u16 udivslot_table[16] = {
 718         [0] = 0x0000,
 719         [1] = 0x0080,
 720         [2] = 0x0808,
 721         [3] = 0x0888,
 722         [4] = 0x2222,
 723         [5] = 0x4924,
 724         [6] = 0x4A52,
 725         [7] = 0x54AA,
 726         [8] = 0x5555,
 727         [9] = 0xD555,
 728         [10] = 0xD5D5,
 729         [11] = 0xDDD5,
 730         [12] = 0xDDDD,
 731         [13] = 0xDFDD,
 732         [14] = 0xDFDF,
 733         [15] = 0xFFDF,
 734 };
 735
 736 static void s3c24xx_serial_set_termios(struct uart_port *port,
 737                                        struct ktermios *termios,
 738                                        struct ktermios *old)
 739 {
 740         struct s3c2410_uartcfg *cfg = s3c24xx_port_to_cfg(port);
 741         struct s3c24xx_uart_port *ourport = to_ourport(port);
 742         struct s3c24xx_uart_clksrc *clksrc = NULL;
 743         struct clk *clk = NULL;
 744         unsigned long flags;
 745         unsigned int baud, quot;
 746         unsigned int ulcon;
 747         unsigned int umcon;
 748         unsigned int udivslot = 0;
 749
 750         /*
 751          * We don't support modem control lines.
 752          */
 753         termios->c_cflag &= ~(HUPCL | CMSPAR);
 754         termios->c_cflag |= CLOCAL;
 755
 756         /*
 757          * Ask the core to calculate the divisor for us.
 758          */
 759
 760         baud = uart_get_baud_rate(port, termios, old, 0, 115200*8);
 761
 762         if (baud == 38400 && (port->flags & UPF_SPD_MASK) == UPF_SPD_CUST)
 763                 quot = port->custom_divisor;
 764         else
 765                 quot = s3c24xx_serial_getclk(port, &clksrc, &clk, baud);
 766
 767         /* check to see if we need  to change clock source */
 768
 769         if (ourport->clksrc != clksrc || ourport->baudclk != clk) {
 770                 dbg("selecting clock %p\n", clk);
 771                 s3c24xx_serial_setsource(port, clksrc);
 772
 773                 if (ourport->baudclk != NULL && !IS_ERR(ourport->baudclk)) {
 774                         clk_disable(ourport->baudclk);
 775                         ourport->baudclk  = NULL;
 776                 }
 777
 778                 clk_enable(clk);
 779
 780                 ourport->clksrc = clksrc;
 781                 ourport->baudclk = clk;
 782                 ourport->baudclk_rate = clk ? clk_get_rate(clk) : 0;
 783         }
 784
 785         if (ourport->info->has_divslot) {
 786                 unsigned int div = ourport->baudclk_rate / baud;
 787
 788                 if (cfg->has_fracval) {
 789                         udivslot = (div & 15);
 790                         dbg("fracval = %04x\n", udivslot);
 791                 } else {
 792                         udivslot = udivslot_table[div & 15];
 793                         dbg("udivslot = %04x (div %d)\n", udivslot, div & 15);
 794                 }
 795         }
 796
 797         switch (termios->c_cflag & CSIZE) {
 798         case CS5:
 799                 dbg("config: 5bits/char\n");
 800                 ulcon = S3C2410_LCON_CS5;
 801                 break;
 802         case CS6:
 803                 dbg("config: 6bits/char\n");
 804                 ulcon = S3C2410_LCON_CS6;
 805                 break;
 806         case CS7:
 807                 dbg("config: 7bits/char\n");
 808                 ulcon = S3C2410_LCON_CS7;
 809                 break;
 810         case CS8:
 811         default:
 812                 dbg("config: 8bits/char\n");
 813                 ulcon = S3C2410_LCON_CS8;
 814                 break;
 815         }
 816
 817         /* preserve original lcon IR settings */
 818         ulcon |= (cfg->ulcon & S3C2410_LCON_IRM);
 819
 820         if (termios->c_cflag & CSTOPB)
 821                 ulcon |= S3C2410_LCON_STOPB;
 822
 823         umcon = (termios->c_cflag & CRTSCTS) ? S3C2410_UMCOM_AFC : 0;
 824
 825         if (termios->c_cflag & PARENB) {
 826                 if (termios->c_cflag & PARODD)
 827                         ulcon |= S3C2410_LCON_PODD;
 828                 else
 829                         ulcon |= S3C2410_LCON_PEVEN;
 830         } else {
 831                 ulcon |= S3C2410_LCON_PNONE;
 832         }
 833
 834         spin_lock_irqsave(&port->lock, flags);
 835
 836         dbg("setting ulcon to %08x, brddiv to %d, udivslot %08x\n",
 837             ulcon, quot, udivslot);
 838
 839         wr_regl(port, S3C2410_ULCON, ulcon);
 840         wr_regl(port, S3C2410_UBRDIV, quot);
 841         wr_regl(port, S3C2410_UMCON, umcon);
 842
 843         if (ourport->info->has_divslot)
 844                 wr_regl(port, S3C2443_DIVSLOT, udivslot);
 845
 846         dbg("uart: ulcon = 0x%08x, ucon = 0x%08x, ufcon = 0x%08x\n",
 847             rd_regl(port, S3C2410_ULCON),
 848             rd_regl(port, S3C2410_UCON),
 849             rd_regl(port, S3C2410_UFCON));
 850
 851         /*
 852          * Update the per-port timeout.
 853          */
 854         uart_update_timeout(port, termios->c_cflag, baud);
 855
 856         /*
 857          * Which character status flags are we interested in?
 858          */
 859         port->read_status_mask = S3C2410_UERSTAT_OVERRUN;
 860         if (termios->c_iflag & INPCK)
 861                 port->read_status_mask |= S3C2410_UERSTAT_FRAME | S3C2410_UERSTAT_PARITY;
 862
 863         /*
 864          * Which character status flags should we ignore?
 865          */
 866         port->ignore_status_mask = 0;
 867         if (termios->c_iflag & IGNPAR)
 868                 port->ignore_status_mask |= S3C2410_UERSTAT_OVERRUN;
 869         if (termios->c_iflag & IGNBRK && termios->c_iflag & IGNPAR)
 870                 port->ignore_status_mask |= S3C2410_UERSTAT_FRAME;
 871
 872         /*
 873          * Ignore all characters if CREAD is not set.
 874          */
 875         if ((termios->c_cflag & CREAD) == 0)
 876                 port->ignore_status_mask |= RXSTAT_DUMMY_READ;
 877
 878         spin_unlock_irqrestore(&port->lock, flags);
 879 }
 880
 881 static const char *s3c24xx_serial_type(struct uart_port *port)
 882 {
 883         switch (port->type) {
 884         case PORT_S3C2410:
 885                 return "S3C2410";
 886         case PORT_S3C2440:
 887                 return "S3C2440";
 888         case PORT_S3C2412:
 889                 return "S3C2412";
 890         case PORT_S3C6400:
 891                 return "S3C6400/10";
 892         default:
 893                 return NULL;
 894         }
 895 }
 896
 897 #define MAP_SIZE (0x100)
 898
 899 static void s3c24xx_serial_release_port(struct uart_port *port)
 900 {
 901         release_mem_region(port->mapbase, MAP_SIZE);
 902 }
 903
 904 static int s3c24xx_serial_request_port(struct uart_port *port)
 905 {
 906         const char *name = s3c24xx_serial_portname(port);
 907         return request_mem_region(port->mapbase, MAP_SIZE, name) ? 0 : -EBUSY;
 908 }
 909
 910 static void s3c24xx_serial_config_port(struct uart_port *port, int flags)
 911 {
 912         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
 913
 914         if (flags & UART_CONFIG_TYPE &&
 915             s3c24xx_serial_request_port(port) == 0)
 916                 port->type = info->type;
 917 }
 918
 919 /*
 920  * verify the new serial_struct (for TIOCSSERIAL).
 921  */
 922 static int
 923 s3c24xx_serial_verify_port(struct uart_port *port, struct serial_struct *ser)
 924 {
 925         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
 926
 927         if (ser->type != PORT_UNKNOWN && ser->type != info->type)
 928                 return -EINVAL;
 929
 930         return 0;
 931 }
 932
 933
 934 #ifdef CONFIG_SERIAL_SAMSUNG_CONSOLE
 935
 936 static struct console s3c24xx_serial_console;
 937
 938 #define S3C24XX_SERIAL_CONSOLE &s3c24xx_serial_console
 939 #else
 940 #define S3C24XX_SERIAL_CONSOLE NULL
 941 #endif
 942
 943 static struct uart_ops s3c24xx_serial_ops = {
 944         .pm             = s3c24xx_serial_pm,
 945         .tx_empty       = s3c24xx_serial_tx_empty,
 946         .get_mctrl      = s3c24xx_serial_get_mctrl,
 947         .set_mctrl      = s3c24xx_serial_set_mctrl,
 948         .stop_tx        = s3c24xx_serial_stop_tx,
 949         .start_tx       = s3c24xx_serial_start_tx,
 950         .stop_rx        = s3c24xx_serial_stop_rx,
 951         .enable_ms      = s3c24xx_serial_enable_ms,
 952         .break_ctl      = s3c24xx_serial_break_ctl,
 953         .startup        = s3c24xx_serial_startup,
 954         .shutdown       = s3c24xx_serial_shutdown,
 955         .set_termios    = s3c24xx_serial_set_termios,
 956         .type           = s3c24xx_serial_type,
 957         .release_port   = s3c24xx_serial_release_port,
 958         .request_port   = s3c24xx_serial_request_port,
 959         .config_port    = s3c24xx_serial_config_port,
 960         .verify_port    = s3c24xx_serial_verify_port,
 961 };
 962
 963 static struct uart_driver s3c24xx_uart_drv = {
 964         .owner          = THIS_MODULE,
 965         .driver_name    = "s3c2410_serial",
 966         .nr             = CONFIG_SERIAL_SAMSUNG_UARTS,
 967         .cons           = S3C24XX_SERIAL_CONSOLE,
 968         .dev_name       = S3C24XX_SERIAL_NAME,
 969         .major          = S3C24XX_SERIAL_MAJOR,
 970         .minor          = S3C24XX_SERIAL_MINOR,
 971 };
 972
 973 static struct s3c24xx_uart_port s3c24xx_serial_ports[CONFIG_SERIAL_SAMSUNG_UARTS] = {
 974         [0] = {
 975                 .port = {
 976                         .lock           = __SPIN_LOCK_UNLOCKED(s3c24xx_serial_ports[0].port.lock),
 977                         .iotype         = UPIO_MEM,
 978                         .uartclk        = 0,
 979                         .fifosize       = 16,
 980                         .ops            = &s3c24xx_serial_ops,
 981                         .flags          = UPF_BOOT_AUTOCONF,
 982                         .line           = 0,
 983                 }
 984         },
 985         [1] = {
 986                 .port = {
 987                         .lock           = __SPIN_LOCK_UNLOCKED(s3c24xx_serial_ports[1].port.lock),
 988                         .iotype         = UPIO_MEM,
 989                         .uartclk        = 0,
 990                         .fifosize       = 16,
 991                         .ops            = &s3c24xx_serial_ops,
 992                         .flags          = UPF_BOOT_AUTOCONF,
 993                         .line           = 1,
 994                 }
 995         },
 996 #if CONFIG_SERIAL_SAMSUNG_UARTS > 2
 997
 998         [2] = {
 999                 .port = {
1000                         .lock           = __SPIN_LOCK_UNLOCKED(s3c24xx_serial_ports[2].port.lock),
1001                         .iotype         = UPIO_MEM,
1002                         .uartclk        = 0,
1003                         .fifosize       = 16,
1004                         .ops            = &s3c24xx_serial_ops,
1005                         .flags          = UPF_BOOT_AUTOCONF,
1006                         .line           = 2,
1007                 }
1008         },
1009 #endif
1010 #if CONFIG_SERIAL_SAMSUNG_UARTS > 3
1011         [3] = {
1012                 .port = {
1013                         .lock           = __SPIN_LOCK_UNLOCKED(s3c24xx_serial_ports[3].port.lock),
1014                         .iotype         = UPIO_MEM,
1015                         .uartclk        = 0,
1016                         .fifosize       = 16,
1017                         .ops            = &s3c24xx_serial_ops,
1018                         .flags          = UPF_BOOT_AUTOCONF,
1019                         .line           = 3,
1020                 }
1021         }
1022 #endif
1023 };
1024
1025 /* s3c24xx_serial_resetport
1026  *
1027  * wrapper to call the specific reset for this port (reset the fifos
1028  * and the settings)
1029 */
1030
1031 static inline int s3c24xx_serial_resetport(struct uart_port *port,
1032                                            struct s3c2410_uartcfg *cfg)
1033 {
1034         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
1035
1036         return (info->reset_port)(port, cfg);
1037 }
1038
1039
1040 #ifdef CONFIG_CPU_FREQ
1041
1042 static int s3c24xx_serial_cpufreq_transition(struct notifier_block *nb,
1043                                              unsigned long val, void *data)
1044 {
1045         struct s3c24xx_uart_port *port;
1046         struct uart_port *uport;
1047
1048         port = container_of(nb, struct s3c24xx_uart_port, freq_transition);
1049         uport = &port->port;
1050
1051         /* check to see if port is enabled */
1052
1053         if (port->pm_level != 0)
1054                 return 0;
1055
1056         /* try and work out if the baudrate is changing, we can detect
1057          * a change in rate, but we do not have support for detecting
1058          * a disturbance in the clock-rate over the change.
1059          */
1060
1061         if (IS_ERR(port->clk))
1062                 goto exit;
1063
1064         if (port->baudclk_rate == clk_get_rate(port->clk))
1065                 goto exit;
1066
1067         if (val == CPUFREQ_PRECHANGE) {
1068                 /* we should really shut the port down whilst the
1069                  * frequency change is in progress. */
1070
1071         } else if (val == CPUFREQ_POSTCHANGE) {
1072                 struct ktermios *termios;
1073                 struct tty_struct *tty;
1074
1075                 if (uport->state == NULL)
1076                         goto exit;
1077
1078                 tty = uport->state->port.tty;
1079
1080                 if (tty == NULL)
1081                         goto exit;
1082
1083                 termios = tty->termios;
1084
1085                 if (termios == NULL) {
1086                         printk(KERN_WARNING "%s: no termios?\n", __func__);
1087                         goto exit;
1088                 }
1089
1090                 s3c24xx_serial_set_termios(uport, termios, NULL);
1091         }
1092
1093  exit:
1094         return 0;
1095 }
1096
1097 static inline int s3c24xx_serial_cpufreq_register(struct s3c24xx_uart_port *port)
1098 {
1099         port->freq_transition.notifier_call = s3c24xx_serial_cpufreq_transition;
1100
1101         return cpufreq_register_notifier(&port->freq_transition,
1102                                          CPUFREQ_TRANSITION_NOTIFIER);
1103 }
1104
1105 static inline void s3c24xx_serial_cpufreq_deregister(struct s3c24xx_uart_port *port)
1106 {
1107         cpufreq_unregister_notifier(&port->freq_transition,
1108                                     CPUFREQ_TRANSITION_NOTIFIER);
1109 }
1110
1111 #else
1112 static inline int s3c24xx_serial_cpufreq_register(struct s3c24xx_uart_port *port)
1113 {
1114         return 0;
1115 }
1116
1117 static inline void s3c24xx_serial_cpufreq_deregister(struct s3c24xx_uart_port *port)
1118 {
1119 }
1120 #endif
1121
1122 /* s3c24xx_serial_init_port
1123  *
1124  * initialise a single serial port from the platform device given
1125  */
1126
1127 static int s3c24xx_serial_init_port(struct s3c24xx_uart_port *ourport,
1128                                     struct s3c24xx_uart_info *info,
1129                                     struct platform_device *platdev)
1130 {
1131         struct uart_port *port = &ourport->port;
1132         struct s3c2410_uartcfg *cfg;
1133         struct resource *res;
1134         int ret;
1135
1136         dbg("s3c24xx_serial_init_port: port=%p, platdev=%p\n", port, platdev);
1137
1138         if (platdev == NULL)
1139                 return -ENODEV;
1140
1141         cfg = s3c24xx_dev_to_cfg(&platdev->dev);
1142
1143         if (port->mapbase != 0)
1144                 return 0;
1145
1146         if (cfg->hwport > CONFIG_SERIAL_SAMSUNG_UARTS) {
1147                 printk(KERN_ERR "%s: port %d bigger than %d\n", __func__,
1148                        cfg->hwport, CONFIG_SERIAL_SAMSUNG_UARTS);
1149                 return -ERANGE;
1150         }
1151
1152         /* setup info for port */
1153         port->dev       = &platdev->dev;
1154         ourport->info   = info;
1155
1156         /* Startup sequence is different for s3c64xx and higher SoC's */
1157         if (s3c24xx_serial_has_interrupt_mask(port))
1158                 s3c24xx_serial_ops.startup = s3c64xx_serial_startup;
1159
1160         /* copy the info in from provided structure */
1161         ourport->port.fifosize = info->fifosize;
1162
1163         dbg("s3c24xx_serial_init_port: %p (hw %d)...\n", port, cfg->hwport);
1164
1165         port->uartclk = 1;
1166
1167         if (cfg->uart_flags & UPF_CONS_FLOW) {
1168                 dbg("s3c24xx_serial_init_port: enabling flow control\n");
1169                 port->flags |= UPF_CONS_FLOW;
1170         }
1171
1172         /* sort our the physical and virtual addresses for each UART */
1173
1174         res = platform_get_resource(platdev, IORESOURCE_MEM, 0);
1175         if (res == NULL) {
1176                 printk(KERN_ERR "failed to find memory resource for uart\n");
1177                 return -EINVAL;
1178         }
1179
1180         dbg("resource %p (%lx..%lx)\n", res, res->start, res->end);
1181
1182         port->mapbase = res->start;
1183         port->membase = S3C_VA_UART + (res->start & 0xfffff);
1184         ret = platform_get_irq(platdev, 0);
1185         if (ret < 0)
1186                 port->irq = 0;
1187         else {
1188                 port->irq = ret;
1189                 ourport->rx_irq = ret;
1190                 ourport->tx_irq = ret + 1;
1191         }
1192
1193         ret = platform_get_irq(platdev, 1);
1194         if (ret > 0)
1195                 ourport->tx_irq = ret;
1196
1197         ourport->clk    = clk_get(&platdev->dev, "uart");
1198
1199         /* Keep all interrupts masked and cleared */
1200         if (s3c24xx_serial_has_interrupt_mask(port)) {
1201                 wr_regl(port, S3C64XX_UINTM, 0xf);
1202                 wr_regl(port, S3C64XX_UINTP, 0xf);
1203                 wr_regl(port, S3C64XX_UINTSP, 0xf);
1204         }
1205
1206         dbg("port: map=%08x, mem=%08x, irq=%d (%d,%d), clock=%ld\n",
1207             port->mapbase, port->membase, port->irq,
1208             ourport->rx_irq, ourport->tx_irq, port->uartclk);
1209
1210         /* reset the fifos (and setup the uart) */
1211         s3c24xx_serial_resetport(port, cfg);
1212         return 0;
1213 }
1214
1215 static ssize_t s3c24xx_serial_show_clksrc(struct device *dev,
1216                                           struct device_attribute *attr,
1217                                           char *buf)
1218 {
1219         struct uart_port *port = s3c24xx_dev_to_port(dev);
1220         struct s3c24xx_uart_port *ourport = to_ourport(port);
1221
1222         return snprintf(buf, PAGE_SIZE, "* %s\n", ourport->clksrc->name);
1223 }
1224
1225 static DEVICE_ATTR(clock_source, S_IRUGO, s3c24xx_serial_show_clksrc, NULL);
1226
1227 /* Device driver serial port probe */
1228
1229 static int probe_index;
1230
1231 int s3c24xx_serial_probe(struct platform_device *dev,
1232                          struct s3c24xx_uart_info *info)
1233 {
1234         struct s3c24xx_uart_port *ourport;
1235         int ret;
1236
1237         dbg("s3c24xx_serial_probe(%p, %p) %d\n", dev, info, probe_index);
1238
1239         ourport = &s3c24xx_serial_ports[probe_index];
1240         probe_index++;
1241
1242         dbg("%s: initialising port %p...\n", __func__, ourport);
1243
1244         ret = s3c24xx_serial_init_port(ourport, info, dev);
1245         if (ret < 0)
1246                 goto probe_err;
1247
1248         dbg("%s: adding port\n", __func__);
1249         uart_add_one_port(&s3c24xx_uart_drv, &ourport->port);
1250         platform_set_drvdata(dev, &ourport->port);
1251
1252         ret = device_create_file(&dev->dev, &dev_attr_clock_source);
1253         if (ret < 0)
1254                 printk(KERN_ERR "%s: failed to add clksrc attr.\n", __func__);
1255
1256         ret = s3c24xx_serial_cpufreq_register(ourport);
1257         if (ret < 0)
1258                 dev_err(&dev->dev, "failed to add cpufreq notifier\n");
1259
1260         return 0;
1261
1262  probe_err:
1263         return ret;
1264 }
1265
1266 EXPORT_SYMBOL_GPL(s3c24xx_serial_probe);
1267
1268 int __devexit s3c24xx_serial_remove(struct platform_device *dev)
1269 {
1270         struct uart_port *port = s3c24xx_dev_to_port(&dev->dev);
1271
1272         if (port) {
1273                 s3c24xx_serial_cpufreq_deregister(to_ourport(port));
1274                 device_remove_file(&dev->dev, &dev_attr_clock_source);
1275                 uart_remove_one_port(&s3c24xx_uart_drv, port);
1276         }
1277
1278         return 0;
1279 }
1280
1281 EXPORT_SYMBOL_GPL(s3c24xx_serial_remove);
1282
1283 /* UART power management code */
1284 #ifdef CONFIG_PM_SLEEP
1285 static int s3c24xx_serial_suspend(struct device *dev)
1286 {
1287         struct uart_port *port = s3c24xx_dev_to_port(dev);
1288
1289         if (port)
1290                 uart_suspend_port(&s3c24xx_uart_drv, port);
1291
1292         return 0;
1293 }
1294
1295 static int s3c24xx_serial_resume(struct device *dev)
1296 {
1297         struct uart_port *port = s3c24xx_dev_to_port(dev);
1298         struct s3c24xx_uart_port *ourport = to_ourport(port);
1299
1300         if (port) {
1301                 clk_enable(ourport->clk);
1302                 s3c24xx_serial_resetport(port, s3c24xx_port_to_cfg(port));
1303                 clk_disable(ourport->clk);
1304
1305                 uart_resume_port(&s3c24xx_uart_drv, port);
1306         }
1307
1308         return 0;
1309 }
1310
1311 static const struct dev_pm_ops s3c24xx_serial_pm_ops = {
1312         .suspend = s3c24xx_serial_suspend,
1313         .resume = s3c24xx_serial_resume,
1314 };
1315 #define SERIAL_SAMSUNG_PM_OPS   (&s3c24xx_serial_pm_ops)
1316
1317 #else /* !CONFIG_PM_SLEEP */
1318
1319 #define SERIAL_SAMSUNG_PM_OPS   NULL
1320 #endif /* CONFIG_PM_SLEEP */
1321
1322 int s3c24xx_serial_init(struct platform_driver *drv,
1323                         struct s3c24xx_uart_info *info)
1324 {
1325         dbg("s3c24xx_serial_init(%p,%p)\n", drv, info);
1326
1327         drv->driver.pm = SERIAL_SAMSUNG_PM_OPS;
1328
1329         return platform_driver_register(drv);
1330 }
1331
1332 EXPORT_SYMBOL_GPL(s3c24xx_serial_init);
1333
1334 /* module initialisation code */
1335
1336 static int __init s3c24xx_serial_modinit(void)
1337 {
1338         int ret;
1339
1340         ret = uart_register_driver(&s3c24xx_uart_drv);
1341         if (ret < 0) {
1342                 printk(KERN_ERR "failed to register UART driver\n");
1343                 return -1;
1344         }
1345
1346         return 0;
1347 }
1348
1349 static void __exit s3c24xx_serial_modexit(void)
1350 {
1351         uart_unregister_driver(&s3c24xx_uart_drv);
1352 }
1353
1354 module_init(s3c24xx_serial_modinit);
1355 module_exit(s3c24xx_serial_modexit);
1356
1357 /* Console code */
1358
1359 #ifdef CONFIG_SERIAL_SAMSUNG_CONSOLE
1360
1361 static struct uart_port *cons_uart;
1362
1363 static int
1364 s3c24xx_serial_console_txrdy(struct uart_port *port, unsigned int ufcon)
1365 {
1366         struct s3c24xx_uart_info *info = s3c24xx_port_to_info(port);
1367         unsigned long ufstat, utrstat;
1368
1369         if (ufcon & S3C2410_UFCON_FIFOMODE) {
1370                 /* fifo mode - check amount of data in fifo registers... */
1371
1372                 ufstat = rd_regl(port, S3C2410_UFSTAT);
1373                 return (ufstat & info->tx_fifofull) ? 0 : 1;
1374         }
1375
1376         /* in non-fifo mode, we go and use the tx buffer empty */
1377
1378         utrstat = rd_regl(port, S3C2410_UTRSTAT);
1379         return (utrstat & S3C2410_UTRSTAT_TXE) ? 1 : 0;
1380 }
1381
1382 static void
1383 s3c24xx_serial_console_putchar(struct uart_port *port, int ch)
1384 {
1385         unsigned int ufcon = rd_regl(cons_uart, S3C2410_UFCON);
1386         while (!s3c24xx_serial_console_txrdy(port, ufcon))
1387                 barrier();
1388         wr_regb(cons_uart, S3C2410_UTXH, ch);
1389 }
1390
1391 static void
1392 s3c24xx_serial_console_write(struct console *co, const char *s,
1393                              unsigned int count)
1394 {
1395         uart_console_write(cons_uart, s, count, s3c24xx_serial_console_putchar);
1396 }
1397
1398 static void __init
1399 s3c24xx_serial_get_options(struct uart_port *port, int *baud,
1400                            int *parity, int *bits)
1401 {
1402         struct s3c24xx_uart_clksrc clksrc;
1403         struct clk *clk;
1404         unsigned int ulcon;
1405         unsigned int ucon;
1406         unsigned int ubrdiv;
1407         unsigned long rate;
1408
1409         ulcon  = rd_regl(port, S3C2410_ULCON);
1410         ucon   = rd_regl(port, S3C2410_UCON);
1411         ubrdiv = rd_regl(port, S3C2410_UBRDIV);
1412
1413         dbg("s3c24xx_serial_get_options: port=%p\n"
1414             "registers: ulcon=%08x, ucon=%08x, ubdriv=%08x\n",
1415             port, ulcon, ucon, ubrdiv);
1416
1417         if ((ucon & 0xf) != 0) {
1418                 /* consider the serial port configured if the tx/rx mode set */
1419
1420                 switch (ulcon & S3C2410_LCON_CSMASK) {
1421                 case S3C2410_LCON_CS5:
1422                         *bits = 5;
1423                         break;
1424                 case S3C2410_LCON_CS6:
1425                         *bits = 6;
1426                         break;
1427                 case S3C2410_LCON_CS7:
1428                         *bits = 7;
1429                         break;
1430                 default:
1431                 case S3C2410_LCON_CS8:
1432                         *bits = 8;
1433                         break;
1434                 }
1435
1436                 switch (ulcon & S3C2410_LCON_PMASK) {
1437                 case S3C2410_LCON_PEVEN:
1438                         *parity = 'e';
1439                         break;
1440
1441                 case S3C2410_LCON_PODD:
1442                         *parity = 'o';
1443                         break;
1444
1445                 case S3C2410_LCON_PNONE:
1446                 default:
1447                         *parity = 'n';
1448                 }
1449
1450                 /* now calculate the baud rate */
1451
1452                 s3c24xx_serial_getsource(port, &clksrc);
1453
1454                 clk = clk_get(port->dev, clksrc.name);
1455                 if (!IS_ERR(clk) && clk != NULL)
1456                         rate = clk_get_rate(clk) / clksrc.divisor;
1457                 else
1458                         rate = 1;
1459
1460
1461                 *baud = rate / (16 * (ubrdiv + 1));
1462                 dbg("calculated baud %d\n", *baud);
1463         }
1464
1465 }
1466
1467 /* s3c24xx_serial_init_ports
1468  *
1469  * initialise the serial ports from the machine provided initialisation
1470  * data.
1471 */
1472
1473 static int s3c24xx_serial_init_ports(struct s3c24xx_uart_info **info)
1474 {
1475         struct s3c24xx_uart_port *ptr = s3c24xx_serial_ports;
1476         struct platform_device **platdev_ptr;
1477         int i;
1478
1479         dbg("s3c24xx_serial_init_ports: initialising ports...\n");
1480
1481         platdev_ptr = s3c24xx_uart_devs;
1482
1483         for (i = 0; i < CONFIG_SERIAL_SAMSUNG_UARTS; i++, ptr++, platdev_ptr++) {
1484                 s3c24xx_serial_init_port(ptr, info[i], *platdev_ptr);
1485         }
1486
1487         return 0;
1488 }
1489
1490 static int __init
1491 s3c24xx_serial_console_setup(struct console *co, char *options)
1492 {
1493         struct uart_port *port;
1494         int baud = 9600;
1495         int bits = 8;
1496         int parity = 'n';
1497         int flow = 'n';
1498
1499         dbg("s3c24xx_serial_console_setup: co=%p (%d), %s\n",
1500             co, co->index, options);
1501
1502         /* is this a valid port */
1503
1504         if (co->index == -1 || co->index >= CONFIG_SERIAL_SAMSUNG_UARTS)
1505                 co->index = 0;
1506
1507         port = &s3c24xx_serial_ports[co->index].port;
1508
1509         /* is the port configured? */
1510
1511         if (port->mapbase == 0x0)
1512                 return -ENODEV;
1513
1514         cons_uart = port;
1515
1516         dbg("s3c24xx_serial_console_setup: port=%p (%d)\n", port, co->index);
1517
1518         /*
1519          * Check whether an invalid uart number has been specified, and
1520          * if so, search for the first available port that does have
1521          * console support.
1522          */
1523         if (options)
1524                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1525         else
1526                 s3c24xx_serial_get_options(port, &baud, &parity, &bits);
1527
1528         dbg("s3c24xx_serial_console_setup: baud %d\n", baud);
1529
1530         return uart_set_options(port, co, baud, parity, bits, flow);
1531 }
1532
1533 /* s3c24xx_serial_initconsole
1534  *
1535  * initialise the console from one of the uart drivers
1536 */
1537
1538 static struct console s3c24xx_serial_console = {
1539         .name           = S3C24XX_SERIAL_NAME,
1540         .device         = uart_console_device,
1541         .flags          = CON_PRINTBUFFER,
1542         .index          = -1,
1543         .write          = s3c24xx_serial_console_write,
1544         .setup          = s3c24xx_serial_console_setup,
1545         .data           = &s3c24xx_uart_drv,
1546 };
1547
1548 int s3c24xx_serial_initconsole(struct platform_driver *drv,
1549                                struct s3c24xx_uart_info **info)
1550
1551 {
1552         struct platform_device *dev = s3c24xx_uart_devs[0];
1553
1554         dbg("s3c24xx_serial_initconsole\n");
1555
1556         /* select driver based on the cpu */
1557
1558         if (dev == NULL) {
1559                 printk(KERN_ERR "s3c24xx: no devices for console init\n");
1560                 return 0;
1561         }
1562
1563         if (strcmp(dev->name, drv->driver.name) != 0)
1564                 return 0;
1565
1566         s3c24xx_serial_console.data = &s3c24xx_uart_drv;
1567         s3c24xx_serial_init_ports(info);
1568
1569         register_console(&s3c24xx_serial_console);
1570         return 0;
1571 }
1572
1573 #endif /* CONFIG_SERIAL_SAMSUNG_CONSOLE */
1574
1575 MODULE_DESCRIPTION("Samsung SoC Serial port driver");
1576 MODULE_AUTHOR("Ben Dooks <ben@simtec.co.uk>");
1577 MODULE_LICENSE("GPL v2");