drivers/scsi/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31 #include <asm/io.h>
  32
  33 #define DRV_NAME        "sata_sil24"
  34 #define DRV_VERSION     "0.3"
  35
  36 /*
  37  * Port request block (PRB) 32 bytes
  38  */
  39 struct sil24_prb {
  40         __le16  ctrl;
  41         __le16  prot;
  42         __le32  rx_cnt;
  43         u8      fis[6 * 4];
  44 };
  45
  46 /*
  47  * Scatter gather entry (SGE) 16 bytes
  48  */
  49 struct sil24_sge {
  50         __le64  addr;
  51         __le32  cnt;
  52         __le32  flags;
  53 };
  54
  55 /*
  56  * Port multiplier
  57  */
  58 struct sil24_port_multiplier {
  59         __le32  diag;
  60         __le32  sactive;
  61 };
  62
  63 enum {
  64         /*
  65          * Global controller registers (128 bytes @ BAR0)
  66          */
  67                 /* 32 bit regs */
  68         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  69         HOST_CTRL               = 0x40,
  70         HOST_IRQ_STAT           = 0x44,
  71         HOST_PHY_CFG            = 0x48,
  72         HOST_BIST_CTRL          = 0x50,
  73         HOST_BIST_PTRN          = 0x54,
  74         HOST_BIST_STAT          = 0x58,
  75         HOST_MEM_BIST_STAT      = 0x5c,
  76         HOST_FLASH_CMD          = 0x70,
  77                 /* 8 bit regs */
  78         HOST_FLASH_DATA         = 0x74,
  79         HOST_TRANSITION_DETECT  = 0x75,
  80         HOST_GPIO_CTRL          = 0x76,
  81         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  82         HOST_I2C_DATA           = 0x7c,
  83         HOST_I2C_XFER_CNT       = 0x7e,
  84         HOST_I2C_CTRL           = 0x7f,
  85
  86         /* HOST_SLOT_STAT bits */
  87         HOST_SSTAT_ATTN         = (1 << 31),
  88
  89         /* HOST_CTRL bits */
  90         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
  91         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
  92         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
  93         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
  94         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
  95         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
  96
  97         /*
  98          * Port registers
  99          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 100          */
 101         PORT_REGS_SIZE          = 0x2000,
 102
 103         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PM regs */
 104         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 105
 106         PORT_PM                 = 0x0f80, /* 8 bytes PM * 16 (128 bytes) */
 107                 /* 32 bit regs */
 108         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 109         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 110         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 111         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 112         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 113         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 114         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 115         PORT_CMD_ERR            = 0x1024, /* command error number */
 116         PORT_FIS_CFG            = 0x1028,
 117         PORT_FIFO_THRES         = 0x102c,
 118                 /* 16 bit regs */
 119         PORT_DECODE_ERR_CNT     = 0x1040,
 120         PORT_DECODE_ERR_THRESH  = 0x1042,
 121         PORT_CRC_ERR_CNT        = 0x1044,
 122         PORT_CRC_ERR_THRESH     = 0x1046,
 123         PORT_HSHK_ERR_CNT       = 0x1048,
 124         PORT_HSHK_ERR_THRESH    = 0x104a,
 125                 /* 32 bit regs */
 126         PORT_PHY_CFG            = 0x1050,
 127         PORT_SLOT_STAT          = 0x1800,
 128         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 129         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 130         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 131         PORT_SCONTROL           = 0x1f00,
 132         PORT_SSTATUS            = 0x1f04,
 133         PORT_SERROR             = 0x1f08,
 134         PORT_SACTIVE            = 0x1f0c,
 135
 136         /* PORT_CTRL_STAT bits */
 137         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 138         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 139         PORT_CS_INIT            = (1 << 2), /* port initialize */
 140         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 141         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 142         PORT_CS_RESUME          = (1 << 6), /* port resume */
 143         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 144         PORT_CS_PM_EN           = (1 << 13), /* port multiplier enable */
 145         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 146
 147         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 148         /* bits[11:0] are masked */
 149         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 150         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 151         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 152         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 153         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 154         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 155         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 156         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 157         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 158         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 159         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 160         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 161
 162         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 163                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 164                                   PORT_IRQ_UNK_FIS,
 165
 166         /* bits[27:16] are unmasked (raw) */
 167         PORT_IRQ_RAW_SHIFT      = 16,
 168         PORT_IRQ_MASKED_MASK    = 0x7ff,
 169         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 170
 171         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 172         PORT_IRQ_STEER_SHIFT    = 30,
 173         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 174
 175         /* PORT_CMD_ERR constants */
 176         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 177         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 178         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 179         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 180         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 181         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 182         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 183         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 184         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 185         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 186         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 187         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 188         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 189         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 190         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 191         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 192         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 193         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 194         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 195         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 196         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 197         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 198
 199         /* bits of PRB control field */
 200         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 201         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 202         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 203         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 204         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 205
 206         /* PRB protocol field */
 207         PRB_PROT_PACKET         = (1 << 0),
 208         PRB_PROT_TCQ            = (1 << 1),
 209         PRB_PROT_NCQ            = (1 << 2),
 210         PRB_PROT_READ           = (1 << 3),
 211         PRB_PROT_WRITE          = (1 << 4),
 212         PRB_PROT_TRANSPARENT    = (1 << 5),
 213
 214         /*
 215          * Other constants
 216          */
 217         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 218         SGE_LNK                 = (1 << 30), /* linked list
 219                                                 Points to SGT, not SGE */
 220         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 221                                                 data address ignored */
 222
 223         SIL24_MAX_CMDS          = 31,
 224
 225         /* board id */
 226         BID_SIL3124             = 0,
 227         BID_SIL3132             = 1,
 228         BID_SIL3131             = 2,
 229
 230         /* host flags */
 231         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 232                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 233                                   ATA_FLAG_NCQ | ATA_FLAG_SKIP_D2H_BSY,
 234         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 235
 236         IRQ_STAT_4PORTS         = 0xf,
 237 };
 238
 239 struct sil24_ata_block {
 240         struct sil24_prb prb;
 241         struct sil24_sge sge[LIBATA_MAX_PRD];
 242 };
 243
 244 struct sil24_atapi_block {
 245         struct sil24_prb prb;
 246         u8 cdb[16];
 247         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
 248 };
 249
 250 union sil24_cmd_block {
 251         struct sil24_ata_block ata;
 252         struct sil24_atapi_block atapi;
 253 };
 254
 255 static struct sil24_cerr_info {
 256         unsigned int err_mask, action;
 257         const char *desc;
 258 } sil24_cerr_db[] = {
 259         [0]                     = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 260                                     "device error" },
 261         [PORT_CERR_DEV]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 262                                     "device error via D2H FIS" },
 263         [PORT_CERR_SDB]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 264                                     "device error via SDB FIS" },
 265         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 266                                     "error in data FIS" },
 267         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 268                                     "failed to transmit command FIS" },
 269         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 270                                      "protocol mismatch" },
 271         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 272                                     "data directon mismatch" },
 273         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 274                                     "ran out of SGEs while writing" },
 275         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 276                                     "ran out of SGEs while reading" },
 277         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 278                                     "invalid data directon for ATAPI CDB" },
 279         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 280                                      "SGT no on qword boundary" },
 281         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 282                                     "PCI target abort while fetching SGT" },
 283         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 284                                     "PCI master abort while fetching SGT" },
 285         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 286                                     "PCI parity error while fetching SGT" },
 287         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 288                                      "PRB not on qword boundary" },
 289         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 290                                     "PCI target abort while fetching PRB" },
 291         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 292                                     "PCI master abort while fetching PRB" },
 293         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 294                                     "PCI parity error while fetching PRB" },
 295         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 296                                     "undefined error while transferring data" },
 297         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 298                                     "PCI target abort while transferring data" },
 299         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 300                                     "PCI master abort while transferring data" },
 301         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 302                                     "PCI parity error while transferring data" },
 303         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 304                                     "FIS received while sending service FIS" },
 305 };
 306
 307 /*
 308  * ap->private_data
 309  *
 310  * The preview driver always returned 0 for status.  We emulate it
 311  * here from the previous interrupt.
 312  */
 313 struct sil24_port_priv {
 314         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 315         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 316         struct ata_taskfile tf;                 /* Cached taskfile registers */
 317 };
 318
 319 /* ap->host_set->private_data */
 320 struct sil24_host_priv {
 321         void __iomem *host_base;        /* global controller control (128 bytes @BAR0) */
 322         void __iomem *port_base;        /* port registers (4 * 8192 bytes @BAR2) */
 323 };
 324
 325 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev);
 326 static u8 sil24_check_status(struct ata_port *ap);
 327 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg);
 328 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 329 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
 330 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 331 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 332 static void sil24_irq_clear(struct ata_port *ap);
 333 static irqreturn_t sil24_interrupt(int irq, void *dev_instance, struct pt_regs *regs);
 334 static void sil24_freeze(struct ata_port *ap);
 335 static void sil24_thaw(struct ata_port *ap);
 336 static void sil24_error_handler(struct ata_port *ap);
 337 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 338 static int sil24_port_start(struct ata_port *ap);
 339 static void sil24_port_stop(struct ata_port *ap);
 340 static void sil24_host_stop(struct ata_host_set *host_set);
 341 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 342 static int sil24_pci_device_resume(struct pci_dev *pdev);
 343
 344 static const struct pci_device_id sil24_pci_tbl[] = {
 345         { 0x1095, 0x3124, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3124 },
 346         { 0x8086, 0x3124, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3124 },
 347         { 0x1095, 0x3132, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3132 },
 348         { 0x1095, 0x3131, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3131 },
 349         { 0x1095, 0x3531, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3131 },
 350         { } /* terminate list */
 351 };
 352
 353 static struct pci_driver sil24_pci_driver = {
 354         .name                   = DRV_NAME,
 355         .id_table               = sil24_pci_tbl,
 356         .probe                  = sil24_init_one,
 357         .remove                 = ata_pci_remove_one, /* safe? */
 358         .suspend                = ata_pci_device_suspend,
 359         .resume                 = sil24_pci_device_resume,
 360 };
 361
 362 static struct scsi_host_template sil24_sht = {
 363         .module                 = THIS_MODULE,
 364         .name                   = DRV_NAME,
 365         .ioctl                  = ata_scsi_ioctl,
 366         .queuecommand           = ata_scsi_queuecmd,
 367         .change_queue_depth     = ata_scsi_change_queue_depth,
 368         .can_queue              = SIL24_MAX_CMDS,
 369         .this_id                = ATA_SHT_THIS_ID,
 370         .sg_tablesize           = LIBATA_MAX_PRD,
 371         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 372         .emulated               = ATA_SHT_EMULATED,
 373         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 374         .proc_name              = DRV_NAME,
 375         .dma_boundary           = ATA_DMA_BOUNDARY,
 376         .slave_configure        = ata_scsi_slave_config,
 377         .slave_destroy          = ata_scsi_slave_destroy,
 378         .bios_param             = ata_std_bios_param,
 379         .suspend                = ata_scsi_device_suspend,
 380         .resume                 = ata_scsi_device_resume,
 381 };
 382
 383 static const struct ata_port_operations sil24_ops = {
 384         .port_disable           = ata_port_disable,
 385
 386         .dev_config             = sil24_dev_config,
 387
 388         .check_status           = sil24_check_status,
 389         .check_altstatus        = sil24_check_status,
 390         .dev_select             = ata_noop_dev_select,
 391
 392         .tf_read                = sil24_tf_read,
 393
 394         .qc_prep                = sil24_qc_prep,
 395         .qc_issue               = sil24_qc_issue,
 396
 397         .irq_handler            = sil24_interrupt,
 398         .irq_clear              = sil24_irq_clear,
 399
 400         .scr_read               = sil24_scr_read,
 401         .scr_write              = sil24_scr_write,
 402
 403         .freeze                 = sil24_freeze,
 404         .thaw                   = sil24_thaw,
 405         .error_handler          = sil24_error_handler,
 406         .post_internal_cmd      = sil24_post_internal_cmd,
 407
 408         .port_start             = sil24_port_start,
 409         .port_stop              = sil24_port_stop,
 410         .host_stop              = sil24_host_stop,
 411 };
 412
 413 /*
 414  * Use bits 30-31 of host_flags to encode available port numbers.
 415  * Current maxium is 4.
 416  */
 417 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 418 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 419
 420 static struct ata_port_info sil24_port_info[] = {
 421         /* sil_3124 */
 422         {
 423                 .sht            = &sil24_sht,
 424                 .host_flags     = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 425                                   SIL24_FLAG_PCIX_IRQ_WOC,
 426                 .pio_mask       = 0x1f,                 /* pio0-4 */
 427                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 428                 .udma_mask      = 0x3f,                 /* udma0-5 */
 429                 .port_ops       = &sil24_ops,
 430         },
 431         /* sil_3132 */
 432         {
 433                 .sht            = &sil24_sht,
 434                 .host_flags     = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 435                 .pio_mask       = 0x1f,                 /* pio0-4 */
 436                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 437                 .udma_mask      = 0x3f,                 /* udma0-5 */
 438                 .port_ops       = &sil24_ops,
 439         },
 440         /* sil_3131/sil_3531 */
 441         {
 442                 .sht            = &sil24_sht,
 443                 .host_flags     = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 444                 .pio_mask       = 0x1f,                 /* pio0-4 */
 445                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 446                 .udma_mask      = 0x3f,                 /* udma0-5 */
 447                 .port_ops       = &sil24_ops,
 448         },
 449 };
 450
 451 static int sil24_tag(int tag)
 452 {
 453         if (unlikely(ata_tag_internal(tag)))
 454                 return 0;
 455         return tag;
 456 }
 457
 458 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev)
 459 {
 460         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 461
 462         if (dev->cdb_len == 16)
 463                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 464         else
 465                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 466 }
 467
 468 static inline void sil24_update_tf(struct ata_port *ap)
 469 {
 470         struct sil24_port_priv *pp = ap->private_data;
 471         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 472         struct sil24_prb __iomem *prb = port;
 473         u8 fis[6 * 4];
 474
 475         memcpy_fromio(fis, prb->fis, 6 * 4);
 476         ata_tf_from_fis(fis, &pp->tf);
 477 }
 478
 479 static u8 sil24_check_status(struct ata_port *ap)
 480 {
 481         struct sil24_port_priv *pp = ap->private_data;
 482         return pp->tf.command;
 483 }
 484
 485 static int sil24_scr_map[] = {
 486         [SCR_CONTROL]   = 0,
 487         [SCR_STATUS]    = 1,
 488         [SCR_ERROR]     = 2,
 489         [SCR_ACTIVE]    = 3,
 490 };
 491
 492 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg)
 493 {
 494         void __iomem *scr_addr = (void __iomem *)ap->ioaddr.scr_addr;
 495         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 496                 void __iomem *addr;
 497                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 498                 return readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 499         }
 500         return 0xffffffffU;
 501 }
 502
 503 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 504 {
 505         void __iomem *scr_addr = (void __iomem *)ap->ioaddr.scr_addr;
 506         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 507                 void __iomem *addr;
 508                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 509                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 510         }
 511 }
 512
 513 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 514 {
 515         struct sil24_port_priv *pp = ap->private_data;
 516         *tf = pp->tf;
 517 }
 518
 519 static int sil24_init_port(struct ata_port *ap)
 520 {
 521         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 522         u32 tmp;
 523
 524         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 525         ata_wait_register(port + PORT_CTRL_STAT,
 526                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 527         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 528                                 PORT_CS_RDY, 0, 10, 100);
 529
 530         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY)
 531                 return -EIO;
 532         return 0;
 533 }
 534
 535 static int sil24_softreset(struct ata_port *ap, unsigned int *class)
 536 {
 537         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 538         struct sil24_port_priv *pp = ap->private_data;
 539         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 540         dma_addr_t paddr = pp->cmd_block_dma;
 541         u32 mask, irq_stat;
 542         const char *reason;
 543
 544         DPRINTK("ENTER\n");
 545
 546         if (ata_port_offline(ap)) {
 547                 DPRINTK("PHY reports no device\n");
 548                 *class = ATA_DEV_NONE;
 549                 goto out;
 550         }
 551
 552         /* put the port into known state */
 553         if (sil24_init_port(ap)) {
 554                 reason ="port not ready";
 555                 goto err;
 556         }
 557
 558         /* do SRST */
 559         prb->ctrl = cpu_to_le16(PRB_CTRL_SRST);
 560         prb->fis[1] = 0; /* no PM yet */
 561
 562         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 563         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 564
 565         mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 566         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, mask, 0x0,
 567                                      100, ATA_TMOUT_BOOT / HZ * 1000);
 568
 569         writel(irq_stat, port + PORT_IRQ_STAT); /* clear IRQs */
 570         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 571
 572         if (!(irq_stat & PORT_IRQ_COMPLETE)) {
 573                 if (irq_stat & PORT_IRQ_ERROR)
 574                         reason = "SRST command error";
 575                 else
 576                         reason = "timeout";
 577                 goto err;
 578         }
 579
 580         sil24_update_tf(ap);
 581         *class = ata_dev_classify(&pp->tf);
 582
 583         if (*class == ATA_DEV_UNKNOWN)
 584                 *class = ATA_DEV_NONE;
 585
 586  out:
 587         DPRINTK("EXIT, class=%u\n", *class);
 588         return 0;
 589
 590  err:
 591         ata_port_printk(ap, KERN_ERR, "softreset failed (%s)\n", reason);
 592         return -EIO;
 593 }
 594
 595 static int sil24_hardreset(struct ata_port *ap, unsigned int *class)
 596 {
 597         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 598         const char *reason;
 599         int tout_msec, rc;
 600         u32 tmp;
 601
 602         /* sil24 does the right thing(tm) without any protection */
 603         sata_set_spd(ap);
 604
 605         tout_msec = 100;
 606         if (ata_port_online(ap))
 607                 tout_msec = 5000;
 608
 609         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 610         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 611                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10, tout_msec);
 612
 613         /* SStatus oscillates between zero and valid status after
 614          * DEV_RST, debounce it.
 615          */
 616         rc = sata_phy_debounce(ap, sata_deb_timing_long);
 617         if (rc) {
 618                 reason = "PHY debouncing failed";
 619                 goto err;
 620         }
 621
 622         if (tmp & PORT_CS_DEV_RST) {
 623                 if (ata_port_offline(ap))
 624                         return 0;
 625                 reason = "link not ready";
 626                 goto err;
 627         }
 628
 629         /* Sil24 doesn't store signature FIS after hardreset, so we
 630          * can't wait for BSY to clear.  Some devices take a long time
 631          * to get ready and those devices will choke if we don't wait
 632          * for BSY clearance here.  Tell libata to perform follow-up
 633          * softreset.
 634          */
 635         return -EAGAIN;
 636
 637  err:
 638         ata_port_printk(ap, KERN_ERR, "hardreset failed (%s)\n", reason);
 639         return -EIO;
 640 }
 641
 642 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 643                                  struct sil24_sge *sge)
 644 {
 645         struct scatterlist *sg;
 646         unsigned int idx = 0;
 647
 648         ata_for_each_sg(sg, qc) {
 649                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 650                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 651                 if (ata_sg_is_last(sg, qc))
 652                         sge->flags = cpu_to_le32(SGE_TRM);
 653                 else
 654                         sge->flags = 0;
 655
 656                 sge++;
 657                 idx++;
 658         }
 659 }
 660
 661 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 662 {
 663         struct ata_port *ap = qc->ap;
 664         struct sil24_port_priv *pp = ap->private_data;
 665         union sil24_cmd_block *cb;
 666         struct sil24_prb *prb;
 667         struct sil24_sge *sge;
 668         u16 ctrl = 0;
 669
 670         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 671
 672         switch (qc->tf.protocol) {
 673         case ATA_PROT_PIO:
 674         case ATA_PROT_DMA:
 675         case ATA_PROT_NCQ:
 676         case ATA_PROT_NODATA:
 677                 prb = &cb->ata.prb;
 678                 sge = cb->ata.sge;
 679                 break;
 680
 681         case ATA_PROT_ATAPI:
 682         case ATA_PROT_ATAPI_DMA:
 683         case ATA_PROT_ATAPI_NODATA:
 684                 prb = &cb->atapi.prb;
 685                 sge = cb->atapi.sge;
 686                 memset(cb->atapi.cdb, 0, 32);
 687                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 688
 689                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
 690                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 691                                 ctrl = PRB_CTRL_PACKET_WRITE;
 692                         else
 693                                 ctrl = PRB_CTRL_PACKET_READ;
 694                 }
 695                 break;
 696
 697         default:
 698                 prb = NULL;     /* shut up, gcc */
 699                 sge = NULL;
 700                 BUG();
 701         }
 702
 703         prb->ctrl = cpu_to_le16(ctrl);
 704         ata_tf_to_fis(&qc->tf, prb->fis, 0);
 705
 706         if (qc->flags & ATA_QCFLAG_DMAMAP)
 707                 sil24_fill_sg(qc, sge);
 708 }
 709
 710 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 711 {
 712         struct ata_port *ap = qc->ap;
 713         struct sil24_port_priv *pp = ap->private_data;
 714         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 715         unsigned int tag = sil24_tag(qc->tag);
 716         dma_addr_t paddr;
 717         void __iomem *activate;
 718
 719         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 720         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 721
 722         writel((u32)paddr, activate);
 723         writel((u64)paddr >> 32, activate + 4);
 724
 725         return 0;
 726 }
 727
 728 static void sil24_irq_clear(struct ata_port *ap)
 729 {
 730         /* unused */
 731 }
 732
 733 static void sil24_freeze(struct ata_port *ap)
 734 {
 735         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 736
 737         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 738          * PORT_IRQ_ENABLE instead.
 739          */
 740         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 741 }
 742
 743 static void sil24_thaw(struct ata_port *ap)
 744 {
 745         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 746         u32 tmp;
 747
 748         /* clear IRQ */
 749         tmp = readl(port + PORT_IRQ_STAT);
 750         writel(tmp, port + PORT_IRQ_STAT);
 751
 752         /* turn IRQ back on */
 753         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 754 }
 755
 756 static void sil24_error_intr(struct ata_port *ap)
 757 {
 758         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 759         struct ata_eh_info *ehi = &ap->eh_info;
 760         int freeze = 0;
 761         u32 irq_stat;
 762
 763         /* on error, we need to clear IRQ explicitly */
 764         irq_stat = readl(port + PORT_IRQ_STAT);
 765         writel(irq_stat, port + PORT_IRQ_STAT);
 766
 767         /* first, analyze and record host port events */
 768         ata_ehi_clear_desc(ehi);
 769
 770         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 771
 772         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 773                 ata_ehi_hotplugged(ehi);
 774                 ata_ehi_push_desc(ehi, ", %s",
 775                                irq_stat & PORT_IRQ_PHYRDY_CHG ?
 776                                "PHY RDY changed" : "device exchanged");
 777                 freeze = 1;
 778         }
 779
 780         if (irq_stat & PORT_IRQ_UNK_FIS) {
 781                 ehi->err_mask |= AC_ERR_HSM;
 782                 ehi->action |= ATA_EH_SOFTRESET;
 783                 ata_ehi_push_desc(ehi , ", unknown FIS");
 784                 freeze = 1;
 785         }
 786
 787         /* deal with command error */
 788         if (irq_stat & PORT_IRQ_ERROR) {
 789                 struct sil24_cerr_info *ci = NULL;
 790                 unsigned int err_mask = 0, action = 0;
 791                 struct ata_queued_cmd *qc;
 792                 u32 cerr;
 793
 794                 /* analyze CMD_ERR */
 795                 cerr = readl(port + PORT_CMD_ERR);
 796                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
 797                         ci = &sil24_cerr_db[cerr];
 798
 799                 if (ci && ci->desc) {
 800                         err_mask |= ci->err_mask;
 801                         action |= ci->action;
 802                         ata_ehi_push_desc(ehi, ", %s", ci->desc);
 803                 } else {
 804                         err_mask |= AC_ERR_OTHER;
 805                         action |= ATA_EH_SOFTRESET;
 806                         ata_ehi_push_desc(ehi, ", unknown command error %d",
 807                                           cerr);
 808                 }
 809
 810                 /* record error info */
 811                 qc = ata_qc_from_tag(ap, ap->active_tag);
 812                 if (qc) {
 813                         sil24_update_tf(ap);
 814                         qc->err_mask |= err_mask;
 815                 } else
 816                         ehi->err_mask |= err_mask;
 817
 818                 ehi->action |= action;
 819         }
 820
 821         /* freeze or abort */
 822         if (freeze)
 823                 ata_port_freeze(ap);
 824         else
 825                 ata_port_abort(ap);
 826 }
 827
 828 static void sil24_finish_qc(struct ata_queued_cmd *qc)
 829 {
 830         if (qc->flags & ATA_QCFLAG_RESULT_TF)
 831                 sil24_update_tf(qc->ap);
 832 }
 833
 834 static inline void sil24_host_intr(struct ata_port *ap)
 835 {
 836         void __iomem *port = (void __iomem *)ap->ioaddr.cmd_addr;
 837         u32 slot_stat, qc_active;
 838         int rc;
 839
 840         slot_stat = readl(port + PORT_SLOT_STAT);
 841
 842         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
 843                 sil24_error_intr(ap);
 844                 return;
 845         }
 846
 847         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 848                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
 849
 850         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
 851         rc = ata_qc_complete_multiple(ap, qc_active, sil24_finish_qc);
 852         if (rc > 0)
 853                 return;
 854         if (rc < 0) {
 855                 struct ata_eh_info *ehi = &ap->eh_info;
 856                 ehi->err_mask |= AC_ERR_HSM;
 857                 ehi->action |= ATA_EH_SOFTRESET;
 858                 ata_port_freeze(ap);
 859                 return;
 860         }
 861
 862         if (ata_ratelimit())
 863                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
 864                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
 865                         slot_stat, ap->active_tag, ap->sactive);
 866 }
 867
 868 static irqreturn_t sil24_interrupt(int irq, void *dev_instance, struct pt_regs *regs)
 869 {
 870         struct ata_host_set *host_set = dev_instance;
 871         struct sil24_host_priv *hpriv = host_set->private_data;
 872         unsigned handled = 0;
 873         u32 status;
 874         int i;
 875
 876         status = readl(hpriv->host_base + HOST_IRQ_STAT);
 877
 878         if (status == 0xffffffff) {
 879                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 880                        "PCI fault or device removal?\n");
 881                 goto out;
 882         }
 883
 884         if (!(status & IRQ_STAT_4PORTS))
 885                 goto out;
 886
 887         spin_lock(&host_set->lock);
 888
 889         for (i = 0; i < host_set->n_ports; i++)
 890                 if (status & (1 << i)) {
 891                         struct ata_port *ap = host_set->ports[i];
 892                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
 893                                 sil24_host_intr(host_set->ports[i]);
 894                                 handled++;
 895                         } else
 896                                 printk(KERN_ERR DRV_NAME
 897                                        ": interrupt from disabled port %d\n", i);
 898                 }
 899
 900         spin_unlock(&host_set->lock);
 901  out:
 902         return IRQ_RETVAL(handled);
 903 }
 904
 905 static void sil24_error_handler(struct ata_port *ap)
 906 {
 907         struct ata_eh_context *ehc = &ap->eh_context;
 908
 909         if (sil24_init_port(ap)) {
 910                 ata_eh_freeze_port(ap);
 911                 ehc->i.action |= ATA_EH_HARDRESET;
 912         }
 913
 914         /* perform recovery */
 915         ata_do_eh(ap, ata_std_prereset, sil24_softreset, sil24_hardreset,
 916                   ata_std_postreset);
 917 }
 918
 919 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
 920 {
 921         struct ata_port *ap = qc->ap;
 922
 923         if (qc->flags & ATA_QCFLAG_FAILED)
 924                 qc->err_mask |= AC_ERR_OTHER;
 925
 926         /* make DMA engine forget about the failed command */
 927         if (qc->err_mask)
 928                 sil24_init_port(ap);
 929 }
 930
 931 static inline void sil24_cblk_free(struct sil24_port_priv *pp, struct device *dev)
 932 {
 933         const size_t cb_size = sizeof(*pp->cmd_block) * SIL24_MAX_CMDS;
 934
 935         dma_free_coherent(dev, cb_size, pp->cmd_block, pp->cmd_block_dma);
 936 }
 937
 938 static int sil24_port_start(struct ata_port *ap)
 939 {
 940         struct device *dev = ap->host_set->dev;
 941         struct sil24_port_priv *pp;
 942         union sil24_cmd_block *cb;
 943         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
 944         dma_addr_t cb_dma;
 945         int rc = -ENOMEM;
 946
 947         pp = kzalloc(sizeof(*pp), GFP_KERNEL);
 948         if (!pp)
 949                 goto err_out;
 950
 951         pp->tf.command = ATA_DRDY;
 952
 953         cb = dma_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
 954         if (!cb)
 955                 goto err_out_pp;
 956         memset(cb, 0, cb_size);
 957
 958         rc = ata_pad_alloc(ap, dev);
 959         if (rc)
 960                 goto err_out_pad;
 961
 962         pp->cmd_block = cb;
 963         pp->cmd_block_dma = cb_dma;
 964
 965         ap->private_data = pp;
 966
 967         return 0;
 968
 969 err_out_pad:
 970         sil24_cblk_free(pp, dev);
 971 err_out_pp:
 972         kfree(pp);
 973 err_out:
 974         return rc;
 975 }
 976
 977 static void sil24_port_stop(struct ata_port *ap)
 978 {
 979         struct device *dev = ap->host_set->dev;
 980         struct sil24_port_priv *pp = ap->private_data;
 981
 982         sil24_cblk_free(pp, dev);
 983         ata_pad_free(ap, dev);
 984         kfree(pp);
 985 }
 986
 987 static void sil24_host_stop(struct ata_host_set *host_set)
 988 {
 989         struct sil24_host_priv *hpriv = host_set->private_data;
 990         struct pci_dev *pdev = to_pci_dev(host_set->dev);
 991
 992         pci_iounmap(pdev, hpriv->host_base);
 993         pci_iounmap(pdev, hpriv->port_base);
 994         kfree(hpriv);
 995 }
 996
 997 static void sil24_init_controller(struct pci_dev *pdev, int n_ports,
 998                                   unsigned long host_flags,
 999                                   void __iomem *host_base,
1000                                   void __iomem *port_base)
1001 {
1002         u32 tmp;
1003         int i;
1004
1005         /* GPIO off */
1006         writel(0, host_base + HOST_FLASH_CMD);
1007
1008         /* clear global reset & mask interrupts during initialization */
1009         writel(0, host_base + HOST_CTRL);
1010
1011         /* init ports */
1012         for (i = 0; i < n_ports; i++) {
1013                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
1014
1015                 /* Initial PHY setting */
1016                 writel(0x20c, port + PORT_PHY_CFG);
1017
1018                 /* Clear port RST */
1019                 tmp = readl(port + PORT_CTRL_STAT);
1020                 if (tmp & PORT_CS_PORT_RST) {
1021                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
1022                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
1023                                                 PORT_CS_PORT_RST,
1024                                                 PORT_CS_PORT_RST, 10, 100);
1025                         if (tmp & PORT_CS_PORT_RST)
1026                                 dev_printk(KERN_ERR, &pdev->dev,
1027                                            "failed to clear port RST\n");
1028                 }
1029
1030                 /* Configure IRQ WoC */
1031                 if (host_flags & SIL24_FLAG_PCIX_IRQ_WOC)
1032                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
1033                 else
1034                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
1035
1036                 /* Zero error counters. */
1037                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
1038                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
1039                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
1040                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
1041                 writel(0x0000, port + PORT_CRC_ERR_CNT);
1042                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
1043
1044                 /* Always use 64bit activation */
1045                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
1046
1047                 /* Clear port multiplier enable and resume bits */
1048                 writel(PORT_CS_PM_EN | PORT_CS_RESUME, port + PORT_CTRL_CLR);
1049         }
1050
1051         /* Turn on interrupts */
1052         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1053 }
1054
1055 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1056 {
1057         static int printed_version = 0;
1058         unsigned int board_id = (unsigned int)ent->driver_data;
1059         struct ata_port_info *pinfo = &sil24_port_info[board_id];
1060         struct ata_probe_ent *probe_ent = NULL;
1061         struct sil24_host_priv *hpriv = NULL;
1062         void __iomem *host_base = NULL;
1063         void __iomem *port_base = NULL;
1064         int i, rc;
1065         u32 tmp;
1066
1067         if (!printed_version++)
1068                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1069
1070         rc = pci_enable_device(pdev);
1071         if (rc)
1072                 return rc;
1073
1074         rc = pci_request_regions(pdev, DRV_NAME);
1075         if (rc)
1076                 goto out_disable;
1077
1078         rc = -ENOMEM;
1079         /* map mmio registers */
1080         host_base = pci_iomap(pdev, 0, 0);
1081         if (!host_base)
1082                 goto out_free;
1083         port_base = pci_iomap(pdev, 2, 0);
1084         if (!port_base)
1085                 goto out_free;
1086
1087         /* allocate & init probe_ent and hpriv */
1088         probe_ent = kzalloc(sizeof(*probe_ent), GFP_KERNEL);
1089         if (!probe_ent)
1090                 goto out_free;
1091
1092         hpriv = kzalloc(sizeof(*hpriv), GFP_KERNEL);
1093         if (!hpriv)
1094                 goto out_free;
1095
1096         probe_ent->dev = pci_dev_to_dev(pdev);
1097         INIT_LIST_HEAD(&probe_ent->node);
1098
1099         probe_ent->sht          = pinfo->sht;
1100         probe_ent->host_flags   = pinfo->host_flags;
1101         probe_ent->pio_mask     = pinfo->pio_mask;
1102         probe_ent->mwdma_mask   = pinfo->mwdma_mask;
1103         probe_ent->udma_mask    = pinfo->udma_mask;
1104         probe_ent->port_ops     = pinfo->port_ops;
1105         probe_ent->n_ports      = SIL24_FLAG2NPORTS(pinfo->host_flags);
1106
1107         probe_ent->irq = pdev->irq;
1108         probe_ent->irq_flags = IRQF_SHARED;
1109         probe_ent->private_data = hpriv;
1110
1111         hpriv->host_base = host_base;
1112         hpriv->port_base = port_base;
1113
1114         /*
1115          * Configure the device
1116          */
1117         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1118                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1119                 if (rc) {
1120                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1121                         if (rc) {
1122                                 dev_printk(KERN_ERR, &pdev->dev,
1123                                            "64-bit DMA enable failed\n");
1124                                 goto out_free;
1125                         }
1126                 }
1127         } else {
1128                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1129                 if (rc) {
1130                         dev_printk(KERN_ERR, &pdev->dev,
1131                                    "32-bit DMA enable failed\n");
1132                         goto out_free;
1133                 }
1134                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1135                 if (rc) {
1136                         dev_printk(KERN_ERR, &pdev->dev,
1137                                    "32-bit consistent DMA enable failed\n");
1138                         goto out_free;
1139                 }
1140         }
1141
1142         /* Apply workaround for completion IRQ loss on PCI-X errata */
1143         if (probe_ent->host_flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1144                 tmp = readl(host_base + HOST_CTRL);
1145                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1146                         dev_printk(KERN_INFO, &pdev->dev,
1147                                    "Applying completion IRQ loss on PCI-X "
1148                                    "errata fix\n");
1149                 else
1150                         probe_ent->host_flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1151         }
1152
1153         for (i = 0; i < probe_ent->n_ports; i++) {
1154                 unsigned long portu =
1155                         (unsigned long)port_base + i * PORT_REGS_SIZE;
1156
1157                 probe_ent->port[i].cmd_addr = portu;
1158                 probe_ent->port[i].scr_addr = portu + PORT_SCONTROL;
1159
1160                 ata_std_ports(&probe_ent->port[i]);
1161         }
1162
1163         sil24_init_controller(pdev, probe_ent->n_ports, probe_ent->host_flags,
1164                               host_base, port_base);
1165
1166         pci_set_master(pdev);
1167
1168         /* FIXME: check ata_device_add return value */
1169         ata_device_add(probe_ent);
1170
1171         kfree(probe_ent);
1172         return 0;
1173
1174  out_free:
1175         if (host_base)
1176                 pci_iounmap(pdev, host_base);
1177         if (port_base)
1178                 pci_iounmap(pdev, port_base);
1179         kfree(probe_ent);
1180         kfree(hpriv);
1181         pci_release_regions(pdev);
1182  out_disable:
1183         pci_disable_device(pdev);
1184         return rc;
1185 }
1186
1187 static int sil24_pci_device_resume(struct pci_dev *pdev)
1188 {
1189         struct ata_host_set *host_set = dev_get_drvdata(&pdev->dev);
1190         struct sil24_host_priv *hpriv = host_set->private_data;
1191
1192         ata_pci_device_do_resume(pdev);
1193
1194         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1195                 writel(HOST_CTRL_GLOBAL_RST, hpriv->host_base + HOST_CTRL);
1196
1197         sil24_init_controller(pdev, host_set->n_ports,
1198                               host_set->ports[0]->flags,
1199                               hpriv->host_base, hpriv->port_base);
1200
1201         ata_host_set_resume(host_set);
1202
1203         return 0;
1204 }
1205
1206 static int __init sil24_init(void)
1207 {
1208         return pci_module_init(&sil24_pci_driver);
1209 }
1210
1211 static void __exit sil24_exit(void)
1212 {
1213         pci_unregister_driver(&sil24_pci_driver);
1214 }
1215
1216 MODULE_AUTHOR("Tejun Heo");
1217 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1218 MODULE_LICENSE("GPL");
1219 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1220
1221 module_init(sil24_init);
1222 module_exit(sil24_exit);