drivers/parisc/dino.c

   1 /*
   2 **      DINO manager
   3 **
   4 **      (c) Copyright 1999 Red Hat Software
   5 **      (c) Copyright 1999 SuSE GmbH
   6 **      (c) Copyright 1999,2000 Hewlett-Packard Company
   7 **      (c) Copyright 2000 Grant Grundler
   8 **      (c) Copyright 2006 Helge Deller
   9 **
  10 **      This program is free software; you can redistribute it and/or modify
  11 **      it under the terms of the GNU General Public License as published by
  12 **      the Free Software Foundation; either version 2 of the License, or
  13 **      (at your option) any later version.
  14 **
  15 **      This module provides access to Dino PCI bus (config/IOport spaces)
  16 **      and helps manage Dino IRQ lines.
  17 **
  18 **      Dino interrupt handling is a bit complicated.
  19 **      Dino always writes to the broadcast EIR via irr0 for now.
  20 **      (BIG WARNING: using broadcast EIR is a really bad thing for SMP!)
  21 **      Only one processor interrupt is used for the 11 IRQ line
  22 **      inputs to dino.
  23 **
  24 **      The different between Built-in Dino and Card-Mode
  25 **      dino is in chip initialization and pci device initialization.
  26 **
  27 **      Linux drivers can only use Card-Mode Dino if pci devices I/O port
  28 **      BARs are configured and used by the driver. Programming MMIO address
  29 **      requires substantial knowledge of available Host I/O address ranges
  30 **      is currently not supported.  Port/Config accessor functions are the
  31 **      same. "BIOS" differences are handled within the existing routines.
  32 */
  33
  34 /*      Changes :
  35 **      2001-06-14 : Clement Moyroud (moyroudc@esiee.fr)
  36 **              - added support for the integrated RS232.
  37 */
  38
  39 /*
  40 ** TODO: create a virtual address for each Dino HPA.
  41 **       GSC code might be able to do this since IODC data tells us
  42 **       how many pages are used. PCI subsystem could (must?) do this
  43 **       for PCI drivers devices which implement/use MMIO registers.
  44 */
  45
  46 #include <linux/delay.h>
  47 #include <linux/types.h>
  48 #include <linux/kernel.h>
  49 #include <linux/pci.h>
  50 #include <linux/init.h>
  51 #include <linux/ioport.h>
  52 #include <linux/slab.h>
  53 #include <linux/interrupt.h>    /* for struct irqaction */
  54 #include <linux/spinlock.h>     /* for spinlock_t and prototypes */
  55
  56 #include <asm/pdc.h>
  57 #include <asm/page.h>
  58 #include <asm/system.h>
  59 #include <asm/io.h>
  60 #include <asm/hardware.h>
  61
  62 #include "gsc.h"
  63
  64 #undef DINO_DEBUG
  65
  66 #ifdef DINO_DEBUG
  67 #define DBG(x...) printk(x)
  68 #else
  69 #define DBG(x...)
  70 #endif
  71
  72 /*
  73 ** Config accessor functions only pass in the 8-bit bus number
  74 ** and not the 8-bit "PCI Segment" number. Each Dino will be
  75 ** assigned a PCI bus number based on "when" it's discovered.
  76 **
  77 ** The "secondary" bus number is set to this before calling
  78 ** pci_scan_bus(). If any PPB's are present, the scan will
  79 ** discover them and update the "secondary" and "subordinate"
  80 ** fields in Dino's pci_bus structure.
  81 **
  82 ** Changes in the configuration *will* result in a different
  83 ** bus number for each dino.
  84 */
  85
  86 #define is_card_dino(id)        ((id)->hw_type == HPHW_A_DMA)
  87 #define is_cujo(id)             ((id)->hversion == 0x682)
  88
  89 #define DINO_IAR0               0x004
  90 #define DINO_IODC_ADDR          0x008
  91 #define DINO_IODC_DATA_0        0x008
  92 #define DINO_IODC_DATA_1        0x008
  93 #define DINO_IRR0               0x00C
  94 #define DINO_IAR1               0x010
  95 #define DINO_IRR1               0x014
  96 #define DINO_IMR                0x018
  97 #define DINO_IPR                0x01C
  98 #define DINO_TOC_ADDR           0x020
  99 #define DINO_ICR                0x024
 100 #define DINO_ILR                0x028
 101 #define DINO_IO_COMMAND         0x030
 102 #define DINO_IO_STATUS          0x034
 103 #define DINO_IO_CONTROL         0x038
 104 #define DINO_IO_GSC_ERR_RESP    0x040
 105 #define DINO_IO_ERR_INFO        0x044
 106 #define DINO_IO_PCI_ERR_RESP    0x048
 107 #define DINO_IO_FBB_EN          0x05c
 108 #define DINO_IO_ADDR_EN         0x060
 109 #define DINO_PCI_ADDR           0x064
 110 #define DINO_CONFIG_DATA        0x068
 111 #define DINO_IO_DATA            0x06c
 112 #define DINO_MEM_DATA           0x070   /* Dino 3.x only */
 113 #define DINO_GSC2X_CONFIG       0x7b4
 114 #define DINO_GMASK              0x800
 115 #define DINO_PAMR               0x804
 116 #define DINO_PAPR               0x808
 117 #define DINO_DAMODE             0x80c
 118 #define DINO_PCICMD             0x810
 119 #define DINO_PCISTS             0x814
 120 #define DINO_MLTIM              0x81c
 121 #define DINO_BRDG_FEAT          0x820
 122 #define DINO_PCIROR             0x824
 123 #define DINO_PCIWOR             0x828
 124 #define DINO_TLTIM              0x830
 125
 126 #define DINO_IRQS 11            /* bits 0-10 are architected */
 127 #define DINO_IRR_MASK   0x5ff   /* only 10 bits are implemented */
 128 #define DINO_LOCAL_IRQS (DINO_IRQS+1)
 129
 130 #define DINO_MASK_IRQ(x)        (1<<(x))
 131
 132 #define PCIINTA   0x001
 133 #define PCIINTB   0x002
 134 #define PCIINTC   0x004
 135 #define PCIINTD   0x008
 136 #define PCIINTE   0x010
 137 #define PCIINTF   0x020
 138 #define GSCEXTINT 0x040
 139 /* #define xxx       0x080 - bit 7 is "default" */
 140 /* #define xxx    0x100 - bit 8 not used */
 141 /* #define xxx    0x200 - bit 9 not used */
 142 #define RS232INT  0x400
 143
 144 struct dino_device
 145 {
 146         struct pci_hba_data     hba;    /* 'C' inheritance - must be first */
 147         spinlock_t              dinosaur_pen;
 148         unsigned long           txn_addr; /* EIR addr to generate interrupt */
 149         u32                     txn_data; /* EIR data assign to each dino */
 150         u32                     imr;      /* IRQ's which are enabled */
 151         int                     global_irq[DINO_LOCAL_IRQS]; /* map IMR bit to global irq */
 152 #ifdef DINO_DEBUG
 153         unsigned int            dino_irr0; /* save most recent IRQ line stat */
 154 #endif
 155 };
 156
 157 /* Looks nice and keeps the compiler happy */
 158 #define DINO_DEV(d) ((struct dino_device *) d)
 159
 160
 161 /*
 162  * Dino Configuration Space Accessor Functions
 163  */
 164
 165 #define DINO_CFG_TOK(bus,dfn,pos) ((u32) ((bus)<<16 | (dfn)<<8 | (pos)))
 166
 167 /*
 168  * keep the current highest bus count to assist in allocating busses.  This
 169  * tries to keep a global bus count total so that when we discover an
 170  * entirely new bus, it can be given a unique bus number.
 171  */
 172 static int dino_current_bus = 0;
 173
 174 static int dino_cfg_read(struct pci_bus *bus, unsigned int devfn, int where,
 175                 int size, u32 *val)
 176 {
 177         struct dino_device *d = DINO_DEV(parisc_walk_tree(bus->bridge));
 178         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
 179         u32 v = DINO_CFG_TOK(local_bus, devfn, where & ~3);
 180         void __iomem *base_addr = d->hba.base_addr;
 181         unsigned long flags;
 182
 183         DBG("%s: %p, %d, %d, %d\n", __func__, base_addr, devfn, where,
 184                                                                         size);
 185         spin_lock_irqsave(&d->dinosaur_pen, flags);
 186
 187         /* tell HW which CFG address */
 188         __raw_writel(v, base_addr + DINO_PCI_ADDR);
 189
 190         /* generate cfg read cycle */
 191         if (size == 1) {
 192                 *val = readb(base_addr + DINO_CONFIG_DATA + (where & 3));
 193         } else if (size == 2) {
 194                 *val = readw(base_addr + DINO_CONFIG_DATA + (where & 2));
 195         } else if (size == 4) {
 196                 *val = readl(base_addr + DINO_CONFIG_DATA);
 197         }
 198
 199         spin_unlock_irqrestore(&d->dinosaur_pen, flags);
 200         return 0;
 201 }
 202
 203 /*
 204  * Dino address stepping "feature":
 205  * When address stepping, Dino attempts to drive the bus one cycle too soon
 206  * even though the type of cycle (config vs. MMIO) might be different.
 207  * The read of Ven/Prod ID is harmless and avoids Dino's address stepping.
 208  */
 209 static int dino_cfg_write(struct pci_bus *bus, unsigned int devfn, int where,
 210         int size, u32 val)
 211 {
 212         struct dino_device *d = DINO_DEV(parisc_walk_tree(bus->bridge));
 213         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
 214         u32 v = DINO_CFG_TOK(local_bus, devfn, where & ~3);
 215         void __iomem *base_addr = d->hba.base_addr;
 216         unsigned long flags;
 217
 218         DBG("%s: %p, %d, %d, %d\n", __func__, base_addr, devfn, where,
 219                                                                         size);
 220         spin_lock_irqsave(&d->dinosaur_pen, flags);
 221
 222         /* avoid address stepping feature */
 223         __raw_writel(v & 0xffffff00, base_addr + DINO_PCI_ADDR);
 224         __raw_readl(base_addr + DINO_CONFIG_DATA);
 225
 226         /* tell HW which CFG address */
 227         __raw_writel(v, base_addr + DINO_PCI_ADDR);
 228         /* generate cfg read cycle */
 229         if (size == 1) {
 230                 writeb(val, base_addr + DINO_CONFIG_DATA + (where & 3));
 231         } else if (size == 2) {
 232                 writew(val, base_addr + DINO_CONFIG_DATA + (where & 2));
 233         } else if (size == 4) {
 234                 writel(val, base_addr + DINO_CONFIG_DATA);
 235         }
 236
 237         spin_unlock_irqrestore(&d->dinosaur_pen, flags);
 238         return 0;
 239 }
 240
 241 static struct pci_ops dino_cfg_ops = {
 242         .read =         dino_cfg_read,
 243         .write =        dino_cfg_write,
 244 };
 245
 246
 247 /*
 248  * Dino "I/O Port" Space Accessor Functions
 249  *
 250  * Many PCI devices don't require use of I/O port space (eg Tulip,
 251  * NCR720) since they export the same registers to both MMIO and
 252  * I/O port space.  Performance is going to stink if drivers use
 253  * I/O port instead of MMIO.
 254  */
 255
 256 #define DINO_PORT_IN(type, size, mask) \
 257 static u##size dino_in##size (struct pci_hba_data *d, u16 addr) \
 258 { \
 259         u##size v; \
 260         unsigned long flags; \
 261         spin_lock_irqsave(&(DINO_DEV(d)->dinosaur_pen), flags); \
 262         /* tell HW which IO Port address */ \
 263         __raw_writel((u32) addr, d->base_addr + DINO_PCI_ADDR); \
 264         /* generate I/O PORT read cycle */ \
 265         v = read##type(d->base_addr+DINO_IO_DATA+(addr&mask)); \
 266         spin_unlock_irqrestore(&(DINO_DEV(d)->dinosaur_pen), flags); \
 267         return v; \
 268 }
 269
 270 DINO_PORT_IN(b,  8, 3)
 271 DINO_PORT_IN(w, 16, 2)
 272 DINO_PORT_IN(l, 32, 0)
 273
 274 #define DINO_PORT_OUT(type, size, mask) \
 275 static void dino_out##size (struct pci_hba_data *d, u16 addr, u##size val) \
 276 { \
 277         unsigned long flags; \
 278         spin_lock_irqsave(&(DINO_DEV(d)->dinosaur_pen), flags); \
 279         /* tell HW which IO port address */ \
 280         __raw_writel((u32) addr, d->base_addr + DINO_PCI_ADDR); \
 281         /* generate cfg write cycle */ \
 282         write##type(val, d->base_addr+DINO_IO_DATA+(addr&mask)); \
 283         spin_unlock_irqrestore(&(DINO_DEV(d)->dinosaur_pen), flags); \
 284 }
 285
 286 DINO_PORT_OUT(b,  8, 3)
 287 DINO_PORT_OUT(w, 16, 2)
 288 DINO_PORT_OUT(l, 32, 0)
 289
 290 static struct pci_port_ops dino_port_ops = {
 291         .inb    = dino_in8,
 292         .inw    = dino_in16,
 293         .inl    = dino_in32,
 294         .outb   = dino_out8,
 295         .outw   = dino_out16,
 296         .outl   = dino_out32
 297 };
 298
 299 static void dino_mask_irq(unsigned int irq)
 300 {
 301         struct dino_device *dino_dev = get_irq_chip_data(irq);
 302         int local_irq = gsc_find_local_irq(irq, dino_dev->global_irq, DINO_LOCAL_IRQS);
 303
 304         DBG(KERN_WARNING "%s(0x%p, %d)\n", __func__, dino_dev, irq);
 305
 306         /* Clear the matching bit in the IMR register */
 307         dino_dev->imr &= ~(DINO_MASK_IRQ(local_irq));
 308         __raw_writel(dino_dev->imr, dino_dev->hba.base_addr+DINO_IMR);
 309 }
 310
 311 static void dino_unmask_irq(unsigned int irq)
 312 {
 313         struct dino_device *dino_dev = get_irq_chip_data(irq);
 314         int local_irq = gsc_find_local_irq(irq, dino_dev->global_irq, DINO_LOCAL_IRQS);
 315         u32 tmp;
 316
 317         DBG(KERN_WARNING "%s(0x%p, %d)\n", __func__, dino_dev, irq);
 318
 319         /*
 320         ** clear pending IRQ bits
 321         **
 322         ** This does NOT change ILR state!
 323         ** See comment below for ILR usage.
 324         */
 325         __raw_readl(dino_dev->hba.base_addr+DINO_IPR);
 326
 327         /* set the matching bit in the IMR register */
 328         dino_dev->imr |= DINO_MASK_IRQ(local_irq);      /* used in dino_isr() */
 329         __raw_writel( dino_dev->imr, dino_dev->hba.base_addr+DINO_IMR);
 330
 331         /* Emulate "Level Triggered" Interrupt
 332         ** Basically, a driver is blowing it if the IRQ line is asserted
 333         ** while the IRQ is disabled.  But tulip.c seems to do that....
 334         ** Give 'em a kluge award and a nice round of applause!
 335         **
 336         ** The gsc_write will generate an interrupt which invokes dino_isr().
 337         ** dino_isr() will read IPR and find nothing. But then catch this
 338         ** when it also checks ILR.
 339         */
 340         tmp = __raw_readl(dino_dev->hba.base_addr+DINO_ILR);
 341         if (tmp & DINO_MASK_IRQ(local_irq)) {
 342                 DBG(KERN_WARNING "%s(): IRQ asserted! (ILR 0x%x)\n",
 343                                 __func__, tmp);
 344                 gsc_writel(dino_dev->txn_data, dino_dev->txn_addr);
 345         }
 346 }
 347
 348 static struct irq_chip dino_interrupt_type = {
 349         .name   = "GSC-PCI",
 350         .unmask = dino_unmask_irq,
 351         .mask   = dino_mask_irq,
 352         .ack    = no_ack_irq,
 353 };
 354
 355
 356 /*
 357  * Handle a Processor interrupt generated by Dino.
 358  *
 359  * ilr_loop counter is a kluge to prevent a "stuck" IRQ line from
 360  * wedging the CPU. Could be removed or made optional at some point.
 361  */
 362 static irqreturn_t dino_isr(int irq, void *intr_dev)
 363 {
 364         struct dino_device *dino_dev = intr_dev;
 365         u32 mask;
 366         int ilr_loop = 100;
 367
 368         /* read and acknowledge pending interrupts */
 369 #ifdef DINO_DEBUG
 370         dino_dev->dino_irr0 =
 371 #endif
 372         mask = __raw_readl(dino_dev->hba.base_addr+DINO_IRR0) & DINO_IRR_MASK;
 373
 374         if (mask == 0)
 375                 return IRQ_NONE;
 376
 377 ilr_again:
 378         do {
 379                 int local_irq = __ffs(mask);
 380                 int irq = dino_dev->global_irq[local_irq];
 381                 DBG(KERN_DEBUG "%s(%d, %p) mask 0x%x\n",
 382                         __func__, irq, intr_dev, mask);
 383                 generic_handle_irq(irq);
 384                 mask &= ~(1 << local_irq);
 385         } while (mask);
 386
 387         /* Support for level triggered IRQ lines.
 388         **
 389         ** Dropping this support would make this routine *much* faster.
 390         ** But since PCI requires level triggered IRQ line to share lines...
 391         ** device drivers may assume lines are level triggered (and not
 392         ** edge triggered like EISA/ISA can be).
 393         */
 394         mask = __raw_readl(dino_dev->hba.base_addr+DINO_ILR) & dino_dev->imr;
 395         if (mask) {
 396                 if (--ilr_loop > 0)
 397                         goto ilr_again;
 398                 printk(KERN_ERR "Dino 0x%p: stuck interrupt %d\n",
 399                        dino_dev->hba.base_addr, mask);
 400                 return IRQ_NONE;
 401         }
 402         return IRQ_HANDLED;
 403 }
 404
 405 static void dino_assign_irq(struct dino_device *dino, int local_irq, int *irqp)
 406 {
 407         int irq = gsc_assign_irq(&dino_interrupt_type, dino);
 408         if (irq == NO_IRQ)
 409                 return;
 410
 411         *irqp = irq;
 412         dino->global_irq[local_irq] = irq;
 413 }
 414
 415 static void dino_choose_irq(struct parisc_device *dev, void *ctrl)
 416 {
 417         int irq;
 418         struct dino_device *dino = ctrl;
 419
 420         switch (dev->id.sversion) {
 421                 case 0x00084:   irq =  8; break; /* PS/2 */
 422                 case 0x0008c:   irq = 10; break; /* RS232 */
 423                 case 0x00096:   irq =  8; break; /* PS/2 */
 424                 default:        return;          /* Unknown */
 425         }
 426
 427         dino_assign_irq(dino, irq, &dev->irq);
 428 }
 429
 430
 431 /*
 432  * Cirrus 6832 Cardbus reports wrong irq on RDI Tadpole PARISC Laptop (deller@gmx.de)
 433  * (the irqs are off-by-one, not sure yet if this is a cirrus, dino-hardware or dino-driver problem...)
 434  */
 435 static void __devinit quirk_cirrus_cardbus(struct pci_dev *dev)
 436 {
 437         u8 new_irq = dev->irq - 1;
 438         printk(KERN_INFO "PCI: Cirrus Cardbus IRQ fixup for %s, from %d to %d\n",
 439                         pci_name(dev), dev->irq, new_irq);
 440         dev->irq = new_irq;
 441 }
 442 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_CIRRUS, PCI_DEVICE_ID_CIRRUS_6832, quirk_cirrus_cardbus );
 443
 444
 445 static void __init
 446 dino_bios_init(void)
 447 {
 448         DBG("dino_bios_init\n");
 449 }
 450
 451 /*
 452  * dino_card_setup - Set up the memory space for a Dino in card mode.
 453  * @bus: the bus under this dino
 454  *
 455  * Claim an 8MB chunk of unused IO space and call the generic PCI routines
 456  * to set up the addresses of the devices on this bus.
 457  */
 458 #define _8MB 0x00800000UL
 459 static void __init
 460 dino_card_setup(struct pci_bus *bus, void __iomem *base_addr)
 461 {
 462         int i;
 463         struct dino_device *dino_dev = DINO_DEV(parisc_walk_tree(bus->bridge));
 464         struct resource *res;
 465         char name[128];
 466         int size;
 467
 468         res = &dino_dev->hba.lmmio_space;
 469         res->flags = IORESOURCE_MEM;
 470         size = scnprintf(name, sizeof(name), "Dino LMMIO (%s)",
 471                          dev_name(bus->bridge));
 472         res->name = kmalloc(size+1, GFP_KERNEL);
 473         if(res->name)
 474                 strcpy((char *)res->name, name);
 475         else
 476                 res->name = dino_dev->hba.lmmio_space.name;
 477
 478
 479         if (ccio_allocate_resource(dino_dev->hba.dev, res, _8MB,
 480                                 F_EXTEND(0xf0000000UL) | _8MB,
 481                                 F_EXTEND(0xffffffffUL) &~ _8MB, _8MB) < 0) {
 482                 struct list_head *ln, *tmp_ln;
 483
 484                 printk(KERN_ERR "Dino: cannot attach bus %s\n",
 485                        dev_name(bus->bridge));
 486                 /* kill the bus, we can't do anything with it */
 487                 list_for_each_safe(ln, tmp_ln, &bus->devices) {
 488                         struct pci_dev *dev = pci_dev_b(ln);
 489
 490                         list_del(&dev->bus_list);
 491                 }
 492
 493                 return;
 494         }
 495         bus->resource[1] = res;
 496         bus->resource[0] = &(dino_dev->hba.io_space);
 497
 498         /* Now tell dino what range it has */
 499         for (i = 1; i < 31; i++) {
 500                 if (res->start == F_EXTEND(0xf0000000UL | (i * _8MB)))
 501                         break;
 502         }
 503         DBG("DINO GSC WRITE i=%d, start=%lx, dino addr = %p\n",
 504             i, res->start, base_addr + DINO_IO_ADDR_EN);
 505         __raw_writel(1 << i, base_addr + DINO_IO_ADDR_EN);
 506 }
 507
 508 static void __init
 509 dino_card_fixup(struct pci_dev *dev)
 510 {
 511         u32 irq_pin;
 512
 513         /*
 514         ** REVISIT: card-mode PCI-PCI expansion chassis do exist.
 515         **         Not sure they were ever productized.
 516         **         Die here since we'll die later in dino_inb() anyway.
 517         */
 518         if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
 519                 panic("Card-Mode Dino: PCI-PCI Bridge not supported\n");
 520         }
 521
 522         /*
 523         ** Set Latency Timer to 0xff (not a shared bus)
 524         ** Set CACHELINE_SIZE.
 525         */
 526         dino_cfg_write(dev->bus, dev->devfn,
 527                        PCI_CACHE_LINE_SIZE, 2, 0xff00 | L1_CACHE_BYTES/4);
 528
 529         /*
 530         ** Program INT_LINE for card-mode devices.
 531         ** The cards are hardwired according to this algorithm.
 532         ** And it doesn't matter if PPB's are present or not since
 533         ** the IRQ lines bypass the PPB.
 534         **
 535         ** "-1" converts INTA-D (1-4) to PCIINTA-D (0-3) range.
 536         ** The additional "-1" adjusts for skewing the IRQ<->slot.
 537         */
 538         dino_cfg_read(dev->bus, dev->devfn, PCI_INTERRUPT_PIN, 1, &irq_pin);
 539         dev->irq = pci_swizzle_interrupt_pin(dev, irq_pin) - 1;
 540
 541         /* Shouldn't really need to do this but it's in case someone tries
 542         ** to bypass PCI services and look at the card themselves.
 543         */
 544         dino_cfg_write(dev->bus, dev->devfn, PCI_INTERRUPT_LINE, 1, dev->irq);
 545 }
 546
 547 /* The alignment contraints for PCI bridges under dino */
 548 #define DINO_BRIDGE_ALIGN 0x100000
 549
 550
 551 static void __init
 552 dino_fixup_bus(struct pci_bus *bus)
 553 {
 554         struct list_head *ln;
 555         struct pci_dev *dev;
 556         struct dino_device *dino_dev = DINO_DEV(parisc_walk_tree(bus->bridge));
 557         int port_base = HBA_PORT_BASE(dino_dev->hba.hba_num);
 558
 559         DBG(KERN_WARNING "%s(0x%p) bus %d platform_data 0x%p\n",
 560             __func__, bus, bus->secondary,
 561             bus->bridge->platform_data);
 562
 563         /* Firmware doesn't set up card-mode dino, so we have to */
 564         if (is_card_dino(&dino_dev->hba.dev->id)) {
 565                 dino_card_setup(bus, dino_dev->hba.base_addr);
 566         } else if(bus->parent == NULL) {
 567                 /* must have a dino above it, reparent the resources
 568                  * into the dino window */
 569                 int i;
 570                 struct resource *res = &dino_dev->hba.lmmio_space;
 571
 572                 bus->resource[0] = &(dino_dev->hba.io_space);
 573                 for(i = 0; i < DINO_MAX_LMMIO_RESOURCES; i++) {
 574                         if(res[i].flags == 0)
 575                                 break;
 576                         bus->resource[i+1] = &res[i];
 577                 }
 578
 579         } else if (bus->parent) {
 580                 int i;
 581
 582                 pci_read_bridge_bases(bus);
 583
 584
 585                 for(i = PCI_BRIDGE_RESOURCES; i < PCI_NUM_RESOURCES; i++) {
 586                         if((bus->self->resource[i].flags &
 587                             (IORESOURCE_IO | IORESOURCE_MEM)) == 0)
 588                                 continue;
 589
 590                         if(bus->self->resource[i].flags & IORESOURCE_MEM) {
 591                                 /* There's a quirk to alignment of
 592                                  * bridge memory resources: the start
 593                                  * is the alignment and start-end is
 594                                  * the size.  However, firmware will
 595                                  * have assigned start and end, so we
 596                                  * need to take this into account */
 597                                 bus->self->resource[i].end = bus->self->resource[i].end - bus->self->resource[i].start + DINO_BRIDGE_ALIGN;
 598                                 bus->self->resource[i].start = DINO_BRIDGE_ALIGN;
 599
 600                         }
 601
 602                         DBG("DEBUG %s assigning %d [0x%lx,0x%lx]\n",
 603                             dev_name(&bus->self->dev), i,
 604                             bus->self->resource[i].start,
 605                             bus->self->resource[i].end);
 606                         WARN_ON(pci_assign_resource(bus->self, i));
 607                         DBG("DEBUG %s after assign %d [0x%lx,0x%lx]\n",
 608                             dev_name(&bus->self->dev), i,
 609                             bus->self->resource[i].start,
 610                             bus->self->resource[i].end);
 611                 }
 612         }
 613
 614
 615         list_for_each(ln, &bus->devices) {
 616                 int i;
 617
 618                 dev = pci_dev_b(ln);
 619                 if (is_card_dino(&dino_dev->hba.dev->id))
 620                         dino_card_fixup(dev);
 621
 622                 /*
 623                 ** P2PB's only have 2 BARs, no IRQs.
 624                 ** I'd like to just ignore them for now.
 625                 */
 626                 if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI)
 627                         continue;
 628
 629                 /* Adjust the I/O Port space addresses */
 630                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 631                         struct resource *res = &dev->resource[i];
 632                         if (res->flags & IORESOURCE_IO) {
 633                                 res->start |= port_base;
 634                                 res->end |= port_base;
 635                         }
 636 #ifdef __LP64__
 637                         /* Sign Extend MMIO addresses */
 638                         else if (res->flags & IORESOURCE_MEM) {
 639                                 res->start |= F_EXTEND(0UL);
 640                                 res->end   |= F_EXTEND(0UL);
 641                         }
 642 #endif
 643                 }
 644                 /* null out the ROM resource if there is one (we don't
 645                  * care about an expansion rom on parisc, since it
 646                  * usually contains (x86) bios code) */
 647                 dev->resource[PCI_ROM_RESOURCE].flags = 0;
 648
 649                 if(dev->irq == 255) {
 650
 651 #define DINO_FIX_UNASSIGNED_INTERRUPTS
 652 #ifdef DINO_FIX_UNASSIGNED_INTERRUPTS
 653
 654                         /* This code tries to assign an unassigned
 655                          * interrupt.  Leave it disabled unless you
 656                          * *really* know what you're doing since the
 657                          * pin<->interrupt line mapping varies by bus
 658                          * and machine */
 659
 660                         u32 irq_pin;
 661
 662                         dino_cfg_read(dev->bus, dev->devfn,
 663                                       PCI_INTERRUPT_PIN, 1, &irq_pin);
 664                         irq_pin = pci_swizzle_interrupt_pin(dev, irq_pin) - 1;
 665                         printk(KERN_WARNING "Device %s has undefined IRQ, "
 666                                         "setting to %d\n", pci_name(dev), irq_pin);
 667                         dino_cfg_write(dev->bus, dev->devfn,
 668                                        PCI_INTERRUPT_LINE, 1, irq_pin);
 669                         dino_assign_irq(dino_dev, irq_pin, &dev->irq);
 670 #else
 671                         dev->irq = 65535;
 672                         printk(KERN_WARNING "Device %s has unassigned IRQ\n", pci_name(dev));
 673 #endif
 674                 } else {
 675                         /* Adjust INT_LINE for that busses region */
 676                         dino_assign_irq(dino_dev, dev->irq, &dev->irq);
 677                 }
 678         }
 679 }
 680
 681
 682 static struct pci_bios_ops dino_bios_ops = {
 683         .init           = dino_bios_init,
 684         .fixup_bus      = dino_fixup_bus
 685 };
 686
 687
 688 /*
 689  *      Initialise a DINO controller chip
 690  */
 691 static void __init
 692 dino_card_init(struct dino_device *dino_dev)
 693 {
 694         u32 brdg_feat = 0x00784e05;
 695         unsigned long status;
 696
 697         status = __raw_readl(dino_dev->hba.base_addr+DINO_IO_STATUS);
 698         if (status & 0x0000ff80) {
 699                 __raw_writel(0x00000005,
 700                                 dino_dev->hba.base_addr+DINO_IO_COMMAND);
 701                 udelay(1);
 702         }
 703
 704         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_GMASK);
 705         __raw_writel(0x00000001, dino_dev->hba.base_addr+DINO_IO_FBB_EN);
 706         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_ICR);
 707
 708 #if 1
 709 /* REVISIT - should be a runtime check (eg if (CPU_IS_PCX_L) ...) */
 710         /*
 711         ** PCX-L processors don't support XQL like Dino wants it.
 712         ** PCX-L2 ignore XQL signal and it doesn't matter.
 713         */
 714         brdg_feat &= ~0x4;      /* UXQL */
 715 #endif
 716         __raw_writel( brdg_feat, dino_dev->hba.base_addr+DINO_BRDG_FEAT);
 717
 718         /*
 719         ** Don't enable address decoding until we know which I/O range
 720         ** currently is available from the host. Only affects MMIO
 721         ** and not I/O port space.
 722         */
 723         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_IO_ADDR_EN);
 724
 725         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_DAMODE);
 726         __raw_writel(0x00222222, dino_dev->hba.base_addr+DINO_PCIROR);
 727         __raw_writel(0x00222222, dino_dev->hba.base_addr+DINO_PCIWOR);
 728
 729         __raw_writel(0x00000040, dino_dev->hba.base_addr+DINO_MLTIM);
 730         __raw_writel(0x00000080, dino_dev->hba.base_addr+DINO_IO_CONTROL);
 731         __raw_writel(0x0000008c, dino_dev->hba.base_addr+DINO_TLTIM);
 732
 733         /* Disable PAMR before writing PAPR */
 734         __raw_writel(0x0000007e, dino_dev->hba.base_addr+DINO_PAMR);
 735         __raw_writel(0x0000007f, dino_dev->hba.base_addr+DINO_PAPR);
 736         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_PAMR);
 737
 738         /*
 739         ** Dino ERS encourages enabling FBB (0x6f).
 740         ** We can't until we know *all* devices below us can support it.
 741         ** (Something in device configuration header tells us).
 742         */
 743         __raw_writel(0x0000004f, dino_dev->hba.base_addr+DINO_PCICMD);
 744
 745         /* Somewhere, the PCI spec says give devices 1 second
 746         ** to recover from the #RESET being de-asserted.
 747         ** Experience shows most devices only need 10ms.
 748         ** This short-cut speeds up booting significantly.
 749         */
 750         mdelay(pci_post_reset_delay);
 751 }
 752
 753 static int __init
 754 dino_bridge_init(struct dino_device *dino_dev, const char *name)
 755 {
 756         unsigned long io_addr;
 757         int result, i, count=0;
 758         struct resource *res, *prevres = NULL;
 759         /*
 760          * Decoding IO_ADDR_EN only works for Built-in Dino
 761          * since PDC has already initialized this.
 762          */
 763
 764         io_addr = __raw_readl(dino_dev->hba.base_addr + DINO_IO_ADDR_EN);
 765         if (io_addr == 0) {
 766                 printk(KERN_WARNING "%s: No PCI devices enabled.\n", name);
 767                 return -ENODEV;
 768         }
 769
 770         res = &dino_dev->hba.lmmio_space;
 771         for (i = 0; i < 32; i++) {
 772                 unsigned long start, end;
 773
 774                 if((io_addr & (1 << i)) == 0)
 775                         continue;
 776
 777                 start = F_EXTEND(0xf0000000UL) | (i << 23);
 778                 end = start + 8 * 1024 * 1024 - 1;
 779
 780                 DBG("DINO RANGE %d is at 0x%lx-0x%lx\n", count,
 781                     start, end);
 782
 783                 if(prevres && prevres->end + 1 == start) {
 784                         prevres->end = end;
 785                 } else {
 786                         if(count >= DINO_MAX_LMMIO_RESOURCES) {
 787                                 printk(KERN_ERR "%s is out of resource windows for range %d (0x%lx-0x%lx)\n", name, count, start, end);
 788                                 break;
 789                         }
 790                         prevres = res;
 791                         res->start = start;
 792                         res->end = end;
 793                         res->flags = IORESOURCE_MEM;
 794                         res->name = kmalloc(64, GFP_KERNEL);
 795                         if(res->name)
 796                                 snprintf((char *)res->name, 64, "%s LMMIO %d",
 797                                          name, count);
 798                         res++;
 799                         count++;
 800                 }
 801         }
 802
 803         res = &dino_dev->hba.lmmio_space;
 804
 805         for(i = 0; i < DINO_MAX_LMMIO_RESOURCES; i++) {
 806                 if(res[i].flags == 0)
 807                         break;
 808
 809                 result = ccio_request_resource(dino_dev->hba.dev, &res[i]);
 810                 if (result < 0) {
 811                         printk(KERN_ERR "%s: failed to claim PCI Bus address "
 812                                "space %d (0x%lx-0x%lx)!\n", name, i,
 813                                (unsigned long)res[i].start, (unsigned long)res[i].end);
 814                         return result;
 815                 }
 816         }
 817         return 0;
 818 }
 819
 820 static int __init dino_common_init(struct parisc_device *dev,
 821                 struct dino_device *dino_dev, const char *name)
 822 {
 823         int status;
 824         u32 eim;
 825         struct gsc_irq gsc_irq;
 826         struct resource *res;
 827
 828         pcibios_register_hba(&dino_dev->hba);
 829
 830         pci_bios = &dino_bios_ops;   /* used by pci_scan_bus() */
 831         pci_port = &dino_port_ops;
 832
 833         /*
 834         ** Note: SMP systems can make use of IRR1/IAR1 registers
 835         **   But it won't buy much performance except in very
 836         **   specific applications/configurations. Note Dino
 837         **   still only has 11 IRQ input lines - just map some of them
 838         **   to a different processor.
 839         */
 840         dev->irq = gsc_alloc_irq(&gsc_irq);
 841         dino_dev->txn_addr = gsc_irq.txn_addr;
 842         dino_dev->txn_data = gsc_irq.txn_data;
 843         eim = ((u32) gsc_irq.txn_addr) | gsc_irq.txn_data;
 844
 845         /*
 846         ** Dino needs a PA "IRQ" to get a processor's attention.
 847         ** arch/parisc/kernel/irq.c returns an EIRR bit.
 848         */
 849         if (dev->irq < 0) {
 850                 printk(KERN_WARNING "%s: gsc_alloc_irq() failed\n", name);
 851                 return 1;
 852         }
 853
 854         status = request_irq(dev->irq, dino_isr, 0, name, dino_dev);
 855         if (status) {
 856                 printk(KERN_WARNING "%s: request_irq() failed with %d\n",
 857                         name, status);
 858                 return 1;
 859         }
 860
 861         /* Support the serial port which is sometimes attached on built-in
 862          * Dino / Cujo chips.
 863          */
 864
 865         gsc_fixup_irqs(dev, dino_dev, dino_choose_irq);
 866
 867         /*
 868         ** This enables DINO to generate interrupts when it sees
 869         ** any of its inputs *change*. Just asserting an IRQ
 870         ** before it's enabled (ie unmasked) isn't good enough.
 871         */
 872         __raw_writel(eim, dino_dev->hba.base_addr+DINO_IAR0);
 873
 874         /*
 875         ** Some platforms don't clear Dino's IRR0 register at boot time.
 876         ** Reading will clear it now.
 877         */
 878         __raw_readl(dino_dev->hba.base_addr+DINO_IRR0);
 879
 880         /* allocate I/O Port resource region */
 881         res = &dino_dev->hba.io_space;
 882         if (!is_cujo(&dev->id)) {
 883                 res->name = "Dino I/O Port";
 884         } else {
 885                 res->name = "Cujo I/O Port";
 886         }
 887         res->start = HBA_PORT_BASE(dino_dev->hba.hba_num);
 888         res->end = res->start + (HBA_PORT_SPACE_SIZE - 1);
 889         res->flags = IORESOURCE_IO; /* do not mark it busy ! */
 890         if (request_resource(&ioport_resource, res) < 0) {
 891                 printk(KERN_ERR "%s: request I/O Port region failed "
 892                        "0x%lx/%lx (hpa 0x%p)\n",
 893                        name, (unsigned long)res->start, (unsigned long)res->end,
 894                        dino_dev->hba.base_addr);
 895                 return 1;
 896         }
 897
 898         return 0;
 899 }
 900
 901 #define CUJO_RAVEN_ADDR         F_EXTEND(0xf1000000UL)
 902 #define CUJO_FIREHAWK_ADDR      F_EXTEND(0xf1604000UL)
 903 #define CUJO_RAVEN_BADPAGE      0x01003000UL
 904 #define CUJO_FIREHAWK_BADPAGE   0x01607000UL
 905
 906 static const char *dino_vers[] = {
 907         "2.0",
 908         "2.1",
 909         "3.0",
 910         "3.1"
 911 };
 912
 913 static const char *cujo_vers[] = {
 914         "1.0",
 915         "2.0"
 916 };
 917
 918 void ccio_cujo20_fixup(struct parisc_device *dev, u32 iovp);
 919
 920 /*
 921 ** Determine if dino should claim this chip (return 0) or not (return 1).
 922 ** If so, initialize the chip appropriately (card-mode vs bridge mode).
 923 ** Much of the initialization is common though.
 924 */
 925 static int __init dino_probe(struct parisc_device *dev)
 926 {
 927         struct dino_device *dino_dev;   // Dino specific control struct
 928         const char *version = "unknown";
 929         char *name;
 930         int is_cujo = 0;
 931         struct pci_bus *bus;
 932         unsigned long hpa = dev->hpa.start;
 933
 934         name = "Dino";
 935         if (is_card_dino(&dev->id)) {
 936                 version = "3.x (card mode)";
 937         } else {
 938                 if (!is_cujo(&dev->id)) {
 939                         if (dev->id.hversion_rev < 4) {
 940                                 version = dino_vers[dev->id.hversion_rev];
 941                         }
 942                 } else {
 943                         name = "Cujo";
 944                         is_cujo = 1;
 945                         if (dev->id.hversion_rev < 2) {
 946                                 version = cujo_vers[dev->id.hversion_rev];
 947                         }
 948                 }
 949         }
 950
 951         printk("%s version %s found at 0x%lx\n", name, version, hpa);
 952
 953         if (!request_mem_region(hpa, PAGE_SIZE, name)) {
 954                 printk(KERN_ERR "DINO: Hey! Someone took my MMIO space (0x%ld)!\n",
 955                         hpa);
 956                 return 1;
 957         }
 958
 959         /* Check for bugs */
 960         if (is_cujo && dev->id.hversion_rev == 1) {
 961 #ifdef CONFIG_IOMMU_CCIO
 962                 printk(KERN_WARNING "Enabling Cujo 2.0 bug workaround\n");
 963                 if (hpa == (unsigned long)CUJO_RAVEN_ADDR) {
 964                         ccio_cujo20_fixup(dev, CUJO_RAVEN_BADPAGE);
 965                 } else if (hpa == (unsigned long)CUJO_FIREHAWK_ADDR) {
 966                         ccio_cujo20_fixup(dev, CUJO_FIREHAWK_BADPAGE);
 967                 } else {
 968                         printk("Don't recognise Cujo at address 0x%lx, not enabling workaround\n", hpa);
 969                 }
 970 #endif
 971         } else if (!is_cujo && !is_card_dino(&dev->id) &&
 972                         dev->id.hversion_rev < 3) {
 973                 printk(KERN_WARNING
 974 "The GSCtoPCI (Dino hrev %d) bus converter found may exhibit\n"
 975 "data corruption.  See Service Note Numbers: A4190A-01, A4191A-01.\n"
 976 "Systems shipped after Aug 20, 1997 will not exhibit this problem.\n"
 977 "Models affected: C180, C160, C160L, B160L, and B132L workstations.\n\n",
 978                         dev->id.hversion_rev);
 979 /* REVISIT: why are C200/C240 listed in the README table but not
 980 **   "Models affected"? Could be an omission in the original literature.
 981 */
 982         }
 983
 984         dino_dev = kzalloc(sizeof(struct dino_device), GFP_KERNEL);
 985         if (!dino_dev) {
 986                 printk("dino_init_chip - couldn't alloc dino_device\n");
 987                 return 1;
 988         }
 989
 990         dino_dev->hba.dev = dev;
 991         dino_dev->hba.base_addr = ioremap_nocache(hpa, 4096);
 992         dino_dev->hba.lmmio_space_offset = 0;   /* CPU addrs == bus addrs */
 993         spin_lock_init(&dino_dev->dinosaur_pen);
 994         dino_dev->hba.iommu = ccio_get_iommu(dev);
 995
 996         if (is_card_dino(&dev->id)) {
 997                 dino_card_init(dino_dev);
 998         } else {
 999                 dino_bridge_init(dino_dev, name);
1000         }
1001
1002         if (dino_common_init(dev, dino_dev, name))
1003                 return 1;
1004
1005         dev->dev.platform_data = dino_dev;
1006
1007         /*
1008         ** It's not used to avoid chicken/egg problems
1009         ** with configuration accessor functions.
1010         */
1011         dino_dev->hba.hba_bus = bus = pci_scan_bus_parented(&dev->dev,
1012                          dino_current_bus, &dino_cfg_ops, NULL);
1013
1014         if(bus) {
1015                 /* This code *depends* on scanning being single threaded
1016                  * if it isn't, this global bus number count will fail
1017                  */
1018                 dino_current_bus = bus->subordinate + 1;
1019                 pci_bus_assign_resources(bus);
1020                 pci_bus_add_devices(bus);
1021         } else {
1022                 printk(KERN_ERR "ERROR: failed to scan PCI bus on %s (duplicate bus number %d?)\n",
1023                        dev_name(&dev->dev), dino_current_bus);
1024                 /* increment the bus number in case of duplicates */
1025                 dino_current_bus++;
1026         }
1027         return 0;
1028 }
1029
1030 /*
1031  * Normally, we would just test sversion.  But the Elroy PCI adapter has
1032  * the same sversion as Dino, so we have to check hversion as well.
1033  * Unfortunately, the J2240 PDC reports the wrong hversion for the first
1034  * Dino, so we have to test for Dino, Cujo and Dino-in-a-J2240.
1035  * For card-mode Dino, most machines report an sversion of 9D.  But 715
1036  * and 725 firmware misreport it as 0x08080 for no adequately explained
1037  * reason.
1038  */
1039 static struct parisc_device_id dino_tbl[] = {
1040         { HPHW_A_DMA, HVERSION_REV_ANY_ID, 0x004, 0x0009D },/* Card-mode Dino */
1041         { HPHW_A_DMA, HVERSION_REV_ANY_ID, HVERSION_ANY_ID, 0x08080 }, /* XXX */
1042         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x680, 0xa }, /* Bridge-mode Dino */
1043         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x682, 0xa }, /* Bridge-mode Cujo */
1044         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x05d, 0xa }, /* Dino in a J2240 */
1045         { 0, }
1046 };
1047
1048 static struct parisc_driver dino_driver = {
1049         .name =         "dino",
1050         .id_table =     dino_tbl,
1051         .probe =        dino_probe,
1052 };
1053
1054 /*
1055  * One time initialization to let the world know Dino is here.
1056  * This is the only routine which is NOT static.
1057  * Must be called exactly once before pci_init().
1058  */
1059 int __init dino_init(void)
1060 {
1061         register_parisc_driver(&dino_driver);
1062         return 0;
1063 }
1064