drivers/net/wireless/iwlwifi/iwl-agn-tx.c

   1 /******************************************************************************
   2  *
   3  * GPL LICENSE SUMMARY
   4  *
   5  * Copyright(c) 2008 - 2010 Intel Corporation. All rights reserved.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of version 2 of the GNU General Public License as
   9  * published by the Free Software Foundation.
  10  *
  11  * This program is distributed in the hope that it will be useful, but
  12  * WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110,
  19  * USA
  20  *
  21  * The full GNU General Public License is included in this distribution
  22  * in the file called LICENSE.GPL.
  23  *
  24  * Contact Information:
  25  *  Intel Linux Wireless <ilw@linux.intel.com>
  26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  27  *
  28  *****************************************************************************/
  29
  30 #include <linux/kernel.h>
  31 #include <linux/module.h>
  32 #include <linux/init.h>
  33 #include <linux/sched.h>
  34
  35 #include "iwl-dev.h"
  36 #include "iwl-core.h"
  37 #include "iwl-sta.h"
  38 #include "iwl-io.h"
  39 #include "iwl-helpers.h"
  40 #include "iwl-agn-hw.h"
  41 #include "iwl-agn.h"
  42
  43 /*
  44  * mac80211 queues, ACs, hardware queues, FIFOs.
  45  *
  46  * Cf. http://wireless.kernel.org/en/developers/Documentation/mac80211/queues
  47  *
  48  * Mac80211 uses the following numbers, which we get as from it
  49  * by way of skb_get_queue_mapping(skb):
  50  *
  51  *      VO      0
  52  *      VI      1
  53  *      BE      2
  54  *      BK      3
  55  *
  56  *
  57  * Regular (not A-MPDU) frames are put into hardware queues corresponding
  58  * to the FIFOs, see comments in iwl-prph.h. Aggregated frames get their
  59  * own queue per aggregation session (RA/TID combination), such queues are
  60  * set up to map into FIFOs too, for which we need an AC->FIFO mapping. In
  61  * order to map frames to the right queue, we also need an AC->hw queue
  62  * mapping. This is implemented here.
  63  *
  64  * Due to the way hw queues are set up (by the hw specific modules like
  65  * iwl-4965.c, iwl-5000.c etc.), the AC->hw queue mapping is the identity
  66  * mapping.
  67  */
  68
  69 static const u8 tid_to_ac[] = {
  70         /* this matches the mac80211 numbers */
  71         2, 3, 3, 2, 1, 1, 0, 0
  72 };
  73
  74 static const u8 ac_to_fifo[] = {
  75         IWL_TX_FIFO_VO,
  76         IWL_TX_FIFO_VI,
  77         IWL_TX_FIFO_BE,
  78         IWL_TX_FIFO_BK,
  79 };
  80
  81 static inline int get_fifo_from_ac(u8 ac)
  82 {
  83         return ac_to_fifo[ac];
  84 }
  85
  86 static inline int get_ac_from_tid(u16 tid)
  87 {
  88         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
  89                 return tid_to_ac[tid];
  90
  91         /* no support for TIDs 8-15 yet */
  92         return -EINVAL;
  93 }
  94
  95 static inline int get_fifo_from_tid(u16 tid)
  96 {
  97         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
  98                 return get_fifo_from_ac(tid_to_ac[tid]);
  99
 100         /* no support for TIDs 8-15 yet */
 101         return -EINVAL;
 102 }
 103
 104 /**
 105  * iwlagn_txq_update_byte_cnt_tbl - Set up entry in Tx byte-count array
 106  */
 107 void iwlagn_txq_update_byte_cnt_tbl(struct iwl_priv *priv,
 108                                             struct iwl_tx_queue *txq,
 109                                             u16 byte_cnt)
 110 {
 111         struct iwlagn_scd_bc_tbl *scd_bc_tbl = priv->scd_bc_tbls.addr;
 112         int write_ptr = txq->q.write_ptr;
 113         int txq_id = txq->q.id;
 114         u8 sec_ctl = 0;
 115         u8 sta_id = 0;
 116         u16 len = byte_cnt + IWL_TX_CRC_SIZE + IWL_TX_DELIMITER_SIZE;
 117         __le16 bc_ent;
 118
 119         WARN_ON(len > 0xFFF || write_ptr >= TFD_QUEUE_SIZE_MAX);
 120
 121         if (txq_id != IWL_CMD_QUEUE_NUM) {
 122                 sta_id = txq->cmd[txq->q.write_ptr]->cmd.tx.sta_id;
 123                 sec_ctl = txq->cmd[txq->q.write_ptr]->cmd.tx.sec_ctl;
 124
 125                 switch (sec_ctl & TX_CMD_SEC_MSK) {
 126                 case TX_CMD_SEC_CCM:
 127                         len += CCMP_MIC_LEN;
 128                         break;
 129                 case TX_CMD_SEC_TKIP:
 130                         len += TKIP_ICV_LEN;
 131                         break;
 132                 case TX_CMD_SEC_WEP:
 133                         len += WEP_IV_LEN + WEP_ICV_LEN;
 134                         break;
 135                 }
 136         }
 137
 138         bc_ent = cpu_to_le16((len & 0xFFF) | (sta_id << 12));
 139
 140         scd_bc_tbl[txq_id].tfd_offset[write_ptr] = bc_ent;
 141
 142         if (write_ptr < TFD_QUEUE_SIZE_BC_DUP)
 143                 scd_bc_tbl[txq_id].
 144                         tfd_offset[TFD_QUEUE_SIZE_MAX + write_ptr] = bc_ent;
 145 }
 146
 147 void iwlagn_txq_inval_byte_cnt_tbl(struct iwl_priv *priv,
 148                                            struct iwl_tx_queue *txq)
 149 {
 150         struct iwlagn_scd_bc_tbl *scd_bc_tbl = priv->scd_bc_tbls.addr;
 151         int txq_id = txq->q.id;
 152         int read_ptr = txq->q.read_ptr;
 153         u8 sta_id = 0;
 154         __le16 bc_ent;
 155
 156         WARN_ON(read_ptr >= TFD_QUEUE_SIZE_MAX);
 157
 158         if (txq_id != IWL_CMD_QUEUE_NUM)
 159                 sta_id = txq->cmd[read_ptr]->cmd.tx.sta_id;
 160
 161         bc_ent = cpu_to_le16(1 | (sta_id << 12));
 162         scd_bc_tbl[txq_id].tfd_offset[read_ptr] = bc_ent;
 163
 164         if (read_ptr < TFD_QUEUE_SIZE_BC_DUP)
 165                 scd_bc_tbl[txq_id].
 166                         tfd_offset[TFD_QUEUE_SIZE_MAX + read_ptr] = bc_ent;
 167 }
 168
 169 static int iwlagn_tx_queue_set_q2ratid(struct iwl_priv *priv, u16 ra_tid,
 170                                         u16 txq_id)
 171 {
 172         u32 tbl_dw_addr;
 173         u32 tbl_dw;
 174         u16 scd_q2ratid;
 175
 176         scd_q2ratid = ra_tid & IWL_SCD_QUEUE_RA_TID_MAP_RATID_MSK;
 177
 178         tbl_dw_addr = priv->scd_base_addr +
 179                         IWLAGN_SCD_TRANSLATE_TBL_OFFSET_QUEUE(txq_id);
 180
 181         tbl_dw = iwl_read_targ_mem(priv, tbl_dw_addr);
 182
 183         if (txq_id & 0x1)
 184                 tbl_dw = (scd_q2ratid << 16) | (tbl_dw & 0x0000FFFF);
 185         else
 186                 tbl_dw = scd_q2ratid | (tbl_dw & 0xFFFF0000);
 187
 188         iwl_write_targ_mem(priv, tbl_dw_addr, tbl_dw);
 189
 190         return 0;
 191 }
 192
 193 static void iwlagn_tx_queue_stop_scheduler(struct iwl_priv *priv, u16 txq_id)
 194 {
 195         /* Simply stop the queue, but don't change any configuration;
 196          * the SCD_ACT_EN bit is the write-enable mask for the ACTIVE bit. */
 197         iwl_write_prph(priv,
 198                 IWLAGN_SCD_QUEUE_STATUS_BITS(txq_id),
 199                 (0 << IWLAGN_SCD_QUEUE_STTS_REG_POS_ACTIVE)|
 200                 (1 << IWLAGN_SCD_QUEUE_STTS_REG_POS_SCD_ACT_EN));
 201 }
 202
 203 void iwlagn_set_wr_ptrs(struct iwl_priv *priv,
 204                                 int txq_id, u32 index)
 205 {
 206         iwl_write_direct32(priv, HBUS_TARG_WRPTR,
 207                         (index & 0xff) | (txq_id << 8));
 208         iwl_write_prph(priv, IWLAGN_SCD_QUEUE_RDPTR(txq_id), index);
 209 }
 210
 211 void iwlagn_tx_queue_set_status(struct iwl_priv *priv,
 212                                         struct iwl_tx_queue *txq,
 213                                         int tx_fifo_id, int scd_retry)
 214 {
 215         int txq_id = txq->q.id;
 216         int active = test_bit(txq_id, &priv->txq_ctx_active_msk) ? 1 : 0;
 217
 218         iwl_write_prph(priv, IWLAGN_SCD_QUEUE_STATUS_BITS(txq_id),
 219                         (active << IWLAGN_SCD_QUEUE_STTS_REG_POS_ACTIVE) |
 220                         (tx_fifo_id << IWLAGN_SCD_QUEUE_STTS_REG_POS_TXF) |
 221                         (1 << IWLAGN_SCD_QUEUE_STTS_REG_POS_WSL) |
 222                         IWLAGN_SCD_QUEUE_STTS_REG_MSK);
 223
 224         txq->sched_retry = scd_retry;
 225
 226         IWL_DEBUG_INFO(priv, "%s %s Queue %d on FIFO %d\n",
 227                        active ? "Activate" : "Deactivate",
 228                        scd_retry ? "BA" : "AC/CMD", txq_id, tx_fifo_id);
 229 }
 230
 231 int iwlagn_txq_agg_enable(struct iwl_priv *priv, int txq_id,
 232                           int tx_fifo, int sta_id, int tid, u16 ssn_idx)
 233 {
 234         unsigned long flags;
 235         u16 ra_tid;
 236
 237         if ((IWLAGN_FIRST_AMPDU_QUEUE > txq_id) ||
 238             (IWLAGN_FIRST_AMPDU_QUEUE + priv->cfg->num_of_ampdu_queues
 239              <= txq_id)) {
 240                 IWL_WARN(priv,
 241                         "queue number out of range: %d, must be %d to %d\n",
 242                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 243                         IWLAGN_FIRST_AMPDU_QUEUE +
 244                         priv->cfg->num_of_ampdu_queues - 1);
 245                 return -EINVAL;
 246         }
 247
 248         ra_tid = BUILD_RAxTID(sta_id, tid);
 249
 250         /* Modify device's station table to Tx this TID */
 251         iwl_sta_tx_modify_enable_tid(priv, sta_id, tid);
 252
 253         spin_lock_irqsave(&priv->lock, flags);
 254
 255         /* Stop this Tx queue before configuring it */
 256         iwlagn_tx_queue_stop_scheduler(priv, txq_id);
 257
 258         /* Map receiver-address / traffic-ID to this queue */
 259         iwlagn_tx_queue_set_q2ratid(priv, ra_tid, txq_id);
 260
 261         /* Set this queue as a chain-building queue */
 262         iwl_set_bits_prph(priv, IWLAGN_SCD_QUEUECHAIN_SEL, (1<<txq_id));
 263
 264         /* enable aggregations for the queue */
 265         iwl_set_bits_prph(priv, IWLAGN_SCD_AGGR_SEL, (1<<txq_id));
 266
 267         /* Place first TFD at index corresponding to start sequence number.
 268          * Assumes that ssn_idx is valid (!= 0xFFF) */
 269         priv->txq[txq_id].q.read_ptr = (ssn_idx & 0xff);
 270         priv->txq[txq_id].q.write_ptr = (ssn_idx & 0xff);
 271         iwlagn_set_wr_ptrs(priv, txq_id, ssn_idx);
 272
 273         /* Set up Tx window size and frame limit for this queue */
 274         iwl_write_targ_mem(priv, priv->scd_base_addr +
 275                         IWLAGN_SCD_CONTEXT_QUEUE_OFFSET(txq_id) +
 276                         sizeof(u32),
 277                         ((SCD_WIN_SIZE <<
 278                         IWLAGN_SCD_QUEUE_CTX_REG2_WIN_SIZE_POS) &
 279                         IWLAGN_SCD_QUEUE_CTX_REG2_WIN_SIZE_MSK) |
 280                         ((SCD_FRAME_LIMIT <<
 281                         IWLAGN_SCD_QUEUE_CTX_REG2_FRAME_LIMIT_POS) &
 282                         IWLAGN_SCD_QUEUE_CTX_REG2_FRAME_LIMIT_MSK));
 283
 284         iwl_set_bits_prph(priv, IWLAGN_SCD_INTERRUPT_MASK, (1 << txq_id));
 285
 286         /* Set up Status area in SRAM, map to Tx DMA/FIFO, activate the queue */
 287         iwlagn_tx_queue_set_status(priv, &priv->txq[txq_id], tx_fifo, 1);
 288
 289         spin_unlock_irqrestore(&priv->lock, flags);
 290
 291         return 0;
 292 }
 293
 294 int iwlagn_txq_agg_disable(struct iwl_priv *priv, u16 txq_id,
 295                            u16 ssn_idx, u8 tx_fifo)
 296 {
 297         if ((IWLAGN_FIRST_AMPDU_QUEUE > txq_id) ||
 298             (IWLAGN_FIRST_AMPDU_QUEUE + priv->cfg->num_of_ampdu_queues
 299              <= txq_id)) {
 300                 IWL_ERR(priv,
 301                         "queue number out of range: %d, must be %d to %d\n",
 302                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 303                         IWLAGN_FIRST_AMPDU_QUEUE +
 304                         priv->cfg->num_of_ampdu_queues - 1);
 305                 return -EINVAL;
 306         }
 307
 308         iwlagn_tx_queue_stop_scheduler(priv, txq_id);
 309
 310         iwl_clear_bits_prph(priv, IWLAGN_SCD_AGGR_SEL, (1 << txq_id));
 311
 312         priv->txq[txq_id].q.read_ptr = (ssn_idx & 0xff);
 313         priv->txq[txq_id].q.write_ptr = (ssn_idx & 0xff);
 314         /* supposes that ssn_idx is valid (!= 0xFFF) */
 315         iwlagn_set_wr_ptrs(priv, txq_id, ssn_idx);
 316
 317         iwl_clear_bits_prph(priv, IWLAGN_SCD_INTERRUPT_MASK, (1 << txq_id));
 318         iwl_txq_ctx_deactivate(priv, txq_id);
 319         iwlagn_tx_queue_set_status(priv, &priv->txq[txq_id], tx_fifo, 0);
 320
 321         return 0;
 322 }
 323
 324 /*
 325  * Activate/Deactivate Tx DMA/FIFO channels according tx fifos mask
 326  * must be called under priv->lock and mac access
 327  */
 328 void iwlagn_txq_set_sched(struct iwl_priv *priv, u32 mask)
 329 {
 330         iwl_write_prph(priv, IWLAGN_SCD_TXFACT, mask);
 331 }
 332
 333 static inline int get_queue_from_ac(u16 ac)
 334 {
 335         return ac;
 336 }
 337
 338 /*
 339  * handle build REPLY_TX command notification.
 340  */
 341 static void iwlagn_tx_cmd_build_basic(struct iwl_priv *priv,
 342                                   struct iwl_tx_cmd *tx_cmd,
 343                                   struct ieee80211_tx_info *info,
 344                                   struct ieee80211_hdr *hdr,
 345                                   u8 std_id)
 346 {
 347         __le16 fc = hdr->frame_control;
 348         __le32 tx_flags = tx_cmd->tx_flags;
 349
 350         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
 351         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
 352                 tx_flags |= TX_CMD_FLG_ACK_MSK;
 353                 if (ieee80211_is_mgmt(fc))
 354                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 355                 if (ieee80211_is_probe_resp(fc) &&
 356                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
 357                         tx_flags |= TX_CMD_FLG_TSF_MSK;
 358         } else {
 359                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
 360                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 361         }
 362
 363         if (ieee80211_is_back_req(fc))
 364                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
 365
 366
 367         tx_cmd->sta_id = std_id;
 368         if (ieee80211_has_morefrags(fc))
 369                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
 370
 371         if (ieee80211_is_data_qos(fc)) {
 372                 u8 *qc = ieee80211_get_qos_ctl(hdr);
 373                 tx_cmd->tid_tspec = qc[0] & 0xf;
 374                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
 375         } else {
 376                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 377         }
 378
 379         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
 380
 381         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
 382                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
 383
 384         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
 385         if (ieee80211_is_mgmt(fc)) {
 386                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
 387                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
 388                 else
 389                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
 390         } else {
 391                 tx_cmd->timeout.pm_frame_timeout = 0;
 392         }
 393
 394         tx_cmd->driver_txop = 0;
 395         tx_cmd->tx_flags = tx_flags;
 396         tx_cmd->next_frame_len = 0;
 397 }
 398
 399 #define RTS_DFAULT_RETRY_LIMIT          60
 400
 401 static void iwlagn_tx_cmd_build_rate(struct iwl_priv *priv,
 402                               struct iwl_tx_cmd *tx_cmd,
 403                               struct ieee80211_tx_info *info,
 404                               __le16 fc)
 405 {
 406         u32 rate_flags;
 407         int rate_idx;
 408         u8 rts_retry_limit;
 409         u8 data_retry_limit;
 410         u8 rate_plcp;
 411
 412         /* Set retry limit on DATA packets and Probe Responses*/
 413         if (ieee80211_is_probe_resp(fc))
 414                 data_retry_limit = 3;
 415         else
 416                 data_retry_limit = IWLAGN_DEFAULT_TX_RETRY;
 417         tx_cmd->data_retry_limit = data_retry_limit;
 418
 419         /* Set retry limit on RTS packets */
 420         rts_retry_limit = RTS_DFAULT_RETRY_LIMIT;
 421         if (data_retry_limit < rts_retry_limit)
 422                 rts_retry_limit = data_retry_limit;
 423         tx_cmd->rts_retry_limit = rts_retry_limit;
 424
 425         /* DATA packets will use the uCode station table for rate/antenna
 426          * selection */
 427         if (ieee80211_is_data(fc)) {
 428                 tx_cmd->initial_rate_index = 0;
 429                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
 430                 return;
 431         }
 432
 433         /**
 434          * If the current TX rate stored in mac80211 has the MCS bit set, it's
 435          * not really a TX rate.  Thus, we use the lowest supported rate for
 436          * this band.  Also use the lowest supported rate if the stored rate
 437          * index is invalid.
 438          */
 439         rate_idx = info->control.rates[0].idx;
 440         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
 441                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
 442                 rate_idx = rate_lowest_index(&priv->bands[info->band],
 443                                 info->control.sta);
 444         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
 445         if (info->band == IEEE80211_BAND_5GHZ)
 446                 rate_idx += IWL_FIRST_OFDM_RATE;
 447         /* Get PLCP rate for tx_cmd->rate_n_flags */
 448         rate_plcp = iwl_rates[rate_idx].plcp;
 449         /* Zero out flags for this packet */
 450         rate_flags = 0;
 451
 452         /* Set CCK flag as needed */
 453         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
 454                 rate_flags |= RATE_MCS_CCK_MSK;
 455
 456         /* Set up RTS and CTS flags for certain packets */
 457         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
 458         case cpu_to_le16(IEEE80211_STYPE_AUTH):
 459         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
 460         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
 461         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
 462                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
 463                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
 464                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
 465                 }
 466                 break;
 467         default:
 468                 break;
 469         }
 470
 471         /* Set up antennas */
 472         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
 473         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
 474
 475         /* Set the rate in the TX cmd */
 476         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
 477 }
 478
 479 static void iwlagn_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
 480                                       struct ieee80211_tx_info *info,
 481                                       struct iwl_tx_cmd *tx_cmd,
 482                                       struct sk_buff *skb_frag,
 483                                       int sta_id)
 484 {
 485         struct ieee80211_key_conf *keyconf = info->control.hw_key;
 486
 487         switch (keyconf->alg) {
 488         case ALG_CCMP:
 489                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
 490                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
 491                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 492                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
 493                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
 494                 break;
 495
 496         case ALG_TKIP:
 497                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
 498                 ieee80211_get_tkip_key(keyconf, skb_frag,
 499                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
 500                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
 501                 break;
 502
 503         case ALG_WEP:
 504                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
 505                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
 506
 507                 if (keyconf->keylen == WEP_KEY_LEN_128)
 508                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
 509
 510                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
 511
 512                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
 513                              "with key %d\n", keyconf->keyidx);
 514                 break;
 515
 516         default:
 517                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
 518                 break;
 519         }
 520 }
 521
 522 /*
 523  * start REPLY_TX command process
 524  */
 525 int iwlagn_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
 526 {
 527         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
 528         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 529         struct ieee80211_sta *sta = info->control.sta;
 530         struct iwl_station_priv *sta_priv = NULL;
 531         struct iwl_tx_queue *txq;
 532         struct iwl_queue *q;
 533         struct iwl_device_cmd *out_cmd;
 534         struct iwl_cmd_meta *out_meta;
 535         struct iwl_tx_cmd *tx_cmd;
 536         int swq_id, txq_id;
 537         dma_addr_t phys_addr;
 538         dma_addr_t txcmd_phys;
 539         dma_addr_t scratch_phys;
 540         u16 len, len_org, firstlen, secondlen;
 541         u16 seq_number = 0;
 542         __le16 fc;
 543         u8 hdr_len;
 544         u8 sta_id;
 545         u8 wait_write_ptr = 0;
 546         u8 tid = 0;
 547         u8 *qc = NULL;
 548         unsigned long flags;
 549
 550         spin_lock_irqsave(&priv->lock, flags);
 551         if (iwl_is_rfkill(priv)) {
 552                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
 553                 goto drop_unlock;
 554         }
 555
 556         fc = hdr->frame_control;
 557
 558 #ifdef CONFIG_IWLWIFI_DEBUG
 559         if (ieee80211_is_auth(fc))
 560                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
 561         else if (ieee80211_is_assoc_req(fc))
 562                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
 563         else if (ieee80211_is_reassoc_req(fc))
 564                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
 565 #endif
 566
 567         hdr_len = ieee80211_hdrlen(fc);
 568
 569         /* Find index into station table for destination station */
 570         if (!info->control.sta)
 571                 sta_id = priv->hw_params.bcast_sta_id;
 572         else
 573                 sta_id = iwl_sta_id(info->control.sta);
 574         if (sta_id == IWL_INVALID_STATION) {
 575                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
 576                                hdr->addr1);
 577                 goto drop_unlock;
 578         }
 579
 580         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
 581
 582         if (sta)
 583                 sta_priv = (void *)sta->drv_priv;
 584
 585         if (sta_priv && sta_id != priv->hw_params.bcast_sta_id &&
 586             sta_priv->asleep) {
 587                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
 588                 /*
 589                  * This sends an asynchronous command to the device,
 590                  * but we can rely on it being processed before the
 591                  * next frame is processed -- and the next frame to
 592                  * this station is the one that will consume this
 593                  * counter.
 594                  * For now set the counter to just 1 since we do not
 595                  * support uAPSD yet.
 596                  */
 597                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
 598         }
 599
 600         txq_id = get_queue_from_ac(skb_get_queue_mapping(skb));
 601         if (ieee80211_is_data_qos(fc)) {
 602                 qc = ieee80211_get_qos_ctl(hdr);
 603                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
 604                 if (unlikely(tid >= MAX_TID_COUNT))
 605                         goto drop_unlock;
 606                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
 607                 seq_number &= IEEE80211_SCTL_SEQ;
 608                 hdr->seq_ctrl = hdr->seq_ctrl &
 609                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
 610                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
 611                 seq_number += 0x10;
 612                 /* aggregation is on for this <sta,tid> */
 613                 if (info->flags & IEEE80211_TX_CTL_AMPDU &&
 614                     priv->stations[sta_id].tid[tid].agg.state == IWL_AGG_ON) {
 615                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
 616                 }
 617         }
 618
 619         txq = &priv->txq[txq_id];
 620         swq_id = txq->swq_id;
 621         q = &txq->q;
 622
 623         if (unlikely(iwl_queue_space(q) < q->high_mark))
 624                 goto drop_unlock;
 625
 626         if (ieee80211_is_data_qos(fc))
 627                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
 628
 629         /* Set up driver data for this TFD */
 630         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
 631         txq->txb[q->write_ptr].skb[0] = skb;
 632
 633         /* Set up first empty entry in queue's array of Tx/cmd buffers */
 634         out_cmd = txq->cmd[q->write_ptr];
 635         out_meta = &txq->meta[q->write_ptr];
 636         tx_cmd = &out_cmd->cmd.tx;
 637         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
 638         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
 639
 640         /*
 641          * Set up the Tx-command (not MAC!) header.
 642          * Store the chosen Tx queue and TFD index within the sequence field;
 643          * after Tx, uCode's Tx response will return this value so driver can
 644          * locate the frame within the tx queue and do post-tx processing.
 645          */
 646         out_cmd->hdr.cmd = REPLY_TX;
 647         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
 648                                 INDEX_TO_SEQ(q->write_ptr)));
 649
 650         /* Copy MAC header from skb into command buffer */
 651         memcpy(tx_cmd->hdr, hdr, hdr_len);
 652
 653
 654         /* Total # bytes to be transmitted */
 655         len = (u16)skb->len;
 656         tx_cmd->len = cpu_to_le16(len);
 657
 658         if (info->control.hw_key)
 659                 iwlagn_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
 660
 661         /* TODO need this for burst mode later on */
 662         iwlagn_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
 663         iwl_dbg_log_tx_data_frame(priv, len, hdr);
 664
 665         iwlagn_tx_cmd_build_rate(priv, tx_cmd, info, fc);
 666
 667         iwl_update_stats(priv, true, fc, len);
 668         /*
 669          * Use the first empty entry in this queue's command buffer array
 670          * to contain the Tx command and MAC header concatenated together
 671          * (payload data will be in another buffer).
 672          * Size of this varies, due to varying MAC header length.
 673          * If end is not dword aligned, we'll have 2 extra bytes at the end
 674          * of the MAC header (device reads on dword boundaries).
 675          * We'll tell device about this padding later.
 676          */
 677         len = sizeof(struct iwl_tx_cmd) +
 678                 sizeof(struct iwl_cmd_header) + hdr_len;
 679
 680         len_org = len;
 681         firstlen = len = (len + 3) & ~3;
 682
 683         if (len_org != len)
 684                 len_org = 1;
 685         else
 686                 len_org = 0;
 687
 688         /* Tell NIC about any 2-byte padding after MAC header */
 689         if (len_org)
 690                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
 691
 692         /* Physical address of this Tx command's header (not MAC header!),
 693          * within command buffer array. */
 694         txcmd_phys = pci_map_single(priv->pci_dev,
 695                                     &out_cmd->hdr, len,
 696                                     PCI_DMA_BIDIRECTIONAL);
 697         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
 698         pci_unmap_len_set(out_meta, len, len);
 699         /* Add buffer containing Tx command and MAC(!) header to TFD's
 700          * first entry */
 701         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 702                                                    txcmd_phys, len, 1, 0);
 703
 704         if (!ieee80211_has_morefrags(hdr->frame_control)) {
 705                 txq->need_update = 1;
 706                 if (qc)
 707                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
 708         } else {
 709                 wait_write_ptr = 1;
 710                 txq->need_update = 0;
 711         }
 712
 713         /* Set up TFD's 2nd entry to point directly to remainder of skb,
 714          * if any (802.11 null frames have no payload). */
 715         secondlen = len = skb->len - hdr_len;
 716         if (len) {
 717                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
 718                                            len, PCI_DMA_TODEVICE);
 719                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 720                                                            phys_addr, len,
 721                                                            0, 0);
 722         }
 723
 724         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
 725                                 offsetof(struct iwl_tx_cmd, scratch);
 726
 727         len = sizeof(struct iwl_tx_cmd) +
 728                 sizeof(struct iwl_cmd_header) + hdr_len;
 729         /* take back ownership of DMA buffer to enable update */
 730         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
 731                                     len, PCI_DMA_BIDIRECTIONAL);
 732         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
 733         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
 734
 735         IWL_DEBUG_TX(priv, "sequence nr = 0X%x\n",
 736                      le16_to_cpu(out_cmd->hdr.sequence));
 737         IWL_DEBUG_TX(priv, "tx_flags = 0X%x\n", le32_to_cpu(tx_cmd->tx_flags));
 738         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
 739         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
 740
 741         /* Set up entry for this TFD in Tx byte-count array */
 742         if (info->flags & IEEE80211_TX_CTL_AMPDU)
 743                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
 744                                                      le16_to_cpu(tx_cmd->len));
 745
 746         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
 747                                        len, PCI_DMA_BIDIRECTIONAL);
 748
 749         trace_iwlwifi_dev_tx(priv,
 750                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
 751                              sizeof(struct iwl_tfd),
 752                              &out_cmd->hdr, firstlen,
 753                              skb->data + hdr_len, secondlen);
 754
 755         /* Tell device the write index *just past* this latest filled TFD */
 756         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
 757         iwl_txq_update_write_ptr(priv, txq);
 758         spin_unlock_irqrestore(&priv->lock, flags);
 759
 760         /*
 761          * At this point the frame is "transmitted" successfully
 762          * and we will get a TX status notification eventually,
 763          * regardless of the value of ret. "ret" only indicates
 764          * whether or not we should update the write pointer.
 765          */
 766
 767         /* avoid atomic ops if it isn't an associated client */
 768         if (sta_priv && sta_priv->client)
 769                 atomic_inc(&sta_priv->pending_frames);
 770
 771         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
 772                 if (wait_write_ptr) {
 773                         spin_lock_irqsave(&priv->lock, flags);
 774                         txq->need_update = 1;
 775                         iwl_txq_update_write_ptr(priv, txq);
 776                         spin_unlock_irqrestore(&priv->lock, flags);
 777                 } else {
 778                         iwl_stop_queue(priv, txq->swq_id);
 779                 }
 780         }
 781
 782         return 0;
 783
 784 drop_unlock:
 785         spin_unlock_irqrestore(&priv->lock, flags);
 786         return -1;
 787 }
 788
 789 static inline int iwlagn_alloc_dma_ptr(struct iwl_priv *priv,
 790                                     struct iwl_dma_ptr *ptr, size_t size)
 791 {
 792         ptr->addr = dma_alloc_coherent(&priv->pci_dev->dev, size, &ptr->dma,
 793                                        GFP_KERNEL);
 794         if (!ptr->addr)
 795                 return -ENOMEM;
 796         ptr->size = size;
 797         return 0;
 798 }
 799
 800 static inline void iwlagn_free_dma_ptr(struct iwl_priv *priv,
 801                                     struct iwl_dma_ptr *ptr)
 802 {
 803         if (unlikely(!ptr->addr))
 804                 return;
 805
 806         dma_free_coherent(&priv->pci_dev->dev, ptr->size, ptr->addr, ptr->dma);
 807         memset(ptr, 0, sizeof(*ptr));
 808 }
 809
 810 /**
 811  * iwlagn_hw_txq_ctx_free - Free TXQ Context
 812  *
 813  * Destroy all TX DMA queues and structures
 814  */
 815 void iwlagn_hw_txq_ctx_free(struct iwl_priv *priv)
 816 {
 817         int txq_id;
 818
 819         /* Tx queues */
 820         if (priv->txq) {
 821                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 822                         if (txq_id == IWL_CMD_QUEUE_NUM)
 823                                 iwl_cmd_queue_free(priv);
 824                         else
 825                                 iwl_tx_queue_free(priv, txq_id);
 826         }
 827         iwlagn_free_dma_ptr(priv, &priv->kw);
 828
 829         iwlagn_free_dma_ptr(priv, &priv->scd_bc_tbls);
 830
 831         /* free tx queue structure */
 832         iwl_free_txq_mem(priv);
 833 }
 834
 835 /**
 836  * iwlagn_txq_ctx_alloc - allocate TX queue context
 837  * Allocate all Tx DMA structures and initialize them
 838  *
 839  * @param priv
 840  * @return error code
 841  */
 842 int iwlagn_txq_ctx_alloc(struct iwl_priv *priv)
 843 {
 844         int ret;
 845         int txq_id, slots_num;
 846         unsigned long flags;
 847
 848         /* Free all tx/cmd queues and keep-warm buffer */
 849         iwlagn_hw_txq_ctx_free(priv);
 850
 851         ret = iwlagn_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
 852                                 priv->hw_params.scd_bc_tbls_size);
 853         if (ret) {
 854                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
 855                 goto error_bc_tbls;
 856         }
 857         /* Alloc keep-warm buffer */
 858         ret = iwlagn_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
 859         if (ret) {
 860                 IWL_ERR(priv, "Keep Warm allocation failed\n");
 861                 goto error_kw;
 862         }
 863
 864         /* allocate tx queue structure */
 865         ret = iwl_alloc_txq_mem(priv);
 866         if (ret)
 867                 goto error;
 868
 869         spin_lock_irqsave(&priv->lock, flags);
 870
 871         /* Turn off all Tx DMA fifos */
 872         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 873
 874         /* Tell NIC where to find the "keep warm" buffer */
 875         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 876
 877         spin_unlock_irqrestore(&priv->lock, flags);
 878
 879         /* Alloc and init all Tx queues, including the command queue (#4) */
 880         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 881                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
 882                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 883                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
 884                                        txq_id);
 885                 if (ret) {
 886                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
 887                         goto error;
 888                 }
 889         }
 890
 891         return ret;
 892
 893  error:
 894         iwlagn_hw_txq_ctx_free(priv);
 895         iwlagn_free_dma_ptr(priv, &priv->kw);
 896  error_kw:
 897         iwlagn_free_dma_ptr(priv, &priv->scd_bc_tbls);
 898  error_bc_tbls:
 899         return ret;
 900 }
 901
 902 void iwlagn_txq_ctx_reset(struct iwl_priv *priv)
 903 {
 904         int txq_id, slots_num;
 905         unsigned long flags;
 906
 907         spin_lock_irqsave(&priv->lock, flags);
 908
 909         /* Turn off all Tx DMA fifos */
 910         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 911
 912         /* Tell NIC where to find the "keep warm" buffer */
 913         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 914
 915         spin_unlock_irqrestore(&priv->lock, flags);
 916
 917         /* Alloc and init all Tx queues, including the command queue (#4) */
 918         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 919                 slots_num = txq_id == IWL_CMD_QUEUE_NUM ?
 920                             TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 921                 iwl_tx_queue_reset(priv, &priv->txq[txq_id], slots_num, txq_id);
 922         }
 923 }
 924
 925 /**
 926  * iwlagn_txq_ctx_stop - Stop all Tx DMA channels
 927  */
 928 void iwlagn_txq_ctx_stop(struct iwl_priv *priv)
 929 {
 930         int ch;
 931         unsigned long flags;
 932
 933         /* Turn off all Tx DMA fifos */
 934         spin_lock_irqsave(&priv->lock, flags);
 935
 936         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 937
 938         /* Stop each Tx DMA channel, and wait for it to be idle */
 939         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
 940                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
 941                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
 942                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
 943                                     1000);
 944         }
 945         spin_unlock_irqrestore(&priv->lock, flags);
 946 }
 947
 948 /*
 949  * Find first available (lowest unused) Tx Queue, mark it "active".
 950  * Called only when finding queue for aggregation.
 951  * Should never return anything < 7, because they should already
 952  * be in use as EDCA AC (0-3), Command (4), reserved (5, 6)
 953  */
 954 static int iwlagn_txq_ctx_activate_free(struct iwl_priv *priv)
 955 {
 956         int txq_id;
 957
 958         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 959                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
 960                         return txq_id;
 961         return -1;
 962 }
 963
 964 int iwlagn_tx_agg_start(struct iwl_priv *priv, struct ieee80211_vif *vif,
 965                         struct ieee80211_sta *sta, u16 tid, u16 *ssn)
 966 {
 967         int sta_id;
 968         int tx_fifo;
 969         int txq_id;
 970         int ret;
 971         unsigned long flags;
 972         struct iwl_tid_data *tid_data;
 973
 974         tx_fifo = get_fifo_from_tid(tid);
 975         if (unlikely(tx_fifo < 0))
 976                 return tx_fifo;
 977
 978         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
 979                         __func__, sta->addr, tid);
 980
 981         sta_id = iwl_sta_id(sta);
 982         if (sta_id == IWL_INVALID_STATION) {
 983                 IWL_ERR(priv, "Start AGG on invalid station\n");
 984                 return -ENXIO;
 985         }
 986         if (unlikely(tid >= MAX_TID_COUNT))
 987                 return -EINVAL;
 988
 989         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
 990                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
 991                 return -ENXIO;
 992         }
 993
 994         txq_id = iwlagn_txq_ctx_activate_free(priv);
 995         if (txq_id == -1) {
 996                 IWL_ERR(priv, "No free aggregation queue available\n");
 997                 return -ENXIO;
 998         }
 999
1000         spin_lock_irqsave(&priv->sta_lock, flags);
1001         tid_data = &priv->stations[sta_id].tid[tid];
1002         *ssn = SEQ_TO_SN(tid_data->seq_number);
1003         tid_data->agg.txq_id = txq_id;
1004         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(get_ac_from_tid(tid), txq_id);
1005         spin_unlock_irqrestore(&priv->sta_lock, flags);
1006
1007         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1008                                                   sta_id, tid, *ssn);
1009         if (ret)
1010                 return ret;
1011
1012         if (tid_data->tfds_in_queue == 0) {
1013                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1014                 tid_data->agg.state = IWL_AGG_ON;
1015                 ieee80211_start_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1016         } else {
1017                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1018                              tid_data->tfds_in_queue);
1019                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1020         }
1021         return ret;
1022 }
1023
1024 int iwlagn_tx_agg_stop(struct iwl_priv *priv, struct ieee80211_vif *vif,
1025                        struct ieee80211_sta *sta, u16 tid)
1026 {
1027         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1028         struct iwl_tid_data *tid_data;
1029         int write_ptr, read_ptr;
1030         unsigned long flags;
1031
1032         tx_fifo_id = get_fifo_from_tid(tid);
1033         if (unlikely(tx_fifo_id < 0))
1034                 return tx_fifo_id;
1035
1036         sta_id = iwl_sta_id(sta);
1037
1038         if (sta_id == IWL_INVALID_STATION) {
1039                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1040                 return -ENXIO;
1041         }
1042
1043         if (priv->stations[sta_id].tid[tid].agg.state ==
1044                                 IWL_EMPTYING_HW_QUEUE_ADDBA) {
1045                 IWL_DEBUG_HT(priv, "AGG stop before setup done\n");
1046                 ieee80211_stop_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1047                 priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1048                 return 0;
1049         }
1050
1051         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1052                 IWL_WARN(priv, "Stopping AGG while state not ON or starting\n");
1053
1054         tid_data = &priv->stations[sta_id].tid[tid];
1055         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1056         txq_id = tid_data->agg.txq_id;
1057         write_ptr = priv->txq[txq_id].q.write_ptr;
1058         read_ptr = priv->txq[txq_id].q.read_ptr;
1059
1060         /* The queue is not empty */
1061         if (write_ptr != read_ptr) {
1062                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1063                 priv->stations[sta_id].tid[tid].agg.state =
1064                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1065                 return 0;
1066         }
1067
1068         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1069         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1070
1071         spin_lock_irqsave(&priv->lock, flags);
1072         /*
1073          * the only reason this call can fail is queue number out of range,
1074          * which can happen if uCode is reloaded and all the station
1075          * information are lost. if it is outside the range, there is no need
1076          * to deactivate the uCode queue, just return "success" to allow
1077          *  mac80211 to clean up it own data.
1078          */
1079         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1080                                                    tx_fifo_id);
1081         spin_unlock_irqrestore(&priv->lock, flags);
1082
1083         ieee80211_stop_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1084
1085         return 0;
1086 }
1087
1088 int iwlagn_txq_check_empty(struct iwl_priv *priv,
1089                            int sta_id, u8 tid, int txq_id)
1090 {
1091         struct iwl_queue *q = &priv->txq[txq_id].q;
1092         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1093         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1094
1095         switch (priv->stations[sta_id].tid[tid].agg.state) {
1096         case IWL_EMPTYING_HW_QUEUE_DELBA:
1097                 /* We are reclaiming the last packet of the */
1098                 /* aggregated HW queue */
1099                 if ((txq_id  == tid_data->agg.txq_id) &&
1100                     (q->read_ptr == q->write_ptr)) {
1101                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1102                         int tx_fifo = get_fifo_from_tid(tid);
1103                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1104                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1105                                                              ssn, tx_fifo);
1106                         tid_data->agg.state = IWL_AGG_OFF;
1107                         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1108                 }
1109                 break;
1110         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1111                 /* We are reclaiming the last packet of the queue */
1112                 if (tid_data->tfds_in_queue == 0) {
1113                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1114                         tid_data->agg.state = IWL_AGG_ON;
1115                         ieee80211_start_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1116                 }
1117                 break;
1118         }
1119         return 0;
1120 }
1121
1122 static void iwlagn_tx_status(struct iwl_priv *priv, struct sk_buff *skb)
1123 {
1124         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1125         struct ieee80211_sta *sta;
1126         struct iwl_station_priv *sta_priv;
1127
1128         rcu_read_lock();
1129         sta = ieee80211_find_sta(priv->vif, hdr->addr1);
1130         if (sta) {
1131                 sta_priv = (void *)sta->drv_priv;
1132                 /* avoid atomic ops if this isn't a client */
1133                 if (sta_priv->client &&
1134                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1135                         ieee80211_sta_block_awake(priv->hw, sta, false);
1136         }
1137         rcu_read_unlock();
1138
1139         ieee80211_tx_status_irqsafe(priv->hw, skb);
1140 }
1141
1142 int iwlagn_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1143 {
1144         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1145         struct iwl_queue *q = &txq->q;
1146         struct iwl_tx_info *tx_info;
1147         int nfreed = 0;
1148         struct ieee80211_hdr *hdr;
1149
1150         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1151                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1152                           "is out of range [0-%d] %d %d.\n", txq_id,
1153                           index, q->n_bd, q->write_ptr, q->read_ptr);
1154                 return 0;
1155         }
1156
1157         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1158              q->read_ptr != index;
1159              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1160
1161                 tx_info = &txq->txb[txq->q.read_ptr];
1162                 iwlagn_tx_status(priv, tx_info->skb[0]);
1163
1164                 hdr = (struct ieee80211_hdr *)tx_info->skb[0]->data;
1165                 if (hdr && ieee80211_is_data_qos(hdr->frame_control))
1166                         nfreed++;
1167                 tx_info->skb[0] = NULL;
1168
1169                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1170                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1171
1172                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1173         }
1174         return nfreed;
1175 }
1176
1177 /**
1178  * iwlagn_tx_status_reply_compressed_ba - Update tx status from block-ack
1179  *
1180  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1181  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1182  */
1183 static int iwlagn_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1184                                  struct iwl_ht_agg *agg,
1185                                  struct iwl_compressed_ba_resp *ba_resp)
1186
1187 {
1188         int i, sh, ack;
1189         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1190         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1191         u64 bitmap;
1192         int successes = 0;
1193         struct ieee80211_tx_info *info;
1194
1195         if (unlikely(!agg->wait_for_ba))  {
1196                 IWL_ERR(priv, "Received BA when not expected\n");
1197                 return -EINVAL;
1198         }
1199
1200         /* Mark that the expected block-ack response arrived */
1201         agg->wait_for_ba = 0;
1202         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1203
1204         /* Calculate shift to align block-ack bits with our Tx window bits */
1205         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1206         if (sh < 0) /* tbw something is wrong with indices */
1207                 sh += 0x100;
1208
1209         /* don't use 64-bit values for now */
1210         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1211
1212         if (agg->frame_count > (64 - sh)) {
1213                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1214                 return -1;
1215         }
1216
1217         /* check for success or failure according to the
1218          * transmitted bitmap and block-ack bitmap */
1219         bitmap &= agg->bitmap;
1220
1221         /* For each frame attempted in aggregation,
1222          * update driver's record of tx frame's status. */
1223         for (i = 0; i < agg->frame_count ; i++) {
1224                 ack = bitmap & (1ULL << i);
1225                 successes += !!ack;
1226                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1227                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1228                         agg->start_idx + i);
1229         }
1230
1231         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1232         memset(&info->status, 0, sizeof(info->status));
1233         info->flags |= IEEE80211_TX_STAT_ACK;
1234         info->flags |= IEEE80211_TX_STAT_AMPDU;
1235         info->status.ampdu_ack_len = successes;
1236         info->status.ampdu_ack_map = bitmap;
1237         info->status.ampdu_len = agg->frame_count;
1238         iwlagn_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1239
1240         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1241
1242         return 0;
1243 }
1244
1245 /**
1246  * translate ucode response to mac80211 tx status control values
1247  */
1248 void iwlagn_hwrate_to_tx_control(struct iwl_priv *priv, u32 rate_n_flags,
1249                                   struct ieee80211_tx_info *info)
1250 {
1251         struct ieee80211_tx_rate *r = &info->control.rates[0];
1252
1253         info->antenna_sel_tx =
1254                 ((rate_n_flags & RATE_MCS_ANT_ABC_MSK) >> RATE_MCS_ANT_POS);
1255         if (rate_n_flags & RATE_MCS_HT_MSK)
1256                 r->flags |= IEEE80211_TX_RC_MCS;
1257         if (rate_n_flags & RATE_MCS_GF_MSK)
1258                 r->flags |= IEEE80211_TX_RC_GREEN_FIELD;
1259         if (rate_n_flags & RATE_MCS_HT40_MSK)
1260                 r->flags |= IEEE80211_TX_RC_40_MHZ_WIDTH;
1261         if (rate_n_flags & RATE_MCS_DUP_MSK)
1262                 r->flags |= IEEE80211_TX_RC_DUP_DATA;
1263         if (rate_n_flags & RATE_MCS_SGI_MSK)
1264                 r->flags |= IEEE80211_TX_RC_SHORT_GI;
1265         r->idx = iwlagn_hwrate_to_mac80211_idx(rate_n_flags, info->band);
1266 }
1267
1268 /**
1269  * iwlagn_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1270  *
1271  * Handles block-acknowledge notification from device, which reports success
1272  * of frames sent via aggregation.
1273  */
1274 void iwlagn_rx_reply_compressed_ba(struct iwl_priv *priv,
1275                                            struct iwl_rx_mem_buffer *rxb)
1276 {
1277         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1278         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1279         struct iwl_tx_queue *txq = NULL;
1280         struct iwl_ht_agg *agg;
1281         int index;
1282         int sta_id;
1283         int tid;
1284
1285         /* "flow" corresponds to Tx queue */
1286         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1287
1288         /* "ssn" is start of block-ack Tx window, corresponds to index
1289          * (in Tx queue's circular buffer) of first TFD/frame in window */
1290         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1291
1292         if (scd_flow >= priv->hw_params.max_txq_num) {
1293                 IWL_ERR(priv,
1294                         "BUG_ON scd_flow is bigger than number of queues\n");
1295                 return;
1296         }
1297
1298         txq = &priv->txq[scd_flow];
1299         sta_id = ba_resp->sta_id;
1300         tid = ba_resp->tid;
1301         agg = &priv->stations[sta_id].tid[tid].agg;
1302
1303         /* Find index just before block-ack window */
1304         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1305
1306         /* TODO: Need to get this copy more safely - now good for debug */
1307
1308         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1309                            "sta_id = %d\n",
1310                            agg->wait_for_ba,
1311                            (u8 *) &ba_resp->sta_addr_lo32,
1312                            ba_resp->sta_id);
1313         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1314                            "%d, scd_ssn = %d\n",
1315                            ba_resp->tid,
1316                            ba_resp->seq_ctl,
1317                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1318                            ba_resp->scd_flow,
1319                            ba_resp->scd_ssn);
1320         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx\n",
1321                            agg->start_idx,
1322                            (unsigned long long)agg->bitmap);
1323
1324         /* Update driver's record of ACK vs. not for each frame in window */
1325         iwlagn_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1326
1327         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1328          * block-ack window (we assume that they've been successfully
1329          * transmitted ... if not, it's too late anyway). */
1330         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1331                 /* calculate mac80211 ampdu sw queue to wake */
1332                 int freed = iwlagn_tx_queue_reclaim(priv, scd_flow, index);
1333                 iwl_free_tfds_in_queue(priv, sta_id, tid, freed);
1334
1335                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1336                     priv->mac80211_registered &&
1337                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1338                         iwl_wake_queue(priv, txq->swq_id);
1339
1340                 iwlagn_txq_check_empty(priv, sta_id, tid, scd_flow);
1341         }
1342 }