drivers/net/wireless/ath/ath9k/main.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/nl80211.h>
  18 #include "ath9k.h"
  19
  20 static char *dev_info = "ath9k";
  21
  22 MODULE_AUTHOR("Atheros Communications");
  23 MODULE_DESCRIPTION("Support for Atheros 802.11n wireless LAN cards.");
  24 MODULE_SUPPORTED_DEVICE("Atheros 802.11n WLAN cards");
  25 MODULE_LICENSE("Dual BSD/GPL");
  26
  27 static int modparam_nohwcrypt;
  28 module_param_named(nohwcrypt, modparam_nohwcrypt, int, 0444);
  29 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption");
  30
  31 /* We use the hw_value as an index into our private channel structure */
  32
  33 #define CHAN2G(_freq, _idx)  { \
  34         .center_freq = (_freq), \
  35         .hw_value = (_idx), \
  36         .max_power = 20, \
  37 }
  38
  39 #define CHAN5G(_freq, _idx) { \
  40         .band = IEEE80211_BAND_5GHZ, \
  41         .center_freq = (_freq), \
  42         .hw_value = (_idx), \
  43         .max_power = 20, \
  44 }
  45
  46 /* Some 2 GHz radios are actually tunable on 2312-2732
  47  * on 5 MHz steps, we support the channels which we know
  48  * we have calibration data for all cards though to make
  49  * this static */
  50 static struct ieee80211_channel ath9k_2ghz_chantable[] = {
  51         CHAN2G(2412, 0), /* Channel 1 */
  52         CHAN2G(2417, 1), /* Channel 2 */
  53         CHAN2G(2422, 2), /* Channel 3 */
  54         CHAN2G(2427, 3), /* Channel 4 */
  55         CHAN2G(2432, 4), /* Channel 5 */
  56         CHAN2G(2437, 5), /* Channel 6 */
  57         CHAN2G(2442, 6), /* Channel 7 */
  58         CHAN2G(2447, 7), /* Channel 8 */
  59         CHAN2G(2452, 8), /* Channel 9 */
  60         CHAN2G(2457, 9), /* Channel 10 */
  61         CHAN2G(2462, 10), /* Channel 11 */
  62         CHAN2G(2467, 11), /* Channel 12 */
  63         CHAN2G(2472, 12), /* Channel 13 */
  64         CHAN2G(2484, 13), /* Channel 14 */
  65 };
  66
  67 /* Some 5 GHz radios are actually tunable on XXXX-YYYY
  68  * on 5 MHz steps, we support the channels which we know
  69  * we have calibration data for all cards though to make
  70  * this static */
  71 static struct ieee80211_channel ath9k_5ghz_chantable[] = {
  72         /* _We_ call this UNII 1 */
  73         CHAN5G(5180, 14), /* Channel 36 */
  74         CHAN5G(5200, 15), /* Channel 40 */
  75         CHAN5G(5220, 16), /* Channel 44 */
  76         CHAN5G(5240, 17), /* Channel 48 */
  77         /* _We_ call this UNII 2 */
  78         CHAN5G(5260, 18), /* Channel 52 */
  79         CHAN5G(5280, 19), /* Channel 56 */
  80         CHAN5G(5300, 20), /* Channel 60 */
  81         CHAN5G(5320, 21), /* Channel 64 */
  82         /* _We_ call this "Middle band" */
  83         CHAN5G(5500, 22), /* Channel 100 */
  84         CHAN5G(5520, 23), /* Channel 104 */
  85         CHAN5G(5540, 24), /* Channel 108 */
  86         CHAN5G(5560, 25), /* Channel 112 */
  87         CHAN5G(5580, 26), /* Channel 116 */
  88         CHAN5G(5600, 27), /* Channel 120 */
  89         CHAN5G(5620, 28), /* Channel 124 */
  90         CHAN5G(5640, 29), /* Channel 128 */
  91         CHAN5G(5660, 30), /* Channel 132 */
  92         CHAN5G(5680, 31), /* Channel 136 */
  93         CHAN5G(5700, 32), /* Channel 140 */
  94         /* _We_ call this UNII 3 */
  95         CHAN5G(5745, 33), /* Channel 149 */
  96         CHAN5G(5765, 34), /* Channel 153 */
  97         CHAN5G(5785, 35), /* Channel 157 */
  98         CHAN5G(5805, 36), /* Channel 161 */
  99         CHAN5G(5825, 37), /* Channel 165 */
 100 };
 101
 102 static void ath_cache_conf_rate(struct ath_softc *sc,
 103                                 struct ieee80211_conf *conf)
 104 {
 105         switch (conf->channel->band) {
 106         case IEEE80211_BAND_2GHZ:
 107                 if (conf_is_ht20(conf))
 108                         sc->cur_rate_table =
 109                           sc->hw_rate_table[ATH9K_MODE_11NG_HT20];
 110                 else if (conf_is_ht40_minus(conf))
 111                         sc->cur_rate_table =
 112                           sc->hw_rate_table[ATH9K_MODE_11NG_HT40MINUS];
 113                 else if (conf_is_ht40_plus(conf))
 114                         sc->cur_rate_table =
 115                           sc->hw_rate_table[ATH9K_MODE_11NG_HT40PLUS];
 116                 else
 117                         sc->cur_rate_table =
 118                           sc->hw_rate_table[ATH9K_MODE_11G];
 119                 break;
 120         case IEEE80211_BAND_5GHZ:
 121                 if (conf_is_ht20(conf))
 122                         sc->cur_rate_table =
 123                           sc->hw_rate_table[ATH9K_MODE_11NA_HT20];
 124                 else if (conf_is_ht40_minus(conf))
 125                         sc->cur_rate_table =
 126                           sc->hw_rate_table[ATH9K_MODE_11NA_HT40MINUS];
 127                 else if (conf_is_ht40_plus(conf))
 128                         sc->cur_rate_table =
 129                           sc->hw_rate_table[ATH9K_MODE_11NA_HT40PLUS];
 130                 else
 131                         sc->cur_rate_table =
 132                           sc->hw_rate_table[ATH9K_MODE_11A];
 133                 break;
 134         default:
 135                 BUG_ON(1);
 136                 break;
 137         }
 138 }
 139
 140 static void ath_update_txpow(struct ath_softc *sc)
 141 {
 142         struct ath_hw *ah = sc->sc_ah;
 143         u32 txpow;
 144
 145         if (sc->curtxpow != sc->config.txpowlimit) {
 146                 ath9k_hw_set_txpowerlimit(ah, sc->config.txpowlimit);
 147                 /* read back in case value is clamped */
 148                 ath9k_hw_getcapability(ah, ATH9K_CAP_TXPOW, 1, &txpow);
 149                 sc->curtxpow = txpow;
 150         }
 151 }
 152
 153 static u8 parse_mpdudensity(u8 mpdudensity)
 154 {
 155         /*
 156          * 802.11n D2.0 defined values for "Minimum MPDU Start Spacing":
 157          *   0 for no restriction
 158          *   1 for 1/4 us
 159          *   2 for 1/2 us
 160          *   3 for 1 us
 161          *   4 for 2 us
 162          *   5 for 4 us
 163          *   6 for 8 us
 164          *   7 for 16 us
 165          */
 166         switch (mpdudensity) {
 167         case 0:
 168                 return 0;
 169         case 1:
 170         case 2:
 171         case 3:
 172                 /* Our lower layer calculations limit our precision to
 173                    1 microsecond */
 174                 return 1;
 175         case 4:
 176                 return 2;
 177         case 5:
 178                 return 4;
 179         case 6:
 180                 return 8;
 181         case 7:
 182                 return 16;
 183         default:
 184                 return 0;
 185         }
 186 }
 187
 188 static void ath_setup_rates(struct ath_softc *sc, enum ieee80211_band band)
 189 {
 190         const struct ath_rate_table *rate_table = NULL;
 191         struct ieee80211_supported_band *sband;
 192         struct ieee80211_rate *rate;
 193         int i, maxrates;
 194
 195         switch (band) {
 196         case IEEE80211_BAND_2GHZ:
 197                 rate_table = sc->hw_rate_table[ATH9K_MODE_11G];
 198                 break;
 199         case IEEE80211_BAND_5GHZ:
 200                 rate_table = sc->hw_rate_table[ATH9K_MODE_11A];
 201                 break;
 202         default:
 203                 break;
 204         }
 205
 206         if (rate_table == NULL)
 207                 return;
 208
 209         sband = &sc->sbands[band];
 210         rate = sc->rates[band];
 211
 212         if (rate_table->rate_cnt > ATH_RATE_MAX)
 213                 maxrates = ATH_RATE_MAX;
 214         else
 215                 maxrates = rate_table->rate_cnt;
 216
 217         for (i = 0; i < maxrates; i++) {
 218                 rate[i].bitrate = rate_table->info[i].ratekbps / 100;
 219                 rate[i].hw_value = rate_table->info[i].ratecode;
 220                 if (rate_table->info[i].short_preamble) {
 221                         rate[i].hw_value_short = rate_table->info[i].ratecode |
 222                                 rate_table->info[i].short_preamble;
 223                         rate[i].flags = IEEE80211_RATE_SHORT_PREAMBLE;
 224                 }
 225                 sband->n_bitrates++;
 226
 227                 DPRINTF(sc, ATH_DBG_CONFIG, "Rate: %2dMbps, ratecode: %2d\n",
 228                         rate[i].bitrate / 10, rate[i].hw_value);
 229         }
 230 }
 231
 232 static struct ath9k_channel *ath_get_curchannel(struct ath_softc *sc,
 233                                                 struct ieee80211_hw *hw)
 234 {
 235         struct ieee80211_channel *curchan = hw->conf.channel;
 236         struct ath9k_channel *channel;
 237         u8 chan_idx;
 238
 239         chan_idx = curchan->hw_value;
 240         channel = &sc->sc_ah->channels[chan_idx];
 241         ath9k_update_ichannel(sc, hw, channel);
 242         return channel;
 243 }
 244
 245 /*
 246  * Set/change channels.  If the channel is really being changed, it's done
 247  * by reseting the chip.  To accomplish this we must first cleanup any pending
 248  * DMA, then restart stuff.
 249 */
 250 int ath_set_channel(struct ath_softc *sc, struct ieee80211_hw *hw,
 251                     struct ath9k_channel *hchan)
 252 {
 253         struct ath_hw *ah = sc->sc_ah;
 254         bool fastcc = true, stopped;
 255         struct ieee80211_channel *channel = hw->conf.channel;
 256         int r;
 257
 258         if (sc->sc_flags & SC_OP_INVALID)
 259                 return -EIO;
 260
 261         ath9k_ps_wakeup(sc);
 262
 263         /*
 264          * This is only performed if the channel settings have
 265          * actually changed.
 266          *
 267          * To switch channels clear any pending DMA operations;
 268          * wait long enough for the RX fifo to drain, reset the
 269          * hardware at the new frequency, and then re-enable
 270          * the relevant bits of the h/w.
 271          */
 272         ath9k_hw_set_interrupts(ah, 0);
 273         ath_drain_all_txq(sc, false);
 274         stopped = ath_stoprecv(sc);
 275
 276         /* XXX: do not flush receive queue here. We don't want
 277          * to flush data frames already in queue because of
 278          * changing channel. */
 279
 280         if (!stopped || (sc->sc_flags & SC_OP_FULL_RESET))
 281                 fastcc = false;
 282
 283         DPRINTF(sc, ATH_DBG_CONFIG,
 284                 "(%u MHz) -> (%u MHz), chanwidth: %d\n",
 285                 sc->sc_ah->curchan->channel,
 286                 channel->center_freq, sc->tx_chan_width);
 287
 288         spin_lock_bh(&sc->sc_resetlock);
 289
 290         r = ath9k_hw_reset(ah, hchan, fastcc);
 291         if (r) {
 292                 DPRINTF(sc, ATH_DBG_FATAL,
 293                         "Unable to reset channel (%u Mhz) "
 294                         "reset status %d\n",
 295                         channel->center_freq, r);
 296                 spin_unlock_bh(&sc->sc_resetlock);
 297                 goto ps_restore;
 298         }
 299         spin_unlock_bh(&sc->sc_resetlock);
 300
 301         sc->sc_flags &= ~SC_OP_FULL_RESET;
 302
 303         if (ath_startrecv(sc) != 0) {
 304                 DPRINTF(sc, ATH_DBG_FATAL,
 305                         "Unable to restart recv logic\n");
 306                 r = -EIO;
 307                 goto ps_restore;
 308         }
 309
 310         ath_cache_conf_rate(sc, &hw->conf);
 311         ath_update_txpow(sc);
 312         ath9k_hw_set_interrupts(ah, sc->imask);
 313
 314  ps_restore:
 315         ath9k_ps_restore(sc);
 316         return r;
 317 }
 318
 319 /*
 320  *  This routine performs the periodic noise floor calibration function
 321  *  that is used to adjust and optimize the chip performance.  This
 322  *  takes environmental changes (location, temperature) into account.
 323  *  When the task is complete, it reschedules itself depending on the
 324  *  appropriate interval that was calculated.
 325  */
 326 static void ath_ani_calibrate(unsigned long data)
 327 {
 328         struct ath_softc *sc = (struct ath_softc *)data;
 329         struct ath_hw *ah = sc->sc_ah;
 330         bool longcal = false;
 331         bool shortcal = false;
 332         bool aniflag = false;
 333         unsigned int timestamp = jiffies_to_msecs(jiffies);
 334         u32 cal_interval, short_cal_interval;
 335
 336         short_cal_interval = (ah->opmode == NL80211_IFTYPE_AP) ?
 337                 ATH_AP_SHORT_CALINTERVAL : ATH_STA_SHORT_CALINTERVAL;
 338
 339         /*
 340         * don't calibrate when we're scanning.
 341         * we are most likely not on our home channel.
 342         */
 343         spin_lock(&sc->ani_lock);
 344         if (sc->sc_flags & SC_OP_SCANNING)
 345                 goto set_timer;
 346
 347         /* Only calibrate if awake */
 348         if (sc->sc_ah->power_mode != ATH9K_PM_AWAKE)
 349                 goto set_timer;
 350
 351         ath9k_ps_wakeup(sc);
 352
 353         /* Long calibration runs independently of short calibration. */
 354         if ((timestamp - sc->ani.longcal_timer) >= ATH_LONG_CALINTERVAL) {
 355                 longcal = true;
 356                 DPRINTF(sc, ATH_DBG_ANI, "longcal @%lu\n", jiffies);
 357                 sc->ani.longcal_timer = timestamp;
 358         }
 359
 360         /* Short calibration applies only while caldone is false */
 361         if (!sc->ani.caldone) {
 362                 if ((timestamp - sc->ani.shortcal_timer) >= short_cal_interval) {
 363                         shortcal = true;
 364                         DPRINTF(sc, ATH_DBG_ANI, "shortcal @%lu\n", jiffies);
 365                         sc->ani.shortcal_timer = timestamp;
 366                         sc->ani.resetcal_timer = timestamp;
 367                 }
 368         } else {
 369                 if ((timestamp - sc->ani.resetcal_timer) >=
 370                     ATH_RESTART_CALINTERVAL) {
 371                         sc->ani.caldone = ath9k_hw_reset_calvalid(ah);
 372                         if (sc->ani.caldone)
 373                                 sc->ani.resetcal_timer = timestamp;
 374                 }
 375         }
 376
 377         /* Verify whether we must check ANI */
 378         if ((timestamp - sc->ani.checkani_timer) >= ATH_ANI_POLLINTERVAL) {
 379                 aniflag = true;
 380                 sc->ani.checkani_timer = timestamp;
 381         }
 382
 383         /* Skip all processing if there's nothing to do. */
 384         if (longcal || shortcal || aniflag) {
 385                 /* Call ANI routine if necessary */
 386                 if (aniflag)
 387                         ath9k_hw_ani_monitor(ah, &sc->nodestats, ah->curchan);
 388
 389                 /* Perform calibration if necessary */
 390                 if (longcal || shortcal) {
 391                         sc->ani.caldone = ath9k_hw_calibrate(ah, ah->curchan,
 392                                                      sc->rx_chainmask, longcal);
 393
 394                         if (longcal)
 395                                 sc->ani.noise_floor = ath9k_hw_getchan_noise(ah,
 396                                                                      ah->curchan);
 397
 398                         DPRINTF(sc, ATH_DBG_ANI," calibrate chan %u/%x nf: %d\n",
 399                                 ah->curchan->channel, ah->curchan->channelFlags,
 400                                 sc->ani.noise_floor);
 401                 }
 402         }
 403
 404         ath9k_ps_restore(sc);
 405
 406 set_timer:
 407         spin_unlock(&sc->ani_lock);
 408         /*
 409         * Set timer interval based on previous results.
 410         * The interval must be the shortest necessary to satisfy ANI,
 411         * short calibration and long calibration.
 412         */
 413         cal_interval = ATH_LONG_CALINTERVAL;
 414         if (sc->sc_ah->config.enable_ani)
 415                 cal_interval = min(cal_interval, (u32)ATH_ANI_POLLINTERVAL);
 416         if (!sc->ani.caldone)
 417                 cal_interval = min(cal_interval, (u32)short_cal_interval);
 418
 419         mod_timer(&sc->ani.timer, jiffies + msecs_to_jiffies(cal_interval));
 420 }
 421
 422 static void ath_start_ani(struct ath_softc *sc)
 423 {
 424         unsigned long timestamp = jiffies_to_msecs(jiffies);
 425
 426         sc->ani.longcal_timer = timestamp;
 427         sc->ani.shortcal_timer = timestamp;
 428         sc->ani.checkani_timer = timestamp;
 429
 430         mod_timer(&sc->ani.timer,
 431                   jiffies + msecs_to_jiffies(ATH_ANI_POLLINTERVAL));
 432 }
 433
 434 /*
 435  * Update tx/rx chainmask. For legacy association,
 436  * hard code chainmask to 1x1, for 11n association, use
 437  * the chainmask configuration, for bt coexistence, use
 438  * the chainmask configuration even in legacy mode.
 439  */
 440 void ath_update_chainmask(struct ath_softc *sc, int is_ht)
 441 {
 442         if (is_ht ||
 443             (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BT_COEX)) {
 444                 sc->tx_chainmask = sc->sc_ah->caps.tx_chainmask;
 445                 sc->rx_chainmask = sc->sc_ah->caps.rx_chainmask;
 446         } else {
 447                 sc->tx_chainmask = 1;
 448                 sc->rx_chainmask = 1;
 449         }
 450
 451         DPRINTF(sc, ATH_DBG_CONFIG, "tx chmask: %d, rx chmask: %d\n",
 452                 sc->tx_chainmask, sc->rx_chainmask);
 453 }
 454
 455 static void ath_node_attach(struct ath_softc *sc, struct ieee80211_sta *sta)
 456 {
 457         struct ath_node *an;
 458
 459         an = (struct ath_node *)sta->drv_priv;
 460
 461         if (sc->sc_flags & SC_OP_TXAGGR) {
 462                 ath_tx_node_init(sc, an);
 463                 an->maxampdu = 1 << (IEEE80211_HT_MAX_AMPDU_FACTOR +
 464                                      sta->ht_cap.ampdu_factor);
 465                 an->mpdudensity = parse_mpdudensity(sta->ht_cap.ampdu_density);
 466                 an->last_rssi = ATH_RSSI_DUMMY_MARKER;
 467         }
 468 }
 469
 470 static void ath_node_detach(struct ath_softc *sc, struct ieee80211_sta *sta)
 471 {
 472         struct ath_node *an = (struct ath_node *)sta->drv_priv;
 473
 474         if (sc->sc_flags & SC_OP_TXAGGR)
 475                 ath_tx_node_cleanup(sc, an);
 476 }
 477
 478 static void ath9k_tasklet(unsigned long data)
 479 {
 480         struct ath_softc *sc = (struct ath_softc *)data;
 481         u32 status = sc->intrstatus;
 482
 483         ath9k_ps_wakeup(sc);
 484
 485         if (status & ATH9K_INT_FATAL) {
 486                 ath_reset(sc, false);
 487                 ath9k_ps_restore(sc);
 488                 return;
 489         }
 490
 491         if (status & (ATH9K_INT_RX | ATH9K_INT_RXEOL | ATH9K_INT_RXORN)) {
 492                 spin_lock_bh(&sc->rx.rxflushlock);
 493                 ath_rx_tasklet(sc, 0);
 494                 spin_unlock_bh(&sc->rx.rxflushlock);
 495         }
 496
 497         if (status & ATH9K_INT_TX)
 498                 ath_tx_tasklet(sc);
 499
 500         if ((status & ATH9K_INT_TSFOOR) && sc->ps_enabled) {
 501                 /*
 502                  * TSF sync does not look correct; remain awake to sync with
 503                  * the next Beacon.
 504                  */
 505                 DPRINTF(sc, ATH_DBG_PS, "TSFOOR - Sync with next Beacon\n");
 506                 sc->sc_flags |= SC_OP_WAIT_FOR_BEACON | SC_OP_BEACON_SYNC;
 507         }
 508
 509         /* re-enable hardware interrupt */
 510         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
 511         ath9k_ps_restore(sc);
 512 }
 513
 514 irqreturn_t ath_isr(int irq, void *dev)
 515 {
 516 #define SCHED_INTR (                            \
 517                 ATH9K_INT_FATAL |               \
 518                 ATH9K_INT_RXORN |               \
 519                 ATH9K_INT_RXEOL |               \
 520                 ATH9K_INT_RX |                  \
 521                 ATH9K_INT_TX |                  \
 522                 ATH9K_INT_BMISS |               \
 523                 ATH9K_INT_CST |                 \
 524                 ATH9K_INT_TSFOOR)
 525
 526         struct ath_softc *sc = dev;
 527         struct ath_hw *ah = sc->sc_ah;
 528         enum ath9k_int status;
 529         bool sched = false;
 530
 531         /*
 532          * The hardware is not ready/present, don't
 533          * touch anything. Note this can happen early
 534          * on if the IRQ is shared.
 535          */
 536         if (sc->sc_flags & SC_OP_INVALID)
 537                 return IRQ_NONE;
 538
 539
 540         /* shared irq, not for us */
 541
 542         if (!ath9k_hw_intrpend(ah))
 543                 return IRQ_NONE;
 544
 545         /*
 546          * Figure out the reason(s) for the interrupt.  Note
 547          * that the hal returns a pseudo-ISR that may include
 548          * bits we haven't explicitly enabled so we mask the
 549          * value to insure we only process bits we requested.
 550          */
 551         ath9k_hw_getisr(ah, &status);   /* NB: clears ISR too */
 552         status &= sc->imask;    /* discard unasked-for bits */
 553
 554         /*
 555          * If there are no status bits set, then this interrupt was not
 556          * for me (should have been caught above).
 557          */
 558         if (!status)
 559                 return IRQ_NONE;
 560
 561         /* Cache the status */
 562         sc->intrstatus = status;
 563
 564         if (status & SCHED_INTR)
 565                 sched = true;
 566
 567         /*
 568          * If a FATAL or RXORN interrupt is received, we have to reset the
 569          * chip immediately.
 570          */
 571         if (status & (ATH9K_INT_FATAL | ATH9K_INT_RXORN))
 572                 goto chip_reset;
 573
 574         if (status & ATH9K_INT_SWBA)
 575                 tasklet_schedule(&sc->bcon_tasklet);
 576
 577         if (status & ATH9K_INT_TXURN)
 578                 ath9k_hw_updatetxtriglevel(ah, true);
 579
 580         if (status & ATH9K_INT_MIB) {
 581                 /*
 582                  * Disable interrupts until we service the MIB
 583                  * interrupt; otherwise it will continue to
 584                  * fire.
 585                  */
 586                 ath9k_hw_set_interrupts(ah, 0);
 587                 /*
 588                  * Let the hal handle the event. We assume
 589                  * it will clear whatever condition caused
 590                  * the interrupt.
 591                  */
 592                 ath9k_hw_procmibevent(ah, &sc->nodestats);
 593                 ath9k_hw_set_interrupts(ah, sc->imask);
 594         }
 595
 596         if (!(ah->caps.hw_caps & ATH9K_HW_CAP_AUTOSLEEP))
 597                 if (status & ATH9K_INT_TIM_TIMER) {
 598                         /* Clear RxAbort bit so that we can
 599                          * receive frames */
 600                         ath9k_hw_setpower(ah, ATH9K_PM_AWAKE);
 601                         ath9k_hw_setrxabort(sc->sc_ah, 0);
 602                         sc->sc_flags |= SC_OP_WAIT_FOR_BEACON;
 603                 }
 604
 605 chip_reset:
 606
 607         ath_debug_stat_interrupt(sc, status);
 608
 609         if (sched) {
 610                 /* turn off every interrupt except SWBA */
 611                 ath9k_hw_set_interrupts(ah, (sc->imask & ATH9K_INT_SWBA));
 612                 tasklet_schedule(&sc->intr_tq);
 613         }
 614
 615         return IRQ_HANDLED;
 616
 617 #undef SCHED_INTR
 618 }
 619
 620 static u32 ath_get_extchanmode(struct ath_softc *sc,
 621                                struct ieee80211_channel *chan,
 622                                enum nl80211_channel_type channel_type)
 623 {
 624         u32 chanmode = 0;
 625
 626         switch (chan->band) {
 627         case IEEE80211_BAND_2GHZ:
 628                 switch(channel_type) {
 629                 case NL80211_CHAN_NO_HT:
 630                 case NL80211_CHAN_HT20:
 631                         chanmode = CHANNEL_G_HT20;
 632                         break;
 633                 case NL80211_CHAN_HT40PLUS:
 634                         chanmode = CHANNEL_G_HT40PLUS;
 635                         break;
 636                 case NL80211_CHAN_HT40MINUS:
 637                         chanmode = CHANNEL_G_HT40MINUS;
 638                         break;
 639                 }
 640                 break;
 641         case IEEE80211_BAND_5GHZ:
 642                 switch(channel_type) {
 643                 case NL80211_CHAN_NO_HT:
 644                 case NL80211_CHAN_HT20:
 645                         chanmode = CHANNEL_A_HT20;
 646                         break;
 647                 case NL80211_CHAN_HT40PLUS:
 648                         chanmode = CHANNEL_A_HT40PLUS;
 649                         break;
 650                 case NL80211_CHAN_HT40MINUS:
 651                         chanmode = CHANNEL_A_HT40MINUS;
 652                         break;
 653                 }
 654                 break;
 655         default:
 656                 break;
 657         }
 658
 659         return chanmode;
 660 }
 661
 662 static int ath_setkey_tkip(struct ath_softc *sc, u16 keyix, const u8 *key,
 663                            struct ath9k_keyval *hk, const u8 *addr,
 664                            bool authenticator)
 665 {
 666         const u8 *key_rxmic;
 667         const u8 *key_txmic;
 668
 669         key_txmic = key + NL80211_TKIP_DATA_OFFSET_TX_MIC_KEY;
 670         key_rxmic = key + NL80211_TKIP_DATA_OFFSET_RX_MIC_KEY;
 671
 672         if (addr == NULL) {
 673                 /*
 674                  * Group key installation - only two key cache entries are used
 675                  * regardless of splitmic capability since group key is only
 676                  * used either for TX or RX.
 677                  */
 678                 if (authenticator) {
 679                         memcpy(hk->kv_mic, key_txmic, sizeof(hk->kv_mic));
 680                         memcpy(hk->kv_txmic, key_txmic, sizeof(hk->kv_mic));
 681                 } else {
 682                         memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
 683                         memcpy(hk->kv_txmic, key_rxmic, sizeof(hk->kv_mic));
 684                 }
 685                 return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, addr);
 686         }
 687         if (!sc->splitmic) {
 688                 /* TX and RX keys share the same key cache entry. */
 689                 memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
 690                 memcpy(hk->kv_txmic, key_txmic, sizeof(hk->kv_txmic));
 691                 return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, addr);
 692         }
 693
 694         /* Separate key cache entries for TX and RX */
 695
 696         /* TX key goes at first index, RX key at +32. */
 697         memcpy(hk->kv_mic, key_txmic, sizeof(hk->kv_mic));
 698         if (!ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, NULL)) {
 699                 /* TX MIC entry failed. No need to proceed further */
 700                 DPRINTF(sc, ATH_DBG_FATAL,
 701                         "Setting TX MIC Key Failed\n");
 702                 return 0;
 703         }
 704
 705         memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
 706         /* XXX delete tx key on failure? */
 707         return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix + 32, hk, addr);
 708 }
 709
 710 static int ath_reserve_key_cache_slot_tkip(struct ath_softc *sc)
 711 {
 712         int i;
 713
 714         for (i = IEEE80211_WEP_NKID; i < sc->keymax / 2; i++) {
 715                 if (test_bit(i, sc->keymap) ||
 716                     test_bit(i + 64, sc->keymap))
 717                         continue; /* At least one part of TKIP key allocated */
 718                 if (sc->splitmic &&
 719                     (test_bit(i + 32, sc->keymap) ||
 720                      test_bit(i + 64 + 32, sc->keymap)))
 721                         continue; /* At least one part of TKIP key allocated */
 722
 723                 /* Found a free slot for a TKIP key */
 724                 return i;
 725         }
 726         return -1;
 727 }
 728
 729 static int ath_reserve_key_cache_slot(struct ath_softc *sc)
 730 {
 731         int i;
 732
 733         /* First, try to find slots that would not be available for TKIP. */
 734         if (sc->splitmic) {
 735                 for (i = IEEE80211_WEP_NKID; i < sc->keymax / 4; i++) {
 736                         if (!test_bit(i, sc->keymap) &&
 737                             (test_bit(i + 32, sc->keymap) ||
 738                              test_bit(i + 64, sc->keymap) ||
 739                              test_bit(i + 64 + 32, sc->keymap)))
 740                                 return i;
 741                         if (!test_bit(i + 32, sc->keymap) &&
 742                             (test_bit(i, sc->keymap) ||
 743                              test_bit(i + 64, sc->keymap) ||
 744                              test_bit(i + 64 + 32, sc->keymap)))
 745                                 return i + 32;
 746                         if (!test_bit(i + 64, sc->keymap) &&
 747                             (test_bit(i , sc->keymap) ||
 748                              test_bit(i + 32, sc->keymap) ||
 749                              test_bit(i + 64 + 32, sc->keymap)))
 750                                 return i + 64;
 751                         if (!test_bit(i + 64 + 32, sc->keymap) &&
 752                             (test_bit(i, sc->keymap) ||
 753                              test_bit(i + 32, sc->keymap) ||
 754                              test_bit(i + 64, sc->keymap)))
 755                                 return i + 64 + 32;
 756                 }
 757         } else {
 758                 for (i = IEEE80211_WEP_NKID; i < sc->keymax / 2; i++) {
 759                         if (!test_bit(i, sc->keymap) &&
 760                             test_bit(i + 64, sc->keymap))
 761                                 return i;
 762                         if (test_bit(i, sc->keymap) &&
 763                             !test_bit(i + 64, sc->keymap))
 764                                 return i + 64;
 765                 }
 766         }
 767
 768         /* No partially used TKIP slots, pick any available slot */
 769         for (i = IEEE80211_WEP_NKID; i < sc->keymax; i++) {
 770                 /* Do not allow slots that could be needed for TKIP group keys
 771                  * to be used. This limitation could be removed if we know that
 772                  * TKIP will not be used. */
 773                 if (i >= 64 && i < 64 + IEEE80211_WEP_NKID)
 774                         continue;
 775                 if (sc->splitmic) {
 776                         if (i >= 32 && i < 32 + IEEE80211_WEP_NKID)
 777                                 continue;
 778                         if (i >= 64 + 32 && i < 64 + 32 + IEEE80211_WEP_NKID)
 779                                 continue;
 780                 }
 781
 782                 if (!test_bit(i, sc->keymap))
 783                         return i; /* Found a free slot for a key */
 784         }
 785
 786         /* No free slot found */
 787         return -1;
 788 }
 789
 790 static int ath_key_config(struct ath_softc *sc,
 791                           struct ieee80211_vif *vif,
 792                           struct ieee80211_sta *sta,
 793                           struct ieee80211_key_conf *key)
 794 {
 795         struct ath9k_keyval hk;
 796         const u8 *mac = NULL;
 797         int ret = 0;
 798         int idx;
 799
 800         memset(&hk, 0, sizeof(hk));
 801
 802         switch (key->alg) {
 803         case ALG_WEP:
 804                 hk.kv_type = ATH9K_CIPHER_WEP;
 805                 break;
 806         case ALG_TKIP:
 807                 hk.kv_type = ATH9K_CIPHER_TKIP;
 808                 break;
 809         case ALG_CCMP:
 810                 hk.kv_type = ATH9K_CIPHER_AES_CCM;
 811                 break;
 812         default:
 813                 return -EOPNOTSUPP;
 814         }
 815
 816         hk.kv_len = key->keylen;
 817         memcpy(hk.kv_val, key->key, key->keylen);
 818
 819         if (!(key->flags & IEEE80211_KEY_FLAG_PAIRWISE)) {
 820                 /* For now, use the default keys for broadcast keys. This may
 821                  * need to change with virtual interfaces. */
 822                 idx = key->keyidx;
 823         } else if (key->keyidx) {
 824                 if (WARN_ON(!sta))
 825                         return -EOPNOTSUPP;
 826                 mac = sta->addr;
 827
 828                 if (vif->type != NL80211_IFTYPE_AP) {
 829                         /* Only keyidx 0 should be used with unicast key, but
 830                          * allow this for client mode for now. */
 831                         idx = key->keyidx;
 832                 } else
 833                         return -EIO;
 834         } else {
 835                 if (WARN_ON(!sta))
 836                         return -EOPNOTSUPP;
 837                 mac = sta->addr;
 838
 839                 if (key->alg == ALG_TKIP)
 840                         idx = ath_reserve_key_cache_slot_tkip(sc);
 841                 else
 842                         idx = ath_reserve_key_cache_slot(sc);
 843                 if (idx < 0)
 844                         return -ENOSPC; /* no free key cache entries */
 845         }
 846
 847         if (key->alg == ALG_TKIP)
 848                 ret = ath_setkey_tkip(sc, idx, key->key, &hk, mac,
 849                                       vif->type == NL80211_IFTYPE_AP);
 850         else
 851                 ret = ath9k_hw_set_keycache_entry(sc->sc_ah, idx, &hk, mac);
 852
 853         if (!ret)
 854                 return -EIO;
 855
 856         set_bit(idx, sc->keymap);
 857         if (key->alg == ALG_TKIP) {
 858                 set_bit(idx + 64, sc->keymap);
 859                 if (sc->splitmic) {
 860                         set_bit(idx + 32, sc->keymap);
 861                         set_bit(idx + 64 + 32, sc->keymap);
 862                 }
 863         }
 864
 865         return idx;
 866 }
 867
 868 static void ath_key_delete(struct ath_softc *sc, struct ieee80211_key_conf *key)
 869 {
 870         ath9k_hw_keyreset(sc->sc_ah, key->hw_key_idx);
 871         if (key->hw_key_idx < IEEE80211_WEP_NKID)
 872                 return;
 873
 874         clear_bit(key->hw_key_idx, sc->keymap);
 875         if (key->alg != ALG_TKIP)
 876                 return;
 877
 878         clear_bit(key->hw_key_idx + 64, sc->keymap);
 879         if (sc->splitmic) {
 880                 clear_bit(key->hw_key_idx + 32, sc->keymap);
 881                 clear_bit(key->hw_key_idx + 64 + 32, sc->keymap);
 882         }
 883 }
 884
 885 static void setup_ht_cap(struct ath_softc *sc,
 886                          struct ieee80211_sta_ht_cap *ht_info)
 887 {
 888         u8 tx_streams, rx_streams;
 889
 890         ht_info->ht_supported = true;
 891         ht_info->cap = IEEE80211_HT_CAP_SUP_WIDTH_20_40 |
 892                        IEEE80211_HT_CAP_SM_PS |
 893                        IEEE80211_HT_CAP_SGI_40 |
 894                        IEEE80211_HT_CAP_DSSSCCK40;
 895
 896         ht_info->ampdu_factor = IEEE80211_HT_MAX_AMPDU_64K;
 897         ht_info->ampdu_density = IEEE80211_HT_MPDU_DENSITY_8;
 898
 899         /* set up supported mcs set */
 900         memset(&ht_info->mcs, 0, sizeof(ht_info->mcs));
 901         tx_streams = !(sc->tx_chainmask & (sc->tx_chainmask - 1)) ? 1 : 2;
 902         rx_streams = !(sc->rx_chainmask & (sc->rx_chainmask - 1)) ? 1 : 2;
 903
 904         if (tx_streams != rx_streams) {
 905                 DPRINTF(sc, ATH_DBG_CONFIG, "TX streams %d, RX streams: %d\n",
 906                         tx_streams, rx_streams);
 907                 ht_info->mcs.tx_params |= IEEE80211_HT_MCS_TX_RX_DIFF;
 908                 ht_info->mcs.tx_params |= ((tx_streams - 1) <<
 909                                 IEEE80211_HT_MCS_TX_MAX_STREAMS_SHIFT);
 910         }
 911
 912         ht_info->mcs.rx_mask[0] = 0xff;
 913         if (rx_streams >= 2)
 914                 ht_info->mcs.rx_mask[1] = 0xff;
 915
 916         ht_info->mcs.tx_params |= IEEE80211_HT_MCS_TX_DEFINED;
 917 }
 918
 919 static void ath9k_bss_assoc_info(struct ath_softc *sc,
 920                                  struct ieee80211_vif *vif,
 921                                  struct ieee80211_bss_conf *bss_conf)
 922 {
 923
 924         if (bss_conf->assoc) {
 925                 DPRINTF(sc, ATH_DBG_CONFIG, "Bss Info ASSOC %d, bssid: %pM\n",
 926                         bss_conf->aid, sc->curbssid);
 927
 928                 /* New association, store aid */
 929                 sc->curaid = bss_conf->aid;
 930                 ath9k_hw_write_associd(sc);
 931
 932                 /*
 933                  * Request a re-configuration of Beacon related timers
 934                  * on the receipt of the first Beacon frame (i.e.,
 935                  * after time sync with the AP).
 936                  */
 937                 sc->sc_flags |= SC_OP_BEACON_SYNC;
 938
 939                 /* Configure the beacon */
 940                 ath_beacon_config(sc, vif);
 941
 942                 /* Reset rssi stats */
 943                 sc->nodestats.ns_avgbrssi = ATH_RSSI_DUMMY_MARKER;
 944                 sc->nodestats.ns_avgrssi = ATH_RSSI_DUMMY_MARKER;
 945                 sc->nodestats.ns_avgtxrssi = ATH_RSSI_DUMMY_MARKER;
 946                 sc->nodestats.ns_avgtxrate = ATH_RATE_DUMMY_MARKER;
 947
 948                 ath_start_ani(sc);
 949         } else {
 950                 DPRINTF(sc, ATH_DBG_CONFIG, "Bss Info DISASSOC\n");
 951                 sc->curaid = 0;
 952                 /* Stop ANI */
 953                 del_timer_sync(&sc->ani.timer);
 954         }
 955 }
 956
 957 /********************************/
 958 /*       LED functions          */
 959 /********************************/
 960
 961 static void ath_led_blink_work(struct work_struct *work)
 962 {
 963         struct ath_softc *sc = container_of(work, struct ath_softc,
 964                                             ath_led_blink_work.work);
 965
 966         if (!(sc->sc_flags & SC_OP_LED_ASSOCIATED))
 967                 return;
 968
 969         if ((sc->led_on_duration == ATH_LED_ON_DURATION_IDLE) ||
 970             (sc->led_off_duration == ATH_LED_OFF_DURATION_IDLE))
 971                 ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 0);
 972         else
 973                 ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN,
 974                                   (sc->sc_flags & SC_OP_LED_ON) ? 1 : 0);
 975
 976         ieee80211_queue_delayed_work(sc->hw,
 977                                      &sc->ath_led_blink_work,
 978                                      (sc->sc_flags & SC_OP_LED_ON) ?
 979                                         msecs_to_jiffies(sc->led_off_duration) :
 980                                         msecs_to_jiffies(sc->led_on_duration));
 981
 982         sc->led_on_duration = sc->led_on_cnt ?
 983                         max((ATH_LED_ON_DURATION_IDLE - sc->led_on_cnt), 25) :
 984                         ATH_LED_ON_DURATION_IDLE;
 985         sc->led_off_duration = sc->led_off_cnt ?
 986                         max((ATH_LED_OFF_DURATION_IDLE - sc->led_off_cnt), 10) :
 987                         ATH_LED_OFF_DURATION_IDLE;
 988         sc->led_on_cnt = sc->led_off_cnt = 0;
 989         if (sc->sc_flags & SC_OP_LED_ON)
 990                 sc->sc_flags &= ~SC_OP_LED_ON;
 991         else
 992                 sc->sc_flags |= SC_OP_LED_ON;
 993 }
 994
 995 static void ath_led_brightness(struct led_classdev *led_cdev,
 996                                enum led_brightness brightness)
 997 {
 998         struct ath_led *led = container_of(led_cdev, struct ath_led, led_cdev);
 999         struct ath_softc *sc = led->sc;
1000
1001         switch (brightness) {
1002         case LED_OFF:
1003                 if (led->led_type == ATH_LED_ASSOC ||
1004                     led->led_type == ATH_LED_RADIO) {
1005                         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN,
1006                                 (led->led_type == ATH_LED_RADIO));
1007                         sc->sc_flags &= ~SC_OP_LED_ASSOCIATED;
1008                         if (led->led_type == ATH_LED_RADIO)
1009                                 sc->sc_flags &= ~SC_OP_LED_ON;
1010                 } else {
1011                         sc->led_off_cnt++;
1012                 }
1013                 break;
1014         case LED_FULL:
1015                 if (led->led_type == ATH_LED_ASSOC) {
1016                         sc->sc_flags |= SC_OP_LED_ASSOCIATED;
1017                         ieee80211_queue_delayed_work(sc->hw,
1018                                                      &sc->ath_led_blink_work, 0);
1019                 } else if (led->led_type == ATH_LED_RADIO) {
1020                         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 0);
1021                         sc->sc_flags |= SC_OP_LED_ON;
1022                 } else {
1023                         sc->led_on_cnt++;
1024                 }
1025                 break;
1026         default:
1027                 break;
1028         }
1029 }
1030
1031 static int ath_register_led(struct ath_softc *sc, struct ath_led *led,
1032                             char *trigger)
1033 {
1034         int ret;
1035
1036         led->sc = sc;
1037         led->led_cdev.name = led->name;
1038         led->led_cdev.default_trigger = trigger;
1039         led->led_cdev.brightness_set = ath_led_brightness;
1040
1041         ret = led_classdev_register(wiphy_dev(sc->hw->wiphy), &led->led_cdev);
1042         if (ret)
1043                 DPRINTF(sc, ATH_DBG_FATAL,
1044                         "Failed to register led:%s", led->name);
1045         else
1046                 led->registered = 1;
1047         return ret;
1048 }
1049
1050 static void ath_unregister_led(struct ath_led *led)
1051 {
1052         if (led->registered) {
1053                 led_classdev_unregister(&led->led_cdev);
1054                 led->registered = 0;
1055         }
1056 }
1057
1058 static void ath_deinit_leds(struct ath_softc *sc)
1059 {
1060         ath_unregister_led(&sc->assoc_led);
1061         sc->sc_flags &= ~SC_OP_LED_ASSOCIATED;
1062         ath_unregister_led(&sc->tx_led);
1063         ath_unregister_led(&sc->rx_led);
1064         ath_unregister_led(&sc->radio_led);
1065         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
1066 }
1067
1068 static void ath_init_leds(struct ath_softc *sc)
1069 {
1070         char *trigger;
1071         int ret;
1072
1073         /* Configure gpio 1 for output */
1074         ath9k_hw_cfg_output(sc->sc_ah, ATH_LED_PIN,
1075                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
1076         /* LED off, active low */
1077         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
1078
1079         INIT_DELAYED_WORK(&sc->ath_led_blink_work, ath_led_blink_work);
1080
1081         trigger = ieee80211_get_radio_led_name(sc->hw);
1082         snprintf(sc->radio_led.name, sizeof(sc->radio_led.name),
1083                 "ath9k-%s::radio", wiphy_name(sc->hw->wiphy));
1084         ret = ath_register_led(sc, &sc->radio_led, trigger);
1085         sc->radio_led.led_type = ATH_LED_RADIO;
1086         if (ret)
1087                 goto fail;
1088
1089         trigger = ieee80211_get_assoc_led_name(sc->hw);
1090         snprintf(sc->assoc_led.name, sizeof(sc->assoc_led.name),
1091                 "ath9k-%s::assoc", wiphy_name(sc->hw->wiphy));
1092         ret = ath_register_led(sc, &sc->assoc_led, trigger);
1093         sc->assoc_led.led_type = ATH_LED_ASSOC;
1094         if (ret)
1095                 goto fail;
1096
1097         trigger = ieee80211_get_tx_led_name(sc->hw);
1098         snprintf(sc->tx_led.name, sizeof(sc->tx_led.name),
1099                 "ath9k-%s::tx", wiphy_name(sc->hw->wiphy));
1100         ret = ath_register_led(sc, &sc->tx_led, trigger);
1101         sc->tx_led.led_type = ATH_LED_TX;
1102         if (ret)
1103                 goto fail;
1104
1105         trigger = ieee80211_get_rx_led_name(sc->hw);
1106         snprintf(sc->rx_led.name, sizeof(sc->rx_led.name),
1107                 "ath9k-%s::rx", wiphy_name(sc->hw->wiphy));
1108         ret = ath_register_led(sc, &sc->rx_led, trigger);
1109         sc->rx_led.led_type = ATH_LED_RX;
1110         if (ret)
1111                 goto fail;
1112
1113         return;
1114
1115 fail:
1116         cancel_delayed_work_sync(&sc->ath_led_blink_work);
1117         ath_deinit_leds(sc);
1118 }
1119
1120 void ath_radio_enable(struct ath_softc *sc)
1121 {
1122         struct ath_hw *ah = sc->sc_ah;
1123         struct ieee80211_channel *channel = sc->hw->conf.channel;
1124         int r;
1125
1126         ath9k_ps_wakeup(sc);
1127         ath9k_hw_configpcipowersave(ah, 0);
1128
1129         if (!ah->curchan)
1130                 ah->curchan = ath_get_curchannel(sc, sc->hw);
1131
1132         spin_lock_bh(&sc->sc_resetlock);
1133         r = ath9k_hw_reset(ah, ah->curchan, false);
1134         if (r) {
1135                 DPRINTF(sc, ATH_DBG_FATAL,
1136                         "Unable to reset channel %u (%uMhz) ",
1137                         "reset status %d\n",
1138                         channel->center_freq, r);
1139         }
1140         spin_unlock_bh(&sc->sc_resetlock);
1141
1142         ath_update_txpow(sc);
1143         if (ath_startrecv(sc) != 0) {
1144                 DPRINTF(sc, ATH_DBG_FATAL,
1145                         "Unable to restart recv logic\n");
1146                 return;
1147         }
1148
1149         if (sc->sc_flags & SC_OP_BEACONS)
1150                 ath_beacon_config(sc, NULL);    /* restart beacons */
1151
1152         /* Re-Enable  interrupts */
1153         ath9k_hw_set_interrupts(ah, sc->imask);
1154
1155         /* Enable LED */
1156         ath9k_hw_cfg_output(ah, ATH_LED_PIN,
1157                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
1158         ath9k_hw_set_gpio(ah, ATH_LED_PIN, 0);
1159
1160         ieee80211_wake_queues(sc->hw);
1161         ath9k_ps_restore(sc);
1162 }
1163
1164 void ath_radio_disable(struct ath_softc *sc)
1165 {
1166         struct ath_hw *ah = sc->sc_ah;
1167         struct ieee80211_channel *channel = sc->hw->conf.channel;
1168         int r;
1169
1170         ath9k_ps_wakeup(sc);
1171         ieee80211_stop_queues(sc->hw);
1172
1173         /* Disable LED */
1174         ath9k_hw_set_gpio(ah, ATH_LED_PIN, 1);
1175         ath9k_hw_cfg_gpio_input(ah, ATH_LED_PIN);
1176
1177         /* Disable interrupts */
1178         ath9k_hw_set_interrupts(ah, 0);
1179
1180         ath_drain_all_txq(sc, false);   /* clear pending tx frames */
1181         ath_stoprecv(sc);               /* turn off frame recv */
1182         ath_flushrecv(sc);              /* flush recv queue */
1183
1184         if (!ah->curchan)
1185                 ah->curchan = ath_get_curchannel(sc, sc->hw);
1186
1187         spin_lock_bh(&sc->sc_resetlock);
1188         r = ath9k_hw_reset(ah, ah->curchan, false);
1189         if (r) {
1190                 DPRINTF(sc, ATH_DBG_FATAL,
1191                         "Unable to reset channel %u (%uMhz) "
1192                         "reset status %d\n",
1193                         channel->center_freq, r);
1194         }
1195         spin_unlock_bh(&sc->sc_resetlock);
1196
1197         ath9k_hw_phy_disable(ah);
1198         ath9k_hw_configpcipowersave(ah, 1);
1199         ath9k_ps_restore(sc);
1200         ath9k_hw_setpower(ah, ATH9K_PM_FULL_SLEEP);
1201 }
1202
1203 /*******************/
1204 /*      Rfkill     */
1205 /*******************/
1206
1207 static bool ath_is_rfkill_set(struct ath_softc *sc)
1208 {
1209         struct ath_hw *ah = sc->sc_ah;
1210
1211         return ath9k_hw_gpio_get(ah, ah->rfkill_gpio) ==
1212                                   ah->rfkill_polarity;
1213 }
1214
1215 static void ath9k_rfkill_poll_state(struct ieee80211_hw *hw)
1216 {
1217         struct ath_wiphy *aphy = hw->priv;
1218         struct ath_softc *sc = aphy->sc;
1219         bool blocked = !!ath_is_rfkill_set(sc);
1220
1221         wiphy_rfkill_set_hw_state(hw->wiphy, blocked);
1222
1223         if (blocked)
1224                 ath_radio_disable(sc);
1225         else
1226                 ath_radio_enable(sc);
1227 }
1228
1229 static void ath_start_rfkill_poll(struct ath_softc *sc)
1230 {
1231         struct ath_hw *ah = sc->sc_ah;
1232
1233         if (ah->caps.hw_caps & ATH9K_HW_CAP_RFSILENT)
1234                 wiphy_rfkill_start_polling(sc->hw->wiphy);
1235 }
1236
1237 void ath_cleanup(struct ath_softc *sc)
1238 {
1239         ath_detach(sc);
1240         free_irq(sc->irq, sc);
1241         ath_bus_cleanup(sc);
1242         kfree(sc->sec_wiphy);
1243         ieee80211_free_hw(sc->hw);
1244 }
1245
1246 void ath_detach(struct ath_softc *sc)
1247 {
1248         struct ieee80211_hw *hw = sc->hw;
1249         int i = 0;
1250
1251         ath9k_ps_wakeup(sc);
1252
1253         DPRINTF(sc, ATH_DBG_CONFIG, "Detach ATH hw\n");
1254
1255         ath_deinit_leds(sc);
1256
1257         for (i = 0; i < sc->num_sec_wiphy; i++) {
1258                 struct ath_wiphy *aphy = sc->sec_wiphy[i];
1259                 if (aphy == NULL)
1260                         continue;
1261                 sc->sec_wiphy[i] = NULL;
1262                 ieee80211_unregister_hw(aphy->hw);
1263                 ieee80211_free_hw(aphy->hw);
1264         }
1265         ieee80211_unregister_hw(hw);
1266         ath_rx_cleanup(sc);
1267         ath_tx_cleanup(sc);
1268
1269         tasklet_kill(&sc->intr_tq);
1270         tasklet_kill(&sc->bcon_tasklet);
1271
1272         if (!(sc->sc_flags & SC_OP_INVALID))
1273                 ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
1274
1275         /* cleanup tx queues */
1276         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1277                 if (ATH_TXQ_SETUP(sc, i))
1278                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1279
1280         ath9k_hw_detach(sc->sc_ah);
1281         sc->sc_ah = NULL;
1282         ath9k_exit_debug(sc);
1283 }
1284
1285 static int ath9k_reg_notifier(struct wiphy *wiphy,
1286                               struct regulatory_request *request)
1287 {
1288         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
1289         struct ath_wiphy *aphy = hw->priv;
1290         struct ath_softc *sc = aphy->sc;
1291         struct ath_regulatory *reg = &sc->sc_ah->regulatory;
1292
1293         return ath_reg_notifier_apply(wiphy, request, reg);
1294 }
1295
1296 /*
1297  * Initialize and fill ath_softc, ath_sofct is the
1298  * "Software Carrier" struct. Historically it has existed
1299  * to allow the separation between hardware specific
1300  * variables (now in ath_hw) and driver specific variables.
1301  */
1302 static int ath_init_softc(u16 devid, struct ath_softc *sc)
1303 {
1304         struct ath_hw *ah = NULL;
1305         int r = 0, i;
1306         int csz = 0;
1307
1308         /* XXX: hardware will not be ready until ath_open() being called */
1309         sc->sc_flags |= SC_OP_INVALID;
1310
1311         if (ath9k_init_debug(sc) < 0)
1312                 printk(KERN_ERR "Unable to create debugfs files\n");
1313
1314         spin_lock_init(&sc->wiphy_lock);
1315         spin_lock_init(&sc->sc_resetlock);
1316         spin_lock_init(&sc->sc_serial_rw);
1317         spin_lock_init(&sc->ani_lock);
1318         spin_lock_init(&sc->sc_pm_lock);
1319         mutex_init(&sc->mutex);
1320         tasklet_init(&sc->intr_tq, ath9k_tasklet, (unsigned long)sc);
1321         tasklet_init(&sc->bcon_tasklet, ath_beacon_tasklet,
1322                      (unsigned long)sc);
1323
1324         /*
1325          * Cache line size is used to size and align various
1326          * structures used to communicate with the hardware.
1327          */
1328         ath_read_cachesize(sc, &csz);
1329         /* XXX assert csz is non-zero */
1330         sc->common.cachelsz = csz << 2; /* convert to bytes */
1331
1332         ah = kzalloc(sizeof(struct ath_hw), GFP_KERNEL);
1333         if (!ah) {
1334                 r = -ENOMEM;
1335                 goto bad_no_ah;
1336         }
1337
1338         ah->ah_sc = sc;
1339         ah->hw_version.devid = devid;
1340         sc->sc_ah = ah;
1341
1342         r = ath9k_hw_init(ah);
1343         if (r) {
1344                 DPRINTF(sc, ATH_DBG_FATAL,
1345                         "Unable to initialize hardware; "
1346                         "initialization status: %d\n", r);
1347                 goto bad;
1348         }
1349
1350         /* Get the hardware key cache size. */
1351         sc->keymax = ah->caps.keycache_size;
1352         if (sc->keymax > ATH_KEYMAX) {
1353                 DPRINTF(sc, ATH_DBG_ANY,
1354                         "Warning, using only %u entries in %u key cache\n",
1355                         ATH_KEYMAX, sc->keymax);
1356                 sc->keymax = ATH_KEYMAX;
1357         }
1358
1359         /*
1360          * Reset the key cache since some parts do not
1361          * reset the contents on initial power up.
1362          */
1363         for (i = 0; i < sc->keymax; i++)
1364                 ath9k_hw_keyreset(ah, (u16) i);
1365
1366         /* default to MONITOR mode */
1367         sc->sc_ah->opmode = NL80211_IFTYPE_MONITOR;
1368
1369         /* Setup rate tables */
1370
1371         ath_rate_attach(sc);
1372         ath_setup_rates(sc, IEEE80211_BAND_2GHZ);
1373         ath_setup_rates(sc, IEEE80211_BAND_5GHZ);
1374
1375         /*
1376          * Allocate hardware transmit queues: one queue for
1377          * beacon frames and one data queue for each QoS
1378          * priority.  Note that the hal handles reseting
1379          * these queues at the needed time.
1380          */
1381         sc->beacon.beaconq = ath_beaconq_setup(ah);
1382         if (sc->beacon.beaconq == -1) {
1383                 DPRINTF(sc, ATH_DBG_FATAL,
1384                         "Unable to setup a beacon xmit queue\n");
1385                 r = -EIO;
1386                 goto bad2;
1387         }
1388         sc->beacon.cabq = ath_txq_setup(sc, ATH9K_TX_QUEUE_CAB, 0);
1389         if (sc->beacon.cabq == NULL) {
1390                 DPRINTF(sc, ATH_DBG_FATAL,
1391                         "Unable to setup CAB xmit queue\n");
1392                 r = -EIO;
1393                 goto bad2;
1394         }
1395
1396         sc->config.cabqReadytime = ATH_CABQ_READY_TIME;
1397         ath_cabq_update(sc);
1398
1399         for (i = 0; i < ARRAY_SIZE(sc->tx.hwq_map); i++)
1400                 sc->tx.hwq_map[i] = -1;
1401
1402         /* Setup data queues */
1403         /* NB: ensure BK queue is the lowest priority h/w queue */
1404         if (!ath_tx_setup(sc, ATH9K_WME_AC_BK)) {
1405                 DPRINTF(sc, ATH_DBG_FATAL,
1406                         "Unable to setup xmit queue for BK traffic\n");
1407                 r = -EIO;
1408                 goto bad2;
1409         }
1410
1411         if (!ath_tx_setup(sc, ATH9K_WME_AC_BE)) {
1412                 DPRINTF(sc, ATH_DBG_FATAL,
1413                         "Unable to setup xmit queue for BE traffic\n");
1414                 r = -EIO;
1415                 goto bad2;
1416         }
1417         if (!ath_tx_setup(sc, ATH9K_WME_AC_VI)) {
1418                 DPRINTF(sc, ATH_DBG_FATAL,
1419                         "Unable to setup xmit queue for VI traffic\n");
1420                 r = -EIO;
1421                 goto bad2;
1422         }
1423         if (!ath_tx_setup(sc, ATH9K_WME_AC_VO)) {
1424                 DPRINTF(sc, ATH_DBG_FATAL,
1425                         "Unable to setup xmit queue for VO traffic\n");
1426                 r = -EIO;
1427                 goto bad2;
1428         }
1429
1430         /* Initializes the noise floor to a reasonable default value.
1431          * Later on this will be updated during ANI processing. */
1432
1433         sc->ani.noise_floor = ATH_DEFAULT_NOISE_FLOOR;
1434         setup_timer(&sc->ani.timer, ath_ani_calibrate, (unsigned long)sc);
1435
1436         if (ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1437                                    ATH9K_CIPHER_TKIP, NULL)) {
1438                 /*
1439                  * Whether we should enable h/w TKIP MIC.
1440                  * XXX: if we don't support WME TKIP MIC, then we wouldn't
1441                  * report WMM capable, so it's always safe to turn on
1442                  * TKIP MIC in this case.
1443                  */
1444                 ath9k_hw_setcapability(sc->sc_ah, ATH9K_CAP_TKIP_MIC,
1445                                        0, 1, NULL);
1446         }
1447
1448         /*
1449          * Check whether the separate key cache entries
1450          * are required to handle both tx+rx MIC keys.
1451          * With split mic keys the number of stations is limited
1452          * to 27 otherwise 59.
1453          */
1454         if (ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1455                                    ATH9K_CIPHER_TKIP, NULL)
1456             && ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1457                                       ATH9K_CIPHER_MIC, NULL)
1458             && ath9k_hw_getcapability(ah, ATH9K_CAP_TKIP_SPLIT,
1459                                       0, NULL))
1460                 sc->splitmic = 1;
1461
1462         /* turn on mcast key search if possible */
1463         if (!ath9k_hw_getcapability(ah, ATH9K_CAP_MCAST_KEYSRCH, 0, NULL))
1464                 (void)ath9k_hw_setcapability(ah, ATH9K_CAP_MCAST_KEYSRCH, 1,
1465                                              1, NULL);
1466
1467         sc->config.txpowlimit = ATH_TXPOWER_MAX;
1468
1469         /* 11n Capabilities */
1470         if (ah->caps.hw_caps & ATH9K_HW_CAP_HT) {
1471                 sc->sc_flags |= SC_OP_TXAGGR;
1472                 sc->sc_flags |= SC_OP_RXAGGR;
1473         }
1474
1475         sc->tx_chainmask = ah->caps.tx_chainmask;
1476         sc->rx_chainmask = ah->caps.rx_chainmask;
1477
1478         ath9k_hw_setcapability(ah, ATH9K_CAP_DIVERSITY, 1, true, NULL);
1479         sc->rx.defant = ath9k_hw_getdefantenna(ah);
1480
1481         if (ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK)
1482                 memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
1483
1484         sc->beacon.slottime = ATH9K_SLOT_TIME_9;        /* default to short slot time */
1485
1486         /* initialize beacon slots */
1487         for (i = 0; i < ARRAY_SIZE(sc->beacon.bslot); i++) {
1488                 sc->beacon.bslot[i] = NULL;
1489                 sc->beacon.bslot_aphy[i] = NULL;
1490         }
1491
1492         /* setup channels and rates */
1493
1494         sc->sbands[IEEE80211_BAND_2GHZ].channels = ath9k_2ghz_chantable;
1495         sc->sbands[IEEE80211_BAND_2GHZ].bitrates =
1496                 sc->rates[IEEE80211_BAND_2GHZ];
1497         sc->sbands[IEEE80211_BAND_2GHZ].band = IEEE80211_BAND_2GHZ;
1498         sc->sbands[IEEE80211_BAND_2GHZ].n_channels =
1499                 ARRAY_SIZE(ath9k_2ghz_chantable);
1500
1501         if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes)) {
1502                 sc->sbands[IEEE80211_BAND_5GHZ].channels = ath9k_5ghz_chantable;
1503                 sc->sbands[IEEE80211_BAND_5GHZ].bitrates =
1504                         sc->rates[IEEE80211_BAND_5GHZ];
1505                 sc->sbands[IEEE80211_BAND_5GHZ].band = IEEE80211_BAND_5GHZ;
1506                 sc->sbands[IEEE80211_BAND_5GHZ].n_channels =
1507                         ARRAY_SIZE(ath9k_5ghz_chantable);
1508         }
1509
1510         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BT_COEX)
1511                 ath9k_hw_btcoex_enable(sc->sc_ah);
1512
1513         return 0;
1514 bad2:
1515         /* cleanup tx queues */
1516         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1517                 if (ATH_TXQ_SETUP(sc, i))
1518                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1519 bad:
1520         ath9k_hw_detach(ah);
1521         sc->sc_ah = NULL;
1522 bad_no_ah:
1523         ath9k_exit_debug(sc);
1524
1525         return r;
1526 }
1527
1528 void ath_set_hw_capab(struct ath_softc *sc, struct ieee80211_hw *hw)
1529 {
1530         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
1531                 IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
1532                 IEEE80211_HW_SIGNAL_DBM |
1533                 IEEE80211_HW_AMPDU_AGGREGATION |
1534                 IEEE80211_HW_SUPPORTS_PS |
1535                 IEEE80211_HW_PS_NULLFUNC_STACK |
1536                 IEEE80211_HW_SPECTRUM_MGMT;
1537
1538         if (AR_SREV_9160_10_OR_LATER(sc->sc_ah) || modparam_nohwcrypt)
1539                 hw->flags |= IEEE80211_HW_MFP_CAPABLE;
1540
1541         hw->wiphy->interface_modes =
1542                 BIT(NL80211_IFTYPE_AP) |
1543                 BIT(NL80211_IFTYPE_STATION) |
1544                 BIT(NL80211_IFTYPE_ADHOC) |
1545                 BIT(NL80211_IFTYPE_MESH_POINT);
1546
1547         hw->queues = 4;
1548         hw->max_rates = 4;
1549         hw->channel_change_time = 5000;
1550         hw->max_listen_interval = 10;
1551         /* Hardware supports 10 but we use 4 */
1552         hw->max_rate_tries = 4;
1553         hw->sta_data_size = sizeof(struct ath_node);
1554         hw->vif_data_size = sizeof(struct ath_vif);
1555
1556         hw->rate_control_algorithm = "ath9k_rate_control";
1557
1558         hw->wiphy->bands[IEEE80211_BAND_2GHZ] =
1559                 &sc->sbands[IEEE80211_BAND_2GHZ];
1560         if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes))
1561                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] =
1562                         &sc->sbands[IEEE80211_BAND_5GHZ];
1563 }
1564
1565 /* Device driver core initialization */
1566 int ath_init_device(u16 devid, struct ath_softc *sc)
1567 {
1568         struct ieee80211_hw *hw = sc->hw;
1569         int error = 0, i;
1570         struct ath_regulatory *reg;
1571
1572         DPRINTF(sc, ATH_DBG_CONFIG, "Attach ATH hw\n");
1573
1574         error = ath_init_softc(devid, sc);
1575         if (error != 0)
1576                 return error;
1577
1578         /* get mac address from hardware and set in mac80211 */
1579
1580         SET_IEEE80211_PERM_ADDR(hw, sc->sc_ah->macaddr);
1581
1582         ath_set_hw_capab(sc, hw);
1583
1584         error = ath_regd_init(&sc->sc_ah->regulatory, sc->hw->wiphy,
1585                               ath9k_reg_notifier);
1586         if (error)
1587                 return error;
1588
1589         reg = &sc->sc_ah->regulatory;
1590
1591         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT) {
1592                 setup_ht_cap(sc, &sc->sbands[IEEE80211_BAND_2GHZ].ht_cap);
1593                 if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes))
1594                         setup_ht_cap(sc, &sc->sbands[IEEE80211_BAND_5GHZ].ht_cap);
1595         }
1596
1597         /* initialize tx/rx engine */
1598         error = ath_tx_init(sc, ATH_TXBUF);
1599         if (error != 0)
1600                 goto error_attach;
1601
1602         error = ath_rx_init(sc, ATH_RXBUF);
1603         if (error != 0)
1604                 goto error_attach;
1605
1606         INIT_WORK(&sc->chan_work, ath9k_wiphy_chan_work);
1607         INIT_DELAYED_WORK(&sc->wiphy_work, ath9k_wiphy_work);
1608         sc->wiphy_scheduler_int = msecs_to_jiffies(500);
1609
1610         error = ieee80211_register_hw(hw);
1611
1612         if (!ath_is_world_regd(reg)) {
1613                 error = regulatory_hint(hw->wiphy, reg->alpha2);
1614                 if (error)
1615                         goto error_attach;
1616         }
1617
1618         /* Initialize LED control */
1619         ath_init_leds(sc);
1620
1621         ath_start_rfkill_poll(sc);
1622
1623         return 0;
1624
1625 error_attach:
1626         /* cleanup tx queues */
1627         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1628                 if (ATH_TXQ_SETUP(sc, i))
1629                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1630
1631         ath9k_hw_detach(sc->sc_ah);
1632         sc->sc_ah = NULL;
1633         ath9k_exit_debug(sc);
1634
1635         return error;
1636 }
1637
1638 int ath_reset(struct ath_softc *sc, bool retry_tx)
1639 {
1640         struct ath_hw *ah = sc->sc_ah;
1641         struct ieee80211_hw *hw = sc->hw;
1642         int r;
1643
1644         ath9k_hw_set_interrupts(ah, 0);
1645         ath_drain_all_txq(sc, retry_tx);
1646         ath_stoprecv(sc);
1647         ath_flushrecv(sc);
1648
1649         spin_lock_bh(&sc->sc_resetlock);
1650         r = ath9k_hw_reset(ah, sc->sc_ah->curchan, false);
1651         if (r)
1652                 DPRINTF(sc, ATH_DBG_FATAL,
1653                         "Unable to reset hardware; reset status %d\n", r);
1654         spin_unlock_bh(&sc->sc_resetlock);
1655
1656         if (ath_startrecv(sc) != 0)
1657                 DPRINTF(sc, ATH_DBG_FATAL, "Unable to start recv logic\n");
1658
1659         /*
1660          * We may be doing a reset in response to a request
1661          * that changes the channel so update any state that
1662          * might change as a result.
1663          */
1664         ath_cache_conf_rate(sc, &hw->conf);
1665
1666         ath_update_txpow(sc);
1667
1668         if (sc->sc_flags & SC_OP_BEACONS)
1669                 ath_beacon_config(sc, NULL);    /* restart beacons */
1670
1671         ath9k_hw_set_interrupts(ah, sc->imask);
1672
1673         if (retry_tx) {
1674                 int i;
1675                 for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1676                         if (ATH_TXQ_SETUP(sc, i)) {
1677                                 spin_lock_bh(&sc->tx.txq[i].axq_lock);
1678                                 ath_txq_schedule(sc, &sc->tx.txq[i]);
1679                                 spin_unlock_bh(&sc->tx.txq[i].axq_lock);
1680                         }
1681                 }
1682         }
1683
1684         return r;
1685 }
1686
1687 /*
1688  *  This function will allocate both the DMA descriptor structure, and the
1689  *  buffers it contains.  These are used to contain the descriptors used
1690  *  by the system.
1691 */
1692 int ath_descdma_setup(struct ath_softc *sc, struct ath_descdma *dd,
1693                       struct list_head *head, const char *name,
1694                       int nbuf, int ndesc)
1695 {
1696 #define DS2PHYS(_dd, _ds)                                               \
1697         ((_dd)->dd_desc_paddr + ((caddr_t)(_ds) - (caddr_t)(_dd)->dd_desc))
1698 #define ATH_DESC_4KB_BOUND_CHECK(_daddr) ((((_daddr) & 0xFFF) > 0xF7F) ? 1 : 0)
1699 #define ATH_DESC_4KB_BOUND_NUM_SKIPPED(_len) ((_len) / 4096)
1700
1701         struct ath_desc *ds;
1702         struct ath_buf *bf;
1703         int i, bsize, error;
1704
1705         DPRINTF(sc, ATH_DBG_CONFIG, "%s DMA: %u buffers %u desc/buf\n",
1706                 name, nbuf, ndesc);
1707
1708         INIT_LIST_HEAD(head);
1709         /* ath_desc must be a multiple of DWORDs */
1710         if ((sizeof(struct ath_desc) % 4) != 0) {
1711                 DPRINTF(sc, ATH_DBG_FATAL, "ath_desc not DWORD aligned\n");
1712                 ASSERT((sizeof(struct ath_desc) % 4) == 0);
1713                 error = -ENOMEM;
1714                 goto fail;
1715         }
1716
1717         dd->dd_desc_len = sizeof(struct ath_desc) * nbuf * ndesc;
1718
1719         /*
1720          * Need additional DMA memory because we can't use
1721          * descriptors that cross the 4K page boundary. Assume
1722          * one skipped descriptor per 4K page.
1723          */
1724         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_4KB_SPLITTRANS)) {
1725                 u32 ndesc_skipped =
1726                         ATH_DESC_4KB_BOUND_NUM_SKIPPED(dd->dd_desc_len);
1727                 u32 dma_len;
1728
1729                 while (ndesc_skipped) {
1730                         dma_len = ndesc_skipped * sizeof(struct ath_desc);
1731                         dd->dd_desc_len += dma_len;
1732
1733                         ndesc_skipped = ATH_DESC_4KB_BOUND_NUM_SKIPPED(dma_len);
1734                 };
1735         }
1736
1737         /* allocate descriptors */
1738         dd->dd_desc = dma_alloc_coherent(sc->dev, dd->dd_desc_len,
1739                                          &dd->dd_desc_paddr, GFP_KERNEL);
1740         if (dd->dd_desc == NULL) {
1741                 error = -ENOMEM;
1742                 goto fail;
1743         }
1744         ds = dd->dd_desc;
1745         DPRINTF(sc, ATH_DBG_CONFIG, "%s DMA map: %p (%u) -> %llx (%u)\n",
1746                 name, ds, (u32) dd->dd_desc_len,
1747                 ito64(dd->dd_desc_paddr), /*XXX*/(u32) dd->dd_desc_len);
1748
1749         /* allocate buffers */
1750         bsize = sizeof(struct ath_buf) * nbuf;
1751         bf = kzalloc(bsize, GFP_KERNEL);
1752         if (bf == NULL) {
1753                 error = -ENOMEM;
1754                 goto fail2;
1755         }
1756         dd->dd_bufptr = bf;
1757
1758         for (i = 0; i < nbuf; i++, bf++, ds += ndesc) {
1759                 bf->bf_desc = ds;
1760                 bf->bf_daddr = DS2PHYS(dd, ds);
1761
1762                 if (!(sc->sc_ah->caps.hw_caps &
1763                       ATH9K_HW_CAP_4KB_SPLITTRANS)) {
1764                         /*
1765                          * Skip descriptor addresses which can cause 4KB
1766                          * boundary crossing (addr + length) with a 32 dword
1767                          * descriptor fetch.
1768                          */
1769                         while (ATH_DESC_4KB_BOUND_CHECK(bf->bf_daddr)) {
1770                                 ASSERT((caddr_t) bf->bf_desc <
1771                                        ((caddr_t) dd->dd_desc +
1772                                         dd->dd_desc_len));
1773
1774                                 ds += ndesc;
1775                                 bf->bf_desc = ds;
1776                                 bf->bf_daddr = DS2PHYS(dd, ds);
1777                         }
1778                 }
1779                 list_add_tail(&bf->list, head);
1780         }
1781         return 0;
1782 fail2:
1783         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
1784                           dd->dd_desc_paddr);
1785 fail:
1786         memset(dd, 0, sizeof(*dd));
1787         return error;
1788 #undef ATH_DESC_4KB_BOUND_CHECK
1789 #undef ATH_DESC_4KB_BOUND_NUM_SKIPPED
1790 #undef DS2PHYS
1791 }
1792
1793 void ath_descdma_cleanup(struct ath_softc *sc,
1794                          struct ath_descdma *dd,
1795                          struct list_head *head)
1796 {
1797         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
1798                           dd->dd_desc_paddr);
1799
1800         INIT_LIST_HEAD(head);
1801         kfree(dd->dd_bufptr);
1802         memset(dd, 0, sizeof(*dd));
1803 }
1804
1805 int ath_get_hal_qnum(u16 queue, struct ath_softc *sc)
1806 {
1807         int qnum;
1808
1809         switch (queue) {
1810         case 0:
1811                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_VO];
1812                 break;
1813         case 1:
1814                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_VI];
1815                 break;
1816         case 2:
1817                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BE];
1818                 break;
1819         case 3:
1820                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BK];
1821                 break;
1822         default:
1823                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BE];
1824                 break;
1825         }
1826
1827         return qnum;
1828 }
1829
1830 int ath_get_mac80211_qnum(u32 queue, struct ath_softc *sc)
1831 {
1832         int qnum;
1833
1834         switch (queue) {
1835         case ATH9K_WME_AC_VO:
1836                 qnum = 0;
1837                 break;
1838         case ATH9K_WME_AC_VI:
1839                 qnum = 1;
1840                 break;
1841         case ATH9K_WME_AC_BE:
1842                 qnum = 2;
1843                 break;
1844         case ATH9K_WME_AC_BK:
1845                 qnum = 3;
1846                 break;
1847         default:
1848                 qnum = -1;
1849                 break;
1850         }
1851
1852         return qnum;
1853 }
1854
1855 /* XXX: Remove me once we don't depend on ath9k_channel for all
1856  * this redundant data */
1857 void ath9k_update_ichannel(struct ath_softc *sc, struct ieee80211_hw *hw,
1858                            struct ath9k_channel *ichan)
1859 {
1860         struct ieee80211_channel *chan = hw->conf.channel;
1861         struct ieee80211_conf *conf = &hw->conf;
1862
1863         ichan->channel = chan->center_freq;
1864         ichan->chan = chan;
1865
1866         if (chan->band == IEEE80211_BAND_2GHZ) {
1867                 ichan->chanmode = CHANNEL_G;
1868                 ichan->channelFlags = CHANNEL_2GHZ | CHANNEL_OFDM;
1869         } else {
1870                 ichan->chanmode = CHANNEL_A;
1871                 ichan->channelFlags = CHANNEL_5GHZ | CHANNEL_OFDM;
1872         }
1873
1874         sc->tx_chan_width = ATH9K_HT_MACMODE_20;
1875
1876         if (conf_is_ht(conf)) {
1877                 if (conf_is_ht40(conf))
1878                         sc->tx_chan_width = ATH9K_HT_MACMODE_2040;
1879
1880                 ichan->chanmode = ath_get_extchanmode(sc, chan,
1881                                             conf->channel_type);
1882         }
1883 }
1884
1885 /**********************/
1886 /* mac80211 callbacks */
1887 /**********************/
1888
1889 static int ath9k_start(struct ieee80211_hw *hw)
1890 {
1891         struct ath_wiphy *aphy = hw->priv;
1892         struct ath_softc *sc = aphy->sc;
1893         struct ieee80211_channel *curchan = hw->conf.channel;
1894         struct ath9k_channel *init_channel;
1895         int r;
1896
1897         DPRINTF(sc, ATH_DBG_CONFIG, "Starting driver with "
1898                 "initial channel: %d MHz\n", curchan->center_freq);
1899
1900         mutex_lock(&sc->mutex);
1901
1902         if (ath9k_wiphy_started(sc)) {
1903                 if (sc->chan_idx == curchan->hw_value) {
1904                         /*
1905                          * Already on the operational channel, the new wiphy
1906                          * can be marked active.
1907                          */
1908                         aphy->state = ATH_WIPHY_ACTIVE;
1909                         ieee80211_wake_queues(hw);
1910                 } else {
1911                         /*
1912                          * Another wiphy is on another channel, start the new
1913                          * wiphy in paused state.
1914                          */
1915                         aphy->state = ATH_WIPHY_PAUSED;
1916                         ieee80211_stop_queues(hw);
1917                 }
1918                 mutex_unlock(&sc->mutex);
1919                 return 0;
1920         }
1921         aphy->state = ATH_WIPHY_ACTIVE;
1922
1923         /* setup initial channel */
1924
1925         sc->chan_idx = curchan->hw_value;
1926
1927         init_channel = ath_get_curchannel(sc, hw);
1928
1929         /* Reset SERDES registers */
1930         ath9k_hw_configpcipowersave(sc->sc_ah, 0);
1931
1932         /*
1933          * The basic interface to setting the hardware in a good
1934          * state is ``reset''.  On return the hardware is known to
1935          * be powered up and with interrupts disabled.  This must
1936          * be followed by initialization of the appropriate bits
1937          * and then setup of the interrupt mask.
1938          */
1939         spin_lock_bh(&sc->sc_resetlock);
1940         r = ath9k_hw_reset(sc->sc_ah, init_channel, false);
1941         if (r) {
1942                 DPRINTF(sc, ATH_DBG_FATAL,
1943                         "Unable to reset hardware; reset status %d "
1944                         "(freq %u MHz)\n", r,
1945                         curchan->center_freq);
1946                 spin_unlock_bh(&sc->sc_resetlock);
1947                 goto mutex_unlock;
1948         }
1949         spin_unlock_bh(&sc->sc_resetlock);
1950
1951         /*
1952          * This is needed only to setup initial state
1953          * but it's best done after a reset.
1954          */
1955         ath_update_txpow(sc);
1956
1957         /*
1958          * Setup the hardware after reset:
1959          * The receive engine is set going.
1960          * Frame transmit is handled entirely
1961          * in the frame output path; there's nothing to do
1962          * here except setup the interrupt mask.
1963          */
1964         if (ath_startrecv(sc) != 0) {
1965                 DPRINTF(sc, ATH_DBG_FATAL, "Unable to start recv logic\n");
1966                 r = -EIO;
1967                 goto mutex_unlock;
1968         }
1969
1970         /* Setup our intr mask. */
1971         sc->imask = ATH9K_INT_RX | ATH9K_INT_TX
1972                 | ATH9K_INT_RXEOL | ATH9K_INT_RXORN
1973                 | ATH9K_INT_FATAL | ATH9K_INT_GLOBAL;
1974
1975         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_GTT)
1976                 sc->imask |= ATH9K_INT_GTT;
1977
1978         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT)
1979                 sc->imask |= ATH9K_INT_CST;
1980
1981         ath_cache_conf_rate(sc, &hw->conf);
1982
1983         sc->sc_flags &= ~SC_OP_INVALID;
1984
1985         /* Disable BMISS interrupt when we're not associated */
1986         sc->imask &= ~(ATH9K_INT_SWBA | ATH9K_INT_BMISS);
1987         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
1988
1989         ieee80211_wake_queues(hw);
1990
1991         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work, 0);
1992
1993 mutex_unlock:
1994         mutex_unlock(&sc->mutex);
1995
1996         return r;
1997 }
1998
1999 static int ath9k_tx(struct ieee80211_hw *hw,
2000                     struct sk_buff *skb)
2001 {
2002         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2003         struct ath_wiphy *aphy = hw->priv;
2004         struct ath_softc *sc = aphy->sc;
2005         struct ath_tx_control txctl;
2006         int hdrlen, padsize;
2007
2008         if (aphy->state != ATH_WIPHY_ACTIVE && aphy->state != ATH_WIPHY_SCAN) {
2009                 printk(KERN_DEBUG "ath9k: %s: TX in unexpected wiphy state "
2010                        "%d\n", wiphy_name(hw->wiphy), aphy->state);
2011                 goto exit;
2012         }
2013
2014         if (sc->ps_enabled) {
2015                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2016                 /*
2017                  * mac80211 does not set PM field for normal data frames, so we
2018                  * need to update that based on the current PS mode.
2019                  */
2020                 if (ieee80211_is_data(hdr->frame_control) &&
2021                     !ieee80211_is_nullfunc(hdr->frame_control) &&
2022                     !ieee80211_has_pm(hdr->frame_control)) {
2023                         DPRINTF(sc, ATH_DBG_PS, "Add PM=1 for a TX frame "
2024                                 "while in PS mode\n");
2025                         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_PM);
2026                 }
2027         }
2028
2029         if (unlikely(sc->sc_ah->power_mode != ATH9K_PM_AWAKE)) {
2030                 /*
2031                  * We are using PS-Poll and mac80211 can request TX while in
2032                  * power save mode. Need to wake up hardware for the TX to be
2033                  * completed and if needed, also for RX of buffered frames.
2034                  */
2035                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2036                 ath9k_ps_wakeup(sc);
2037                 ath9k_hw_setrxabort(sc->sc_ah, 0);
2038                 if (ieee80211_is_pspoll(hdr->frame_control)) {
2039                         DPRINTF(sc, ATH_DBG_PS, "Sending PS-Poll to pick a "
2040                                 "buffered frame\n");
2041                         sc->sc_flags |= SC_OP_WAIT_FOR_PSPOLL_DATA;
2042                 } else {
2043                         DPRINTF(sc, ATH_DBG_PS, "Wake up to complete TX\n");
2044                         sc->sc_flags |= SC_OP_WAIT_FOR_TX_ACK;
2045                 }
2046                 /*
2047                  * The actual restore operation will happen only after
2048                  * the sc_flags bit is cleared. We are just dropping
2049                  * the ps_usecount here.
2050                  */
2051                 ath9k_ps_restore(sc);
2052         }
2053
2054         memset(&txctl, 0, sizeof(struct ath_tx_control));
2055
2056         /*
2057          * As a temporary workaround, assign seq# here; this will likely need
2058          * to be cleaned up to work better with Beacon transmission and virtual
2059          * BSSes.
2060          */
2061         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2062                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2063                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2064                         sc->tx.seq_no += 0x10;
2065                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2066                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
2067         }
2068
2069         /* Add the padding after the header if this is not already done */
2070         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2071         if (hdrlen & 3) {
2072                 padsize = hdrlen % 4;
2073                 if (skb_headroom(skb) < padsize)
2074                         return -1;
2075                 skb_push(skb, padsize);
2076                 memmove(skb->data, skb->data + padsize, hdrlen);
2077         }
2078
2079         /* Check if a tx queue is available */
2080
2081         txctl.txq = ath_test_get_txq(sc, skb);
2082         if (!txctl.txq)
2083                 goto exit;
2084
2085         DPRINTF(sc, ATH_DBG_XMIT, "transmitting packet, skb: %p\n", skb);
2086
2087         if (ath_tx_start(hw, skb, &txctl) != 0) {
2088                 DPRINTF(sc, ATH_DBG_XMIT, "TX failed\n");
2089                 goto exit;
2090         }
2091
2092         return 0;
2093 exit:
2094         dev_kfree_skb_any(skb);
2095         return 0;
2096 }
2097
2098 static void ath9k_stop(struct ieee80211_hw *hw)
2099 {
2100         struct ath_wiphy *aphy = hw->priv;
2101         struct ath_softc *sc = aphy->sc;
2102
2103         aphy->state = ATH_WIPHY_INACTIVE;
2104
2105         cancel_delayed_work_sync(&sc->ath_led_blink_work);
2106         cancel_delayed_work_sync(&sc->tx_complete_work);
2107
2108         if (!sc->num_sec_wiphy) {
2109                 cancel_delayed_work_sync(&sc->wiphy_work);
2110                 cancel_work_sync(&sc->chan_work);
2111         }
2112
2113         if (sc->sc_flags & SC_OP_INVALID) {
2114                 DPRINTF(sc, ATH_DBG_ANY, "Device not present\n");
2115                 return;
2116         }
2117
2118         mutex_lock(&sc->mutex);
2119
2120         cancel_delayed_work_sync(&sc->tx_complete_work);
2121
2122         if (ath9k_wiphy_started(sc)) {
2123                 mutex_unlock(&sc->mutex);
2124                 return; /* another wiphy still in use */
2125         }
2126
2127         /* make sure h/w will not generate any interrupt
2128          * before setting the invalid flag. */
2129         ath9k_hw_set_interrupts(sc->sc_ah, 0);
2130
2131         if (!(sc->sc_flags & SC_OP_INVALID)) {
2132                 ath_drain_all_txq(sc, false);
2133                 ath_stoprecv(sc);
2134                 ath9k_hw_phy_disable(sc->sc_ah);
2135         } else
2136                 sc->rx.rxlink = NULL;
2137
2138         wiphy_rfkill_stop_polling(sc->hw->wiphy);
2139
2140         /* disable HAL and put h/w to sleep */
2141         ath9k_hw_disable(sc->sc_ah);
2142         ath9k_hw_configpcipowersave(sc->sc_ah, 1);
2143
2144         sc->sc_flags |= SC_OP_INVALID;
2145
2146         mutex_unlock(&sc->mutex);
2147
2148         DPRINTF(sc, ATH_DBG_CONFIG, "Driver halt\n");
2149 }
2150
2151 static int ath9k_add_interface(struct ieee80211_hw *hw,
2152                                struct ieee80211_if_init_conf *conf)
2153 {
2154         struct ath_wiphy *aphy = hw->priv;
2155         struct ath_softc *sc = aphy->sc;
2156         struct ath_vif *avp = (void *)conf->vif->drv_priv;
2157         enum nl80211_iftype ic_opmode = NL80211_IFTYPE_UNSPECIFIED;
2158         int ret = 0;
2159
2160         mutex_lock(&sc->mutex);
2161
2162         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK) &&
2163             sc->nvifs > 0) {
2164                 ret = -ENOBUFS;
2165                 goto out;
2166         }
2167
2168         switch (conf->type) {
2169         case NL80211_IFTYPE_STATION:
2170                 ic_opmode = NL80211_IFTYPE_STATION;
2171                 break;
2172         case NL80211_IFTYPE_ADHOC:
2173         case NL80211_IFTYPE_AP:
2174         case NL80211_IFTYPE_MESH_POINT:
2175                 if (sc->nbcnvifs >= ATH_BCBUF) {
2176                         ret = -ENOBUFS;
2177                         goto out;
2178                 }
2179                 ic_opmode = conf->type;
2180                 break;
2181         default:
2182                 DPRINTF(sc, ATH_DBG_FATAL,
2183                         "Interface type %d not yet supported\n", conf->type);
2184                 ret = -EOPNOTSUPP;
2185                 goto out;
2186         }
2187
2188         DPRINTF(sc, ATH_DBG_CONFIG, "Attach a VIF of type: %d\n", ic_opmode);
2189
2190         /* Set the VIF opmode */
2191         avp->av_opmode = ic_opmode;
2192         avp->av_bslot = -1;
2193
2194         sc->nvifs++;
2195
2196         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK)
2197                 ath9k_set_bssid_mask(hw);
2198
2199         if (sc->nvifs > 1)
2200                 goto out; /* skip global settings for secondary vif */
2201
2202         if (ic_opmode == NL80211_IFTYPE_AP) {
2203                 ath9k_hw_set_tsfadjust(sc->sc_ah, 1);
2204                 sc->sc_flags |= SC_OP_TSF_RESET;
2205         }
2206
2207         /* Set the device opmode */
2208         sc->sc_ah->opmode = ic_opmode;
2209
2210         /*
2211          * Enable MIB interrupts when there are hardware phy counters.
2212          * Note we only do this (at the moment) for station mode.
2213          */
2214         if ((conf->type == NL80211_IFTYPE_STATION) ||
2215             (conf->type == NL80211_IFTYPE_ADHOC) ||
2216             (conf->type == NL80211_IFTYPE_MESH_POINT)) {
2217                 if (ath9k_hw_phycounters(sc->sc_ah))
2218                         sc->imask |= ATH9K_INT_MIB;
2219                 sc->imask |= ATH9K_INT_TSFOOR;
2220         }
2221
2222         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
2223
2224         if (conf->type == NL80211_IFTYPE_AP    ||
2225             conf->type == NL80211_IFTYPE_ADHOC ||
2226             conf->type == NL80211_IFTYPE_MONITOR)
2227                 ath_start_ani(sc);
2228
2229 out:
2230         mutex_unlock(&sc->mutex);
2231         return ret;
2232 }
2233
2234 static void ath9k_remove_interface(struct ieee80211_hw *hw,
2235                                    struct ieee80211_if_init_conf *conf)
2236 {
2237         struct ath_wiphy *aphy = hw->priv;
2238         struct ath_softc *sc = aphy->sc;
2239         struct ath_vif *avp = (void *)conf->vif->drv_priv;
2240         int i;
2241
2242         DPRINTF(sc, ATH_DBG_CONFIG, "Detach Interface\n");
2243
2244         mutex_lock(&sc->mutex);
2245
2246         /* Stop ANI */
2247         del_timer_sync(&sc->ani.timer);
2248
2249         /* Reclaim beacon resources */
2250         if ((sc->sc_ah->opmode == NL80211_IFTYPE_AP) ||
2251             (sc->sc_ah->opmode == NL80211_IFTYPE_ADHOC) ||
2252             (sc->sc_ah->opmode == NL80211_IFTYPE_MESH_POINT)) {
2253                 ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2254                 ath_beacon_return(sc, avp);
2255         }
2256
2257         sc->sc_flags &= ~SC_OP_BEACONS;
2258
2259         for (i = 0; i < ARRAY_SIZE(sc->beacon.bslot); i++) {
2260                 if (sc->beacon.bslot[i] == conf->vif) {
2261                         printk(KERN_DEBUG "%s: vif had allocated beacon "
2262                                "slot\n", __func__);
2263                         sc->beacon.bslot[i] = NULL;
2264                         sc->beacon.bslot_aphy[i] = NULL;
2265                 }
2266         }
2267
2268         sc->nvifs--;
2269
2270         mutex_unlock(&sc->mutex);
2271 }
2272
2273 static int ath9k_config(struct ieee80211_hw *hw, u32 changed)
2274 {
2275         struct ath_wiphy *aphy = hw->priv;
2276         struct ath_softc *sc = aphy->sc;
2277         struct ieee80211_conf *conf = &hw->conf;
2278         struct ath_hw *ah = sc->sc_ah;
2279         bool all_wiphys_idle = false, disable_radio = false;
2280
2281         mutex_lock(&sc->mutex);
2282
2283         /* Leave this as the first check */
2284         if (changed & IEEE80211_CONF_CHANGE_IDLE) {
2285
2286                 spin_lock_bh(&sc->wiphy_lock);
2287                 all_wiphys_idle =  ath9k_all_wiphys_idle(sc);
2288                 spin_unlock_bh(&sc->wiphy_lock);
2289
2290                 if (conf->flags & IEEE80211_CONF_IDLE){
2291                         if (all_wiphys_idle)
2292                                 disable_radio = true;
2293                 }
2294                 else if (all_wiphys_idle) {
2295                         ath_radio_enable(sc);
2296                         DPRINTF(sc, ATH_DBG_CONFIG,
2297                                 "not-idle: enabling radio\n");
2298                 }
2299         }
2300
2301         if (changed & IEEE80211_CONF_CHANGE_PS) {
2302                 if (conf->flags & IEEE80211_CONF_PS) {
2303                         if (!(ah->caps.hw_caps &
2304                               ATH9K_HW_CAP_AUTOSLEEP)) {
2305                                 if ((sc->imask & ATH9K_INT_TIM_TIMER) == 0) {
2306                                         sc->imask |= ATH9K_INT_TIM_TIMER;
2307                                         ath9k_hw_set_interrupts(sc->sc_ah,
2308                                                         sc->imask);
2309                                 }
2310                                 ath9k_hw_setrxabort(sc->sc_ah, 1);
2311                         }
2312                         sc->ps_enabled = true;
2313                 } else {
2314                         sc->ps_enabled = false;
2315                         ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
2316                         if (!(ah->caps.hw_caps &
2317                               ATH9K_HW_CAP_AUTOSLEEP)) {
2318                                 ath9k_hw_setrxabort(sc->sc_ah, 0);
2319                                 sc->sc_flags &= ~(SC_OP_WAIT_FOR_BEACON |
2320                                                   SC_OP_WAIT_FOR_CAB |
2321                                                   SC_OP_WAIT_FOR_PSPOLL_DATA |
2322                                                   SC_OP_WAIT_FOR_TX_ACK);
2323                                 if (sc->imask & ATH9K_INT_TIM_TIMER) {
2324                                         sc->imask &= ~ATH9K_INT_TIM_TIMER;
2325                                         ath9k_hw_set_interrupts(sc->sc_ah,
2326                                                         sc->imask);
2327                                 }
2328                         }
2329                 }
2330         }
2331
2332         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2333                 struct ieee80211_channel *curchan = hw->conf.channel;
2334                 int pos = curchan->hw_value;
2335
2336                 aphy->chan_idx = pos;
2337                 aphy->chan_is_ht = conf_is_ht(conf);
2338
2339                 if (aphy->state == ATH_WIPHY_SCAN ||
2340                     aphy->state == ATH_WIPHY_ACTIVE)
2341                         ath9k_wiphy_pause_all_forced(sc, aphy);
2342                 else {
2343                         /*
2344                          * Do not change operational channel based on a paused
2345                          * wiphy changes.
2346                          */
2347                         goto skip_chan_change;
2348                 }
2349
2350                 DPRINTF(sc, ATH_DBG_CONFIG, "Set channel: %d MHz\n",
2351                         curchan->center_freq);
2352
2353                 /* XXX: remove me eventualy */
2354                 ath9k_update_ichannel(sc, hw, &sc->sc_ah->channels[pos]);
2355
2356                 ath_update_chainmask(sc, conf_is_ht(conf));
2357
2358                 if (ath_set_channel(sc, hw, &sc->sc_ah->channels[pos]) < 0) {
2359                         DPRINTF(sc, ATH_DBG_FATAL, "Unable to set channel\n");
2360                         mutex_unlock(&sc->mutex);
2361                         return -EINVAL;
2362                 }
2363         }
2364
2365 skip_chan_change:
2366         if (changed & IEEE80211_CONF_CHANGE_POWER)
2367                 sc->config.txpowlimit = 2 * conf->power_level;
2368
2369         if (disable_radio) {
2370                 DPRINTF(sc, ATH_DBG_CONFIG, "idle: disabling radio\n");
2371                 ath_radio_disable(sc);
2372         }
2373
2374         mutex_unlock(&sc->mutex);
2375
2376         return 0;
2377 }
2378
2379 #define SUPPORTED_FILTERS                       \
2380         (FIF_PROMISC_IN_BSS |                   \
2381         FIF_ALLMULTI |                          \
2382         FIF_CONTROL |                           \
2383         FIF_PSPOLL |                            \
2384         FIF_OTHER_BSS |                         \
2385         FIF_BCN_PRBRESP_PROMISC |               \
2386         FIF_FCSFAIL)
2387
2388 /* FIXME: sc->sc_full_reset ? */
2389 static void ath9k_configure_filter(struct ieee80211_hw *hw,
2390                                    unsigned int changed_flags,
2391                                    unsigned int *total_flags,
2392                                    int mc_count,
2393                                    struct dev_mc_list *mclist)
2394 {
2395         struct ath_wiphy *aphy = hw->priv;
2396         struct ath_softc *sc = aphy->sc;
2397         u32 rfilt;
2398
2399         changed_flags &= SUPPORTED_FILTERS;
2400         *total_flags &= SUPPORTED_FILTERS;
2401
2402         sc->rx.rxfilter = *total_flags;
2403         ath9k_ps_wakeup(sc);
2404         rfilt = ath_calcrxfilter(sc);
2405         ath9k_hw_setrxfilter(sc->sc_ah, rfilt);
2406         ath9k_ps_restore(sc);
2407
2408         DPRINTF(sc, ATH_DBG_CONFIG, "Set HW RX filter: 0x%x\n", sc->rx.rxfilter);
2409 }
2410
2411 static void ath9k_sta_notify(struct ieee80211_hw *hw,
2412                              struct ieee80211_vif *vif,
2413                              enum sta_notify_cmd cmd,
2414                              struct ieee80211_sta *sta)
2415 {
2416         struct ath_wiphy *aphy = hw->priv;
2417         struct ath_softc *sc = aphy->sc;
2418
2419         switch (cmd) {
2420         case STA_NOTIFY_ADD:
2421                 ath_node_attach(sc, sta);
2422                 break;
2423         case STA_NOTIFY_REMOVE:
2424                 ath_node_detach(sc, sta);
2425                 break;
2426         default:
2427                 break;
2428         }
2429 }
2430
2431 static int ath9k_conf_tx(struct ieee80211_hw *hw, u16 queue,
2432                          const struct ieee80211_tx_queue_params *params)
2433 {
2434         struct ath_wiphy *aphy = hw->priv;
2435         struct ath_softc *sc = aphy->sc;
2436         struct ath9k_tx_queue_info qi;
2437         int ret = 0, qnum;
2438
2439         if (queue >= WME_NUM_AC)
2440                 return 0;
2441
2442         mutex_lock(&sc->mutex);
2443
2444         memset(&qi, 0, sizeof(struct ath9k_tx_queue_info));
2445
2446         qi.tqi_aifs = params->aifs;
2447         qi.tqi_cwmin = params->cw_min;
2448         qi.tqi_cwmax = params->cw_max;
2449         qi.tqi_burstTime = params->txop;
2450         qnum = ath_get_hal_qnum(queue, sc);
2451
2452         DPRINTF(sc, ATH_DBG_CONFIG,
2453                 "Configure tx [queue/halq] [%d/%d],  "
2454                 "aifs: %d, cw_min: %d, cw_max: %d, txop: %d\n",
2455                 queue, qnum, params->aifs, params->cw_min,
2456                 params->cw_max, params->txop);
2457
2458         ret = ath_txq_update(sc, qnum, &qi);
2459         if (ret)
2460                 DPRINTF(sc, ATH_DBG_FATAL, "TXQ Update failed\n");
2461
2462         mutex_unlock(&sc->mutex);
2463
2464         return ret;
2465 }
2466
2467 static int ath9k_set_key(struct ieee80211_hw *hw,
2468                          enum set_key_cmd cmd,
2469                          struct ieee80211_vif *vif,
2470                          struct ieee80211_sta *sta,
2471                          struct ieee80211_key_conf *key)
2472 {
2473         struct ath_wiphy *aphy = hw->priv;
2474         struct ath_softc *sc = aphy->sc;
2475         int ret = 0;
2476
2477         if (modparam_nohwcrypt)
2478                 return -ENOSPC;
2479
2480         mutex_lock(&sc->mutex);
2481         ath9k_ps_wakeup(sc);
2482         DPRINTF(sc, ATH_DBG_CONFIG, "Set HW Key\n");
2483
2484         switch (cmd) {
2485         case SET_KEY:
2486                 ret = ath_key_config(sc, vif, sta, key);
2487                 if (ret >= 0) {
2488                         key->hw_key_idx = ret;
2489                         /* push IV and Michael MIC generation to stack */
2490                         key->flags |= IEEE80211_KEY_FLAG_GENERATE_IV;
2491                         if (key->alg == ALG_TKIP)
2492                                 key->flags |= IEEE80211_KEY_FLAG_GENERATE_MMIC;
2493                         if (sc->sc_ah->sw_mgmt_crypto && key->alg == ALG_CCMP)
2494                                 key->flags |= IEEE80211_KEY_FLAG_SW_MGMT;
2495                         ret = 0;
2496                 }
2497                 break;
2498         case DISABLE_KEY:
2499                 ath_key_delete(sc, key);
2500                 break;
2501         default:
2502                 ret = -EINVAL;
2503         }
2504
2505         ath9k_ps_restore(sc);
2506         mutex_unlock(&sc->mutex);
2507
2508         return ret;
2509 }
2510
2511 static void ath9k_bss_info_changed(struct ieee80211_hw *hw,
2512                                    struct ieee80211_vif *vif,
2513                                    struct ieee80211_bss_conf *bss_conf,
2514                                    u32 changed)
2515 {
2516         struct ath_wiphy *aphy = hw->priv;
2517         struct ath_softc *sc = aphy->sc;
2518         struct ath_hw *ah = sc->sc_ah;
2519         struct ath_vif *avp = (void *)vif->drv_priv;
2520         u32 rfilt = 0;
2521         int error, i;
2522
2523         mutex_lock(&sc->mutex);
2524
2525         /*
2526          * TODO: Need to decide which hw opmode to use for
2527          *       multi-interface cases
2528          * XXX: This belongs into add_interface!
2529          */
2530         if (vif->type == NL80211_IFTYPE_AP &&
2531             ah->opmode != NL80211_IFTYPE_AP) {
2532                 ah->opmode = NL80211_IFTYPE_STATION;
2533                 ath9k_hw_setopmode(ah);
2534                 memcpy(sc->curbssid, sc->sc_ah->macaddr, ETH_ALEN);
2535                 sc->curaid = 0;
2536                 ath9k_hw_write_associd(sc);
2537                 /* Request full reset to get hw opmode changed properly */
2538                 sc->sc_flags |= SC_OP_FULL_RESET;
2539         }
2540
2541         if ((changed & BSS_CHANGED_BSSID) &&
2542             !is_zero_ether_addr(bss_conf->bssid)) {
2543                 switch (vif->type) {
2544                 case NL80211_IFTYPE_STATION:
2545                 case NL80211_IFTYPE_ADHOC:
2546                 case NL80211_IFTYPE_MESH_POINT:
2547                         /* Set BSSID */
2548                         memcpy(sc->curbssid, bss_conf->bssid, ETH_ALEN);
2549                         memcpy(avp->bssid, bss_conf->bssid, ETH_ALEN);
2550                         sc->curaid = 0;
2551                         ath9k_hw_write_associd(sc);
2552
2553                         /* Set aggregation protection mode parameters */
2554                         sc->config.ath_aggr_prot = 0;
2555
2556                         DPRINTF(sc, ATH_DBG_CONFIG,
2557                                 "RX filter 0x%x bssid %pM aid 0x%x\n",
2558                                 rfilt, sc->curbssid, sc->curaid);
2559
2560                         /* need to reconfigure the beacon */
2561                         sc->sc_flags &= ~SC_OP_BEACONS ;
2562
2563                         break;
2564                 default:
2565                         break;
2566                 }
2567         }
2568
2569         if ((vif->type == NL80211_IFTYPE_ADHOC) ||
2570             (vif->type == NL80211_IFTYPE_AP) ||
2571             (vif->type == NL80211_IFTYPE_MESH_POINT)) {
2572                 if ((changed & BSS_CHANGED_BEACON) ||
2573                     (changed & BSS_CHANGED_BEACON_ENABLED &&
2574                      bss_conf->enable_beacon)) {
2575                         /*
2576                          * Allocate and setup the beacon frame.
2577                          *
2578                          * Stop any previous beacon DMA.  This may be
2579                          * necessary, for example, when an ibss merge
2580                          * causes reconfiguration; we may be called
2581                          * with beacon transmission active.
2582                          */
2583                         ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2584
2585                         error = ath_beacon_alloc(aphy, vif);
2586                         if (!error)
2587                                 ath_beacon_config(sc, vif);
2588                 }
2589         }
2590
2591         /* Check for WLAN_CAPABILITY_PRIVACY ? */
2592         if ((avp->av_opmode != NL80211_IFTYPE_STATION)) {
2593                 for (i = 0; i < IEEE80211_WEP_NKID; i++)
2594                         if (ath9k_hw_keyisvalid(sc->sc_ah, (u16)i))
2595                                 ath9k_hw_keysetmac(sc->sc_ah,
2596                                                    (u16)i,
2597                                                    sc->curbssid);
2598         }
2599
2600         /* Only legacy IBSS for now */
2601         if (vif->type == NL80211_IFTYPE_ADHOC)
2602                 ath_update_chainmask(sc, 0);
2603
2604         if (changed & BSS_CHANGED_ERP_PREAMBLE) {
2605                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed PREAMBLE %d\n",
2606                         bss_conf->use_short_preamble);
2607                 if (bss_conf->use_short_preamble)
2608                         sc->sc_flags |= SC_OP_PREAMBLE_SHORT;
2609                 else
2610                         sc->sc_flags &= ~SC_OP_PREAMBLE_SHORT;
2611         }
2612
2613         if (changed & BSS_CHANGED_ERP_CTS_PROT) {
2614                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed CTS PROT %d\n",
2615                         bss_conf->use_cts_prot);
2616                 if (bss_conf->use_cts_prot &&
2617                     hw->conf.channel->band != IEEE80211_BAND_5GHZ)
2618                         sc->sc_flags |= SC_OP_PROTECT_ENABLE;
2619                 else
2620                         sc->sc_flags &= ~SC_OP_PROTECT_ENABLE;
2621         }
2622
2623         if (changed & BSS_CHANGED_ASSOC) {
2624                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed ASSOC %d\n",
2625                         bss_conf->assoc);
2626                 ath9k_bss_assoc_info(sc, vif, bss_conf);
2627         }
2628
2629         /*
2630          * The HW TSF has to be reset when the beacon interval changes.
2631          * We set the flag here, and ath_beacon_config_ap() would take this
2632          * into account when it gets called through the subsequent
2633          * config_interface() call - with IFCC_BEACON in the changed field.
2634          */
2635
2636         if (changed & BSS_CHANGED_BEACON_INT) {
2637                 sc->sc_flags |= SC_OP_TSF_RESET;
2638                 sc->beacon_interval = bss_conf->beacon_int;
2639         }
2640
2641         mutex_unlock(&sc->mutex);
2642 }
2643
2644 static u64 ath9k_get_tsf(struct ieee80211_hw *hw)
2645 {
2646         u64 tsf;
2647         struct ath_wiphy *aphy = hw->priv;
2648         struct ath_softc *sc = aphy->sc;
2649
2650         mutex_lock(&sc->mutex);
2651         tsf = ath9k_hw_gettsf64(sc->sc_ah);
2652         mutex_unlock(&sc->mutex);
2653
2654         return tsf;
2655 }
2656
2657 static void ath9k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
2658 {
2659         struct ath_wiphy *aphy = hw->priv;
2660         struct ath_softc *sc = aphy->sc;
2661
2662         mutex_lock(&sc->mutex);
2663         ath9k_hw_settsf64(sc->sc_ah, tsf);
2664         mutex_unlock(&sc->mutex);
2665 }
2666
2667 static void ath9k_reset_tsf(struct ieee80211_hw *hw)
2668 {
2669         struct ath_wiphy *aphy = hw->priv;
2670         struct ath_softc *sc = aphy->sc;
2671
2672         mutex_lock(&sc->mutex);
2673         ath9k_hw_reset_tsf(sc->sc_ah);
2674         mutex_unlock(&sc->mutex);
2675 }
2676
2677 static int ath9k_ampdu_action(struct ieee80211_hw *hw,
2678                               enum ieee80211_ampdu_mlme_action action,
2679                               struct ieee80211_sta *sta,
2680                               u16 tid, u16 *ssn)
2681 {
2682         struct ath_wiphy *aphy = hw->priv;
2683         struct ath_softc *sc = aphy->sc;
2684         int ret = 0;
2685
2686         switch (action) {
2687         case IEEE80211_AMPDU_RX_START:
2688                 if (!(sc->sc_flags & SC_OP_RXAGGR))
2689                         ret = -ENOTSUPP;
2690                 break;
2691         case IEEE80211_AMPDU_RX_STOP:
2692                 break;
2693         case IEEE80211_AMPDU_TX_START:
2694                 ath_tx_aggr_start(sc, sta, tid, ssn);
2695                 ieee80211_start_tx_ba_cb_irqsafe(hw, sta->addr, tid);
2696                 break;
2697         case IEEE80211_AMPDU_TX_STOP:
2698                 ath_tx_aggr_stop(sc, sta, tid);
2699                 ieee80211_stop_tx_ba_cb_irqsafe(hw, sta->addr, tid);
2700                 break;
2701         case IEEE80211_AMPDU_TX_OPERATIONAL:
2702                 ath_tx_aggr_resume(sc, sta, tid);
2703                 break;
2704         default:
2705                 DPRINTF(sc, ATH_DBG_FATAL, "Unknown AMPDU action\n");
2706         }
2707
2708         return ret;
2709 }
2710
2711 static void ath9k_sw_scan_start(struct ieee80211_hw *hw)
2712 {
2713         struct ath_wiphy *aphy = hw->priv;
2714         struct ath_softc *sc = aphy->sc;
2715
2716         if (ath9k_wiphy_scanning(sc)) {
2717                 printk(KERN_DEBUG "ath9k: Two wiphys trying to scan at the "
2718                        "same time\n");
2719                 /*
2720                  * Do not allow the concurrent scanning state for now. This
2721                  * could be improved with scanning control moved into ath9k.
2722                  */
2723                 return;
2724         }
2725
2726         aphy->state = ATH_WIPHY_SCAN;
2727         ath9k_wiphy_pause_all_forced(sc, aphy);
2728
2729         spin_lock_bh(&sc->ani_lock);
2730         sc->sc_flags |= SC_OP_SCANNING;
2731         spin_unlock_bh(&sc->ani_lock);
2732 }
2733
2734 static void ath9k_sw_scan_complete(struct ieee80211_hw *hw)
2735 {
2736         struct ath_wiphy *aphy = hw->priv;
2737         struct ath_softc *sc = aphy->sc;
2738
2739         spin_lock_bh(&sc->ani_lock);
2740         aphy->state = ATH_WIPHY_ACTIVE;
2741         sc->sc_flags &= ~SC_OP_SCANNING;
2742         sc->sc_flags |= SC_OP_FULL_RESET;
2743         spin_unlock_bh(&sc->ani_lock);
2744 }
2745
2746 struct ieee80211_ops ath9k_ops = {
2747         .tx                 = ath9k_tx,
2748         .start              = ath9k_start,
2749         .stop               = ath9k_stop,
2750         .add_interface      = ath9k_add_interface,
2751         .remove_interface   = ath9k_remove_interface,
2752         .config             = ath9k_config,
2753         .configure_filter   = ath9k_configure_filter,
2754         .sta_notify         = ath9k_sta_notify,
2755         .conf_tx            = ath9k_conf_tx,
2756         .bss_info_changed   = ath9k_bss_info_changed,
2757         .set_key            = ath9k_set_key,
2758         .get_tsf            = ath9k_get_tsf,
2759         .set_tsf            = ath9k_set_tsf,
2760         .reset_tsf          = ath9k_reset_tsf,
2761         .ampdu_action       = ath9k_ampdu_action,
2762         .sw_scan_start      = ath9k_sw_scan_start,
2763         .sw_scan_complete   = ath9k_sw_scan_complete,
2764         .rfkill_poll        = ath9k_rfkill_poll_state,
2765 };
2766
2767 static struct {
2768         u32 version;
2769         const char * name;
2770 } ath_mac_bb_names[] = {
2771         { AR_SREV_VERSION_5416_PCI,     "5416" },
2772         { AR_SREV_VERSION_5416_PCIE,    "5418" },
2773         { AR_SREV_VERSION_9100,         "9100" },
2774         { AR_SREV_VERSION_9160,         "9160" },
2775         { AR_SREV_VERSION_9280,         "9280" },
2776         { AR_SREV_VERSION_9285,         "9285" },
2777         { AR_SREV_VERSION_9287,         "9287" }
2778 };
2779
2780 static struct {
2781         u16 version;
2782         const char * name;
2783 } ath_rf_names[] = {
2784         { 0,                            "5133" },
2785         { AR_RAD5133_SREV_MAJOR,        "5133" },
2786         { AR_RAD5122_SREV_MAJOR,        "5122" },
2787         { AR_RAD2133_SREV_MAJOR,        "2133" },
2788         { AR_RAD2122_SREV_MAJOR,        "2122" }
2789 };
2790
2791 /*
2792  * Return the MAC/BB name. "????" is returned if the MAC/BB is unknown.
2793  */
2794 const char *
2795 ath_mac_bb_name(u32 mac_bb_version)
2796 {
2797         int i;
2798
2799         for (i=0; i<ARRAY_SIZE(ath_mac_bb_names); i++) {
2800                 if (ath_mac_bb_names[i].version == mac_bb_version) {
2801                         return ath_mac_bb_names[i].name;
2802                 }
2803         }
2804
2805         return "????";
2806 }
2807
2808 /*
2809  * Return the RF name. "????" is returned if the RF is unknown.
2810  */
2811 const char *
2812 ath_rf_name(u16 rf_version)
2813 {
2814         int i;
2815
2816         for (i=0; i<ARRAY_SIZE(ath_rf_names); i++) {
2817                 if (ath_rf_names[i].version == rf_version) {
2818                         return ath_rf_names[i].name;
2819                 }
2820         }
2821
2822         return "????";
2823 }
2824
2825 static int __init ath9k_init(void)
2826 {
2827         int error;
2828
2829         /* Register rate control algorithm */
2830         error = ath_rate_control_register();
2831         if (error != 0) {
2832                 printk(KERN_ERR
2833                         "ath9k: Unable to register rate control "
2834                         "algorithm: %d\n",
2835                         error);
2836                 goto err_out;
2837         }
2838
2839         error = ath9k_debug_create_root();
2840         if (error) {
2841                 printk(KERN_ERR
2842                         "ath9k: Unable to create debugfs root: %d\n",
2843                         error);
2844                 goto err_rate_unregister;
2845         }
2846
2847         error = ath_pci_init();
2848         if (error < 0) {
2849                 printk(KERN_ERR
2850                         "ath9k: No PCI devices found, driver not installed.\n");
2851                 error = -ENODEV;
2852                 goto err_remove_root;
2853         }
2854
2855         error = ath_ahb_init();
2856         if (error < 0) {
2857                 error = -ENODEV;
2858                 goto err_pci_exit;
2859         }
2860
2861         return 0;
2862
2863  err_pci_exit:
2864         ath_pci_exit();
2865
2866  err_remove_root:
2867         ath9k_debug_remove_root();
2868  err_rate_unregister:
2869         ath_rate_control_unregister();
2870  err_out:
2871         return error;
2872 }
2873 module_init(ath9k_init);
2874
2875 static void __exit ath9k_exit(void)
2876 {
2877         ath_ahb_exit();
2878         ath_pci_exit();
2879         ath9k_debug_remove_root();
2880         ath_rate_control_unregister();
2881         printk(KERN_INFO "%s: Driver unloaded\n", dev_info);
2882 }
2883 module_exit(ath9k_exit);