drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  24  */
  25
  26 #include <linux/crc32.h>
  27 #include <linux/kernel.h>
  28 #include <linux/version.h>
  29 #include <linux/module.h>
  30 #include <linux/netdevice.h>
  31 #include <linux/dma-mapping.h>
  32 #include <linux/etherdevice.h>
  33 #include <linux/ethtool.h>
  34 #include <linux/pci.h>
  35 #include <linux/ip.h>
  36 #include <linux/tcp.h>
  37 #include <linux/in.h>
  38 #include <linux/delay.h>
  39 #include <linux/workqueue.h>
  40 #include <linux/if_vlan.h>
  41 #include <linux/prefetch.h>
  42 #include <linux/mii.h>
  43
  44 #include <asm/irq.h>
  45
  46 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  47 #define SKY2_VLAN_TAG_USED 1
  48 #endif
  49
  50 #include "sky2.h"
  51
  52 #define DRV_NAME                "sky2"
  53 #define DRV_VERSION             "1.5"
  54 #define PFX                     DRV_NAME " "
  55
  56 /*
  57  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  58  * that are organized into three (receive, transmit, status) different rings
  59  * similar to Tigon3. A transmit can require several elements;
  60  * a receive requires one (or two if using 64 bit dma).
  61  */
  62
  63 #define RX_LE_SIZE              512
  64 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  65 #define RX_MAX_PENDING          (RX_LE_SIZE/2 - 2)
  66 #define RX_DEF_PENDING          RX_MAX_PENDING
  67 #define RX_SKB_ALIGN            8
  68 #define RX_BUF_WRITE            16
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define ETH_JUMBO_MTU           9000
  78 #define TX_WATCHDOG             (5 * HZ)
  79 #define NAPI_WEIGHT             64
  80 #define PHY_RETRIES             1000
  81
  82 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  83
  84 static const u32 default_msg =
  85     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  86     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  87     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  88
  89 static int debug = -1;          /* defaults above */
  90 module_param(debug, int, 0);
  91 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  92
  93 static int copybreak __read_mostly = 256;
  94 module_param(copybreak, int, 0);
  95 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  96
  97 static int disable_msi = 0;
  98 module_param(disable_msi, int, 0);
  99 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 100
 101 static int idle_timeout = 100;
 102 module_param(idle_timeout, int, 0);
 103 MODULE_PARM_DESC(idle_timeout, "Idle timeout workaround for lost interrupts (ms)");
 104
 105 static const struct pci_device_id sky2_id_table[] = {
 106         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) },
 107         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) },
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) },
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) },
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) },
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) },
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) },
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) },
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) },
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) },
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) },
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) },
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) },
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) },
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) },
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) },
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) },
 124         { 0 }
 125 };
 126
 127 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 128
 129 /* Avoid conditionals by using array */
 130 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 131 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 132 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 133
 134 /* This driver supports yukon2 chipset only */
 135 static const char *yukon2_name[] = {
 136         "XL",           /* 0xb3 */
 137         "EC Ultra",     /* 0xb4 */
 138         "UNKNOWN",      /* 0xb5 */
 139         "EC",           /* 0xb6 */
 140         "FE",           /* 0xb7 */
 141 };
 142
 143 /* Access to external PHY */
 144 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 145 {
 146         int i;
 147
 148         gma_write16(hw, port, GM_SMI_DATA, val);
 149         gma_write16(hw, port, GM_SMI_CTRL,
 150                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 151
 152         for (i = 0; i < PHY_RETRIES; i++) {
 153                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 154                         return 0;
 155                 udelay(1);
 156         }
 157
 158         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 159         return -ETIMEDOUT;
 160 }
 161
 162 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 163 {
 164         int i;
 165
 166         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 167                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 168
 169         for (i = 0; i < PHY_RETRIES; i++) {
 170                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 171                         *val = gma_read16(hw, port, GM_SMI_DATA);
 172                         return 0;
 173                 }
 174
 175                 udelay(1);
 176         }
 177
 178         return -ETIMEDOUT;
 179 }
 180
 181 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 182 {
 183         u16 v;
 184
 185         if (__gm_phy_read(hw, port, reg, &v) != 0)
 186                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 187         return v;
 188 }
 189
 190 static void sky2_set_power_state(struct sky2_hw *hw, pci_power_t state)
 191 {
 192         u16 power_control;
 193         u32 reg1;
 194         int vaux;
 195
 196         pr_debug("sky2_set_power_state %d\n", state);
 197         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 198
 199         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_PMC);
 200         vaux = (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
 201                 (power_control & PCI_PM_CAP_PME_D3cold);
 202
 203         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_CTRL);
 204
 205         power_control |= PCI_PM_CTRL_PME_STATUS;
 206         power_control &= ~(PCI_PM_CTRL_STATE_MASK);
 207
 208         switch (state) {
 209         case PCI_D0:
 210                 /* switch power to VCC (WA for VAUX problem) */
 211                 sky2_write8(hw, B0_POWER_CTRL,
 212                             PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 213
 214                 /* disable Core Clock Division, */
 215                 sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 216
 217                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 218                         /* enable bits are inverted */
 219                         sky2_write8(hw, B2_Y2_CLK_GATE,
 220                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 221                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 222                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 223                 else
 224                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 225
 226                 /* Turn off phy power saving */
 227                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 228                 reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 229
 230                 /* looks like this XL is back asswards .. */
 231                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1) {
 232                         reg1 |= PCI_Y2_PHY1_COMA;
 233                         if (hw->ports > 1)
 234                                 reg1 |= PCI_Y2_PHY2_COMA;
 235                 }
 236
 237                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 238                         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 239                         reg1 = sky2_pci_read32(hw, PCI_DEV_REG4);
 240                         reg1 &= P_ASPM_CONTROL_MSK;
 241                         sky2_pci_write32(hw, PCI_DEV_REG4, reg1);
 242                         sky2_pci_write32(hw, PCI_DEV_REG5, 0);
 243                 }
 244
 245                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 246                 udelay(100);
 247
 248                 break;
 249
 250         case PCI_D3hot:
 251         case PCI_D3cold:
 252                 /* Turn on phy power saving */
 253                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 254                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 255                         reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 256                 else
 257                         reg1 |= (PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 258                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 259                 udelay(100);
 260
 261                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 262                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 263                 else
 264                         /* enable bits are inverted */
 265                         sky2_write8(hw, B2_Y2_CLK_GATE,
 266                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 267                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 268                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 269
 270                 /* switch power to VAUX */
 271                 if (vaux && state != PCI_D3cold)
 272                         sky2_write8(hw, B0_POWER_CTRL,
 273                                     (PC_VAUX_ENA | PC_VCC_ENA |
 274                                      PC_VAUX_ON | PC_VCC_OFF));
 275                 break;
 276         default:
 277                 printk(KERN_ERR PFX "Unknown power state %d\n", state);
 278         }
 279
 280         sky2_pci_write16(hw, hw->pm_cap + PCI_PM_CTRL, power_control);
 281         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 282 }
 283
 284 static void sky2_phy_reset(struct sky2_hw *hw, unsigned port)
 285 {
 286         u16 reg;
 287
 288         /* disable all GMAC IRQ's */
 289         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 290         /* disable PHY IRQs */
 291         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 292
 293         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 294         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 295         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 296         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 297
 298         reg = gma_read16(hw, port, GM_RX_CTRL);
 299         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 300         gma_write16(hw, port, GM_RX_CTRL, reg);
 301 }
 302
 303 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 304 {
 305         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 306         u16 ctrl, ct1000, adv, pg, ledctrl, ledover;
 307
 308         if (sky2->autoneg == AUTONEG_ENABLE &&
 309             !(hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U)) {
 310                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 311
 312                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 313                            PHY_M_EC_MAC_S_MSK);
 314                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 315
 316                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 317                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 318                 else
 319                         ectrl |= PHY_M_EC_M_DSC(2) | PHY_M_EC_S_DSC(3);
 320
 321                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 322         }
 323
 324         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 325         if (hw->copper) {
 326                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
 327                         /* enable automatic crossover */
 328                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 329                 } else {
 330                         /* disable energy detect */
 331                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 332
 333                         /* enable automatic crossover */
 334                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 335
 336                         if (sky2->autoneg == AUTONEG_ENABLE &&
 337                             (hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U)) {
 338                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 339                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 340                         }
 341                 }
 342                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 343         } else {
 344                 /* workaround for deviation #4.88 (CRC errors) */
 345                 /* disable Automatic Crossover */
 346
 347                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 348                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 349
 350                 if (hw->chip_id == CHIP_ID_YUKON_XL) {
 351                         /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 352                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 353                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 354                         ctrl &= ~PHY_M_MAC_MD_MSK;
 355                         ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 356                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 357
 358                         /* select page 1 to access Fiber registers */
 359                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 360                 }
 361         }
 362
 363         ctrl = gm_phy_read(hw, port, PHY_MARV_CTRL);
 364         if (sky2->autoneg == AUTONEG_DISABLE)
 365                 ctrl &= ~PHY_CT_ANE;
 366         else
 367                 ctrl |= PHY_CT_ANE;
 368
 369         ctrl |= PHY_CT_RESET;
 370         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 371
 372         ctrl = 0;
 373         ct1000 = 0;
 374         adv = PHY_AN_CSMA;
 375
 376         if (sky2->autoneg == AUTONEG_ENABLE) {
 377                 if (hw->copper) {
 378                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 379                                 ct1000 |= PHY_M_1000C_AFD;
 380                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 381                                 ct1000 |= PHY_M_1000C_AHD;
 382                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 383                                 adv |= PHY_M_AN_100_FD;
 384                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 385                                 adv |= PHY_M_AN_100_HD;
 386                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 387                                 adv |= PHY_M_AN_10_FD;
 388                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 389                                 adv |= PHY_M_AN_10_HD;
 390                 } else          /* special defines for FIBER (88E1011S only) */
 391                         adv |= PHY_M_AN_1000X_AHD | PHY_M_AN_1000X_AFD;
 392
 393                 /* Set Flow-control capabilities */
 394                 if (sky2->tx_pause && sky2->rx_pause)
 395                         adv |= PHY_AN_PAUSE_CAP;        /* symmetric */
 396                 else if (sky2->rx_pause && !sky2->tx_pause)
 397                         adv |= PHY_AN_PAUSE_ASYM | PHY_AN_PAUSE_CAP;
 398                 else if (!sky2->rx_pause && sky2->tx_pause)
 399                         adv |= PHY_AN_PAUSE_ASYM;       /* local */
 400
 401                 /* Restart Auto-negotiation */
 402                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 403         } else {
 404                 /* forced speed/duplex settings */
 405                 ct1000 = PHY_M_1000C_MSE;
 406
 407                 if (sky2->duplex == DUPLEX_FULL)
 408                         ctrl |= PHY_CT_DUP_MD;
 409
 410                 switch (sky2->speed) {
 411                 case SPEED_1000:
 412                         ctrl |= PHY_CT_SP1000;
 413                         break;
 414                 case SPEED_100:
 415                         ctrl |= PHY_CT_SP100;
 416                         break;
 417                 }
 418
 419                 ctrl |= PHY_CT_RESET;
 420         }
 421
 422         if (hw->chip_id != CHIP_ID_YUKON_FE)
 423                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 424
 425         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 426         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 427
 428         /* Setup Phy LED's */
 429         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 430         ledover = 0;
 431
 432         switch (hw->chip_id) {
 433         case CHIP_ID_YUKON_FE:
 434                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 435                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 436
 437                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 438
 439                 /* delete ACT LED control bits */
 440                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 441                 /* change ACT LED control to blink mode */
 442                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 443                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 444                 break;
 445
 446         case CHIP_ID_YUKON_XL:
 447                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 448
 449                 /* select page 3 to access LED control register */
 450                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 451
 452                 /* set LED Function Control register */
 453                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 454                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 455                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 456                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 457                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 458
 459                 /* set Polarity Control register */
 460                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 461                              (PHY_M_POLC_LS1_P_MIX(4) |
 462                               PHY_M_POLC_IS0_P_MIX(4) |
 463                               PHY_M_POLC_LOS_CTRL(2) |
 464                               PHY_M_POLC_INIT_CTRL(2) |
 465                               PHY_M_POLC_STA1_CTRL(2) |
 466                               PHY_M_POLC_STA0_CTRL(2)));
 467
 468                 /* restore page register */
 469                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 470                 break;
 471         case CHIP_ID_YUKON_EC_U:
 472                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 473
 474                 /* select page 3 to access LED control register */
 475                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 476
 477                 /* set LED Function Control register */
 478                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 479                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 480                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 481                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 482                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 483
 484                 /* set Blink Rate in LED Timer Control Register */
 485                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 486                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 487                 /* restore page register */
 488                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 489                 break;
 490
 491         default:
 492                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 493                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 494                 /* turn off the Rx LED (LED_RX) */
 495                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 496         }
 497
 498         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == CHIP_REV_YU_EC_A1) {
 499                 /* apply fixes in PHY AFE */
 500                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 501                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 502
 503                 /* increase differential signal amplitude in 10BASE-T */
 504                 gm_phy_write(hw, port, 0x18, 0xaa99);
 505                 gm_phy_write(hw, port, 0x17, 0x2011);
 506
 507                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 508                 gm_phy_write(hw, port, 0x18, 0xa204);
 509                 gm_phy_write(hw, port, 0x17, 0x2002);
 510
 511                 /* set page register to 0 */
 512                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 513         } else {
 514                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 515
 516                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 517                         /* turn on 100 Mbps LED (LED_LINK100) */
 518                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 519                 }
 520
 521                 if (ledover)
 522                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 523
 524         }
 525         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 526         if (sky2->autoneg == AUTONEG_ENABLE)
 527                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 528         else
 529                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 530 }
 531
 532 /* Force a renegotiation */
 533 static void sky2_phy_reinit(struct sky2_port *sky2)
 534 {
 535         spin_lock_bh(&sky2->phy_lock);
 536         sky2_phy_init(sky2->hw, sky2->port);
 537         spin_unlock_bh(&sky2->phy_lock);
 538 }
 539
 540 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 541 {
 542         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 543         u16 reg;
 544         int i;
 545         const u8 *addr = hw->dev[port]->dev_addr;
 546
 547         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 548         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR|GPC_ENA_PAUSE);
 549
 550         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 551
 552         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 553                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 554                 /* clear GMAC 1 Control reset */
 555                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 556                 do {
 557                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 558                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 559                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 560                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 561                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 562         }
 563
 564         if (sky2->autoneg == AUTONEG_DISABLE) {
 565                 reg = gma_read16(hw, port, GM_GP_CTRL);
 566                 reg |= GM_GPCR_AU_ALL_DIS;
 567                 gma_write16(hw, port, GM_GP_CTRL, reg);
 568                 gma_read16(hw, port, GM_GP_CTRL);
 569
 570                 switch (sky2->speed) {
 571                 case SPEED_1000:
 572                         reg &= ~GM_GPCR_SPEED_100;
 573                         reg |= GM_GPCR_SPEED_1000;
 574                         break;
 575                 case SPEED_100:
 576                         reg &= ~GM_GPCR_SPEED_1000;
 577                         reg |= GM_GPCR_SPEED_100;
 578                         break;
 579                 case SPEED_10:
 580                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
 581                         break;
 582                 }
 583
 584                 if (sky2->duplex == DUPLEX_FULL)
 585                         reg |= GM_GPCR_DUP_FULL;
 586
 587                 /* turn off pause in 10/100mbps half duplex */
 588                 else if (sky2->speed != SPEED_1000 &&
 589                          hw->chip_id != CHIP_ID_YUKON_EC_U)
 590                         sky2->tx_pause = sky2->rx_pause = 0;
 591         } else
 592                 reg = GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100 | GM_GPCR_DUP_FULL;
 593
 594         if (!sky2->tx_pause && !sky2->rx_pause) {
 595                 sky2_write32(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 596                 reg |=
 597                     GM_GPCR_FC_TX_DIS | GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 598         } else if (sky2->tx_pause && !sky2->rx_pause) {
 599                 /* disable Rx flow-control */
 600                 reg |= GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 601         }
 602
 603         gma_write16(hw, port, GM_GP_CTRL, reg);
 604
 605         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 606
 607         spin_lock_bh(&sky2->phy_lock);
 608         sky2_phy_init(hw, port);
 609         spin_unlock_bh(&sky2->phy_lock);
 610
 611         /* MIB clear */
 612         reg = gma_read16(hw, port, GM_PHY_ADDR);
 613         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 614
 615         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 616                 gma_read16(hw, port, i);
 617         gma_write16(hw, port, GM_PHY_ADDR, reg);
 618
 619         /* transmit control */
 620         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 621
 622         /* receive control reg: unicast + multicast + no FCS  */
 623         gma_write16(hw, port, GM_RX_CTRL,
 624                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 625
 626         /* transmit flow control */
 627         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 628
 629         /* transmit parameter */
 630         gma_write16(hw, port, GM_TX_PARAM,
 631                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 632                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 633                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 634                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 635
 636         /* serial mode register */
 637         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 638                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 639
 640         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 641                 reg |= GM_SMOD_JUMBO_ENA;
 642
 643         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 644
 645         /* virtual address for data */
 646         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 647
 648         /* physical address: used for pause frames */
 649         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 650
 651         /* ignore counter overflows */
 652         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 653         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 654         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 655
 656         /* Configure Rx MAC FIFO */
 657         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 658         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
 659                      GMF_OPER_ON | GMF_RX_F_FL_ON);
 660
 661         /* Flush Rx MAC FIFO on any flow control or error */
 662         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 663
 664         /* Set threshold to 0xa (64 bytes)
 665          *  ASF disabled so no need to do WA dev #4.30
 666          */
 667         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF);
 668
 669         /* Configure Tx MAC FIFO */
 670         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 671         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 672
 673         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 674                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 675                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 676                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
 677                         /* set Tx GMAC FIFO Almost Empty Threshold */
 678                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR), 0x180);
 679                         /* Disable Store & Forward mode for TX */
 680                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 681                 }
 682         }
 683
 684 }
 685
 686 /* Assign Ram Buffer allocation.
 687  * start and end are in units of 4k bytes
 688  * ram registers are in units of 64bit words
 689  */
 690 static void sky2_ramset(struct sky2_hw *hw, u16 q, u8 startk, u8 endk)
 691 {
 692         u32 start, end;
 693
 694         start = startk * 4096/8;
 695         end = (endk * 4096/8) - 1;
 696
 697         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 698         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 699         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 700         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 701         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 702
 703         if (q == Q_R1 || q == Q_R2) {
 704                 u32 space = (endk - startk) * 4096/8;
 705                 u32 tp = space - space/4;
 706
 707                 /* On receive queue's set the thresholds
 708                  * give receiver priority when > 3/4 full
 709                  * send pause when down to 2K
 710                  */
 711                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 712                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 713
 714                 tp = space - 2048/8;
 715                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 716                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 717         } else {
 718                 /* Enable store & forward on Tx queue's because
 719                  * Tx FIFO is only 1K on Yukon
 720                  */
 721                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 722         }
 723
 724         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 725         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 726 }
 727
 728 /* Setup Bus Memory Interface */
 729 static void sky2_qset(struct sky2_hw *hw, u16 q)
 730 {
 731         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 732         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 733         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 734         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 735 }
 736
 737 /* Setup prefetch unit registers. This is the interface between
 738  * hardware and driver list elements
 739  */
 740 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 741                                       u64 addr, u32 last)
 742 {
 743         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 744         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 745         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 746         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 747         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 748         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 749
 750         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 751 }
 752
 753 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 754 {
 755         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 756
 757         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 758         return le;
 759 }
 760
 761 /* Update chip's next pointer */
 762 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 763 {
 764         wmb();
 765         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 766         mmiowb();
 767 }
 768
 769
 770 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 771 {
 772         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 773         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 774         return le;
 775 }
 776
 777 /* Return high part of DMA address (could be 32 or 64 bit) */
 778 static inline u32 high32(dma_addr_t a)
 779 {
 780         return sizeof(a) > sizeof(u32) ? (a >> 16) >> 16 : 0;
 781 }
 782
 783 /* Build description to hardware about buffer */
 784 static void sky2_rx_add(struct sky2_port *sky2, dma_addr_t map)
 785 {
 786         struct sky2_rx_le *le;
 787         u32 hi = high32(map);
 788         u16 len = sky2->rx_bufsize;
 789
 790         if (sky2->rx_addr64 != hi) {
 791                 le = sky2_next_rx(sky2);
 792                 le->addr = cpu_to_le32(hi);
 793                 le->ctrl = 0;
 794                 le->opcode = OP_ADDR64 | HW_OWNER;
 795                 sky2->rx_addr64 = high32(map + len);
 796         }
 797
 798         le = sky2_next_rx(sky2);
 799         le->addr = cpu_to_le32((u32) map);
 800         le->length = cpu_to_le16(len);
 801         le->ctrl = 0;
 802         le->opcode = OP_PACKET | HW_OWNER;
 803 }
 804
 805
 806 /* Tell chip where to start receive checksum.
 807  * Actually has two checksums, but set both same to avoid possible byte
 808  * order problems.
 809  */
 810 static void rx_set_checksum(struct sky2_port *sky2)
 811 {
 812         struct sky2_rx_le *le;
 813
 814         le = sky2_next_rx(sky2);
 815         le->addr = (ETH_HLEN << 16) | ETH_HLEN;
 816         le->ctrl = 0;
 817         le->opcode = OP_TCPSTART | HW_OWNER;
 818
 819         sky2_write32(sky2->hw,
 820                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
 821                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
 822
 823 }
 824
 825 /*
 826  * The RX Stop command will not work for Yukon-2 if the BMU does not
 827  * reach the end of packet and since we can't make sure that we have
 828  * incoming data, we must reset the BMU while it is not doing a DMA
 829  * transfer. Since it is possible that the RX path is still active,
 830  * the RX RAM buffer will be stopped first, so any possible incoming
 831  * data will not trigger a DMA. After the RAM buffer is stopped, the
 832  * BMU is polled until any DMA in progress is ended and only then it
 833  * will be reset.
 834  */
 835 static void sky2_rx_stop(struct sky2_port *sky2)
 836 {
 837         struct sky2_hw *hw = sky2->hw;
 838         unsigned rxq = rxqaddr[sky2->port];
 839         int i;
 840
 841         /* disable the RAM Buffer receive queue */
 842         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
 843
 844         for (i = 0; i < 0xffff; i++)
 845                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
 846                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
 847                         goto stopped;
 848
 849         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
 850                sky2->netdev->name);
 851 stopped:
 852         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
 853
 854         /* reset the Rx prefetch unit */
 855         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 856 }
 857
 858 /* Clean out receive buffer area, assumes receiver hardware stopped */
 859 static void sky2_rx_clean(struct sky2_port *sky2)
 860 {
 861         unsigned i;
 862
 863         memset(sky2->rx_le, 0, RX_LE_BYTES);
 864         for (i = 0; i < sky2->rx_pending; i++) {
 865                 struct ring_info *re = sky2->rx_ring + i;
 866
 867                 if (re->skb) {
 868                         pci_unmap_single(sky2->hw->pdev,
 869                                          re->mapaddr, sky2->rx_bufsize,
 870                                          PCI_DMA_FROMDEVICE);
 871                         kfree_skb(re->skb);
 872                         re->skb = NULL;
 873                 }
 874         }
 875 }
 876
 877 /* Basic MII support */
 878 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 879 {
 880         struct mii_ioctl_data *data = if_mii(ifr);
 881         struct sky2_port *sky2 = netdev_priv(dev);
 882         struct sky2_hw *hw = sky2->hw;
 883         int err = -EOPNOTSUPP;
 884
 885         if (!netif_running(dev))
 886                 return -ENODEV; /* Phy still in reset */
 887
 888         switch (cmd) {
 889         case SIOCGMIIPHY:
 890                 data->phy_id = PHY_ADDR_MARV;
 891
 892                 /* fallthru */
 893         case SIOCGMIIREG: {
 894                 u16 val = 0;
 895
 896                 spin_lock_bh(&sky2->phy_lock);
 897                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
 898                 spin_unlock_bh(&sky2->phy_lock);
 899
 900                 data->val_out = val;
 901                 break;
 902         }
 903
 904         case SIOCSMIIREG:
 905                 if (!capable(CAP_NET_ADMIN))
 906                         return -EPERM;
 907
 908                 spin_lock_bh(&sky2->phy_lock);
 909                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
 910                                    data->val_in);
 911                 spin_unlock_bh(&sky2->phy_lock);
 912                 break;
 913         }
 914         return err;
 915 }
 916
 917 #ifdef SKY2_VLAN_TAG_USED
 918 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
 919 {
 920         struct sky2_port *sky2 = netdev_priv(dev);
 921         struct sky2_hw *hw = sky2->hw;
 922         u16 port = sky2->port;
 923
 924         spin_lock_bh(&sky2->tx_lock);
 925
 926         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_ON);
 927         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_ON);
 928         sky2->vlgrp = grp;
 929
 930         spin_unlock_bh(&sky2->tx_lock);
 931 }
 932
 933 static void sky2_vlan_rx_kill_vid(struct net_device *dev, unsigned short vid)
 934 {
 935         struct sky2_port *sky2 = netdev_priv(dev);
 936         struct sky2_hw *hw = sky2->hw;
 937         u16 port = sky2->port;
 938
 939         spin_lock_bh(&sky2->tx_lock);
 940
 941         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_OFF);
 942         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_OFF);
 943         if (sky2->vlgrp)
 944                 sky2->vlgrp->vlan_devices[vid] = NULL;
 945
 946         spin_unlock_bh(&sky2->tx_lock);
 947 }
 948 #endif
 949
 950 /*
 951  * It appears the hardware has a bug in the FIFO logic that
 952  * cause it to hang if the FIFO gets overrun and the receive buffer
 953  * is not aligned. ALso alloc_skb() won't align properly if slab
 954  * debugging is enabled.
 955  */
 956 static inline struct sk_buff *sky2_alloc_skb(unsigned int size, gfp_t gfp_mask)
 957 {
 958         struct sk_buff *skb;
 959
 960         skb = alloc_skb(size + RX_SKB_ALIGN, gfp_mask);
 961         if (likely(skb)) {
 962                 unsigned long p = (unsigned long) skb->data;
 963                 skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
 964         }
 965
 966         return skb;
 967 }
 968
 969 /*
 970  * Allocate and setup receiver buffer pool.
 971  * In case of 64 bit dma, there are 2X as many list elements
 972  * available as ring entries
 973  * and need to reserve one list element so we don't wrap around.
 974  */
 975 static int sky2_rx_start(struct sky2_port *sky2)
 976 {
 977         struct sky2_hw *hw = sky2->hw;
 978         unsigned rxq = rxqaddr[sky2->port];
 979         int i;
 980         unsigned thresh;
 981
 982         sky2->rx_put = sky2->rx_next = 0;
 983         sky2_qset(hw, rxq);
 984
 985         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
 986                 /* MAC Rx RAM Read is controlled by hardware */
 987                 sky2_write32(hw, Q_ADDR(rxq, Q_F), F_M_RX_RAM_DIS);
 988         }
 989
 990         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
 991
 992         rx_set_checksum(sky2);
 993         for (i = 0; i < sky2->rx_pending; i++) {
 994                 struct ring_info *re = sky2->rx_ring + i;
 995
 996                 re->skb = sky2_alloc_skb(sky2->rx_bufsize, GFP_KERNEL);
 997                 if (!re->skb)
 998                         goto nomem;
 999
1000                 re->mapaddr = pci_map_single(hw->pdev, re->skb->data,
1001                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1002                 sky2_rx_add(sky2, re->mapaddr);
1003         }
1004
1005
1006         /*
1007          * The receiver hangs if it receives frames larger than the
1008          * packet buffer. As a workaround, truncate oversize frames, but
1009          * the register is limited to 9 bits, so if you do frames > 2052
1010          * you better get the MTU right!
1011          */
1012         thresh = (sky2->rx_bufsize - 8) / sizeof(u32);
1013         if (thresh > 0x1ff)
1014                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1015         else {
1016                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1017                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1018         }
1019
1020
1021         /* Tell chip about available buffers */
1022         sky2_write16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX), sky2->rx_put);
1023         return 0;
1024 nomem:
1025         sky2_rx_clean(sky2);
1026         return -ENOMEM;
1027 }
1028
1029 /* Bring up network interface. */
1030 static int sky2_up(struct net_device *dev)
1031 {
1032         struct sky2_port *sky2 = netdev_priv(dev);
1033         struct sky2_hw *hw = sky2->hw;
1034         unsigned port = sky2->port;
1035         u32 ramsize, rxspace, imask;
1036         int cap, err = -ENOMEM;
1037         struct net_device *otherdev = hw->dev[sky2->port^1];
1038
1039         /*
1040          * On dual port PCI-X card, there is an problem where status
1041          * can be received out of order due to split transactions
1042          */
1043         if (otherdev && netif_running(otherdev) &&
1044             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1045                 struct sky2_port *osky2 = netdev_priv(otherdev);
1046                 u16 cmd;
1047
1048                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1049                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1050                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1051
1052                 sky2->rx_csum = 0;
1053                 osky2->rx_csum = 0;
1054         }
1055
1056         if (netif_msg_ifup(sky2))
1057                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1058
1059         /* must be power of 2 */
1060         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1061                                            TX_RING_SIZE *
1062                                            sizeof(struct sky2_tx_le),
1063                                            &sky2->tx_le_map);
1064         if (!sky2->tx_le)
1065                 goto err_out;
1066
1067         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1068                                 GFP_KERNEL);
1069         if (!sky2->tx_ring)
1070                 goto err_out;
1071         sky2->tx_prod = sky2->tx_cons = 0;
1072
1073         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1074                                            &sky2->rx_le_map);
1075         if (!sky2->rx_le)
1076                 goto err_out;
1077         memset(sky2->rx_le, 0, RX_LE_BYTES);
1078
1079         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct ring_info),
1080                                 GFP_KERNEL);
1081         if (!sky2->rx_ring)
1082                 goto err_out;
1083
1084         sky2_mac_init(hw, port);
1085
1086         /* Determine available ram buffer space (in 4K blocks).
1087          * Note: not sure about the FE setting below yet
1088          */
1089         if (hw->chip_id == CHIP_ID_YUKON_FE)
1090                 ramsize = 4;
1091         else
1092                 ramsize = sky2_read8(hw, B2_E_0);
1093
1094         /* Give transmitter one third (rounded up) */
1095         rxspace = ramsize - (ramsize + 2) / 3;
1096
1097         sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1098         sky2_ramset(hw, txqaddr[port], rxspace, ramsize);
1099
1100         /* Make sure SyncQ is disabled */
1101         sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1102                     RB_RST_SET);
1103
1104         sky2_qset(hw, txqaddr[port]);
1105
1106         /* Set almost empty threshold */
1107         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == 1)
1108                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), 0x1a0);
1109
1110         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1111                            TX_RING_SIZE - 1);
1112
1113         err = sky2_rx_start(sky2);
1114         if (err)
1115                 goto err_out;
1116
1117         /* Enable interrupts from phy/mac for port */
1118         imask = sky2_read32(hw, B0_IMSK);
1119         imask |= portirq_msk[port];
1120         sky2_write32(hw, B0_IMSK, imask);
1121
1122         return 0;
1123
1124 err_out:
1125         if (sky2->rx_le) {
1126                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1127                                     sky2->rx_le, sky2->rx_le_map);
1128                 sky2->rx_le = NULL;
1129         }
1130         if (sky2->tx_le) {
1131                 pci_free_consistent(hw->pdev,
1132                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1133                                     sky2->tx_le, sky2->tx_le_map);
1134                 sky2->tx_le = NULL;
1135         }
1136         kfree(sky2->tx_ring);
1137         kfree(sky2->rx_ring);
1138
1139         sky2->tx_ring = NULL;
1140         sky2->rx_ring = NULL;
1141         return err;
1142 }
1143
1144 /* Modular subtraction in ring */
1145 static inline int tx_dist(unsigned tail, unsigned head)
1146 {
1147         return (head - tail) & (TX_RING_SIZE - 1);
1148 }
1149
1150 /* Number of list elements available for next tx */
1151 static inline int tx_avail(const struct sky2_port *sky2)
1152 {
1153         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1154 }
1155
1156 /* Estimate of number of transmit list elements required */
1157 static unsigned tx_le_req(const struct sk_buff *skb)
1158 {
1159         unsigned count;
1160
1161         count = sizeof(dma_addr_t) / sizeof(u32);
1162         count += skb_shinfo(skb)->nr_frags * count;
1163
1164         if (skb_is_gso(skb))
1165                 ++count;
1166
1167         if (skb->ip_summed == CHECKSUM_HW)
1168                 ++count;
1169
1170         return count;
1171 }
1172
1173 /*
1174  * Put one packet in ring for transmit.
1175  * A single packet can generate multiple list elements, and
1176  * the number of ring elements will probably be less than the number
1177  * of list elements used.
1178  *
1179  * No BH disabling for tx_lock here (like tg3)
1180  */
1181 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1182 {
1183         struct sky2_port *sky2 = netdev_priv(dev);
1184         struct sky2_hw *hw = sky2->hw;
1185         struct sky2_tx_le *le = NULL;
1186         struct tx_ring_info *re;
1187         unsigned i, len;
1188         int avail;
1189         dma_addr_t mapping;
1190         u32 addr64;
1191         u16 mss;
1192         u8 ctrl;
1193
1194         /* No BH disabling for tx_lock here.  We are running in BH disabled
1195          * context and TX reclaim runs via poll inside of a software
1196          * interrupt, and no related locks in IRQ processing.
1197          */
1198         if (!spin_trylock(&sky2->tx_lock))
1199                 return NETDEV_TX_LOCKED;
1200
1201         if (unlikely(tx_avail(sky2) < tx_le_req(skb))) {
1202                 /* There is a known but harmless race with lockless tx
1203                  * and netif_stop_queue.
1204                  */
1205                 if (!netif_queue_stopped(dev)) {
1206                         netif_stop_queue(dev);
1207                         if (net_ratelimit())
1208                                 printk(KERN_WARNING PFX "%s: ring full when queue awake!\n",
1209                                        dev->name);
1210                 }
1211                 spin_unlock(&sky2->tx_lock);
1212
1213                 return NETDEV_TX_BUSY;
1214         }
1215
1216         if (unlikely(netif_msg_tx_queued(sky2)))
1217                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1218                        dev->name, sky2->tx_prod, skb->len);
1219
1220         len = skb_headlen(skb);
1221         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1222         addr64 = high32(mapping);
1223
1224         re = sky2->tx_ring + sky2->tx_prod;
1225
1226         /* Send high bits if changed or crosses boundary */
1227         if (addr64 != sky2->tx_addr64 || high32(mapping + len) != sky2->tx_addr64) {
1228                 le = get_tx_le(sky2);
1229                 le->tx.addr = cpu_to_le32(addr64);
1230                 le->ctrl = 0;
1231                 le->opcode = OP_ADDR64 | HW_OWNER;
1232                 sky2->tx_addr64 = high32(mapping + len);
1233         }
1234
1235         /* Check for TCP Segmentation Offload */
1236         mss = skb_shinfo(skb)->gso_size;
1237         if (mss != 0) {
1238                 /* just drop the packet if non-linear expansion fails */
1239                 if (skb_header_cloned(skb) &&
1240                     pskb_expand_head(skb, 0, 0, GFP_ATOMIC)) {
1241                         dev_kfree_skb(skb);
1242                         goto out_unlock;
1243                 }
1244
1245                 mss += ((skb->h.th->doff - 5) * 4);     /* TCP options */
1246                 mss += (skb->nh.iph->ihl * 4) + sizeof(struct tcphdr);
1247                 mss += ETH_HLEN;
1248         }
1249
1250         if (mss != sky2->tx_last_mss) {
1251                 le = get_tx_le(sky2);
1252                 le->tx.tso.size = cpu_to_le16(mss);
1253                 le->tx.tso.rsvd = 0;
1254                 le->opcode = OP_LRGLEN | HW_OWNER;
1255                 le->ctrl = 0;
1256                 sky2->tx_last_mss = mss;
1257         }
1258
1259         ctrl = 0;
1260 #ifdef SKY2_VLAN_TAG_USED
1261         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1262         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1263                 if (!le) {
1264                         le = get_tx_le(sky2);
1265                         le->tx.addr = 0;
1266                         le->opcode = OP_VLAN|HW_OWNER;
1267                         le->ctrl = 0;
1268                 } else
1269                         le->opcode |= OP_VLAN;
1270                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1271                 ctrl |= INS_VLAN;
1272         }
1273 #endif
1274
1275         /* Handle TCP checksum offload */
1276         if (skb->ip_summed == CHECKSUM_HW) {
1277                 u16 hdr = skb->h.raw - skb->data;
1278                 u16 offset = hdr + skb->csum;
1279
1280                 ctrl = CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1281                 if (skb->nh.iph->protocol == IPPROTO_UDP)
1282                         ctrl |= UDPTCP;
1283
1284                 le = get_tx_le(sky2);
1285                 le->tx.csum.start = cpu_to_le16(hdr);
1286                 le->tx.csum.offset = cpu_to_le16(offset);
1287                 le->length = 0; /* initial checksum value */
1288                 le->ctrl = 1;   /* one packet */
1289                 le->opcode = OP_TCPLISW | HW_OWNER;
1290         }
1291
1292         le = get_tx_le(sky2);
1293         le->tx.addr = cpu_to_le32((u32) mapping);
1294         le->length = cpu_to_le16(len);
1295         le->ctrl = ctrl;
1296         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1297
1298         /* Record the transmit mapping info */
1299         re->skb = skb;
1300         pci_unmap_addr_set(re, mapaddr, mapping);
1301
1302         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1303                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1304                 struct tx_ring_info *fre;
1305
1306                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1307                                        frag->size, PCI_DMA_TODEVICE);
1308                 addr64 = high32(mapping);
1309                 if (addr64 != sky2->tx_addr64) {
1310                         le = get_tx_le(sky2);
1311                         le->tx.addr = cpu_to_le32(addr64);
1312                         le->ctrl = 0;
1313                         le->opcode = OP_ADDR64 | HW_OWNER;
1314                         sky2->tx_addr64 = addr64;
1315                 }
1316
1317                 le = get_tx_le(sky2);
1318                 le->tx.addr = cpu_to_le32((u32) mapping);
1319                 le->length = cpu_to_le16(frag->size);
1320                 le->ctrl = ctrl;
1321                 le->opcode = OP_BUFFER | HW_OWNER;
1322
1323                 fre = sky2->tx_ring
1324                     + RING_NEXT((re - sky2->tx_ring) + i, TX_RING_SIZE);
1325                 pci_unmap_addr_set(fre, mapaddr, mapping);
1326         }
1327
1328         re->idx = sky2->tx_prod;
1329         le->ctrl |= EOP;
1330
1331         avail = tx_avail(sky2);
1332         if (mss != 0 || avail < TX_MIN_PENDING) {
1333                 le->ctrl |= FRC_STAT;
1334                 if (avail <= MAX_SKB_TX_LE)
1335                         netif_stop_queue(dev);
1336         }
1337
1338         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1339
1340 out_unlock:
1341         spin_unlock(&sky2->tx_lock);
1342
1343         dev->trans_start = jiffies;
1344         return NETDEV_TX_OK;
1345 }
1346
1347 /*
1348  * Free ring elements from starting at tx_cons until "done"
1349  *
1350  * NB: the hardware will tell us about partial completion of multi-part
1351  *     buffers; these are deferred until completion.
1352  */
1353 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1354 {
1355         struct net_device *dev = sky2->netdev;
1356         struct pci_dev *pdev = sky2->hw->pdev;
1357         u16 nxt, put;
1358         unsigned i;
1359
1360         BUG_ON(done >= TX_RING_SIZE);
1361
1362         if (unlikely(netif_msg_tx_done(sky2)))
1363                 printk(KERN_DEBUG "%s: tx done, up to %u\n",
1364                        dev->name, done);
1365
1366         for (put = sky2->tx_cons; put != done; put = nxt) {
1367                 struct tx_ring_info *re = sky2->tx_ring + put;
1368                 struct sk_buff *skb = re->skb;
1369
1370                 nxt = re->idx;
1371                 BUG_ON(nxt >= TX_RING_SIZE);
1372                 prefetch(sky2->tx_ring + nxt);
1373
1374                 /* Check for partial status */
1375                 if (tx_dist(put, done) < tx_dist(put, nxt))
1376                         break;
1377
1378                 skb = re->skb;
1379                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1380                                  skb_headlen(skb), PCI_DMA_TODEVICE);
1381
1382                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1383                         struct tx_ring_info *fre;
1384                         fre = sky2->tx_ring + RING_NEXT(put + i, TX_RING_SIZE);
1385                         pci_unmap_page(pdev, pci_unmap_addr(fre, mapaddr),
1386                                        skb_shinfo(skb)->frags[i].size,
1387                                        PCI_DMA_TODEVICE);
1388                 }
1389
1390                 dev_kfree_skb(skb);
1391         }
1392
1393         sky2->tx_cons = put;
1394         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1395                 netif_wake_queue(dev);
1396 }
1397
1398 /* Cleanup all untransmitted buffers, assume transmitter not running */
1399 static void sky2_tx_clean(struct sky2_port *sky2)
1400 {
1401         spin_lock_bh(&sky2->tx_lock);
1402         sky2_tx_complete(sky2, sky2->tx_prod);
1403         spin_unlock_bh(&sky2->tx_lock);
1404 }
1405
1406 /* Network shutdown */
1407 static int sky2_down(struct net_device *dev)
1408 {
1409         struct sky2_port *sky2 = netdev_priv(dev);
1410         struct sky2_hw *hw = sky2->hw;
1411         unsigned port = sky2->port;
1412         u16 ctrl;
1413         u32 imask;
1414
1415         /* Never really got started! */
1416         if (!sky2->tx_le)
1417                 return 0;
1418
1419         if (netif_msg_ifdown(sky2))
1420                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1421
1422         /* Stop more packets from being queued */
1423         netif_stop_queue(dev);
1424
1425         sky2_phy_reset(hw, port);
1426
1427         /* Stop transmitter */
1428         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1429         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1430
1431         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1432                      RB_RST_SET | RB_DIS_OP_MD);
1433
1434         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1435         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1436         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1437
1438         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1439
1440         /* Workaround shared GMAC reset */
1441         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1442               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1443                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1444
1445         /* Disable Force Sync bit and Enable Alloc bit */
1446         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1447                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1448
1449         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1450         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1451         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1452
1453         /* Reset the PCI FIFO of the async Tx queue */
1454         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1455                      BMU_RST_SET | BMU_FIFO_RST);
1456
1457         /* Reset the Tx prefetch units */
1458         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1459                      PREF_UNIT_RST_SET);
1460
1461         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1462
1463         sky2_rx_stop(sky2);
1464
1465         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1466         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1467
1468         /* Disable port IRQ */
1469         imask = sky2_read32(hw, B0_IMSK);
1470         imask &= ~portirq_msk[port];
1471         sky2_write32(hw, B0_IMSK, imask);
1472
1473         /* turn off LED's */
1474         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1475
1476         synchronize_irq(hw->pdev->irq);
1477
1478         sky2_tx_clean(sky2);
1479         sky2_rx_clean(sky2);
1480
1481         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1482                             sky2->rx_le, sky2->rx_le_map);
1483         kfree(sky2->rx_ring);
1484
1485         pci_free_consistent(hw->pdev,
1486                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1487                             sky2->tx_le, sky2->tx_le_map);
1488         kfree(sky2->tx_ring);
1489
1490         sky2->tx_le = NULL;
1491         sky2->rx_le = NULL;
1492
1493         sky2->rx_ring = NULL;
1494         sky2->tx_ring = NULL;
1495
1496         return 0;
1497 }
1498
1499 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1500 {
1501         if (!hw->copper)
1502                 return SPEED_1000;
1503
1504         if (hw->chip_id == CHIP_ID_YUKON_FE)
1505                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1506
1507         switch (aux & PHY_M_PS_SPEED_MSK) {
1508         case PHY_M_PS_SPEED_1000:
1509                 return SPEED_1000;
1510         case PHY_M_PS_SPEED_100:
1511                 return SPEED_100;
1512         default:
1513                 return SPEED_10;
1514         }
1515 }
1516
1517 static void sky2_link_up(struct sky2_port *sky2)
1518 {
1519         struct sky2_hw *hw = sky2->hw;
1520         unsigned port = sky2->port;
1521         u16 reg;
1522
1523         /* Enable Transmit FIFO Underrun */
1524         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
1525
1526         reg = gma_read16(hw, port, GM_GP_CTRL);
1527         if (sky2->autoneg == AUTONEG_DISABLE) {
1528                 reg |= GM_GPCR_AU_ALL_DIS;
1529
1530                 /* Is write/read necessary?  Copied from sky2_mac_init */
1531                 gma_write16(hw, port, GM_GP_CTRL, reg);
1532                 gma_read16(hw, port, GM_GP_CTRL);
1533
1534                 switch (sky2->speed) {
1535                 case SPEED_1000:
1536                         reg &= ~GM_GPCR_SPEED_100;
1537                         reg |= GM_GPCR_SPEED_1000;
1538                         break;
1539                 case SPEED_100:
1540                         reg &= ~GM_GPCR_SPEED_1000;
1541                         reg |= GM_GPCR_SPEED_100;
1542                         break;
1543                 case SPEED_10:
1544                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
1545                         break;
1546                 }
1547         } else
1548                 reg &= ~GM_GPCR_AU_ALL_DIS;
1549
1550         if (sky2->duplex == DUPLEX_FULL || sky2->autoneg == AUTONEG_ENABLE)
1551                 reg |= GM_GPCR_DUP_FULL;
1552
1553         /* enable Rx/Tx */
1554         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1555         gma_write16(hw, port, GM_GP_CTRL, reg);
1556         gma_read16(hw, port, GM_GP_CTRL);
1557
1558         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1559
1560         netif_carrier_on(sky2->netdev);
1561         netif_wake_queue(sky2->netdev);
1562
1563         /* Turn on link LED */
1564         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1565                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1566
1567         if (hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U) {
1568                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1569                 u16 led = PHY_M_LEDC_LOS_CTRL(1);       /* link active */
1570
1571                 switch(sky2->speed) {
1572                 case SPEED_10:
1573                         led |= PHY_M_LEDC_INIT_CTRL(7);
1574                         break;
1575
1576                 case SPEED_100:
1577                         led |= PHY_M_LEDC_STA1_CTRL(7);
1578                         break;
1579
1580                 case SPEED_1000:
1581                         led |= PHY_M_LEDC_STA0_CTRL(7);
1582                         break;
1583                 }
1584
1585                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1586                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, led);
1587                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1588         }
1589
1590         if (netif_msg_link(sky2))
1591                 printk(KERN_INFO PFX
1592                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1593                        sky2->netdev->name, sky2->speed,
1594                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1595                        (sky2->tx_pause && sky2->rx_pause) ? "both" :
1596                        sky2->tx_pause ? "tx" : sky2->rx_pause ? "rx" : "none");
1597 }
1598
1599 static void sky2_link_down(struct sky2_port *sky2)
1600 {
1601         struct sky2_hw *hw = sky2->hw;
1602         unsigned port = sky2->port;
1603         u16 reg;
1604
1605         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1606
1607         reg = gma_read16(hw, port, GM_GP_CTRL);
1608         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1609         gma_write16(hw, port, GM_GP_CTRL, reg);
1610         gma_read16(hw, port, GM_GP_CTRL);       /* PCI post */
1611
1612         if (sky2->rx_pause && !sky2->tx_pause) {
1613                 /* restore Asymmetric Pause bit */
1614                 gm_phy_write(hw, port, PHY_MARV_AUNE_ADV,
1615                              gm_phy_read(hw, port, PHY_MARV_AUNE_ADV)
1616                              | PHY_M_AN_ASP);
1617         }
1618
1619         netif_carrier_off(sky2->netdev);
1620         netif_stop_queue(sky2->netdev);
1621
1622         /* Turn on link LED */
1623         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1624
1625         if (netif_msg_link(sky2))
1626                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1627         sky2_phy_init(hw, port);
1628 }
1629
1630 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1631 {
1632         struct sky2_hw *hw = sky2->hw;
1633         unsigned port = sky2->port;
1634         u16 lpa;
1635
1636         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1637
1638         if (lpa & PHY_M_AN_RF) {
1639                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1640                 return -1;
1641         }
1642
1643         if (hw->chip_id != CHIP_ID_YUKON_FE &&
1644             gm_phy_read(hw, port, PHY_MARV_1000T_STAT) & PHY_B_1000S_MSF) {
1645                 printk(KERN_ERR PFX "%s: master/slave fault",
1646                        sky2->netdev->name);
1647                 return -1;
1648         }
1649
1650         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1651                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1652                        sky2->netdev->name);
1653                 return -1;
1654         }
1655
1656         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1657
1658         sky2->speed = sky2_phy_speed(hw, aux);
1659
1660         /* Pause bits are offset (9..8) */
1661         if (hw->chip_id == CHIP_ID_YUKON_XL || hw->chip_id == CHIP_ID_YUKON_EC_U)
1662                 aux >>= 6;
1663
1664         sky2->rx_pause = (aux & PHY_M_PS_RX_P_EN) != 0;
1665         sky2->tx_pause = (aux & PHY_M_PS_TX_P_EN) != 0;
1666
1667         if ((sky2->tx_pause || sky2->rx_pause)
1668             && !(sky2->speed < SPEED_1000 && sky2->duplex == DUPLEX_HALF))
1669                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1670         else
1671                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1672
1673         return 0;
1674 }
1675
1676 /* Interrupt from PHY */
1677 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1678 {
1679         struct net_device *dev = hw->dev[port];
1680         struct sky2_port *sky2 = netdev_priv(dev);
1681         u16 istatus, phystat;
1682
1683         spin_lock(&sky2->phy_lock);
1684         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1685         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1686
1687         if (!netif_running(dev))
1688                 goto out;
1689
1690         if (netif_msg_intr(sky2))
1691                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1692                        sky2->netdev->name, istatus, phystat);
1693
1694         if (istatus & PHY_M_IS_AN_COMPL) {
1695                 if (sky2_autoneg_done(sky2, phystat) == 0)
1696                         sky2_link_up(sky2);
1697                 goto out;
1698         }
1699
1700         if (istatus & PHY_M_IS_LSP_CHANGE)
1701                 sky2->speed = sky2_phy_speed(hw, phystat);
1702
1703         if (istatus & PHY_M_IS_DUP_CHANGE)
1704                 sky2->duplex =
1705                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1706
1707         if (istatus & PHY_M_IS_LST_CHANGE) {
1708                 if (phystat & PHY_M_PS_LINK_UP)
1709                         sky2_link_up(sky2);
1710                 else
1711                         sky2_link_down(sky2);
1712         }
1713 out:
1714         spin_unlock(&sky2->phy_lock);
1715 }
1716
1717
1718 /* Transmit timeout is only called if we are running, carries is up
1719  * and tx queue is full (stopped).
1720  */
1721 static void sky2_tx_timeout(struct net_device *dev)
1722 {
1723         struct sky2_port *sky2 = netdev_priv(dev);
1724         struct sky2_hw *hw = sky2->hw;
1725         unsigned txq = txqaddr[sky2->port];
1726         u16 report, done;
1727
1728         if (netif_msg_timer(sky2))
1729                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1730
1731         report = sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX);
1732         done = sky2_read16(hw, Q_ADDR(txq, Q_DONE));
1733
1734         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1735                dev->name,
1736                sky2->tx_cons, sky2->tx_prod, report, done);
1737
1738         if (report != done) {
1739                 printk(KERN_INFO PFX "status burst pending (irq moderation?)\n");
1740
1741                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
1742                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
1743         } else if (report != sky2->tx_cons) {
1744                 printk(KERN_INFO PFX "status report lost?\n");
1745
1746                 spin_lock_bh(&sky2->tx_lock);
1747                 sky2_tx_complete(sky2, report);
1748                 spin_unlock_bh(&sky2->tx_lock);
1749         } else {
1750                 printk(KERN_INFO PFX "hardware hung? flushing\n");
1751
1752                 sky2_write32(hw, Q_ADDR(txq, Q_CSR), BMU_STOP);
1753                 sky2_write32(hw, Y2_QADDR(txq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1754
1755                 sky2_tx_clean(sky2);
1756
1757                 sky2_qset(hw, txq);
1758                 sky2_prefetch_init(hw, txq, sky2->tx_le_map, TX_RING_SIZE - 1);
1759         }
1760 }
1761
1762
1763 /* Want receive buffer size to be multiple of 64 bits
1764  * and incl room for vlan and truncation
1765  */
1766 static inline unsigned sky2_buf_size(int mtu)
1767 {
1768         return ALIGN(mtu + ETH_HLEN + VLAN_HLEN, 8) + 8;
1769 }
1770
1771 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1772 {
1773         struct sky2_port *sky2 = netdev_priv(dev);
1774         struct sky2_hw *hw = sky2->hw;
1775         int err;
1776         u16 ctl, mode;
1777         u32 imask;
1778
1779         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1780                 return -EINVAL;
1781
1782         if (hw->chip_id == CHIP_ID_YUKON_EC_U && new_mtu > ETH_DATA_LEN)
1783                 return -EINVAL;
1784
1785         if (!netif_running(dev)) {
1786                 dev->mtu = new_mtu;
1787                 return 0;
1788         }
1789
1790         imask = sky2_read32(hw, B0_IMSK);
1791         sky2_write32(hw, B0_IMSK, 0);
1792
1793         dev->trans_start = jiffies;     /* prevent tx timeout */
1794         netif_stop_queue(dev);
1795         netif_poll_disable(hw->dev[0]);
1796
1797         synchronize_irq(hw->pdev->irq);
1798
1799         ctl = gma_read16(hw, sky2->port, GM_GP_CTRL);
1800         gma_write16(hw, sky2->port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1801         sky2_rx_stop(sky2);
1802         sky2_rx_clean(sky2);
1803
1804         dev->mtu = new_mtu;
1805         sky2->rx_bufsize = sky2_buf_size(new_mtu);
1806         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1807                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1808
1809         if (dev->mtu > ETH_DATA_LEN)
1810                 mode |= GM_SMOD_JUMBO_ENA;
1811
1812         gma_write16(hw, sky2->port, GM_SERIAL_MODE, mode);
1813
1814         sky2_write8(hw, RB_ADDR(rxqaddr[sky2->port], RB_CTRL), RB_ENA_OP_MD);
1815
1816         err = sky2_rx_start(sky2);
1817         sky2_write32(hw, B0_IMSK, imask);
1818
1819         if (err)
1820                 dev_close(dev);
1821         else {
1822                 gma_write16(hw, sky2->port, GM_GP_CTRL, ctl);
1823
1824                 netif_poll_enable(hw->dev[0]);
1825                 netif_wake_queue(dev);
1826         }
1827
1828         return err;
1829 }
1830
1831 /*
1832  * Receive one packet.
1833  * For small packets or errors, just reuse existing skb.
1834  * For larger packets, get new buffer.
1835  */
1836 static struct sk_buff *sky2_receive(struct sky2_port *sky2,
1837                                     u16 length, u32 status)
1838 {
1839         struct ring_info *re = sky2->rx_ring + sky2->rx_next;
1840         struct sk_buff *skb = NULL;
1841
1842         if (unlikely(netif_msg_rx_status(sky2)))
1843                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
1844                        sky2->netdev->name, sky2->rx_next, status, length);
1845
1846         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
1847         prefetch(sky2->rx_ring + sky2->rx_next);
1848
1849         if (status & GMR_FS_ANY_ERR)
1850                 goto error;
1851
1852         if (!(status & GMR_FS_RX_OK))
1853                 goto resubmit;
1854
1855         if (length > sky2->netdev->mtu + ETH_HLEN)
1856                 goto oversize;
1857
1858         if (length < copybreak) {
1859                 skb = alloc_skb(length + 2, GFP_ATOMIC);
1860                 if (!skb)
1861                         goto resubmit;
1862
1863                 skb_reserve(skb, 2);
1864                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->mapaddr,
1865                                             length, PCI_DMA_FROMDEVICE);
1866                 memcpy(skb->data, re->skb->data, length);
1867                 skb->ip_summed = re->skb->ip_summed;
1868                 skb->csum = re->skb->csum;
1869                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->mapaddr,
1870                                                length, PCI_DMA_FROMDEVICE);
1871         } else {
1872                 struct sk_buff *nskb;
1873
1874                 nskb = sky2_alloc_skb(sky2->rx_bufsize, GFP_ATOMIC);
1875                 if (!nskb)
1876                         goto resubmit;
1877
1878                 skb = re->skb;
1879                 re->skb = nskb;
1880                 pci_unmap_single(sky2->hw->pdev, re->mapaddr,
1881                                  sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1882                 prefetch(skb->data);
1883
1884                 re->mapaddr = pci_map_single(sky2->hw->pdev, nskb->data,
1885                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1886         }
1887
1888         skb_put(skb, length);
1889 resubmit:
1890         re->skb->ip_summed = CHECKSUM_NONE;
1891         sky2_rx_add(sky2, re->mapaddr);
1892
1893         return skb;
1894
1895 oversize:
1896         ++sky2->net_stats.rx_over_errors;
1897         goto resubmit;
1898
1899 error:
1900         ++sky2->net_stats.rx_errors;
1901
1902         if (netif_msg_rx_err(sky2) && net_ratelimit())
1903                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
1904                        sky2->netdev->name, status, length);
1905
1906         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
1907                 sky2->net_stats.rx_length_errors++;
1908         if (status & GMR_FS_FRAGMENT)
1909                 sky2->net_stats.rx_frame_errors++;
1910         if (status & GMR_FS_CRC_ERR)
1911                 sky2->net_stats.rx_crc_errors++;
1912         if (status & GMR_FS_RX_FF_OV)
1913                 sky2->net_stats.rx_fifo_errors++;
1914
1915         goto resubmit;
1916 }
1917
1918 /* Transmit complete */
1919 static inline void sky2_tx_done(struct net_device *dev, u16 last)
1920 {
1921         struct sky2_port *sky2 = netdev_priv(dev);
1922
1923         if (netif_running(dev)) {
1924                 spin_lock(&sky2->tx_lock);
1925                 sky2_tx_complete(sky2, last);
1926                 spin_unlock(&sky2->tx_lock);
1927         }
1928 }
1929
1930 /* Is status ring empty or is there more to do? */
1931 static inline int sky2_more_work(const struct sky2_hw *hw)
1932 {
1933         return (hw->st_idx != sky2_read16(hw, STAT_PUT_IDX));
1934 }
1935
1936 /* Process status response ring */
1937 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
1938 {
1939         struct sky2_port *sky2;
1940         int work_done = 0;
1941         unsigned buf_write[2] = { 0, 0 };
1942         u16 hwidx = sky2_read16(hw, STAT_PUT_IDX);
1943
1944         rmb();
1945
1946         while (hw->st_idx != hwidx) {
1947                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
1948                 struct net_device *dev;
1949                 struct sk_buff *skb;
1950                 u32 status;
1951                 u16 length;
1952
1953                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
1954
1955                 BUG_ON(le->link >= 2);
1956                 dev = hw->dev[le->link];
1957
1958                 sky2 = netdev_priv(dev);
1959                 length = le->length;
1960                 status = le->status;
1961
1962                 switch (le->opcode & ~HW_OWNER) {
1963                 case OP_RXSTAT:
1964                         skb = sky2_receive(sky2, length, status);
1965                         if (!skb)
1966                                 break;
1967
1968                         skb->dev = dev;
1969                         skb->protocol = eth_type_trans(skb, dev);
1970                         dev->last_rx = jiffies;
1971
1972 #ifdef SKY2_VLAN_TAG_USED
1973                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
1974                                 vlan_hwaccel_receive_skb(skb,
1975                                                          sky2->vlgrp,
1976                                                          be16_to_cpu(sky2->rx_tag));
1977                         } else
1978 #endif
1979                                 netif_receive_skb(skb);
1980
1981                         /* Update receiver after 16 frames */
1982                         if (++buf_write[le->link] == RX_BUF_WRITE) {
1983                                 sky2_put_idx(hw, rxqaddr[le->link],
1984                                              sky2->rx_put);
1985                                 buf_write[le->link] = 0;
1986                         }
1987
1988                         /* Stop after net poll weight */
1989                         if (++work_done >= to_do)
1990                                 goto exit_loop;
1991                         break;
1992
1993 #ifdef SKY2_VLAN_TAG_USED
1994                 case OP_RXVLAN:
1995                         sky2->rx_tag = length;
1996                         break;
1997
1998                 case OP_RXCHKSVLAN:
1999                         sky2->rx_tag = length;
2000                         /* fall through */
2001 #endif
2002                 case OP_RXCHKS:
2003                         skb = sky2->rx_ring[sky2->rx_next].skb;
2004                         skb->ip_summed = CHECKSUM_HW;
2005                         skb->csum = le16_to_cpu(status);
2006                         break;
2007
2008                 case OP_TXINDEXLE:
2009                         /* TX index reports status for both ports */
2010                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2011                         sky2_tx_done(hw->dev[0], status & 0xfff);
2012                         if (hw->dev[1])
2013                                 sky2_tx_done(hw->dev[1],
2014                                      ((status >> 24) & 0xff)
2015                                              | (u16)(length & 0xf) << 8);
2016                         break;
2017
2018                 default:
2019                         if (net_ratelimit())
2020                                 printk(KERN_WARNING PFX
2021                                        "unknown status opcode 0x%x\n", le->opcode);
2022                         goto exit_loop;
2023                 }
2024         }
2025
2026 exit_loop:
2027         if (buf_write[0]) {
2028                 sky2 = netdev_priv(hw->dev[0]);
2029                 sky2_put_idx(hw, Q_R1, sky2->rx_put);
2030         }
2031
2032         if (buf_write[1]) {
2033                 sky2 = netdev_priv(hw->dev[1]);
2034                 sky2_put_idx(hw, Q_R2, sky2->rx_put);
2035         }
2036
2037         return work_done;
2038 }
2039
2040 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2041 {
2042         struct net_device *dev = hw->dev[port];
2043
2044         if (net_ratelimit())
2045                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2046                        dev->name, status);
2047
2048         if (status & Y2_IS_PAR_RD1) {
2049                 if (net_ratelimit())
2050                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2051                                dev->name);
2052                 /* Clear IRQ */
2053                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2054         }
2055
2056         if (status & Y2_IS_PAR_WR1) {
2057                 if (net_ratelimit())
2058                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2059                                dev->name);
2060
2061                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2062         }
2063
2064         if (status & Y2_IS_PAR_MAC1) {
2065                 if (net_ratelimit())
2066                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2067                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2068         }
2069
2070         if (status & Y2_IS_PAR_RX1) {
2071                 if (net_ratelimit())
2072                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2073                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2074         }
2075
2076         if (status & Y2_IS_TCP_TXA1) {
2077                 if (net_ratelimit())
2078                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2079                                dev->name);
2080                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2081         }
2082 }
2083
2084 static void sky2_hw_intr(struct sky2_hw *hw)
2085 {
2086         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2087
2088         if (status & Y2_IS_TIST_OV)
2089                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2090
2091         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2092                 u16 pci_err;
2093
2094                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2095                 if (net_ratelimit())
2096                         printk(KERN_ERR PFX "%s: pci hw error (0x%x)\n",
2097                                pci_name(hw->pdev), pci_err);
2098
2099                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2100                 sky2_pci_write16(hw, PCI_STATUS,
2101                                       pci_err | PCI_STATUS_ERROR_BITS);
2102                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2103         }
2104
2105         if (status & Y2_IS_PCI_EXP) {
2106                 /* PCI-Express uncorrectable Error occurred */
2107                 u32 pex_err;
2108
2109                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2110
2111                 if (net_ratelimit())
2112                         printk(KERN_ERR PFX "%s: pci express error (0x%x)\n",
2113                                pci_name(hw->pdev), pex_err);
2114
2115                 /* clear the interrupt */
2116                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2117                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2118                                        0xffffffffUL);
2119                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2120
2121                 if (pex_err & PEX_FATAL_ERRORS) {
2122                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2123                         hwmsk &= ~Y2_IS_PCI_EXP;
2124                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2125                 }
2126         }
2127
2128         if (status & Y2_HWE_L1_MASK)
2129                 sky2_hw_error(hw, 0, status);
2130         status >>= 8;
2131         if (status & Y2_HWE_L1_MASK)
2132                 sky2_hw_error(hw, 1, status);
2133 }
2134
2135 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2136 {
2137         struct net_device *dev = hw->dev[port];
2138         struct sky2_port *sky2 = netdev_priv(dev);
2139         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2140
2141         if (netif_msg_intr(sky2))
2142                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2143                        dev->name, status);
2144
2145         if (status & GM_IS_RX_FF_OR) {
2146                 ++sky2->net_stats.rx_fifo_errors;
2147                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2148         }
2149
2150         if (status & GM_IS_TX_FF_UR) {
2151                 ++sky2->net_stats.tx_fifo_errors;
2152                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2153         }
2154 }
2155
2156 /* This should never happen it is a fatal situation */
2157 static void sky2_descriptor_error(struct sky2_hw *hw, unsigned port,
2158                                   const char *rxtx, u32 mask)
2159 {
2160         struct net_device *dev = hw->dev[port];
2161         struct sky2_port *sky2 = netdev_priv(dev);
2162         u32 imask;
2163
2164         printk(KERN_ERR PFX "%s: %s descriptor error (hardware problem)\n",
2165                dev ? dev->name : "<not registered>", rxtx);
2166
2167         imask = sky2_read32(hw, B0_IMSK);
2168         imask &= ~mask;
2169         sky2_write32(hw, B0_IMSK, imask);
2170
2171         if (dev) {
2172                 spin_lock(&sky2->phy_lock);
2173                 sky2_link_down(sky2);
2174                 spin_unlock(&sky2->phy_lock);
2175         }
2176 }
2177
2178 /* If idle then force a fake soft NAPI poll once a second
2179  * to work around cases where sharing an edge triggered interrupt.
2180  */
2181 static inline void sky2_idle_start(struct sky2_hw *hw)
2182 {
2183         if (idle_timeout > 0)
2184                 mod_timer(&hw->idle_timer,
2185                           jiffies + msecs_to_jiffies(idle_timeout));
2186 }
2187
2188 static void sky2_idle(unsigned long arg)
2189 {
2190         struct sky2_hw *hw = (struct sky2_hw *) arg;
2191         struct net_device *dev = hw->dev[0];
2192
2193         if (__netif_rx_schedule_prep(dev))
2194                 __netif_rx_schedule(dev);
2195
2196         mod_timer(&hw->idle_timer, jiffies + msecs_to_jiffies(idle_timeout));
2197 }
2198
2199
2200 static int sky2_poll(struct net_device *dev0, int *budget)
2201 {
2202         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2203         int work_limit = min(dev0->quota, *budget);
2204         int work_done = 0;
2205         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2206
2207         if (status & Y2_IS_HW_ERR)
2208                 sky2_hw_intr(hw);
2209
2210         if (status & Y2_IS_IRQ_PHY1)
2211                 sky2_phy_intr(hw, 0);
2212
2213         if (status & Y2_IS_IRQ_PHY2)
2214                 sky2_phy_intr(hw, 1);
2215
2216         if (status & Y2_IS_IRQ_MAC1)
2217                 sky2_mac_intr(hw, 0);
2218
2219         if (status & Y2_IS_IRQ_MAC2)
2220                 sky2_mac_intr(hw, 1);
2221
2222         if (status & Y2_IS_CHK_RX1)
2223                 sky2_descriptor_error(hw, 0, "receive", Y2_IS_CHK_RX1);
2224
2225         if (status & Y2_IS_CHK_RX2)
2226                 sky2_descriptor_error(hw, 1, "receive", Y2_IS_CHK_RX2);
2227
2228         if (status & Y2_IS_CHK_TXA1)
2229                 sky2_descriptor_error(hw, 0, "transmit", Y2_IS_CHK_TXA1);
2230
2231         if (status & Y2_IS_CHK_TXA2)
2232                 sky2_descriptor_error(hw, 1, "transmit", Y2_IS_CHK_TXA2);
2233
2234         work_done = sky2_status_intr(hw, work_limit);
2235         *budget -= work_done;
2236         dev0->quota -= work_done;
2237
2238         if (status & Y2_IS_STAT_BMU)
2239                 sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2240
2241         if (sky2_more_work(hw))
2242                 return 1;
2243
2244         netif_rx_complete(dev0);
2245
2246         sky2_read32(hw, B0_Y2_SP_LISR);
2247         return 0;
2248 }
2249
2250 static irqreturn_t sky2_intr(int irq, void *dev_id, struct pt_regs *regs)
2251 {
2252         struct sky2_hw *hw = dev_id;
2253         struct net_device *dev0 = hw->dev[0];
2254         u32 status;
2255
2256         /* Reading this mask interrupts as side effect */
2257         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2258         if (status == 0 || status == ~0)
2259                 return IRQ_NONE;
2260
2261         prefetch(&hw->st_le[hw->st_idx]);
2262         if (likely(__netif_rx_schedule_prep(dev0)))
2263                 __netif_rx_schedule(dev0);
2264
2265         return IRQ_HANDLED;
2266 }
2267
2268 #ifdef CONFIG_NET_POLL_CONTROLLER
2269 static void sky2_netpoll(struct net_device *dev)
2270 {
2271         struct sky2_port *sky2 = netdev_priv(dev);
2272         struct net_device *dev0 = sky2->hw->dev[0];
2273
2274         if (netif_running(dev) && __netif_rx_schedule_prep(dev0))
2275                 __netif_rx_schedule(dev0);
2276 }
2277 #endif
2278
2279 /* Chip internal frequency for clock calculations */
2280 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2281 {
2282         switch (hw->chip_id) {
2283         case CHIP_ID_YUKON_EC:
2284         case CHIP_ID_YUKON_EC_U:
2285                 return 125;     /* 125 Mhz */
2286         case CHIP_ID_YUKON_FE:
2287                 return 100;     /* 100 Mhz */
2288         default:                /* YUKON_XL */
2289                 return 156;     /* 156 Mhz */
2290         }
2291 }
2292
2293 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2294 {
2295         return sky2_mhz(hw) * us;
2296 }
2297
2298 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2299 {
2300         return clk / sky2_mhz(hw);
2301 }
2302
2303
2304 static int sky2_reset(struct sky2_hw *hw)
2305 {
2306         u16 status;
2307         u8 t8, pmd_type;
2308         int i;
2309
2310         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2311
2312         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2313         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2314                 printk(KERN_ERR PFX "%s: unsupported chip type 0x%x\n",
2315                        pci_name(hw->pdev), hw->chip_id);
2316                 return -EOPNOTSUPP;
2317         }
2318
2319         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2320
2321         /* This rev is really old, and requires untested workarounds */
2322         if (hw->chip_id == CHIP_ID_YUKON_EC && hw->chip_rev == CHIP_REV_YU_EC_A1) {
2323                 printk(KERN_ERR PFX "%s: unsupported revision Yukon-%s (0x%x) rev %d\n",
2324                        pci_name(hw->pdev), yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
2325                        hw->chip_id, hw->chip_rev);
2326                 return -EOPNOTSUPP;
2327         }
2328
2329         /* disable ASF */
2330         if (hw->chip_id <= CHIP_ID_YUKON_EC) {
2331                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2332                 sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2333         }
2334
2335         /* do a SW reset */
2336         sky2_write8(hw, B0_CTST, CS_RST_SET);
2337         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2338
2339         /* clear PCI errors, if any */
2340         status = sky2_pci_read16(hw, PCI_STATUS);
2341
2342         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2343         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2344
2345
2346         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2347
2348         /* clear any PEX errors */
2349         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2350                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2351
2352
2353         pmd_type = sky2_read8(hw, B2_PMD_TYP);
2354         hw->copper = !(pmd_type == 'L' || pmd_type == 'S');
2355
2356         hw->ports = 1;
2357         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2358         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2359                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2360                         ++hw->ports;
2361         }
2362
2363         sky2_set_power_state(hw, PCI_D0);
2364
2365         for (i = 0; i < hw->ports; i++) {
2366                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2367                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2368         }
2369
2370         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2371
2372         /* Clear I2C IRQ noise */
2373         sky2_write32(hw, B2_I2C_IRQ, 1);
2374
2375         /* turn off hardware timer (unused) */
2376         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2377         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2378
2379         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2380
2381         /* Turn off descriptor polling */
2382         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2383
2384         /* Turn off receive timestamp */
2385         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2386         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2387
2388         /* enable the Tx Arbiters */
2389         for (i = 0; i < hw->ports; i++)
2390                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2391
2392         /* Initialize ram interface */
2393         for (i = 0; i < hw->ports; i++) {
2394                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2395
2396                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2397                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2398                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2399                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2400                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2401                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2402                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2403                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2404                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2405                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2406                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2407                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2408         }
2409
2410         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2411
2412         for (i = 0; i < hw->ports; i++)
2413                 sky2_phy_reset(hw, i);
2414
2415         memset(hw->st_le, 0, STATUS_LE_BYTES);
2416         hw->st_idx = 0;
2417
2418         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2419         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2420
2421         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2422         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2423
2424         /* Set the list last index */
2425         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2426
2427         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2428         sky2_write8(hw, STAT_FIFO_WM, 16);
2429
2430         /* set Status-FIFO ISR watermark */
2431         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2432                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2433         else
2434                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2435
2436         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2437         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2438         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2439
2440         /* enable status unit */
2441         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2442
2443         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2444         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2445         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2446
2447         return 0;
2448 }
2449
2450 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2451 {
2452         u32 modes;
2453         if (hw->copper) {
2454                 modes = SUPPORTED_10baseT_Half
2455                     | SUPPORTED_10baseT_Full
2456                     | SUPPORTED_100baseT_Half
2457                     | SUPPORTED_100baseT_Full
2458                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2459
2460                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2461                         modes |= SUPPORTED_1000baseT_Half
2462                             | SUPPORTED_1000baseT_Full;
2463         } else
2464                 modes = SUPPORTED_1000baseT_Full | SUPPORTED_FIBRE
2465                     | SUPPORTED_Autoneg;
2466         return modes;
2467 }
2468
2469 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2470 {
2471         struct sky2_port *sky2 = netdev_priv(dev);
2472         struct sky2_hw *hw = sky2->hw;
2473
2474         ecmd->transceiver = XCVR_INTERNAL;
2475         ecmd->supported = sky2_supported_modes(hw);
2476         ecmd->phy_address = PHY_ADDR_MARV;
2477         if (hw->copper) {
2478                 ecmd->supported = SUPPORTED_10baseT_Half
2479                     | SUPPORTED_10baseT_Full
2480                     | SUPPORTED_100baseT_Half
2481                     | SUPPORTED_100baseT_Full
2482                     | SUPPORTED_1000baseT_Half
2483                     | SUPPORTED_1000baseT_Full
2484                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2485                 ecmd->port = PORT_TP;
2486         } else
2487                 ecmd->port = PORT_FIBRE;
2488
2489         ecmd->advertising = sky2->advertising;
2490         ecmd->autoneg = sky2->autoneg;
2491         ecmd->speed = sky2->speed;
2492         ecmd->duplex = sky2->duplex;
2493         return 0;
2494 }
2495
2496 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2497 {
2498         struct sky2_port *sky2 = netdev_priv(dev);
2499         const struct sky2_hw *hw = sky2->hw;
2500         u32 supported = sky2_supported_modes(hw);
2501
2502         if (ecmd->autoneg == AUTONEG_ENABLE) {
2503                 ecmd->advertising = supported;
2504                 sky2->duplex = -1;
2505                 sky2->speed = -1;
2506         } else {
2507                 u32 setting;
2508
2509                 switch (ecmd->speed) {
2510                 case SPEED_1000:
2511                         if (ecmd->duplex == DUPLEX_FULL)
2512                                 setting = SUPPORTED_1000baseT_Full;
2513                         else if (ecmd->duplex == DUPLEX_HALF)
2514                                 setting = SUPPORTED_1000baseT_Half;
2515                         else
2516                                 return -EINVAL;
2517                         break;
2518                 case SPEED_100:
2519                         if (ecmd->duplex == DUPLEX_FULL)
2520                                 setting = SUPPORTED_100baseT_Full;
2521                         else if (ecmd->duplex == DUPLEX_HALF)
2522                                 setting = SUPPORTED_100baseT_Half;
2523                         else
2524                                 return -EINVAL;
2525                         break;
2526
2527                 case SPEED_10:
2528                         if (ecmd->duplex == DUPLEX_FULL)
2529                                 setting = SUPPORTED_10baseT_Full;
2530                         else if (ecmd->duplex == DUPLEX_HALF)
2531                                 setting = SUPPORTED_10baseT_Half;
2532                         else
2533                                 return -EINVAL;
2534                         break;
2535                 default:
2536                         return -EINVAL;
2537                 }
2538
2539                 if ((setting & supported) == 0)
2540                         return -EINVAL;
2541
2542                 sky2->speed = ecmd->speed;
2543                 sky2->duplex = ecmd->duplex;
2544         }
2545
2546         sky2->autoneg = ecmd->autoneg;
2547         sky2->advertising = ecmd->advertising;
2548
2549         if (netif_running(dev))
2550                 sky2_phy_reinit(sky2);
2551
2552         return 0;
2553 }
2554
2555 static void sky2_get_drvinfo(struct net_device *dev,
2556                              struct ethtool_drvinfo *info)
2557 {
2558         struct sky2_port *sky2 = netdev_priv(dev);
2559
2560         strcpy(info->driver, DRV_NAME);
2561         strcpy(info->version, DRV_VERSION);
2562         strcpy(info->fw_version, "N/A");
2563         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2564 }
2565
2566 static const struct sky2_stat {
2567         char name[ETH_GSTRING_LEN];
2568         u16 offset;
2569 } sky2_stats[] = {
2570         { "tx_bytes",      GM_TXO_OK_HI },
2571         { "rx_bytes",      GM_RXO_OK_HI },
2572         { "tx_broadcast",  GM_TXF_BC_OK },
2573         { "rx_broadcast",  GM_RXF_BC_OK },
2574         { "tx_multicast",  GM_TXF_MC_OK },
2575         { "rx_multicast",  GM_RXF_MC_OK },
2576         { "tx_unicast",    GM_TXF_UC_OK },
2577         { "rx_unicast",    GM_RXF_UC_OK },
2578         { "tx_mac_pause",  GM_TXF_MPAUSE },
2579         { "rx_mac_pause",  GM_RXF_MPAUSE },
2580         { "collisions",    GM_TXF_COL },
2581         { "late_collision",GM_TXF_LAT_COL },
2582         { "aborted",       GM_TXF_ABO_COL },
2583         { "single_collisions", GM_TXF_SNG_COL },
2584         { "multi_collisions", GM_TXF_MUL_COL },
2585
2586         { "rx_short",      GM_RXF_SHT },
2587         { "rx_runt",       GM_RXE_FRAG },
2588         { "rx_64_byte_packets", GM_RXF_64B },
2589         { "rx_65_to_127_byte_packets", GM_RXF_127B },
2590         { "rx_128_to_255_byte_packets", GM_RXF_255B },
2591         { "rx_256_to_511_byte_packets", GM_RXF_511B },
2592         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
2593         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
2594         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
2595         { "rx_too_long",   GM_RXF_LNG_ERR },
2596         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
2597         { "rx_jabber",     GM_RXF_JAB_PKT },
2598         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2599
2600         { "tx_64_byte_packets", GM_TXF_64B },
2601         { "tx_65_to_127_byte_packets", GM_TXF_127B },
2602         { "tx_128_to_255_byte_packets", GM_TXF_255B },
2603         { "tx_256_to_511_byte_packets", GM_TXF_511B },
2604         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
2605         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
2606         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
2607         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
2608 };
2609
2610 static u32 sky2_get_rx_csum(struct net_device *dev)
2611 {
2612         struct sky2_port *sky2 = netdev_priv(dev);
2613
2614         return sky2->rx_csum;
2615 }
2616
2617 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2618 {
2619         struct sky2_port *sky2 = netdev_priv(dev);
2620
2621         sky2->rx_csum = data;
2622
2623         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2624                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2625
2626         return 0;
2627 }
2628
2629 static u32 sky2_get_msglevel(struct net_device *netdev)
2630 {
2631         struct sky2_port *sky2 = netdev_priv(netdev);
2632         return sky2->msg_enable;
2633 }
2634
2635 static int sky2_nway_reset(struct net_device *dev)
2636 {
2637         struct sky2_port *sky2 = netdev_priv(dev);
2638
2639         if (sky2->autoneg != AUTONEG_ENABLE)
2640                 return -EINVAL;
2641
2642         sky2_phy_reinit(sky2);
2643
2644         return 0;
2645 }
2646
2647 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
2648 {
2649         struct sky2_hw *hw = sky2->hw;
2650         unsigned port = sky2->port;
2651         int i;
2652
2653         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
2654             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
2655         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
2656             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
2657
2658         for (i = 2; i < count; i++)
2659                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
2660 }
2661
2662 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
2663 {
2664         struct sky2_port *sky2 = netdev_priv(netdev);
2665         sky2->msg_enable = value;
2666 }
2667
2668 static int sky2_get_stats_count(struct net_device *dev)
2669 {
2670         return ARRAY_SIZE(sky2_stats);
2671 }
2672
2673 static void sky2_get_ethtool_stats(struct net_device *dev,
2674                                    struct ethtool_stats *stats, u64 * data)
2675 {
2676         struct sky2_port *sky2 = netdev_priv(dev);
2677
2678         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
2679 }
2680
2681 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
2682 {
2683         int i;
2684
2685         switch (stringset) {
2686         case ETH_SS_STATS:
2687                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
2688                         memcpy(data + i * ETH_GSTRING_LEN,
2689                                sky2_stats[i].name, ETH_GSTRING_LEN);
2690                 break;
2691         }
2692 }
2693
2694 /* Use hardware MIB variables for critical path statistics and
2695  * transmit feedback not reported at interrupt.
2696  * Other errors are accounted for in interrupt handler.
2697  */
2698 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
2699 {
2700         struct sky2_port *sky2 = netdev_priv(dev);
2701         u64 data[13];
2702
2703         sky2_phy_stats(sky2, data, ARRAY_SIZE(data));
2704
2705         sky2->net_stats.tx_bytes = data[0];
2706         sky2->net_stats.rx_bytes = data[1];
2707         sky2->net_stats.tx_packets = data[2] + data[4] + data[6];
2708         sky2->net_stats.rx_packets = data[3] + data[5] + data[7];
2709         sky2->net_stats.multicast = data[3] + data[5];
2710         sky2->net_stats.collisions = data[10];
2711         sky2->net_stats.tx_aborted_errors = data[12];
2712
2713         return &sky2->net_stats;
2714 }
2715
2716 static int sky2_set_mac_address(struct net_device *dev, void *p)
2717 {
2718         struct sky2_port *sky2 = netdev_priv(dev);
2719         struct sky2_hw *hw = sky2->hw;
2720         unsigned port = sky2->port;
2721         const struct sockaddr *addr = p;
2722
2723         if (!is_valid_ether_addr(addr->sa_data))
2724                 return -EADDRNOTAVAIL;
2725
2726         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
2727         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
2728                     dev->dev_addr, ETH_ALEN);
2729         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
2730                     dev->dev_addr, ETH_ALEN);
2731
2732         /* virtual address for data */
2733         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
2734
2735         /* physical address: used for pause frames */
2736         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
2737
2738         return 0;
2739 }
2740
2741 static void sky2_set_multicast(struct net_device *dev)
2742 {
2743         struct sky2_port *sky2 = netdev_priv(dev);
2744         struct sky2_hw *hw = sky2->hw;
2745         unsigned port = sky2->port;
2746         struct dev_mc_list *list = dev->mc_list;
2747         u16 reg;
2748         u8 filter[8];
2749
2750         memset(filter, 0, sizeof(filter));
2751
2752         reg = gma_read16(hw, port, GM_RX_CTRL);
2753         reg |= GM_RXCR_UCF_ENA;
2754
2755         if (dev->flags & IFF_PROMISC)   /* promiscuous */
2756                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
2757         else if ((dev->flags & IFF_ALLMULTI) || dev->mc_count > 16)     /* all multicast */
2758                 memset(filter, 0xff, sizeof(filter));
2759         else if (dev->mc_count == 0)    /* no multicast */
2760                 reg &= ~GM_RXCR_MCF_ENA;
2761         else {
2762                 int i;
2763                 reg |= GM_RXCR_MCF_ENA;
2764
2765                 for (i = 0; list && i < dev->mc_count; i++, list = list->next) {
2766                         u32 bit = ether_crc(ETH_ALEN, list->dmi_addr) & 0x3f;
2767                         filter[bit / 8] |= 1 << (bit % 8);
2768                 }
2769         }
2770
2771         gma_write16(hw, port, GM_MC_ADDR_H1,
2772                     (u16) filter[0] | ((u16) filter[1] << 8));
2773         gma_write16(hw, port, GM_MC_ADDR_H2,
2774                     (u16) filter[2] | ((u16) filter[3] << 8));
2775         gma_write16(hw, port, GM_MC_ADDR_H3,
2776                     (u16) filter[4] | ((u16) filter[5] << 8));
2777         gma_write16(hw, port, GM_MC_ADDR_H4,
2778                     (u16) filter[6] | ((u16) filter[7] << 8));
2779
2780         gma_write16(hw, port, GM_RX_CTRL, reg);
2781 }
2782
2783 /* Can have one global because blinking is controlled by
2784  * ethtool and that is always under RTNL mutex
2785  */
2786 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
2787 {
2788         u16 pg;
2789
2790         switch (hw->chip_id) {
2791         case CHIP_ID_YUKON_XL:
2792                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2793                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2794                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
2795                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
2796                                    PHY_M_LEDC_INIT_CTRL(7) |
2797                                    PHY_M_LEDC_STA1_CTRL(7) |
2798                                    PHY_M_LEDC_STA0_CTRL(7))
2799                              : 0);
2800
2801                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2802                 break;
2803
2804         default:
2805                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
2806                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
2807                              on ? PHY_M_LED_MO_DUP(MO_LED_ON) |
2808                              PHY_M_LED_MO_10(MO_LED_ON) |
2809                              PHY_M_LED_MO_100(MO_LED_ON) |
2810                              PHY_M_LED_MO_1000(MO_LED_ON) |
2811                              PHY_M_LED_MO_RX(MO_LED_ON)
2812                              : PHY_M_LED_MO_DUP(MO_LED_OFF) |
2813                              PHY_M_LED_MO_10(MO_LED_OFF) |
2814                              PHY_M_LED_MO_100(MO_LED_OFF) |
2815                              PHY_M_LED_MO_1000(MO_LED_OFF) |
2816                              PHY_M_LED_MO_RX(MO_LED_OFF));
2817
2818         }
2819 }
2820
2821 /* blink LED's for finding board */
2822 static int sky2_phys_id(struct net_device *dev, u32 data)
2823 {
2824         struct sky2_port *sky2 = netdev_priv(dev);
2825         struct sky2_hw *hw = sky2->hw;
2826         unsigned port = sky2->port;
2827         u16 ledctrl, ledover = 0;
2828         long ms;
2829         int interrupted;
2830         int onoff = 1;
2831
2832         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
2833                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
2834         else
2835                 ms = data * 1000;
2836
2837         /* save initial values */
2838         spin_lock_bh(&sky2->phy_lock);
2839         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2840                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2841                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2842                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
2843                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2844         } else {
2845                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
2846                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
2847         }
2848
2849         interrupted = 0;
2850         while (!interrupted && ms > 0) {
2851                 sky2_led(hw, port, onoff);
2852                 onoff = !onoff;
2853
2854                 spin_unlock_bh(&sky2->phy_lock);
2855                 interrupted = msleep_interruptible(250);
2856                 spin_lock_bh(&sky2->phy_lock);
2857
2858                 ms -= 250;
2859         }
2860
2861         /* resume regularly scheduled programming */
2862         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2863                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2864                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2865                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
2866                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2867         } else {
2868                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
2869                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
2870         }
2871         spin_unlock_bh(&sky2->phy_lock);
2872
2873         return 0;
2874 }
2875
2876 static void sky2_get_pauseparam(struct net_device *dev,
2877                                 struct ethtool_pauseparam *ecmd)
2878 {
2879         struct sky2_port *sky2 = netdev_priv(dev);
2880
2881         ecmd->tx_pause = sky2->tx_pause;
2882         ecmd->rx_pause = sky2->rx_pause;
2883         ecmd->autoneg = sky2->autoneg;
2884 }
2885
2886 static int sky2_set_pauseparam(struct net_device *dev,
2887                                struct ethtool_pauseparam *ecmd)
2888 {
2889         struct sky2_port *sky2 = netdev_priv(dev);
2890         int err = 0;
2891
2892         sky2->autoneg = ecmd->autoneg;
2893         sky2->tx_pause = ecmd->tx_pause != 0;
2894         sky2->rx_pause = ecmd->rx_pause != 0;
2895
2896         sky2_phy_reinit(sky2);
2897
2898         return err;
2899 }
2900
2901 static int sky2_get_coalesce(struct net_device *dev,
2902                              struct ethtool_coalesce *ecmd)
2903 {
2904         struct sky2_port *sky2 = netdev_priv(dev);
2905         struct sky2_hw *hw = sky2->hw;
2906
2907         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
2908                 ecmd->tx_coalesce_usecs = 0;
2909         else {
2910                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
2911                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
2912         }
2913         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
2914
2915         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
2916                 ecmd->rx_coalesce_usecs = 0;
2917         else {
2918                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
2919                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
2920         }
2921         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
2922
2923         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
2924                 ecmd->rx_coalesce_usecs_irq = 0;
2925         else {
2926                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
2927                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
2928         }
2929
2930         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
2931
2932         return 0;
2933 }
2934
2935 /* Note: this affect both ports */
2936 static int sky2_set_coalesce(struct net_device *dev,
2937                              struct ethtool_coalesce *ecmd)
2938 {
2939         struct sky2_port *sky2 = netdev_priv(dev);
2940         struct sky2_hw *hw = sky2->hw;
2941         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
2942
2943         if (ecmd->tx_coalesce_usecs > tmax ||
2944             ecmd->rx_coalesce_usecs > tmax ||
2945             ecmd->rx_coalesce_usecs_irq > tmax)
2946                 return -EINVAL;
2947
2948         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
2949                 return -EINVAL;
2950         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
2951                 return -EINVAL;
2952         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
2953                 return -EINVAL;
2954
2955         if (ecmd->tx_coalesce_usecs == 0)
2956                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2957         else {
2958                 sky2_write32(hw, STAT_TX_TIMER_INI,
2959                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
2960                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2961         }
2962         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
2963
2964         if (ecmd->rx_coalesce_usecs == 0)
2965                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
2966         else {
2967                 sky2_write32(hw, STAT_LEV_TIMER_INI,
2968                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
2969                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2970         }
2971         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
2972
2973         if (ecmd->rx_coalesce_usecs_irq == 0)
2974                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
2975         else {
2976                 sky2_write32(hw, STAT_ISR_TIMER_INI,
2977                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
2978                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2979         }
2980         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
2981         return 0;
2982 }
2983
2984 static void sky2_get_ringparam(struct net_device *dev,
2985                                struct ethtool_ringparam *ering)
2986 {
2987         struct sky2_port *sky2 = netdev_priv(dev);
2988
2989         ering->rx_max_pending = RX_MAX_PENDING;
2990         ering->rx_mini_max_pending = 0;
2991         ering->rx_jumbo_max_pending = 0;
2992         ering->tx_max_pending = TX_RING_SIZE - 1;
2993
2994         ering->rx_pending = sky2->rx_pending;
2995         ering->rx_mini_pending = 0;
2996         ering->rx_jumbo_pending = 0;
2997         ering->tx_pending = sky2->tx_pending;
2998 }
2999
3000 static int sky2_set_ringparam(struct net_device *dev,
3001                               struct ethtool_ringparam *ering)
3002 {
3003         struct sky2_port *sky2 = netdev_priv(dev);
3004         int err = 0;
3005
3006         if (ering->rx_pending > RX_MAX_PENDING ||
3007             ering->rx_pending < 8 ||
3008             ering->tx_pending < MAX_SKB_TX_LE ||
3009             ering->tx_pending > TX_RING_SIZE - 1)
3010                 return -EINVAL;
3011
3012         if (netif_running(dev))
3013                 sky2_down(dev);
3014
3015         sky2->rx_pending = ering->rx_pending;
3016         sky2->tx_pending = ering->tx_pending;
3017
3018         if (netif_running(dev)) {
3019                 err = sky2_up(dev);
3020                 if (err)
3021                         dev_close(dev);
3022                 else
3023                         sky2_set_multicast(dev);
3024         }
3025
3026         return err;
3027 }
3028
3029 static int sky2_get_regs_len(struct net_device *dev)
3030 {
3031         return 0x4000;
3032 }
3033
3034 /*
3035  * Returns copy of control register region
3036  * Note: access to the RAM address register set will cause timeouts.
3037  */
3038 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3039                           void *p)
3040 {
3041         const struct sky2_port *sky2 = netdev_priv(dev);
3042         const void __iomem *io = sky2->hw->regs;
3043
3044         BUG_ON(regs->len < B3_RI_WTO_R1);
3045         regs->version = 1;
3046         memset(p, 0, regs->len);
3047
3048         memcpy_fromio(p, io, B3_RAM_ADDR);
3049
3050         memcpy_fromio(p + B3_RI_WTO_R1,
3051                       io + B3_RI_WTO_R1,
3052                       regs->len - B3_RI_WTO_R1);
3053 }
3054
3055 static struct ethtool_ops sky2_ethtool_ops = {
3056         .get_settings = sky2_get_settings,
3057         .set_settings = sky2_set_settings,
3058         .get_drvinfo = sky2_get_drvinfo,
3059         .get_msglevel = sky2_get_msglevel,
3060         .set_msglevel = sky2_set_msglevel,
3061         .nway_reset   = sky2_nway_reset,
3062         .get_regs_len = sky2_get_regs_len,
3063         .get_regs = sky2_get_regs,
3064         .get_link = ethtool_op_get_link,
3065         .get_sg = ethtool_op_get_sg,
3066         .set_sg = ethtool_op_set_sg,
3067         .get_tx_csum = ethtool_op_get_tx_csum,
3068         .set_tx_csum = ethtool_op_set_tx_csum,
3069         .get_tso = ethtool_op_get_tso,
3070         .set_tso = ethtool_op_set_tso,
3071         .get_rx_csum = sky2_get_rx_csum,
3072         .set_rx_csum = sky2_set_rx_csum,
3073         .get_strings = sky2_get_strings,
3074         .get_coalesce = sky2_get_coalesce,
3075         .set_coalesce = sky2_set_coalesce,
3076         .get_ringparam = sky2_get_ringparam,
3077         .set_ringparam = sky2_set_ringparam,
3078         .get_pauseparam = sky2_get_pauseparam,
3079         .set_pauseparam = sky2_set_pauseparam,
3080         .phys_id = sky2_phys_id,
3081         .get_stats_count = sky2_get_stats_count,
3082         .get_ethtool_stats = sky2_get_ethtool_stats,
3083         .get_perm_addr  = ethtool_op_get_perm_addr,
3084 };
3085
3086 /* Initialize network device */
3087 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3088                                                      unsigned port, int highmem)
3089 {
3090         struct sky2_port *sky2;
3091         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3092
3093         if (!dev) {
3094                 printk(KERN_ERR "sky2 etherdev alloc failed");
3095                 return NULL;
3096         }
3097
3098         SET_MODULE_OWNER(dev);
3099         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3100         dev->irq = hw->pdev->irq;
3101         dev->open = sky2_up;
3102         dev->stop = sky2_down;
3103         dev->do_ioctl = sky2_ioctl;
3104         dev->hard_start_xmit = sky2_xmit_frame;
3105         dev->get_stats = sky2_get_stats;
3106         dev->set_multicast_list = sky2_set_multicast;
3107         dev->set_mac_address = sky2_set_mac_address;
3108         dev->change_mtu = sky2_change_mtu;
3109         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3110         dev->tx_timeout = sky2_tx_timeout;
3111         dev->watchdog_timeo = TX_WATCHDOG;
3112         if (port == 0)
3113                 dev->poll = sky2_poll;
3114         dev->weight = NAPI_WEIGHT;
3115 #ifdef CONFIG_NET_POLL_CONTROLLER
3116         dev->poll_controller = sky2_netpoll;
3117 #endif
3118
3119         sky2 = netdev_priv(dev);
3120         sky2->netdev = dev;
3121         sky2->hw = hw;
3122         sky2->msg_enable = netif_msg_init(debug, default_msg);
3123
3124         spin_lock_init(&sky2->tx_lock);
3125         /* Auto speed and flow control */
3126         sky2->autoneg = AUTONEG_ENABLE;
3127         sky2->tx_pause = 1;
3128         sky2->rx_pause = 1;
3129         sky2->duplex = -1;
3130         sky2->speed = -1;
3131         sky2->advertising = sky2_supported_modes(hw);
3132         sky2->rx_csum = 1;
3133
3134         spin_lock_init(&sky2->phy_lock);
3135         sky2->tx_pending = TX_DEF_PENDING;
3136         sky2->rx_pending = RX_DEF_PENDING;
3137         sky2->rx_bufsize = sky2_buf_size(ETH_DATA_LEN);
3138
3139         hw->dev[port] = dev;
3140
3141         sky2->port = port;
3142
3143         dev->features |= NETIF_F_LLTX;
3144         if (hw->chip_id != CHIP_ID_YUKON_EC_U)
3145                 dev->features |= NETIF_F_TSO;
3146         if (highmem)
3147                 dev->features |= NETIF_F_HIGHDMA;
3148         dev->features |= NETIF_F_IP_CSUM | NETIF_F_SG;
3149
3150 #ifdef SKY2_VLAN_TAG_USED
3151         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3152         dev->vlan_rx_register = sky2_vlan_rx_register;
3153         dev->vlan_rx_kill_vid = sky2_vlan_rx_kill_vid;
3154 #endif
3155
3156         /* read the mac address */
3157         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3158         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3159
3160         /* device is off until link detection */
3161         netif_carrier_off(dev);
3162         netif_stop_queue(dev);
3163
3164         return dev;
3165 }
3166
3167 static void __devinit sky2_show_addr(struct net_device *dev)
3168 {
3169         const struct sky2_port *sky2 = netdev_priv(dev);
3170
3171         if (netif_msg_probe(sky2))
3172                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3173                        dev->name,
3174                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3175                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3176 }
3177
3178 /* Handle software interrupt used during MSI test */
3179 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id,
3180                                             struct pt_regs *regs)
3181 {
3182         struct sky2_hw *hw = dev_id;
3183         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3184
3185         if (status == 0)
3186                 return IRQ_NONE;
3187
3188         if (status & Y2_IS_IRQ_SW) {
3189                 hw->msi_detected = 1;
3190                 wake_up(&hw->msi_wait);
3191                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3192         }
3193         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3194
3195         return IRQ_HANDLED;
3196 }
3197
3198 /* Test interrupt path by forcing a a software IRQ */
3199 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3200 {
3201         struct pci_dev *pdev = hw->pdev;
3202         int err;
3203
3204         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3205
3206         err = request_irq(pdev->irq, sky2_test_intr, IRQF_SHARED, DRV_NAME, hw);
3207         if (err) {
3208                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3209                        pci_name(pdev), pdev->irq);
3210                 return err;
3211         }
3212
3213         init_waitqueue_head (&hw->msi_wait);
3214
3215         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3216         wmb();
3217
3218         wait_event_timeout(hw->msi_wait, hw->msi_detected, HZ/10);
3219
3220         if (!hw->msi_detected) {
3221                 /* MSI test failed, go back to INTx mode */
3222                 printk(KERN_WARNING PFX "%s: No interrupt was generated using MSI, "
3223                        "switching to INTx mode. Please report this failure to "
3224                        "the PCI maintainer and include system chipset information.\n",
3225                        pci_name(pdev));
3226
3227                 err = -EOPNOTSUPP;
3228                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3229         }
3230
3231         sky2_write32(hw, B0_IMSK, 0);
3232
3233         free_irq(pdev->irq, hw);
3234
3235         return err;
3236 }
3237
3238 static int __devinit sky2_probe(struct pci_dev *pdev,
3239                                 const struct pci_device_id *ent)
3240 {
3241         struct net_device *dev, *dev1 = NULL;
3242         struct sky2_hw *hw;
3243         int err, pm_cap, using_dac = 0;
3244
3245         err = pci_enable_device(pdev);
3246         if (err) {
3247                 printk(KERN_ERR PFX "%s cannot enable PCI device\n",
3248                        pci_name(pdev));
3249                 goto err_out;
3250         }
3251
3252         err = pci_request_regions(pdev, DRV_NAME);
3253         if (err) {
3254                 printk(KERN_ERR PFX "%s cannot obtain PCI resources\n",
3255                        pci_name(pdev));
3256                 goto err_out;
3257         }
3258
3259         pci_set_master(pdev);
3260
3261         /* Find power-management capability. */
3262         pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
3263         if (pm_cap == 0) {
3264                 printk(KERN_ERR PFX "Cannot find PowerManagement capability, "
3265                        "aborting.\n");
3266                 err = -EIO;
3267                 goto err_out_free_regions;
3268         }
3269
3270         if (sizeof(dma_addr_t) > sizeof(u32) &&
3271             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3272                 using_dac = 1;
3273                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3274                 if (err < 0) {
3275                         printk(KERN_ERR PFX "%s unable to obtain 64 bit DMA "
3276                                "for consistent allocations\n", pci_name(pdev));
3277                         goto err_out_free_regions;
3278                 }
3279
3280         } else {
3281                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3282                 if (err) {
3283                         printk(KERN_ERR PFX "%s no usable DMA configuration\n",
3284                                pci_name(pdev));
3285                         goto err_out_free_regions;
3286                 }
3287         }
3288
3289         err = -ENOMEM;
3290         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3291         if (!hw) {
3292                 printk(KERN_ERR PFX "%s: cannot allocate hardware struct\n",
3293                        pci_name(pdev));
3294                 goto err_out_free_regions;
3295         }
3296
3297         hw->pdev = pdev;
3298
3299         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3300         if (!hw->regs) {
3301                 printk(KERN_ERR PFX "%s: cannot map device registers\n",
3302                        pci_name(pdev));
3303                 goto err_out_free_hw;
3304         }
3305         hw->pm_cap = pm_cap;
3306
3307 #ifdef __BIG_ENDIAN
3308         /* byte swap descriptors in hardware */
3309         {
3310                 u32 reg;
3311
3312                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
3313                 reg |= PCI_REV_DESC;
3314                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
3315         }
3316 #endif
3317
3318         /* ring for status responses */
3319         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3320                                          &hw->st_dma);
3321         if (!hw->st_le)
3322                 goto err_out_iounmap;
3323
3324         err = sky2_reset(hw);
3325         if (err)
3326                 goto err_out_iounmap;
3327
3328         printk(KERN_INFO PFX "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
3329                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
3330                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
3331                hw->chip_id, hw->chip_rev);
3332
3333         dev = sky2_init_netdev(hw, 0, using_dac);
3334         if (!dev)
3335                 goto err_out_free_pci;
3336
3337         err = register_netdev(dev);
3338         if (err) {
3339                 printk(KERN_ERR PFX "%s: cannot register net device\n",
3340                        pci_name(pdev));
3341                 goto err_out_free_netdev;
3342         }
3343
3344         sky2_show_addr(dev);
3345
3346         if (hw->ports > 1 && (dev1 = sky2_init_netdev(hw, 1, using_dac))) {
3347                 if (register_netdev(dev1) == 0)
3348                         sky2_show_addr(dev1);
3349                 else {
3350                         /* Failure to register second port need not be fatal */
3351                         printk(KERN_WARNING PFX
3352                                "register of second port failed\n");
3353                         hw->dev[1] = NULL;
3354                         free_netdev(dev1);
3355                 }
3356         }
3357
3358         if (!disable_msi && pci_enable_msi(pdev) == 0) {
3359                 err = sky2_test_msi(hw);
3360                 if (err == -EOPNOTSUPP)
3361                         pci_disable_msi(pdev);
3362                 else if (err)
3363                         goto err_out_unregister;
3364         }
3365
3366         err = request_irq(pdev->irq,  sky2_intr, IRQF_SHARED, DRV_NAME, hw);
3367         if (err) {
3368                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3369                        pci_name(pdev), pdev->irq);
3370                 goto err_out_unregister;
3371         }
3372
3373         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3374
3375         setup_timer(&hw->idle_timer, sky2_idle, (unsigned long) hw);
3376         sky2_idle_start(hw);
3377
3378         pci_set_drvdata(pdev, hw);
3379
3380         return 0;
3381
3382 err_out_unregister:
3383         pci_disable_msi(pdev);
3384         if (dev1) {
3385                 unregister_netdev(dev1);
3386                 free_netdev(dev1);
3387         }
3388         unregister_netdev(dev);
3389 err_out_free_netdev:
3390         free_netdev(dev);
3391 err_out_free_pci:
3392         sky2_write8(hw, B0_CTST, CS_RST_SET);
3393         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3394 err_out_iounmap:
3395         iounmap(hw->regs);
3396 err_out_free_hw:
3397         kfree(hw);
3398 err_out_free_regions:
3399         pci_release_regions(pdev);
3400         pci_disable_device(pdev);
3401 err_out:
3402         return err;
3403 }
3404
3405 static void __devexit sky2_remove(struct pci_dev *pdev)
3406 {
3407         struct sky2_hw *hw = pci_get_drvdata(pdev);
3408         struct net_device *dev0, *dev1;
3409
3410         if (!hw)
3411                 return;
3412
3413         del_timer_sync(&hw->idle_timer);
3414
3415         sky2_write32(hw, B0_IMSK, 0);
3416         synchronize_irq(hw->pdev->irq);
3417
3418         dev0 = hw->dev[0];
3419         dev1 = hw->dev[1];
3420         if (dev1)
3421                 unregister_netdev(dev1);
3422         unregister_netdev(dev0);
3423
3424         sky2_set_power_state(hw, PCI_D3hot);
3425         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
3426         sky2_write8(hw, B0_CTST, CS_RST_SET);
3427         sky2_read8(hw, B0_CTST);
3428
3429         free_irq(pdev->irq, hw);
3430         pci_disable_msi(pdev);
3431         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3432         pci_release_regions(pdev);
3433         pci_disable_device(pdev);
3434
3435         if (dev1)
3436                 free_netdev(dev1);
3437         free_netdev(dev0);
3438         iounmap(hw->regs);
3439         kfree(hw);
3440
3441         pci_set_drvdata(pdev, NULL);
3442 }
3443
3444 #ifdef CONFIG_PM
3445 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
3446 {
3447         struct sky2_hw *hw = pci_get_drvdata(pdev);
3448         int i;
3449         pci_power_t pstate = pci_choose_state(pdev, state);
3450
3451         if (!(pstate == PCI_D3hot || pstate == PCI_D3cold))
3452                 return -EINVAL;
3453
3454         del_timer_sync(&hw->idle_timer);
3455         netif_poll_disable(hw->dev[0]);
3456
3457         for (i = 0; i < hw->ports; i++) {
3458                 struct net_device *dev = hw->dev[i];
3459
3460                 if (netif_running(dev)) {
3461                         sky2_down(dev);
3462                         netif_device_detach(dev);
3463                 }
3464         }
3465
3466         sky2_write32(hw, B0_IMSK, 0);
3467         pci_save_state(pdev);
3468         sky2_set_power_state(hw, pstate);
3469         return 0;
3470 }
3471
3472 static int sky2_resume(struct pci_dev *pdev)
3473 {
3474         struct sky2_hw *hw = pci_get_drvdata(pdev);
3475         int i, err;
3476
3477         pci_restore_state(pdev);
3478         pci_enable_wake(pdev, PCI_D0, 0);
3479         sky2_set_power_state(hw, PCI_D0);
3480
3481         err = sky2_reset(hw);
3482         if (err)
3483                 goto out;
3484
3485         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3486
3487         for (i = 0; i < hw->ports; i++) {
3488                 struct net_device *dev = hw->dev[i];
3489                 if (netif_running(dev)) {
3490                         netif_device_attach(dev);
3491
3492                         err = sky2_up(dev);
3493                         if (err) {
3494                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
3495                                        dev->name, err);
3496                                 dev_close(dev);
3497                                 goto out;
3498                         }
3499                 }
3500         }
3501
3502         netif_poll_enable(hw->dev[0]);
3503         sky2_idle_start(hw);
3504 out:
3505         return err;
3506 }
3507 #endif
3508
3509 static struct pci_driver sky2_driver = {
3510         .name = DRV_NAME,
3511         .id_table = sky2_id_table,
3512         .probe = sky2_probe,
3513         .remove = __devexit_p(sky2_remove),
3514 #ifdef CONFIG_PM
3515         .suspend = sky2_suspend,
3516         .resume = sky2_resume,
3517 #endif
3518 };
3519
3520 static int __init sky2_init_module(void)
3521 {
3522         return pci_register_driver(&sky2_driver);
3523 }
3524
3525 static void __exit sky2_cleanup_module(void)
3526 {
3527         pci_unregister_driver(&sky2_driver);
3528 }
3529
3530 module_init(sky2_init_module);
3531 module_exit(sky2_cleanup_module);
3532
3533 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
3534 MODULE_AUTHOR("Stephen Hemminger <shemminger@osdl.org>");
3535 MODULE_LICENSE("GPL");
3536 MODULE_VERSION(DRV_VERSION);