drivers/media/video/cx25840/cx25840-ir.c

   1 /*
   2  *  Driver for the Conexant CX2584x Audio/Video decoder chip and related cores
   3  *
   4  *  Integrated Consumer Infrared Controller
   5  *
   6  *  Copyright (C) 2010  Andy Walls <awalls@md.metrocast.net>
   7  *
   8  *  This program is free software; you can redistribute it and/or
   9  *  modify it under the terms of the GNU General Public License
  10  *  as published by the Free Software Foundation; either version 2
  11  *  of the License, or (at your option) any later version.
  12  *
  13  *  This program is distributed in the hope that it will be useful,
  14  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  *  GNU General Public License for more details.
  17  *
  18  *  You should have received a copy of the GNU General Public License
  19  *  along with this program; if not, write to the Free Software
  20  *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  21  *  02110-1301, USA.
  22  */
  23
  24 #include <linux/slab.h>
  25 #include <linux/kfifo.h>
  26 #include <media/cx25840.h>
  27 #include <media/ir-core.h>
  28
  29 #include "cx25840-core.h"
  30
  31 static unsigned int ir_debug;
  32 module_param(ir_debug, int, 0644);
  33 MODULE_PARM_DESC(ir_debug, "enable integrated IR debug messages");
  34
  35 #define CX25840_IR_REG_BASE     0x200
  36
  37 #define CX25840_IR_CNTRL_REG    0x200
  38 #define CNTRL_WIN_3_3   0x00000000
  39 #define CNTRL_WIN_4_3   0x00000001
  40 #define CNTRL_WIN_3_4   0x00000002
  41 #define CNTRL_WIN_4_4   0x00000003
  42 #define CNTRL_WIN       0x00000003
  43 #define CNTRL_EDG_NONE  0x00000000
  44 #define CNTRL_EDG_FALL  0x00000004
  45 #define CNTRL_EDG_RISE  0x00000008
  46 #define CNTRL_EDG_BOTH  0x0000000C
  47 #define CNTRL_EDG       0x0000000C
  48 #define CNTRL_DMD       0x00000010
  49 #define CNTRL_MOD       0x00000020
  50 #define CNTRL_RFE       0x00000040
  51 #define CNTRL_TFE       0x00000080
  52 #define CNTRL_RXE       0x00000100
  53 #define CNTRL_TXE       0x00000200
  54 #define CNTRL_RIC       0x00000400
  55 #define CNTRL_TIC       0x00000800
  56 #define CNTRL_CPL       0x00001000
  57 #define CNTRL_LBM       0x00002000
  58 #define CNTRL_R         0x00004000
  59
  60 #define CX25840_IR_TXCLK_REG    0x204
  61 #define TXCLK_TCD       0x0000FFFF
  62
  63 #define CX25840_IR_RXCLK_REG    0x208
  64 #define RXCLK_RCD       0x0000FFFF
  65
  66 #define CX25840_IR_CDUTY_REG    0x20C
  67 #define CDUTY_CDC       0x0000000F
  68
  69 #define CX25840_IR_STATS_REG    0x210
  70 #define STATS_RTO       0x00000001
  71 #define STATS_ROR       0x00000002
  72 #define STATS_RBY       0x00000004
  73 #define STATS_TBY       0x00000008
  74 #define STATS_RSR       0x00000010
  75 #define STATS_TSR       0x00000020
  76
  77 #define CX25840_IR_IRQEN_REG    0x214
  78 #define IRQEN_RTE       0x00000001
  79 #define IRQEN_ROE       0x00000002
  80 #define IRQEN_RSE       0x00000010
  81 #define IRQEN_TSE       0x00000020
  82 #define IRQEN_MSK       0x00000033
  83
  84 #define CX25840_IR_FILTR_REG    0x218
  85 #define FILTR_LPF       0x0000FFFF
  86
  87 #define CX25840_IR_FIFO_REG     0x23C
  88 #define FIFO_RXTX       0x0000FFFF
  89 #define FIFO_RXTX_LVL   0x00010000
  90 #define FIFO_RXTX_RTO   0x0001FFFF
  91 #define FIFO_RX_NDV     0x00020000
  92 #define FIFO_RX_DEPTH   8
  93 #define FIFO_TX_DEPTH   8
  94
  95 #define CX25840_VIDCLK_FREQ     108000000 /* 108 MHz, BT.656 */
  96 #define CX25840_IR_REFCLK_FREQ  (CX25840_VIDCLK_FREQ / 2)
  97
  98 /*
  99  * We use this union internally for convenience, but callers to tx_write
 100  * and rx_read will be expecting records of type struct ir_raw_event.
 101  * Always ensure the size of this union is dictated by struct ir_raw_event.
 102  */
 103 union cx25840_ir_fifo_rec {
 104         u32 hw_fifo_data;
 105         struct ir_raw_event ir_core_data;
 106 };
 107
 108 #define CX25840_IR_RX_KFIFO_SIZE    (256 * sizeof(union cx25840_ir_fifo_rec))
 109 #define CX25840_IR_TX_KFIFO_SIZE    (256 * sizeof(union cx25840_ir_fifo_rec))
 110
 111 struct cx25840_ir_state {
 112         struct i2c_client *c;
 113
 114         struct v4l2_subdev_ir_parameters rx_params;
 115         struct mutex rx_params_lock; /* protects Rx parameter settings cache */
 116         atomic_t rxclk_divider;
 117         atomic_t rx_invert;
 118
 119         struct kfifo rx_kfifo;
 120         spinlock_t rx_kfifo_lock; /* protect Rx data kfifo */
 121
 122         struct v4l2_subdev_ir_parameters tx_params;
 123         struct mutex tx_params_lock; /* protects Tx parameter settings cache */
 124         atomic_t txclk_divider;
 125 };
 126
 127 static inline struct cx25840_ir_state *to_ir_state(struct v4l2_subdev *sd)
 128 {
 129         struct cx25840_state *state = to_state(sd);
 130         return state ? state->ir_state : NULL;
 131 }
 132
 133
 134 /*
 135  * Rx and Tx Clock Divider register computations
 136  *
 137  * Note the largest clock divider value of 0xffff corresponds to:
 138  *      (0xffff + 1) * 1000 / 108/2 MHz = 1,213,629.629... ns
 139  * which fits in 21 bits, so we'll use unsigned int for time arguments.
 140  */
 141 static inline u16 count_to_clock_divider(unsigned int d)
 142 {
 143         if (d > RXCLK_RCD + 1)
 144                 d = RXCLK_RCD;
 145         else if (d < 2)
 146                 d = 1;
 147         else
 148                 d--;
 149         return (u16) d;
 150 }
 151
 152 static inline u16 ns_to_clock_divider(unsigned int ns)
 153 {
 154         return count_to_clock_divider(
 155                 DIV_ROUND_CLOSEST(CX25840_IR_REFCLK_FREQ / 1000000 * ns, 1000));
 156 }
 157
 158 static inline unsigned int clock_divider_to_ns(unsigned int divider)
 159 {
 160         /* Period of the Rx or Tx clock in ns */
 161         return DIV_ROUND_CLOSEST((divider + 1) * 1000,
 162                                  CX25840_IR_REFCLK_FREQ / 1000000);
 163 }
 164
 165 static inline u16 carrier_freq_to_clock_divider(unsigned int freq)
 166 {
 167         return count_to_clock_divider(
 168                           DIV_ROUND_CLOSEST(CX25840_IR_REFCLK_FREQ, freq * 16));
 169 }
 170
 171 static inline unsigned int clock_divider_to_carrier_freq(unsigned int divider)
 172 {
 173         return DIV_ROUND_CLOSEST(CX25840_IR_REFCLK_FREQ, (divider + 1) * 16);
 174 }
 175
 176 static inline u16 freq_to_clock_divider(unsigned int freq,
 177                                         unsigned int rollovers)
 178 {
 179         return count_to_clock_divider(
 180                    DIV_ROUND_CLOSEST(CX25840_IR_REFCLK_FREQ, freq * rollovers));
 181 }
 182
 183 static inline unsigned int clock_divider_to_freq(unsigned int divider,
 184                                                  unsigned int rollovers)
 185 {
 186         return DIV_ROUND_CLOSEST(CX25840_IR_REFCLK_FREQ,
 187                                  (divider + 1) * rollovers);
 188 }
 189
 190 /*
 191  * Low Pass Filter register calculations
 192  *
 193  * Note the largest count value of 0xffff corresponds to:
 194  *      0xffff * 1000 / 108/2 MHz = 1,213,611.11... ns
 195  * which fits in 21 bits, so we'll use unsigned int for time arguments.
 196  */
 197 static inline u16 count_to_lpf_count(unsigned int d)
 198 {
 199         if (d > FILTR_LPF)
 200                 d = FILTR_LPF;
 201         else if (d < 4)
 202                 d = 0;
 203         return (u16) d;
 204 }
 205
 206 static inline u16 ns_to_lpf_count(unsigned int ns)
 207 {
 208         return count_to_lpf_count(
 209                 DIV_ROUND_CLOSEST(CX25840_IR_REFCLK_FREQ / 1000000 * ns, 1000));
 210 }
 211
 212 static inline unsigned int lpf_count_to_ns(unsigned int count)
 213 {
 214         /* Duration of the Low Pass Filter rejection window in ns */
 215         return DIV_ROUND_CLOSEST(count * 1000,
 216                                  CX25840_IR_REFCLK_FREQ / 1000000);
 217 }
 218
 219 static inline unsigned int lpf_count_to_us(unsigned int count)
 220 {
 221         /* Duration of the Low Pass Filter rejection window in us */
 222         return DIV_ROUND_CLOSEST(count, CX25840_IR_REFCLK_FREQ / 1000000);
 223 }
 224
 225 /*
 226  * FIFO register pulse width count compuations
 227  */
 228 static u32 clock_divider_to_resolution(u16 divider)
 229 {
 230         /*
 231          * Resolution is the duration of 1 tick of the readable portion of
 232          * of the pulse width counter as read from the FIFO.  The two lsb's are
 233          * not readable, hence the << 2.  This function returns ns.
 234          */
 235         return DIV_ROUND_CLOSEST((1 << 2)  * ((u32) divider + 1) * 1000,
 236                                  CX25840_IR_REFCLK_FREQ / 1000000);
 237 }
 238
 239 static u64 pulse_width_count_to_ns(u16 count, u16 divider)
 240 {
 241         u64 n;
 242         u32 rem;
 243
 244         /*
 245          * The 2 lsb's of the pulse width timer count are not readable, hence
 246          * the (count << 2) | 0x3
 247          */
 248         n = (((u64) count << 2) | 0x3) * (divider + 1) * 1000; /* millicycles */
 249         rem = do_div(n, CX25840_IR_REFCLK_FREQ / 1000000);     /* / MHz => ns */
 250         if (rem >= CX25840_IR_REFCLK_FREQ / 1000000 / 2)
 251                 n++;
 252         return n;
 253 }
 254
 255 #if 0
 256 /* Keep as we will need this for Transmit functionality */
 257 static u16 ns_to_pulse_width_count(u32 ns, u16 divider)
 258 {
 259         u64 n;
 260         u32 d;
 261         u32 rem;
 262
 263         /*
 264          * The 2 lsb's of the pulse width timer count are not accessable, hence
 265          * the (1 << 2)
 266          */
 267         n = ((u64) ns) * CX25840_IR_REFCLK_FREQ / 1000000; /* millicycles */
 268         d = (1 << 2) * ((u32) divider + 1) * 1000; /* millicycles/count */
 269         rem = do_div(n, d);
 270         if (rem >= d / 2)
 271                 n++;
 272
 273         if (n > FIFO_RXTX)
 274                 n = FIFO_RXTX;
 275         else if (n == 0)
 276                 n = 1;
 277         return (u16) n;
 278 }
 279
 280 #endif
 281 static unsigned int pulse_width_count_to_us(u16 count, u16 divider)
 282 {
 283         u64 n;
 284         u32 rem;
 285
 286         /*
 287          * The 2 lsb's of the pulse width timer count are not readable, hence
 288          * the (count << 2) | 0x3
 289          */
 290         n = (((u64) count << 2) | 0x3) * (divider + 1);    /* cycles      */
 291         rem = do_div(n, CX25840_IR_REFCLK_FREQ / 1000000); /* / MHz => us */
 292         if (rem >= CX25840_IR_REFCLK_FREQ / 1000000 / 2)
 293                 n++;
 294         return (unsigned int) n;
 295 }
 296
 297 /*
 298  * Pulse Clocks computations: Combined Pulse Width Count & Rx Clock Counts
 299  *
 300  * The total pulse clock count is an 18 bit pulse width timer count as the most
 301  * significant part and (up to) 16 bit clock divider count as a modulus.
 302  * When the Rx clock divider ticks down to 0, it increments the 18 bit pulse
 303  * width timer count's least significant bit.
 304  */
 305 static u64 ns_to_pulse_clocks(u32 ns)
 306 {
 307         u64 clocks;
 308         u32 rem;
 309         clocks = CX25840_IR_REFCLK_FREQ / 1000000 * (u64) ns; /* millicycles  */
 310         rem = do_div(clocks, 1000);                         /* /1000 = cycles */
 311         if (rem >= 1000 / 2)
 312                 clocks++;
 313         return clocks;
 314 }
 315
 316 static u16 pulse_clocks_to_clock_divider(u64 count)
 317 {
 318         u32 rem;
 319
 320         rem = do_div(count, (FIFO_RXTX << 2) | 0x3);
 321
 322         /* net result needs to be rounded down and decremented by 1 */
 323         if (count > RXCLK_RCD + 1)
 324                 count = RXCLK_RCD;
 325         else if (count < 2)
 326                 count = 1;
 327         else
 328                 count--;
 329         return (u16) count;
 330 }
 331
 332 /*
 333  * IR Control Register helpers
 334  */
 335 enum tx_fifo_watermark {
 336         TX_FIFO_HALF_EMPTY = 0,
 337         TX_FIFO_EMPTY      = CNTRL_TIC,
 338 };
 339
 340 enum rx_fifo_watermark {
 341         RX_FIFO_HALF_FULL = 0,
 342         RX_FIFO_NOT_EMPTY = CNTRL_RIC,
 343 };
 344
 345 static inline void control_tx_irq_watermark(struct i2c_client *c,
 346                                             enum tx_fifo_watermark level)
 347 {
 348         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_TIC, level);
 349 }
 350
 351 static inline void control_rx_irq_watermark(struct i2c_client *c,
 352                                             enum rx_fifo_watermark level)
 353 {
 354         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_RIC, level);
 355 }
 356
 357 static inline void control_tx_enable(struct i2c_client *c, bool enable)
 358 {
 359         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~(CNTRL_TXE | CNTRL_TFE),
 360                         enable ? (CNTRL_TXE | CNTRL_TFE) : 0);
 361 }
 362
 363 static inline void control_rx_enable(struct i2c_client *c, bool enable)
 364 {
 365         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~(CNTRL_RXE | CNTRL_RFE),
 366                         enable ? (CNTRL_RXE | CNTRL_RFE) : 0);
 367 }
 368
 369 static inline void control_tx_modulation_enable(struct i2c_client *c,
 370                                                 bool enable)
 371 {
 372         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_MOD,
 373                         enable ? CNTRL_MOD : 0);
 374 }
 375
 376 static inline void control_rx_demodulation_enable(struct i2c_client *c,
 377                                                   bool enable)
 378 {
 379         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_DMD,
 380                         enable ? CNTRL_DMD : 0);
 381 }
 382
 383 static inline void control_rx_s_edge_detection(struct i2c_client *c,
 384                                                u32 edge_types)
 385 {
 386         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_EDG_BOTH,
 387                         edge_types & CNTRL_EDG_BOTH);
 388 }
 389
 390 static void control_rx_s_carrier_window(struct i2c_client *c,
 391                                         unsigned int carrier,
 392                                         unsigned int *carrier_range_low,
 393                                         unsigned int *carrier_range_high)
 394 {
 395         u32 v;
 396         unsigned int c16 = carrier * 16;
 397
 398         if (*carrier_range_low < DIV_ROUND_CLOSEST(c16, 16 + 3)) {
 399                 v = CNTRL_WIN_3_4;
 400                 *carrier_range_low = DIV_ROUND_CLOSEST(c16, 16 + 4);
 401         } else {
 402                 v = CNTRL_WIN_3_3;
 403                 *carrier_range_low = DIV_ROUND_CLOSEST(c16, 16 + 3);
 404         }
 405
 406         if (*carrier_range_high > DIV_ROUND_CLOSEST(c16, 16 - 3)) {
 407                 v |= CNTRL_WIN_4_3;
 408                 *carrier_range_high = DIV_ROUND_CLOSEST(c16, 16 - 4);
 409         } else {
 410                 v |= CNTRL_WIN_3_3;
 411                 *carrier_range_high = DIV_ROUND_CLOSEST(c16, 16 - 3);
 412         }
 413         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_WIN, v);
 414 }
 415
 416 static inline void control_tx_polarity_invert(struct i2c_client *c,
 417                                               bool invert)
 418 {
 419         cx25840_and_or4(c, CX25840_IR_CNTRL_REG, ~CNTRL_CPL,
 420                         invert ? CNTRL_CPL : 0);
 421 }
 422
 423 /*
 424  * IR Rx & Tx Clock Register helpers
 425  */
 426 static unsigned int txclk_tx_s_carrier(struct i2c_client *c,
 427                                        unsigned int freq,
 428                                        u16 *divider)
 429 {
 430         *divider = carrier_freq_to_clock_divider(freq);
 431         cx25840_write4(c, CX25840_IR_TXCLK_REG, *divider);
 432         return clock_divider_to_carrier_freq(*divider);
 433 }
 434
 435 static unsigned int rxclk_rx_s_carrier(struct i2c_client *c,
 436                                        unsigned int freq,
 437                                        u16 *divider)
 438 {
 439         *divider = carrier_freq_to_clock_divider(freq);
 440         cx25840_write4(c, CX25840_IR_RXCLK_REG, *divider);
 441         return clock_divider_to_carrier_freq(*divider);
 442 }
 443
 444 static u32 txclk_tx_s_max_pulse_width(struct i2c_client *c, u32 ns,
 445                                       u16 *divider)
 446 {
 447         u64 pulse_clocks;
 448
 449         if (ns > IR_MAX_DURATION)
 450                 ns = IR_MAX_DURATION;
 451         pulse_clocks = ns_to_pulse_clocks(ns);
 452         *divider = pulse_clocks_to_clock_divider(pulse_clocks);
 453         cx25840_write4(c, CX25840_IR_TXCLK_REG, *divider);
 454         return (u32) pulse_width_count_to_ns(FIFO_RXTX, *divider);
 455 }
 456
 457 static u32 rxclk_rx_s_max_pulse_width(struct i2c_client *c, u32 ns,
 458                                       u16 *divider)
 459 {
 460         u64 pulse_clocks;
 461
 462         if (ns > IR_MAX_DURATION)
 463                 ns = IR_MAX_DURATION;
 464         pulse_clocks = ns_to_pulse_clocks(ns);
 465         *divider = pulse_clocks_to_clock_divider(pulse_clocks);
 466         cx25840_write4(c, CX25840_IR_RXCLK_REG, *divider);
 467         return (u32) pulse_width_count_to_ns(FIFO_RXTX, *divider);
 468 }
 469
 470 /*
 471  * IR Tx Carrier Duty Cycle register helpers
 472  */
 473 static unsigned int cduty_tx_s_duty_cycle(struct i2c_client *c,
 474                                           unsigned int duty_cycle)
 475 {
 476         u32 n;
 477         n = DIV_ROUND_CLOSEST(duty_cycle * 100, 625); /* 16ths of 100% */
 478         if (n != 0)
 479                 n--;
 480         if (n > 15)
 481                 n = 15;
 482         cx25840_write4(c, CX25840_IR_CDUTY_REG, n);
 483         return DIV_ROUND_CLOSEST((n + 1) * 100, 16);
 484 }
 485
 486 /*
 487  * IR Filter Register helpers
 488  */
 489 static u32 filter_rx_s_min_width(struct i2c_client *c, u32 min_width_ns)
 490 {
 491         u32 count = ns_to_lpf_count(min_width_ns);
 492         cx25840_write4(c, CX25840_IR_FILTR_REG, count);
 493         return lpf_count_to_ns(count);
 494 }
 495
 496 /*
 497  * IR IRQ Enable Register helpers
 498  */
 499 static inline void irqenable_rx(struct v4l2_subdev *sd, u32 mask)
 500 {
 501         struct cx25840_state *state = to_state(sd);
 502
 503         if (is_cx23885(state) || is_cx23887(state))
 504                 mask ^= IRQEN_MSK;
 505         mask &= (IRQEN_RTE | IRQEN_ROE | IRQEN_RSE);
 506         cx25840_and_or4(state->c, CX25840_IR_IRQEN_REG,
 507                         ~(IRQEN_RTE | IRQEN_ROE | IRQEN_RSE), mask);
 508 }
 509
 510 static inline void irqenable_tx(struct v4l2_subdev *sd, u32 mask)
 511 {
 512         struct cx25840_state *state = to_state(sd);
 513
 514         if (is_cx23885(state) || is_cx23887(state))
 515                 mask ^= IRQEN_MSK;
 516         mask &= IRQEN_TSE;
 517         cx25840_and_or4(state->c, CX25840_IR_IRQEN_REG, ~IRQEN_TSE, mask);
 518 }
 519
 520 /*
 521  * V4L2 Subdevice IR Ops
 522  */
 523 int cx25840_ir_irq_handler(struct v4l2_subdev *sd, u32 status, bool *handled)
 524 {
 525         struct cx25840_state *state = to_state(sd);
 526         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 527         struct i2c_client *c = NULL;
 528         unsigned long flags;
 529
 530         union cx25840_ir_fifo_rec rx_data[FIFO_RX_DEPTH];
 531         unsigned int i, j, k;
 532         u32 events, v;
 533         int tsr, rsr, rto, ror, tse, rse, rte, roe, kror;
 534         u32 cntrl, irqen, stats;
 535
 536         *handled = false;
 537         if (ir_state == NULL)
 538                 return -ENODEV;
 539
 540         c = ir_state->c;
 541
 542         /* Only support the IR controller for the CX2388[57] AV Core for now */
 543         if (!(is_cx23885(state) || is_cx23887(state)))
 544                 return -ENODEV;
 545
 546         cntrl = cx25840_read4(c, CX25840_IR_CNTRL_REG);
 547         irqen = cx25840_read4(c, CX25840_IR_IRQEN_REG);
 548         if (is_cx23885(state) || is_cx23887(state))
 549                 irqen ^= IRQEN_MSK;
 550         stats = cx25840_read4(c, CX25840_IR_STATS_REG);
 551
 552         tsr = stats & STATS_TSR; /* Tx FIFO Service Request */
 553         rsr = stats & STATS_RSR; /* Rx FIFO Service Request */
 554         rto = stats & STATS_RTO; /* Rx Pulse Width Timer Time Out */
 555         ror = stats & STATS_ROR; /* Rx FIFO Over Run */
 556
 557         tse = irqen & IRQEN_TSE; /* Tx FIFO Service Request IRQ Enable */
 558         rse = irqen & IRQEN_RSE; /* Rx FIFO Service Reuqest IRQ Enable */
 559         rte = irqen & IRQEN_RTE; /* Rx Pulse Width Timer Time Out IRQ Enable */
 560         roe = irqen & IRQEN_ROE; /* Rx FIFO Over Run IRQ Enable */
 561
 562         v4l2_dbg(2, ir_debug, sd, "IR IRQ Status:  %s %s %s %s %s %s\n",
 563                  tsr ? "tsr" : "   ", rsr ? "rsr" : "   ",
 564                  rto ? "rto" : "   ", ror ? "ror" : "   ",
 565                  stats & STATS_TBY ? "tby" : "   ",
 566                  stats & STATS_RBY ? "rby" : "   ");
 567
 568         v4l2_dbg(2, ir_debug, sd, "IR IRQ Enables: %s %s %s %s\n",
 569                  tse ? "tse" : "   ", rse ? "rse" : "   ",
 570                  rte ? "rte" : "   ", roe ? "roe" : "   ");
 571
 572         /*
 573          * Transmitter interrupt service
 574          */
 575         if (tse && tsr) {
 576                 /*
 577                  * TODO:
 578                  * Check the watermark threshold setting
 579                  * Pull FIFO_TX_DEPTH or FIFO_TX_DEPTH/2 entries from tx_kfifo
 580                  * Push the data to the hardware FIFO.
 581                  * If there was nothing more to send in the tx_kfifo, disable
 582                  *      the TSR IRQ and notify the v4l2_device.
 583                  * If there was something in the tx_kfifo, check the tx_kfifo
 584                  *      level and notify the v4l2_device, if it is low.
 585                  */
 586                 /* For now, inhibit TSR interrupt until Tx is implemented */
 587                 irqenable_tx(sd, 0);
 588                 events = V4L2_SUBDEV_IR_TX_FIFO_SERVICE_REQ;
 589                 v4l2_subdev_notify(sd, V4L2_SUBDEV_IR_TX_NOTIFY, &events);
 590                 *handled = true;
 591         }
 592
 593         /*
 594          * Receiver interrupt service
 595          */
 596         kror = 0;
 597         if ((rse && rsr) || (rte && rto)) {
 598                 /*
 599                  * Receive data on RSR to clear the STATS_RSR.
 600                  * Receive data on RTO, since we may not have yet hit the RSR
 601                  * watermark when we receive the RTO.
 602                  */
 603                 for (i = 0, v = FIFO_RX_NDV;
 604                      (v & FIFO_RX_NDV) && !kror; i = 0) {
 605                         for (j = 0;
 606                              (v & FIFO_RX_NDV) && j < FIFO_RX_DEPTH; j++) {
 607                                 v = cx25840_read4(c, CX25840_IR_FIFO_REG);
 608                                 rx_data[i].hw_fifo_data = v & ~FIFO_RX_NDV;
 609                                 i++;
 610                         }
 611                         if (i == 0)
 612                                 break;
 613                         j = i * sizeof(union cx25840_ir_fifo_rec);
 614                         k = kfifo_in_locked(&ir_state->rx_kfifo,
 615                                             (unsigned char *) rx_data, j,
 616                                             &ir_state->rx_kfifo_lock);
 617                         if (k != j)
 618                                 kror++; /* rx_kfifo over run */
 619                 }
 620                 *handled = true;
 621         }
 622
 623         events = 0;
 624         v = 0;
 625         if (kror) {
 626                 events |= V4L2_SUBDEV_IR_RX_SW_FIFO_OVERRUN;
 627                 v4l2_err(sd, "IR receiver software FIFO overrun\n");
 628         }
 629         if (roe && ror) {
 630                 /*
 631                  * The RX FIFO Enable (CNTRL_RFE) must be toggled to clear
 632                  * the Rx FIFO Over Run status (STATS_ROR)
 633                  */
 634                 v |= CNTRL_RFE;
 635                 events |= V4L2_SUBDEV_IR_RX_HW_FIFO_OVERRUN;
 636                 v4l2_err(sd, "IR receiver hardware FIFO overrun\n");
 637         }
 638         if (rte && rto) {
 639                 /*
 640                  * The IR Receiver Enable (CNTRL_RXE) must be toggled to clear
 641                  * the Rx Pulse Width Timer Time Out (STATS_RTO)
 642                  */
 643                 v |= CNTRL_RXE;
 644                 events |= V4L2_SUBDEV_IR_RX_END_OF_RX_DETECTED;
 645         }
 646         if (v) {
 647                 /* Clear STATS_ROR & STATS_RTO as needed by reseting hardware */
 648                 cx25840_write4(c, CX25840_IR_CNTRL_REG, cntrl & ~v);
 649                 cx25840_write4(c, CX25840_IR_CNTRL_REG, cntrl);
 650                 *handled = true;
 651         }
 652         spin_lock_irqsave(&ir_state->rx_kfifo_lock, flags);
 653         if (kfifo_len(&ir_state->rx_kfifo) >= CX25840_IR_RX_KFIFO_SIZE / 2)
 654                 events |= V4L2_SUBDEV_IR_RX_FIFO_SERVICE_REQ;
 655         spin_unlock_irqrestore(&ir_state->rx_kfifo_lock, flags);
 656
 657         if (events)
 658                 v4l2_subdev_notify(sd, V4L2_SUBDEV_IR_RX_NOTIFY, &events);
 659         return 0;
 660 }
 661
 662 /* Receiver */
 663 static int cx25840_ir_rx_read(struct v4l2_subdev *sd, u8 *buf, size_t count,
 664                               ssize_t *num)
 665 {
 666         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 667         bool invert;
 668         u16 divider;
 669         unsigned int i, n;
 670         union cx25840_ir_fifo_rec *p;
 671         unsigned u, v;
 672
 673         if (ir_state == NULL)
 674                 return -ENODEV;
 675
 676         invert = (bool) atomic_read(&ir_state->rx_invert);
 677         divider = (u16) atomic_read(&ir_state->rxclk_divider);
 678
 679         n = count / sizeof(union cx25840_ir_fifo_rec)
 680                 * sizeof(union cx25840_ir_fifo_rec);
 681         if (n == 0) {
 682                 *num = 0;
 683                 return 0;
 684         }
 685
 686         n = kfifo_out_locked(&ir_state->rx_kfifo, buf, n,
 687                              &ir_state->rx_kfifo_lock);
 688
 689         n /= sizeof(union cx25840_ir_fifo_rec);
 690         *num = n * sizeof(union cx25840_ir_fifo_rec);
 691
 692         for (p = (union cx25840_ir_fifo_rec *) buf, i = 0; i < n; p++, i++) {
 693
 694                 if ((p->hw_fifo_data & FIFO_RXTX_RTO) == FIFO_RXTX_RTO) {
 695                         /* Assume RTO was because of no IR light input */
 696                         u = 0;
 697                         v4l2_dbg(2, ir_debug, sd, "rx read: end of rx\n");
 698                 } else {
 699                         u = (p->hw_fifo_data & FIFO_RXTX_LVL) ? 1 : 0;
 700                         if (invert)
 701                                 u = u ? 0 : 1;
 702                 }
 703
 704                 v = (unsigned) pulse_width_count_to_ns(
 705                                   (u16) (p->hw_fifo_data & FIFO_RXTX), divider);
 706                 if (v > IR_MAX_DURATION)
 707                         v = IR_MAX_DURATION;
 708
 709                 p->ir_core_data.pulse = u;
 710                 p->ir_core_data.duration = v;
 711
 712                 v4l2_dbg(2, ir_debug, sd, "rx read: %10u ns  %s\n",
 713                          v, u ? "mark" : "space");
 714         }
 715         return 0;
 716 }
 717
 718 static int cx25840_ir_rx_g_parameters(struct v4l2_subdev *sd,
 719                                       struct v4l2_subdev_ir_parameters *p)
 720 {
 721         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 722
 723         if (ir_state == NULL)
 724                 return -ENODEV;
 725
 726         mutex_lock(&ir_state->rx_params_lock);
 727         memcpy(p, &ir_state->rx_params,
 728                                       sizeof(struct v4l2_subdev_ir_parameters));
 729         mutex_unlock(&ir_state->rx_params_lock);
 730         return 0;
 731 }
 732
 733 static int cx25840_ir_rx_shutdown(struct v4l2_subdev *sd)
 734 {
 735         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 736         struct i2c_client *c;
 737
 738         if (ir_state == NULL)
 739                 return -ENODEV;
 740
 741         c = ir_state->c;
 742         mutex_lock(&ir_state->rx_params_lock);
 743
 744         /* Disable or slow down all IR Rx circuits and counters */
 745         irqenable_rx(sd, 0);
 746         control_rx_enable(c, false);
 747         control_rx_demodulation_enable(c, false);
 748         control_rx_s_edge_detection(c, CNTRL_EDG_NONE);
 749         filter_rx_s_min_width(c, 0);
 750         cx25840_write4(c, CX25840_IR_RXCLK_REG, RXCLK_RCD);
 751
 752         ir_state->rx_params.shutdown = true;
 753
 754         mutex_unlock(&ir_state->rx_params_lock);
 755         return 0;
 756 }
 757
 758 static int cx25840_ir_rx_s_parameters(struct v4l2_subdev *sd,
 759                                       struct v4l2_subdev_ir_parameters *p)
 760 {
 761         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 762         struct i2c_client *c;
 763         struct v4l2_subdev_ir_parameters *o;
 764         u16 rxclk_divider;
 765
 766         if (ir_state == NULL)
 767                 return -ENODEV;
 768
 769         if (p->shutdown)
 770                 return cx25840_ir_rx_shutdown(sd);
 771
 772         if (p->mode != V4L2_SUBDEV_IR_MODE_PULSE_WIDTH)
 773                 return -ENOSYS;
 774
 775         c = ir_state->c;
 776         o = &ir_state->rx_params;
 777
 778         mutex_lock(&ir_state->rx_params_lock);
 779
 780         o->shutdown = p->shutdown;
 781
 782         p->mode = V4L2_SUBDEV_IR_MODE_PULSE_WIDTH;
 783         o->mode = p->mode;
 784
 785         p->bytes_per_data_element = sizeof(union cx25840_ir_fifo_rec);
 786         o->bytes_per_data_element = p->bytes_per_data_element;
 787
 788         /* Before we tweak the hardware, we have to disable the receiver */
 789         irqenable_rx(sd, 0);
 790         control_rx_enable(c, false);
 791
 792         control_rx_demodulation_enable(c, p->modulation);
 793         o->modulation = p->modulation;
 794
 795         if (p->modulation) {
 796                 p->carrier_freq = rxclk_rx_s_carrier(c, p->carrier_freq,
 797                                                      &rxclk_divider);
 798
 799                 o->carrier_freq = p->carrier_freq;
 800
 801                 p->duty_cycle = 50;
 802                 o->duty_cycle = p->duty_cycle;
 803
 804                 control_rx_s_carrier_window(c, p->carrier_freq,
 805                                             &p->carrier_range_lower,
 806                                             &p->carrier_range_upper);
 807                 o->carrier_range_lower = p->carrier_range_lower;
 808                 o->carrier_range_upper = p->carrier_range_upper;
 809
 810                 p->max_pulse_width =
 811                         (u32) pulse_width_count_to_ns(FIFO_RXTX, rxclk_divider);
 812         } else {
 813                 p->max_pulse_width =
 814                             rxclk_rx_s_max_pulse_width(c, p->max_pulse_width,
 815                                                        &rxclk_divider);
 816         }
 817         o->max_pulse_width = p->max_pulse_width;
 818         atomic_set(&ir_state->rxclk_divider, rxclk_divider);
 819
 820         p->noise_filter_min_width =
 821                             filter_rx_s_min_width(c, p->noise_filter_min_width);
 822         o->noise_filter_min_width = p->noise_filter_min_width;
 823
 824         p->resolution = clock_divider_to_resolution(rxclk_divider);
 825         o->resolution = p->resolution;
 826
 827         /* FIXME - make this dependent on resolution for better performance */
 828         control_rx_irq_watermark(c, RX_FIFO_HALF_FULL);
 829
 830         control_rx_s_edge_detection(c, CNTRL_EDG_BOTH);
 831
 832         o->invert_level = p->invert_level;
 833         atomic_set(&ir_state->rx_invert, p->invert_level);
 834
 835         o->interrupt_enable = p->interrupt_enable;
 836         o->enable = p->enable;
 837         if (p->enable) {
 838                 unsigned long flags;
 839
 840                 spin_lock_irqsave(&ir_state->rx_kfifo_lock, flags);
 841                 kfifo_reset(&ir_state->rx_kfifo);
 842                 spin_unlock_irqrestore(&ir_state->rx_kfifo_lock, flags);
 843                 if (p->interrupt_enable)
 844                         irqenable_rx(sd, IRQEN_RSE | IRQEN_RTE | IRQEN_ROE);
 845                 control_rx_enable(c, p->enable);
 846         }
 847
 848         mutex_unlock(&ir_state->rx_params_lock);
 849         return 0;
 850 }
 851
 852 /* Transmitter */
 853 static int cx25840_ir_tx_write(struct v4l2_subdev *sd, u8 *buf, size_t count,
 854                                ssize_t *num)
 855 {
 856         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 857         struct i2c_client *c;
 858
 859         if (ir_state == NULL)
 860                 return -ENODEV;
 861
 862         c = ir_state->c;
 863 #if 0
 864         /*
 865          * FIXME - the code below is an incomplete and untested sketch of what
 866          * may need to be done.  The critical part is to get 4 (or 8) pulses
 867          * from the tx_kfifo, or converted from ns to the proper units from the
 868          * input, and push them off to the hardware Tx FIFO right away, if the
 869          * HW TX fifo needs service.  The rest can be pushed to the tx_kfifo in
 870          * a less critical timeframe.  Also watch out for overruning the
 871          * tx_kfifo - don't let it happen and let the caller know not all his
 872          * pulses were written.
 873          */
 874         u32 *ns_pulse = (u32 *) buf;
 875         unsigned int n;
 876         u32 fifo_pulse[FIFO_TX_DEPTH];
 877         u32 mark;
 878
 879         /* Compute how much we can fit in the tx kfifo */
 880         n = CX25840_IR_TX_KFIFO_SIZE - kfifo_len(ir_state->tx_kfifo);
 881         n = min(n, (unsigned int) count);
 882         n /= sizeof(u32);
 883
 884         /* FIXME - turn on Tx Fifo service interrupt
 885          * check hardware fifo level, and other stuff
 886          */
 887         for (i = 0; i < n; ) {
 888                 for (j = 0; j < FIFO_TX_DEPTH / 2 && i < n; j++) {
 889                         mark = ns_pulse[i] & LEVEL_MASK;
 890                         fifo_pulse[j] = ns_to_pulse_width_count(
 891                                          ns_pulse[i] &
 892                                                ~LEVEL_MASK,
 893                                          ir_state->txclk_divider);
 894                         if (mark)
 895                                 fifo_pulse[j] &= FIFO_RXTX_LVL;
 896                         i++;
 897                 }
 898                 kfifo_put(ir_state->tx_kfifo, (u8 *) fifo_pulse,
 899                                                                j * sizeof(u32));
 900         }
 901         *num = n * sizeof(u32);
 902 #else
 903         /* For now enable the Tx FIFO Service interrupt & pretend we did work */
 904         irqenable_tx(sd, IRQEN_TSE);
 905         *num = count;
 906 #endif
 907         return 0;
 908 }
 909
 910 static int cx25840_ir_tx_g_parameters(struct v4l2_subdev *sd,
 911                                       struct v4l2_subdev_ir_parameters *p)
 912 {
 913         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 914
 915         if (ir_state == NULL)
 916                 return -ENODEV;
 917
 918         mutex_lock(&ir_state->tx_params_lock);
 919         memcpy(p, &ir_state->tx_params,
 920                                       sizeof(struct v4l2_subdev_ir_parameters));
 921         mutex_unlock(&ir_state->tx_params_lock);
 922         return 0;
 923 }
 924
 925 static int cx25840_ir_tx_shutdown(struct v4l2_subdev *sd)
 926 {
 927         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 928         struct i2c_client *c;
 929
 930         if (ir_state == NULL)
 931                 return -ENODEV;
 932
 933         c = ir_state->c;
 934         mutex_lock(&ir_state->tx_params_lock);
 935
 936         /* Disable or slow down all IR Tx circuits and counters */
 937         irqenable_tx(sd, 0);
 938         control_tx_enable(c, false);
 939         control_tx_modulation_enable(c, false);
 940         cx25840_write4(c, CX25840_IR_TXCLK_REG, TXCLK_TCD);
 941
 942         ir_state->tx_params.shutdown = true;
 943
 944         mutex_unlock(&ir_state->tx_params_lock);
 945         return 0;
 946 }
 947
 948 static int cx25840_ir_tx_s_parameters(struct v4l2_subdev *sd,
 949                                       struct v4l2_subdev_ir_parameters *p)
 950 {
 951         struct cx25840_ir_state *ir_state = to_ir_state(sd);
 952         struct i2c_client *c;
 953         struct v4l2_subdev_ir_parameters *o;
 954         u16 txclk_divider;
 955
 956         if (ir_state == NULL)
 957                 return -ENODEV;
 958
 959         if (p->shutdown)
 960                 return cx25840_ir_tx_shutdown(sd);
 961
 962         if (p->mode != V4L2_SUBDEV_IR_MODE_PULSE_WIDTH)
 963                 return -ENOSYS;
 964
 965         c = ir_state->c;
 966         o = &ir_state->tx_params;
 967         mutex_lock(&ir_state->tx_params_lock);
 968
 969         o->shutdown = p->shutdown;
 970
 971         p->mode = V4L2_SUBDEV_IR_MODE_PULSE_WIDTH;
 972         o->mode = p->mode;
 973
 974         p->bytes_per_data_element = sizeof(union cx25840_ir_fifo_rec);
 975         o->bytes_per_data_element = p->bytes_per_data_element;
 976
 977         /* Before we tweak the hardware, we have to disable the transmitter */
 978         irqenable_tx(sd, 0);
 979         control_tx_enable(c, false);
 980
 981         control_tx_modulation_enable(c, p->modulation);
 982         o->modulation = p->modulation;
 983
 984         if (p->modulation) {
 985                 p->carrier_freq = txclk_tx_s_carrier(c, p->carrier_freq,
 986                                                      &txclk_divider);
 987                 o->carrier_freq = p->carrier_freq;
 988
 989                 p->duty_cycle = cduty_tx_s_duty_cycle(c, p->duty_cycle);
 990                 o->duty_cycle = p->duty_cycle;
 991
 992                 p->max_pulse_width =
 993                         (u32) pulse_width_count_to_ns(FIFO_RXTX, txclk_divider);
 994         } else {
 995                 p->max_pulse_width =
 996                             txclk_tx_s_max_pulse_width(c, p->max_pulse_width,
 997                                                        &txclk_divider);
 998         }
 999         o->max_pulse_width = p->max_pulse_width;
1000         atomic_set(&ir_state->txclk_divider, txclk_divider);
1001
1002         p->resolution = clock_divider_to_resolution(txclk_divider);
1003         o->resolution = p->resolution;
1004
1005         /* FIXME - make this dependent on resolution for better performance */
1006         control_tx_irq_watermark(c, TX_FIFO_HALF_EMPTY);
1007
1008         control_tx_polarity_invert(c, p->invert_carrier_sense);
1009         o->invert_carrier_sense = p->invert_carrier_sense;
1010
1011         /*
1012          * FIXME: we don't have hardware help for IO pin level inversion
1013          * here like we have on the CX23888.
1014          * Act on this with some mix of logical inversion of data levels,
1015          * carrier polarity, and carrier duty cycle.
1016          */
1017         o->invert_level = p->invert_level;
1018
1019         o->interrupt_enable = p->interrupt_enable;
1020         o->enable = p->enable;
1021         if (p->enable) {
1022                 /* reset tx_fifo here */
1023                 if (p->interrupt_enable)
1024                         irqenable_tx(sd, IRQEN_TSE);
1025                 control_tx_enable(c, p->enable);
1026         }
1027
1028         mutex_unlock(&ir_state->tx_params_lock);
1029         return 0;
1030 }
1031
1032
1033 /*
1034  * V4L2 Subdevice Core Ops support
1035  */
1036 int cx25840_ir_log_status(struct v4l2_subdev *sd)
1037 {
1038         struct cx25840_state *state = to_state(sd);
1039         struct i2c_client *c = state->c;
1040         char *s;
1041         int i, j;
1042         u32 cntrl, txclk, rxclk, cduty, stats, irqen, filtr;
1043
1044         /* The CX23888 chip doesn't have an IR controller on the A/V core */
1045         if (is_cx23888(state))
1046                 return 0;
1047
1048         cntrl = cx25840_read4(c, CX25840_IR_CNTRL_REG);
1049         txclk = cx25840_read4(c, CX25840_IR_TXCLK_REG) & TXCLK_TCD;
1050         rxclk = cx25840_read4(c, CX25840_IR_RXCLK_REG) & RXCLK_RCD;
1051         cduty = cx25840_read4(c, CX25840_IR_CDUTY_REG) & CDUTY_CDC;
1052         stats = cx25840_read4(c, CX25840_IR_STATS_REG);
1053         irqen = cx25840_read4(c, CX25840_IR_IRQEN_REG);
1054         if (is_cx23885(state) || is_cx23887(state))
1055                 irqen ^= IRQEN_MSK;
1056         filtr = cx25840_read4(c, CX25840_IR_FILTR_REG) & FILTR_LPF;
1057
1058         v4l2_info(sd, "IR Receiver:\n");
1059         v4l2_info(sd, "\tEnabled:                           %s\n",
1060                   cntrl & CNTRL_RXE ? "yes" : "no");
1061         v4l2_info(sd, "\tDemodulation from a carrier:       %s\n",
1062                   cntrl & CNTRL_DMD ? "enabled" : "disabled");
1063         v4l2_info(sd, "\tFIFO:                              %s\n",
1064                   cntrl & CNTRL_RFE ? "enabled" : "disabled");
1065         switch (cntrl & CNTRL_EDG) {
1066         case CNTRL_EDG_NONE:
1067                 s = "disabled";
1068                 break;
1069         case CNTRL_EDG_FALL:
1070                 s = "falling edge";
1071                 break;
1072         case CNTRL_EDG_RISE:
1073                 s = "rising edge";
1074                 break;
1075         case CNTRL_EDG_BOTH:
1076                 s = "rising & falling edges";
1077                 break;
1078         default:
1079                 s = "??? edge";
1080                 break;
1081         }
1082         v4l2_info(sd, "\tPulse timers' start/stop trigger:  %s\n", s);
1083         v4l2_info(sd, "\tFIFO data on pulse timer overflow: %s\n",
1084                   cntrl & CNTRL_R ? "not loaded" : "overflow marker");
1085         v4l2_info(sd, "\tFIFO interrupt watermark:          %s\n",
1086                   cntrl & CNTRL_RIC ? "not empty" : "half full or greater");
1087         v4l2_info(sd, "\tLoopback mode:                     %s\n",
1088                   cntrl & CNTRL_LBM ? "loopback active" : "normal receive");
1089         if (cntrl & CNTRL_DMD) {
1090                 v4l2_info(sd, "\tExpected carrier (16 clocks):      %u Hz\n",
1091                           clock_divider_to_carrier_freq(rxclk));
1092                 switch (cntrl & CNTRL_WIN) {
1093                 case CNTRL_WIN_3_3:
1094                         i = 3;
1095                         j = 3;
1096                         break;
1097                 case CNTRL_WIN_4_3:
1098                         i = 4;
1099                         j = 3;
1100                         break;
1101                 case CNTRL_WIN_3_4:
1102                         i = 3;
1103                         j = 4;
1104                         break;
1105                 case CNTRL_WIN_4_4:
1106                         i = 4;
1107                         j = 4;
1108                         break;
1109                 default:
1110                         i = 0;
1111                         j = 0;
1112                         break;
1113                 }
1114                 v4l2_info(sd, "\tNext carrier edge window:          16 clocks "
1115                           "-%1d/+%1d, %u to %u Hz\n", i, j,
1116                           clock_divider_to_freq(rxclk, 16 + j),
1117                           clock_divider_to_freq(rxclk, 16 - i));
1118         }
1119         v4l2_info(sd, "\tMax measurable pulse width:        %u us, %llu ns\n",
1120                   pulse_width_count_to_us(FIFO_RXTX, rxclk),
1121                   pulse_width_count_to_ns(FIFO_RXTX, rxclk));
1122         v4l2_info(sd, "\tLow pass filter:                   %s\n",
1123                   filtr ? "enabled" : "disabled");
1124         if (filtr)
1125                 v4l2_info(sd, "\tMin acceptable pulse width (LPF):  %u us, "
1126                           "%u ns\n",
1127                           lpf_count_to_us(filtr),
1128                           lpf_count_to_ns(filtr));
1129         v4l2_info(sd, "\tPulse width timer timed-out:       %s\n",
1130                   stats & STATS_RTO ? "yes" : "no");
1131         v4l2_info(sd, "\tPulse width timer time-out intr:   %s\n",
1132                   irqen & IRQEN_RTE ? "enabled" : "disabled");
1133         v4l2_info(sd, "\tFIFO overrun:                      %s\n",
1134                   stats & STATS_ROR ? "yes" : "no");
1135         v4l2_info(sd, "\tFIFO overrun interrupt:            %s\n",
1136                   irqen & IRQEN_ROE ? "enabled" : "disabled");
1137         v4l2_info(sd, "\tBusy:                              %s\n",
1138                   stats & STATS_RBY ? "yes" : "no");
1139         v4l2_info(sd, "\tFIFO service requested:            %s\n",
1140                   stats & STATS_RSR ? "yes" : "no");
1141         v4l2_info(sd, "\tFIFO service request interrupt:    %s\n",
1142                   irqen & IRQEN_RSE ? "enabled" : "disabled");
1143
1144         v4l2_info(sd, "IR Transmitter:\n");
1145         v4l2_info(sd, "\tEnabled:                           %s\n",
1146                   cntrl & CNTRL_TXE ? "yes" : "no");
1147         v4l2_info(sd, "\tModulation onto a carrier:         %s\n",
1148                   cntrl & CNTRL_MOD ? "enabled" : "disabled");
1149         v4l2_info(sd, "\tFIFO:                              %s\n",
1150                   cntrl & CNTRL_TFE ? "enabled" : "disabled");
1151         v4l2_info(sd, "\tFIFO interrupt watermark:          %s\n",
1152                   cntrl & CNTRL_TIC ? "not empty" : "half full or less");
1153         v4l2_info(sd, "\tCarrier polarity:                  %s\n",
1154                   cntrl & CNTRL_CPL ? "space:burst mark:noburst"
1155                                     : "space:noburst mark:burst");
1156         if (cntrl & CNTRL_MOD) {
1157                 v4l2_info(sd, "\tCarrier (16 clocks):               %u Hz\n",
1158                           clock_divider_to_carrier_freq(txclk));
1159                 v4l2_info(sd, "\tCarrier duty cycle:                %2u/16\n",
1160                           cduty + 1);
1161         }
1162         v4l2_info(sd, "\tMax pulse width:                   %u us, %llu ns\n",
1163                   pulse_width_count_to_us(FIFO_RXTX, txclk),
1164                   pulse_width_count_to_ns(FIFO_RXTX, txclk));
1165         v4l2_info(sd, "\tBusy:                              %s\n",
1166                   stats & STATS_TBY ? "yes" : "no");
1167         v4l2_info(sd, "\tFIFO service requested:            %s\n",
1168                   stats & STATS_TSR ? "yes" : "no");
1169         v4l2_info(sd, "\tFIFO service request interrupt:    %s\n",
1170                   irqen & IRQEN_TSE ? "enabled" : "disabled");
1171
1172         return 0;
1173 }
1174
1175
1176 const struct v4l2_subdev_ir_ops cx25840_ir_ops = {
1177         .rx_read = cx25840_ir_rx_read,
1178         .rx_g_parameters = cx25840_ir_rx_g_parameters,
1179         .rx_s_parameters = cx25840_ir_rx_s_parameters,
1180
1181         .tx_write = cx25840_ir_tx_write,
1182         .tx_g_parameters = cx25840_ir_tx_g_parameters,
1183         .tx_s_parameters = cx25840_ir_tx_s_parameters,
1184 };
1185
1186
1187 static const struct v4l2_subdev_ir_parameters default_rx_params = {
1188         .bytes_per_data_element = sizeof(union cx25840_ir_fifo_rec),
1189         .mode = V4L2_SUBDEV_IR_MODE_PULSE_WIDTH,
1190
1191         .enable = false,
1192         .interrupt_enable = false,
1193         .shutdown = true,
1194
1195         .modulation = true,
1196         .carrier_freq = 36000, /* 36 kHz - RC-5, and RC-6 carrier */
1197
1198         /* RC-5: 666,667 ns = 1/36 kHz * 32 cycles * 1 mark * 0.75 */
1199         /* RC-6: 333,333 ns = 1/36 kHz * 16 cycles * 1 mark * 0.75 */
1200         .noise_filter_min_width = 333333, /* ns */
1201         .carrier_range_lower = 35000,
1202         .carrier_range_upper = 37000,
1203         .invert_level = false,
1204 };
1205
1206 static const struct v4l2_subdev_ir_parameters default_tx_params = {
1207         .bytes_per_data_element = sizeof(union cx25840_ir_fifo_rec),
1208         .mode = V4L2_SUBDEV_IR_MODE_PULSE_WIDTH,
1209
1210         .enable = false,
1211         .interrupt_enable = false,
1212         .shutdown = true,
1213
1214         .modulation = true,
1215         .carrier_freq = 36000, /* 36 kHz - RC-5 carrier */
1216         .duty_cycle = 25,      /* 25 %   - RC-5 carrier */
1217         .invert_level = false,
1218         .invert_carrier_sense = false,
1219 };
1220
1221 int cx25840_ir_probe(struct v4l2_subdev *sd)
1222 {
1223         struct cx25840_state *state = to_state(sd);
1224         struct cx25840_ir_state *ir_state;
1225         struct v4l2_subdev_ir_parameters default_params;
1226
1227         /* Only init the IR controller for the CX2388[57] AV Core for now */
1228         if (!(is_cx23885(state) || is_cx23887(state)))
1229                 return 0;
1230
1231         ir_state = kzalloc(sizeof(struct cx25840_ir_state), GFP_KERNEL);
1232         if (ir_state == NULL)
1233                 return -ENOMEM;
1234
1235         spin_lock_init(&ir_state->rx_kfifo_lock);
1236         if (kfifo_alloc(&ir_state->rx_kfifo,
1237                         CX25840_IR_RX_KFIFO_SIZE, GFP_KERNEL)) {
1238                 kfree(ir_state);
1239                 return -ENOMEM;
1240         }
1241
1242         ir_state->c = state->c;
1243         state->ir_state = ir_state;
1244
1245         /* Ensure no interrupts arrive yet */
1246         if (is_cx23885(state) || is_cx23887(state))
1247                 cx25840_write4(ir_state->c, CX25840_IR_IRQEN_REG, IRQEN_MSK);
1248         else
1249                 cx25840_write4(ir_state->c, CX25840_IR_IRQEN_REG, 0);
1250
1251         mutex_init(&ir_state->rx_params_lock);
1252         memcpy(&default_params, &default_rx_params,
1253                        sizeof(struct v4l2_subdev_ir_parameters));
1254         v4l2_subdev_call(sd, ir, rx_s_parameters, &default_params);
1255
1256         mutex_init(&ir_state->tx_params_lock);
1257         memcpy(&default_params, &default_tx_params,
1258                        sizeof(struct v4l2_subdev_ir_parameters));
1259         v4l2_subdev_call(sd, ir, tx_s_parameters, &default_params);
1260
1261         return 0;
1262 }
1263
1264 int cx25840_ir_remove(struct v4l2_subdev *sd)
1265 {
1266         struct cx25840_state *state = to_state(sd);
1267         struct cx25840_ir_state *ir_state = to_ir_state(sd);
1268
1269         if (ir_state == NULL)
1270                 return -ENODEV;
1271
1272         cx25840_ir_rx_shutdown(sd);
1273         cx25840_ir_tx_shutdown(sd);
1274
1275         kfifo_free(&ir_state->rx_kfifo);
1276         kfree(ir_state);
1277         state->ir_state = NULL;
1278         return 0;
1279 }