drivers/iommu/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2010 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/list.h>
  23 #include <linux/slab.h>
  24 #include <linux/syscore_ops.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <linux/amd-iommu.h>
  28 #include <asm/pci-direct.h>
  29 #include <asm/iommu.h>
  30 #include <asm/gart.h>
  31 #include <asm/x86_init.h>
  32 #include <asm/iommu_table.h>
  33
  34 #include "amd_iommu_proto.h"
  35 #include "amd_iommu_types.h"
  36
  37 /*
  38  * definitions for the ACPI scanning code
  39  */
  40 #define IVRS_HEADER_LENGTH 48
  41
  42 #define ACPI_IVHD_TYPE                  0x10
  43 #define ACPI_IVMD_TYPE_ALL              0x20
  44 #define ACPI_IVMD_TYPE                  0x21
  45 #define ACPI_IVMD_TYPE_RANGE            0x22
  46
  47 #define IVHD_DEV_ALL                    0x01
  48 #define IVHD_DEV_SELECT                 0x02
  49 #define IVHD_DEV_SELECT_RANGE_START     0x03
  50 #define IVHD_DEV_RANGE_END              0x04
  51 #define IVHD_DEV_ALIAS                  0x42
  52 #define IVHD_DEV_ALIAS_RANGE            0x43
  53 #define IVHD_DEV_EXT_SELECT             0x46
  54 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  55
  56 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
  57 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
  58 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
  59 #define IVHD_FLAG_ISOC_EN_MASK          0x08
  60
  61 #define IVMD_FLAG_EXCL_RANGE            0x08
  62 #define IVMD_FLAG_UNITY_MAP             0x01
  63
  64 #define ACPI_DEVFLAG_INITPASS           0x01
  65 #define ACPI_DEVFLAG_EXTINT             0x02
  66 #define ACPI_DEVFLAG_NMI                0x04
  67 #define ACPI_DEVFLAG_SYSMGT1            0x10
  68 #define ACPI_DEVFLAG_SYSMGT2            0x20
  69 #define ACPI_DEVFLAG_LINT0              0x40
  70 #define ACPI_DEVFLAG_LINT1              0x80
  71 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  72
  73 /*
  74  * ACPI table definitions
  75  *
  76  * These data structures are laid over the table to parse the important values
  77  * out of it.
  78  */
  79
  80 /*
  81  * structure describing one IOMMU in the ACPI table. Typically followed by one
  82  * or more ivhd_entrys.
  83  */
  84 struct ivhd_header {
  85         u8 type;
  86         u8 flags;
  87         u16 length;
  88         u16 devid;
  89         u16 cap_ptr;
  90         u64 mmio_phys;
  91         u16 pci_seg;
  92         u16 info;
  93         u32 reserved;
  94 } __attribute__((packed));
  95
  96 /*
  97  * A device entry describing which devices a specific IOMMU translates and
  98  * which requestor ids they use.
  99  */
 100 struct ivhd_entry {
 101         u8 type;
 102         u16 devid;
 103         u8 flags;
 104         u32 ext;
 105 } __attribute__((packed));
 106
 107 /*
 108  * An AMD IOMMU memory definition structure. It defines things like exclusion
 109  * ranges for devices and regions that should be unity mapped.
 110  */
 111 struct ivmd_header {
 112         u8 type;
 113         u8 flags;
 114         u16 length;
 115         u16 devid;
 116         u16 aux;
 117         u64 resv;
 118         u64 range_start;
 119         u64 range_length;
 120 } __attribute__((packed));
 121
 122 bool amd_iommu_dump;
 123
 124 static int __initdata amd_iommu_detected;
 125 static bool __initdata amd_iommu_disabled;
 126
 127 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 128                                            to handle */
 129 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 130                                            we find in ACPI */
 131 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 132
 133 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 134                                            system */
 135
 136 /* Array to assign indices to IOMMUs*/
 137 struct amd_iommu *amd_iommus[MAX_IOMMUS];
 138 int amd_iommus_present;
 139
 140 /* IOMMUs have a non-present cache? */
 141 bool amd_iommu_np_cache __read_mostly;
 142 bool amd_iommu_iotlb_sup __read_mostly = true;
 143
 144 /*
 145  * The ACPI table parsing functions set this variable on an error
 146  */
 147 static int __initdata amd_iommu_init_err;
 148
 149 /*
 150  * List of protection domains - used during resume
 151  */
 152 LIST_HEAD(amd_iommu_pd_list);
 153 spinlock_t amd_iommu_pd_lock;
 154
 155 /*
 156  * Pointer to the device table which is shared by all AMD IOMMUs
 157  * it is indexed by the PCI device id or the HT unit id and contains
 158  * information about the domain the device belongs to as well as the
 159  * page table root pointer.
 160  */
 161 struct dev_table_entry *amd_iommu_dev_table;
 162
 163 /*
 164  * The alias table is a driver specific data structure which contains the
 165  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 166  * More than one device can share the same requestor id.
 167  */
 168 u16 *amd_iommu_alias_table;
 169
 170 /*
 171  * The rlookup table is used to find the IOMMU which is responsible
 172  * for a specific device. It is also indexed by the PCI device id.
 173  */
 174 struct amd_iommu **amd_iommu_rlookup_table;
 175
 176 /*
 177  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 178  * to know which ones are already in use.
 179  */
 180 unsigned long *amd_iommu_pd_alloc_bitmap;
 181
 182 static u32 dev_table_size;      /* size of the device table */
 183 static u32 alias_table_size;    /* size of the alias table */
 184 static u32 rlookup_table_size;  /* size if the rlookup table */
 185
 186 /*
 187  * This function flushes all internal caches of
 188  * the IOMMU used by this driver.
 189  */
 190 extern void iommu_flush_all_caches(struct amd_iommu *iommu);
 191
 192 static inline void update_last_devid(u16 devid)
 193 {
 194         if (devid > amd_iommu_last_bdf)
 195                 amd_iommu_last_bdf = devid;
 196 }
 197
 198 static inline unsigned long tbl_size(int entry_size)
 199 {
 200         unsigned shift = PAGE_SHIFT +
 201                          get_order(((int)amd_iommu_last_bdf + 1) * entry_size);
 202
 203         return 1UL << shift;
 204 }
 205
 206 /* Access to l1 and l2 indexed register spaces */
 207
 208 static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address)
 209 {
 210         u32 val;
 211
 212         pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16));
 213         pci_read_config_dword(iommu->dev, 0xfc, &val);
 214         return val;
 215 }
 216
 217 static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val)
 218 {
 219         pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31));
 220         pci_write_config_dword(iommu->dev, 0xfc, val);
 221         pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16));
 222 }
 223
 224 static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address)
 225 {
 226         u32 val;
 227
 228         pci_write_config_dword(iommu->dev, 0xf0, address);
 229         pci_read_config_dword(iommu->dev, 0xf4, &val);
 230         return val;
 231 }
 232
 233 static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val)
 234 {
 235         pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8));
 236         pci_write_config_dword(iommu->dev, 0xf4, val);
 237 }
 238
 239 /****************************************************************************
 240  *
 241  * AMD IOMMU MMIO register space handling functions
 242  *
 243  * These functions are used to program the IOMMU device registers in
 244  * MMIO space required for that driver.
 245  *
 246  ****************************************************************************/
 247
 248 /*
 249  * This function set the exclusion range in the IOMMU. DMA accesses to the
 250  * exclusion range are passed through untranslated
 251  */
 252 static void iommu_set_exclusion_range(struct amd_iommu *iommu)
 253 {
 254         u64 start = iommu->exclusion_start & PAGE_MASK;
 255         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 256         u64 entry;
 257
 258         if (!iommu->exclusion_start)
 259                 return;
 260
 261         entry = start | MMIO_EXCL_ENABLE_MASK;
 262         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 263                         &entry, sizeof(entry));
 264
 265         entry = limit;
 266         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 267                         &entry, sizeof(entry));
 268 }
 269
 270 /* Programs the physical address of the device table into the IOMMU hardware */
 271 static void iommu_set_device_table(struct amd_iommu *iommu)
 272 {
 273         u64 entry;
 274
 275         BUG_ON(iommu->mmio_base == NULL);
 276
 277         entry = virt_to_phys(amd_iommu_dev_table);
 278         entry |= (dev_table_size >> 12) - 1;
 279         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 280                         &entry, sizeof(entry));
 281 }
 282
 283 /* Generic functions to enable/disable certain features of the IOMMU. */
 284 static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 285 {
 286         u32 ctrl;
 287
 288         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 289         ctrl |= (1 << bit);
 290         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 291 }
 292
 293 static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 294 {
 295         u32 ctrl;
 296
 297         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 298         ctrl &= ~(1 << bit);
 299         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 300 }
 301
 302 /* Function to enable the hardware */
 303 static void iommu_enable(struct amd_iommu *iommu)
 304 {
 305         static const char * const feat_str[] = {
 306                 "PreF", "PPR", "X2APIC", "NX", "GT", "[5]",
 307                 "IA", "GA", "HE", "PC", NULL
 308         };
 309         int i;
 310
 311         printk(KERN_INFO "AMD-Vi: Enabling IOMMU at %s cap 0x%hx",
 312                dev_name(&iommu->dev->dev), iommu->cap_ptr);
 313
 314         if (iommu->cap & (1 << IOMMU_CAP_EFR)) {
 315                 printk(KERN_CONT " extended features: ");
 316                 for (i = 0; feat_str[i]; ++i)
 317                         if (iommu_feature(iommu, (1ULL << i)))
 318                                 printk(KERN_CONT " %s", feat_str[i]);
 319         }
 320         printk(KERN_CONT "\n");
 321
 322         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 323 }
 324
 325 static void iommu_disable(struct amd_iommu *iommu)
 326 {
 327         /* Disable command buffer */
 328         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
 329
 330         /* Disable event logging and event interrupts */
 331         iommu_feature_disable(iommu, CONTROL_EVT_INT_EN);
 332         iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN);
 333
 334         /* Disable IOMMU hardware itself */
 335         iommu_feature_disable(iommu, CONTROL_IOMMU_EN);
 336 }
 337
 338 /*
 339  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 340  * the system has one.
 341  */
 342 static u8 * __init iommu_map_mmio_space(u64 address)
 343 {
 344         u8 *ret;
 345
 346         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu")) {
 347                 pr_err("AMD-Vi: Can not reserve memory region %llx for mmio\n",
 348                         address);
 349                 pr_err("AMD-Vi: This is a BIOS bug. Please contact your hardware vendor\n");
 350                 return NULL;
 351         }
 352
 353         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 354         if (ret != NULL)
 355                 return ret;
 356
 357         release_mem_region(address, MMIO_REGION_LENGTH);
 358
 359         return NULL;
 360 }
 361
 362 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 363 {
 364         if (iommu->mmio_base)
 365                 iounmap(iommu->mmio_base);
 366         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 367 }
 368
 369 /****************************************************************************
 370  *
 371  * The functions below belong to the first pass of AMD IOMMU ACPI table
 372  * parsing. In this pass we try to find out the highest device id this
 373  * code has to handle. Upon this information the size of the shared data
 374  * structures is determined later.
 375  *
 376  ****************************************************************************/
 377
 378 /*
 379  * This function calculates the length of a given IVHD entry
 380  */
 381 static inline int ivhd_entry_length(u8 *ivhd)
 382 {
 383         return 0x04 << (*ivhd >> 6);
 384 }
 385
 386 /*
 387  * This function reads the last device id the IOMMU has to handle from the PCI
 388  * capability header for this IOMMU
 389  */
 390 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 391 {
 392         u32 cap;
 393
 394         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 395         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 396
 397         return 0;
 398 }
 399
 400 /*
 401  * After reading the highest device id from the IOMMU PCI capability header
 402  * this function looks if there is a higher device id defined in the ACPI table
 403  */
 404 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 405 {
 406         u8 *p = (void *)h, *end = (void *)h;
 407         struct ivhd_entry *dev;
 408
 409         p += sizeof(*h);
 410         end += h->length;
 411
 412         find_last_devid_on_pci(PCI_BUS(h->devid),
 413                         PCI_SLOT(h->devid),
 414                         PCI_FUNC(h->devid),
 415                         h->cap_ptr);
 416
 417         while (p < end) {
 418                 dev = (struct ivhd_entry *)p;
 419                 switch (dev->type) {
 420                 case IVHD_DEV_SELECT:
 421                 case IVHD_DEV_RANGE_END:
 422                 case IVHD_DEV_ALIAS:
 423                 case IVHD_DEV_EXT_SELECT:
 424                         /* all the above subfield types refer to device ids */
 425                         update_last_devid(dev->devid);
 426                         break;
 427                 default:
 428                         break;
 429                 }
 430                 p += ivhd_entry_length(p);
 431         }
 432
 433         WARN_ON(p != end);
 434
 435         return 0;
 436 }
 437
 438 /*
 439  * Iterate over all IVHD entries in the ACPI table and find the highest device
 440  * id which we need to handle. This is the first of three functions which parse
 441  * the ACPI table. So we check the checksum here.
 442  */
 443 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 444 {
 445         int i;
 446         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 447         struct ivhd_header *h;
 448
 449         /*
 450          * Validate checksum here so we don't need to do it when
 451          * we actually parse the table
 452          */
 453         for (i = 0; i < table->length; ++i)
 454                 checksum += p[i];
 455         if (checksum != 0) {
 456                 /* ACPI table corrupt */
 457                 amd_iommu_init_err = -ENODEV;
 458                 return 0;
 459         }
 460
 461         p += IVRS_HEADER_LENGTH;
 462
 463         end += table->length;
 464         while (p < end) {
 465                 h = (struct ivhd_header *)p;
 466                 switch (h->type) {
 467                 case ACPI_IVHD_TYPE:
 468                         find_last_devid_from_ivhd(h);
 469                         break;
 470                 default:
 471                         break;
 472                 }
 473                 p += h->length;
 474         }
 475         WARN_ON(p != end);
 476
 477         return 0;
 478 }
 479
 480 /****************************************************************************
 481  *
 482  * The following functions belong the the code path which parses the ACPI table
 483  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 484  * data structures, initialize the device/alias/rlookup table and also
 485  * basically initialize the hardware.
 486  *
 487  ****************************************************************************/
 488
 489 /*
 490  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 491  * write commands to that buffer later and the IOMMU will execute them
 492  * asynchronously
 493  */
 494 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 495 {
 496         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 497                         get_order(CMD_BUFFER_SIZE));
 498
 499         if (cmd_buf == NULL)
 500                 return NULL;
 501
 502         iommu->cmd_buf_size = CMD_BUFFER_SIZE | CMD_BUFFER_UNINITIALIZED;
 503
 504         return cmd_buf;
 505 }
 506
 507 /*
 508  * This function resets the command buffer if the IOMMU stopped fetching
 509  * commands from it.
 510  */
 511 void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu)
 512 {
 513         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
 514
 515         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 516         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 517
 518         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 519 }
 520
 521 /*
 522  * This function writes the command buffer address to the hardware and
 523  * enables it.
 524  */
 525 static void iommu_enable_command_buffer(struct amd_iommu *iommu)
 526 {
 527         u64 entry;
 528
 529         BUG_ON(iommu->cmd_buf == NULL);
 530
 531         entry = (u64)virt_to_phys(iommu->cmd_buf);
 532         entry |= MMIO_CMD_SIZE_512;
 533
 534         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 535                     &entry, sizeof(entry));
 536
 537         amd_iommu_reset_cmd_buffer(iommu);
 538         iommu->cmd_buf_size &= ~(CMD_BUFFER_UNINITIALIZED);
 539 }
 540
 541 static void __init free_command_buffer(struct amd_iommu *iommu)
 542 {
 543         free_pages((unsigned long)iommu->cmd_buf,
 544                    get_order(iommu->cmd_buf_size & ~(CMD_BUFFER_UNINITIALIZED)));
 545 }
 546
 547 /* allocates the memory where the IOMMU will log its events to */
 548 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 549 {
 550         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 551                                                 get_order(EVT_BUFFER_SIZE));
 552
 553         if (iommu->evt_buf == NULL)
 554                 return NULL;
 555
 556         iommu->evt_buf_size = EVT_BUFFER_SIZE;
 557
 558         return iommu->evt_buf;
 559 }
 560
 561 static void iommu_enable_event_buffer(struct amd_iommu *iommu)
 562 {
 563         u64 entry;
 564
 565         BUG_ON(iommu->evt_buf == NULL);
 566
 567         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 568
 569         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 570                     &entry, sizeof(entry));
 571
 572         /* set head and tail to zero manually */
 573         writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 574         writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 575
 576         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 577 }
 578
 579 static void __init free_event_buffer(struct amd_iommu *iommu)
 580 {
 581         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 582 }
 583
 584 /* sets a specific bit in the device table entry. */
 585 static void set_dev_entry_bit(u16 devid, u8 bit)
 586 {
 587         int i = (bit >> 5) & 0x07;
 588         int _bit = bit & 0x1f;
 589
 590         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 591 }
 592
 593 static int get_dev_entry_bit(u16 devid, u8 bit)
 594 {
 595         int i = (bit >> 5) & 0x07;
 596         int _bit = bit & 0x1f;
 597
 598         return (amd_iommu_dev_table[devid].data[i] & (1 << _bit)) >> _bit;
 599 }
 600
 601
 602 void amd_iommu_apply_erratum_63(u16 devid)
 603 {
 604         int sysmgt;
 605
 606         sysmgt = get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1) |
 607                  (get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2) << 1);
 608
 609         if (sysmgt == 0x01)
 610                 set_dev_entry_bit(devid, DEV_ENTRY_IW);
 611 }
 612
 613 /* Writes the specific IOMMU for a device into the rlookup table */
 614 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 615 {
 616         amd_iommu_rlookup_table[devid] = iommu;
 617 }
 618
 619 /*
 620  * This function takes the device specific flags read from the ACPI
 621  * table and sets up the device table entry with that information
 622  */
 623 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 624                                            u16 devid, u32 flags, u32 ext_flags)
 625 {
 626         if (flags & ACPI_DEVFLAG_INITPASS)
 627                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 628         if (flags & ACPI_DEVFLAG_EXTINT)
 629                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 630         if (flags & ACPI_DEVFLAG_NMI)
 631                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 632         if (flags & ACPI_DEVFLAG_SYSMGT1)
 633                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 634         if (flags & ACPI_DEVFLAG_SYSMGT2)
 635                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 636         if (flags & ACPI_DEVFLAG_LINT0)
 637                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 638         if (flags & ACPI_DEVFLAG_LINT1)
 639                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 640
 641         amd_iommu_apply_erratum_63(devid);
 642
 643         set_iommu_for_device(iommu, devid);
 644 }
 645
 646 /*
 647  * Reads the device exclusion range from ACPI and initialize IOMMU with
 648  * it
 649  */
 650 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 651 {
 652         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 653
 654         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 655                 return;
 656
 657         if (iommu) {
 658                 /*
 659                  * We only can configure exclusion ranges per IOMMU, not
 660                  * per device. But we can enable the exclusion range per
 661                  * device. This is done here
 662                  */
 663                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 664                 iommu->exclusion_start = m->range_start;
 665                 iommu->exclusion_length = m->range_length;
 666         }
 667 }
 668
 669 /*
 670  * This function reads some important data from the IOMMU PCI space and
 671  * initializes the driver data structure with it. It reads the hardware
 672  * capabilities and the first/last device entries
 673  */
 674 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 675 {
 676         int cap_ptr = iommu->cap_ptr;
 677         u32 range, misc, low, high;
 678         int i, j;
 679
 680         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 681                               &iommu->cap);
 682         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 683                               &range);
 684         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 685                               &misc);
 686
 687         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 688                                          MMIO_GET_FD(range));
 689         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 690                                         MMIO_GET_LD(range));
 691         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 692
 693         if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB)))
 694                 amd_iommu_iotlb_sup = false;
 695
 696         /* read extended feature bits */
 697         low  = readl(iommu->mmio_base + MMIO_EXT_FEATURES);
 698         high = readl(iommu->mmio_base + MMIO_EXT_FEATURES + 4);
 699
 700         iommu->features = ((u64)high << 32) | low;
 701
 702         if (!is_rd890_iommu(iommu->dev))
 703                 return;
 704
 705         /*
 706          * Some rd890 systems may not be fully reconfigured by the BIOS, so
 707          * it's necessary for us to store this information so it can be
 708          * reprogrammed on resume
 709          */
 710
 711         pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4,
 712                               &iommu->stored_addr_lo);
 713         pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8,
 714                               &iommu->stored_addr_hi);
 715
 716         /* Low bit locks writes to configuration space */
 717         iommu->stored_addr_lo &= ~1;
 718
 719         for (i = 0; i < 6; i++)
 720                 for (j = 0; j < 0x12; j++)
 721                         iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j);
 722
 723         for (i = 0; i < 0x83; i++)
 724                 iommu->stored_l2[i] = iommu_read_l2(iommu, i);
 725 }
 726
 727 /*
 728  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 729  * initializes the hardware and our data structures with it.
 730  */
 731 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 732                                         struct ivhd_header *h)
 733 {
 734         u8 *p = (u8 *)h;
 735         u8 *end = p, flags = 0;
 736         u16 devid = 0, devid_start = 0, devid_to = 0;
 737         u32 dev_i, ext_flags = 0;
 738         bool alias = false;
 739         struct ivhd_entry *e;
 740
 741         /*
 742          * First save the recommended feature enable bits from ACPI
 743          */
 744         iommu->acpi_flags = h->flags;
 745
 746         /*
 747          * Done. Now parse the device entries
 748          */
 749         p += sizeof(struct ivhd_header);
 750         end += h->length;
 751
 752
 753         while (p < end) {
 754                 e = (struct ivhd_entry *)p;
 755                 switch (e->type) {
 756                 case IVHD_DEV_ALL:
 757
 758                         DUMP_printk("  DEV_ALL\t\t\t first devid: %02x:%02x.%x"
 759                                     " last device %02x:%02x.%x flags: %02x\n",
 760                                     PCI_BUS(iommu->first_device),
 761                                     PCI_SLOT(iommu->first_device),
 762                                     PCI_FUNC(iommu->first_device),
 763                                     PCI_BUS(iommu->last_device),
 764                                     PCI_SLOT(iommu->last_device),
 765                                     PCI_FUNC(iommu->last_device),
 766                                     e->flags);
 767
 768                         for (dev_i = iommu->first_device;
 769                                         dev_i <= iommu->last_device; ++dev_i)
 770                                 set_dev_entry_from_acpi(iommu, dev_i,
 771                                                         e->flags, 0);
 772                         break;
 773                 case IVHD_DEV_SELECT:
 774
 775                         DUMP_printk("  DEV_SELECT\t\t\t devid: %02x:%02x.%x "
 776                                     "flags: %02x\n",
 777                                     PCI_BUS(e->devid),
 778                                     PCI_SLOT(e->devid),
 779                                     PCI_FUNC(e->devid),
 780                                     e->flags);
 781
 782                         devid = e->devid;
 783                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 784                         break;
 785                 case IVHD_DEV_SELECT_RANGE_START:
 786
 787                         DUMP_printk("  DEV_SELECT_RANGE_START\t "
 788                                     "devid: %02x:%02x.%x flags: %02x\n",
 789                                     PCI_BUS(e->devid),
 790                                     PCI_SLOT(e->devid),
 791                                     PCI_FUNC(e->devid),
 792                                     e->flags);
 793
 794                         devid_start = e->devid;
 795                         flags = e->flags;
 796                         ext_flags = 0;
 797                         alias = false;
 798                         break;
 799                 case IVHD_DEV_ALIAS:
 800
 801                         DUMP_printk("  DEV_ALIAS\t\t\t devid: %02x:%02x.%x "
 802                                     "flags: %02x devid_to: %02x:%02x.%x\n",
 803                                     PCI_BUS(e->devid),
 804                                     PCI_SLOT(e->devid),
 805                                     PCI_FUNC(e->devid),
 806                                     e->flags,
 807                                     PCI_BUS(e->ext >> 8),
 808                                     PCI_SLOT(e->ext >> 8),
 809                                     PCI_FUNC(e->ext >> 8));
 810
 811                         devid = e->devid;
 812                         devid_to = e->ext >> 8;
 813                         set_dev_entry_from_acpi(iommu, devid   , e->flags, 0);
 814                         set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0);
 815                         amd_iommu_alias_table[devid] = devid_to;
 816                         break;
 817                 case IVHD_DEV_ALIAS_RANGE:
 818
 819                         DUMP_printk("  DEV_ALIAS_RANGE\t\t "
 820                                     "devid: %02x:%02x.%x flags: %02x "
 821                                     "devid_to: %02x:%02x.%x\n",
 822                                     PCI_BUS(e->devid),
 823                                     PCI_SLOT(e->devid),
 824                                     PCI_FUNC(e->devid),
 825                                     e->flags,
 826                                     PCI_BUS(e->ext >> 8),
 827                                     PCI_SLOT(e->ext >> 8),
 828                                     PCI_FUNC(e->ext >> 8));
 829
 830                         devid_start = e->devid;
 831                         flags = e->flags;
 832                         devid_to = e->ext >> 8;
 833                         ext_flags = 0;
 834                         alias = true;
 835                         break;
 836                 case IVHD_DEV_EXT_SELECT:
 837
 838                         DUMP_printk("  DEV_EXT_SELECT\t\t devid: %02x:%02x.%x "
 839                                     "flags: %02x ext: %08x\n",
 840                                     PCI_BUS(e->devid),
 841                                     PCI_SLOT(e->devid),
 842                                     PCI_FUNC(e->devid),
 843                                     e->flags, e->ext);
 844
 845                         devid = e->devid;
 846                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 847                                                 e->ext);
 848                         break;
 849                 case IVHD_DEV_EXT_SELECT_RANGE:
 850
 851                         DUMP_printk("  DEV_EXT_SELECT_RANGE\t devid: "
 852                                     "%02x:%02x.%x flags: %02x ext: %08x\n",
 853                                     PCI_BUS(e->devid),
 854                                     PCI_SLOT(e->devid),
 855                                     PCI_FUNC(e->devid),
 856                                     e->flags, e->ext);
 857
 858                         devid_start = e->devid;
 859                         flags = e->flags;
 860                         ext_flags = e->ext;
 861                         alias = false;
 862                         break;
 863                 case IVHD_DEV_RANGE_END:
 864
 865                         DUMP_printk("  DEV_RANGE_END\t\t devid: %02x:%02x.%x\n",
 866                                     PCI_BUS(e->devid),
 867                                     PCI_SLOT(e->devid),
 868                                     PCI_FUNC(e->devid));
 869
 870                         devid = e->devid;
 871                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 872                                 if (alias) {
 873                                         amd_iommu_alias_table[dev_i] = devid_to;
 874                                         set_dev_entry_from_acpi(iommu,
 875                                                 devid_to, flags, ext_flags);
 876                                 }
 877                                 set_dev_entry_from_acpi(iommu, dev_i,
 878                                                         flags, ext_flags);
 879                         }
 880                         break;
 881                 default:
 882                         break;
 883                 }
 884
 885                 p += ivhd_entry_length(p);
 886         }
 887 }
 888
 889 /* Initializes the device->iommu mapping for the driver */
 890 static int __init init_iommu_devices(struct amd_iommu *iommu)
 891 {
 892         u32 i;
 893
 894         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 895                 set_iommu_for_device(iommu, i);
 896
 897         return 0;
 898 }
 899
 900 static void __init free_iommu_one(struct amd_iommu *iommu)
 901 {
 902         free_command_buffer(iommu);
 903         free_event_buffer(iommu);
 904         iommu_unmap_mmio_space(iommu);
 905 }
 906
 907 static void __init free_iommu_all(void)
 908 {
 909         struct amd_iommu *iommu, *next;
 910
 911         for_each_iommu_safe(iommu, next) {
 912                 list_del(&iommu->list);
 913                 free_iommu_one(iommu);
 914                 kfree(iommu);
 915         }
 916 }
 917
 918 /*
 919  * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations)
 920  * Workaround:
 921  *     BIOS should disable L2B micellaneous clock gating by setting
 922  *     L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b
 923  */
 924 static void __init amd_iommu_erratum_746_workaround(struct amd_iommu *iommu)
 925 {
 926         u32 value;
 927
 928         if ((boot_cpu_data.x86 != 0x15) ||
 929             (boot_cpu_data.x86_model < 0x10) ||
 930             (boot_cpu_data.x86_model > 0x1f))
 931                 return;
 932
 933         pci_write_config_dword(iommu->dev, 0xf0, 0x90);
 934         pci_read_config_dword(iommu->dev, 0xf4, &value);
 935
 936         if (value & BIT(2))
 937                 return;
 938
 939         /* Select NB indirect register 0x90 and enable writing */
 940         pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8));
 941
 942         pci_write_config_dword(iommu->dev, 0xf4, value | 0x4);
 943         pr_info("AMD-Vi: Applying erratum 746 workaround for IOMMU at %s\n",
 944                 dev_name(&iommu->dev->dev));
 945
 946         /* Clear the enable writing bit */
 947         pci_write_config_dword(iommu->dev, 0xf0, 0x90);
 948 }
 949
 950 /*
 951  * This function clues the initialization function for one IOMMU
 952  * together and also allocates the command buffer and programs the
 953  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 954  */
 955 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 956 {
 957         spin_lock_init(&iommu->lock);
 958
 959         /* Add IOMMU to internal data structures */
 960         list_add_tail(&iommu->list, &amd_iommu_list);
 961         iommu->index             = amd_iommus_present++;
 962
 963         if (unlikely(iommu->index >= MAX_IOMMUS)) {
 964                 WARN(1, "AMD-Vi: System has more IOMMUs than supported by this driver\n");
 965                 return -ENOSYS;
 966         }
 967
 968         /* Index is fine - add IOMMU to the array */
 969         amd_iommus[iommu->index] = iommu;
 970
 971         /*
 972          * Copy data from ACPI table entry to the iommu struct
 973          */
 974         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 975         if (!iommu->dev)
 976                 return 1;
 977
 978         iommu->root_pdev = pci_get_bus_and_slot(iommu->dev->bus->number,
 979                                                 PCI_DEVFN(0, 0));
 980
 981         iommu->cap_ptr = h->cap_ptr;
 982         iommu->pci_seg = h->pci_seg;
 983         iommu->mmio_phys = h->mmio_phys;
 984         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 985         if (!iommu->mmio_base)
 986                 return -ENOMEM;
 987
 988         iommu->cmd_buf = alloc_command_buffer(iommu);
 989         if (!iommu->cmd_buf)
 990                 return -ENOMEM;
 991
 992         iommu->evt_buf = alloc_event_buffer(iommu);
 993         if (!iommu->evt_buf)
 994                 return -ENOMEM;
 995
 996         iommu->int_enabled = false;
 997
 998         init_iommu_from_pci(iommu);
 999         init_iommu_from_acpi(iommu, h);
1000         init_iommu_devices(iommu);
1001
1002         if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE))
1003                 amd_iommu_np_cache = true;
1004
1005         amd_iommu_erratum_746_workaround(iommu);
1006
1007         return pci_enable_device(iommu->dev);
1008 }
1009
1010 /*
1011  * Iterates over all IOMMU entries in the ACPI table, allocates the
1012  * IOMMU structure and initializes it with init_iommu_one()
1013  */
1014 static int __init init_iommu_all(struct acpi_table_header *table)
1015 {
1016         u8 *p = (u8 *)table, *end = (u8 *)table;
1017         struct ivhd_header *h;
1018         struct amd_iommu *iommu;
1019         int ret;
1020
1021         end += table->length;
1022         p += IVRS_HEADER_LENGTH;
1023
1024         while (p < end) {
1025                 h = (struct ivhd_header *)p;
1026                 switch (*p) {
1027                 case ACPI_IVHD_TYPE:
1028
1029                         DUMP_printk("device: %02x:%02x.%01x cap: %04x "
1030                                     "seg: %d flags: %01x info %04x\n",
1031                                     PCI_BUS(h->devid), PCI_SLOT(h->devid),
1032                                     PCI_FUNC(h->devid), h->cap_ptr,
1033                                     h->pci_seg, h->flags, h->info);
1034                         DUMP_printk("       mmio-addr: %016llx\n",
1035                                     h->mmio_phys);
1036
1037                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
1038                         if (iommu == NULL) {
1039                                 amd_iommu_init_err = -ENOMEM;
1040                                 return 0;
1041                         }
1042
1043                         ret = init_iommu_one(iommu, h);
1044                         if (ret) {
1045                                 amd_iommu_init_err = ret;
1046                                 return 0;
1047                         }
1048                         break;
1049                 default:
1050                         break;
1051                 }
1052                 p += h->length;
1053
1054         }
1055         WARN_ON(p != end);
1056
1057         return 0;
1058 }
1059
1060 /****************************************************************************
1061  *
1062  * The following functions initialize the MSI interrupts for all IOMMUs
1063  * in the system. Its a bit challenging because there could be multiple
1064  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
1065  * pci_dev.
1066  *
1067  ****************************************************************************/
1068
1069 static int iommu_setup_msi(struct amd_iommu *iommu)
1070 {
1071         int r;
1072
1073         r = pci_enable_msi(iommu->dev);
1074         if (r)
1075                 return r;
1076
1077         r = request_threaded_irq(iommu->dev->irq,
1078                                  amd_iommu_int_handler,
1079                                  amd_iommu_int_thread,
1080                                  0, "AMD-Vi",
1081                                  iommu->dev);
1082
1083         if (r) {
1084                 pci_disable_msi(iommu->dev);
1085                 return r;
1086         }
1087
1088         iommu->int_enabled = true;
1089
1090         return 0;
1091 }
1092
1093 static int iommu_init_msi(struct amd_iommu *iommu)
1094 {
1095         int ret;
1096
1097         if (iommu->int_enabled)
1098                 goto enable_faults;
1099
1100         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
1101                 ret = iommu_setup_msi(iommu);
1102         else
1103                 ret = -ENODEV;
1104
1105         if (ret)
1106                 return ret;
1107
1108 enable_faults:
1109         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
1110
1111         return 0;
1112 }
1113
1114 /****************************************************************************
1115  *
1116  * The next functions belong to the third pass of parsing the ACPI
1117  * table. In this last pass the memory mapping requirements are
1118  * gathered (like exclusion and unity mapping reanges).
1119  *
1120  ****************************************************************************/
1121
1122 static void __init free_unity_maps(void)
1123 {
1124         struct unity_map_entry *entry, *next;
1125
1126         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
1127                 list_del(&entry->list);
1128                 kfree(entry);
1129         }
1130 }
1131
1132 /* called when we find an exclusion range definition in ACPI */
1133 static int __init init_exclusion_range(struct ivmd_header *m)
1134 {
1135         int i;
1136
1137         switch (m->type) {
1138         case ACPI_IVMD_TYPE:
1139                 set_device_exclusion_range(m->devid, m);
1140                 break;
1141         case ACPI_IVMD_TYPE_ALL:
1142                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
1143                         set_device_exclusion_range(i, m);
1144                 break;
1145         case ACPI_IVMD_TYPE_RANGE:
1146                 for (i = m->devid; i <= m->aux; ++i)
1147                         set_device_exclusion_range(i, m);
1148                 break;
1149         default:
1150                 break;
1151         }
1152
1153         return 0;
1154 }
1155
1156 /* called for unity map ACPI definition */
1157 static int __init init_unity_map_range(struct ivmd_header *m)
1158 {
1159         struct unity_map_entry *e = 0;
1160         char *s;
1161
1162         e = kzalloc(sizeof(*e), GFP_KERNEL);
1163         if (e == NULL)
1164                 return -ENOMEM;
1165
1166         switch (m->type) {
1167         default:
1168                 kfree(e);
1169                 return 0;
1170         case ACPI_IVMD_TYPE:
1171                 s = "IVMD_TYPEi\t\t\t";
1172                 e->devid_start = e->devid_end = m->devid;
1173                 break;
1174         case ACPI_IVMD_TYPE_ALL:
1175                 s = "IVMD_TYPE_ALL\t\t";
1176                 e->devid_start = 0;
1177                 e->devid_end = amd_iommu_last_bdf;
1178                 break;
1179         case ACPI_IVMD_TYPE_RANGE:
1180                 s = "IVMD_TYPE_RANGE\t\t";
1181                 e->devid_start = m->devid;
1182                 e->devid_end = m->aux;
1183                 break;
1184         }
1185         e->address_start = PAGE_ALIGN(m->range_start);
1186         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
1187         e->prot = m->flags >> 1;
1188
1189         DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x"
1190                     " range_start: %016llx range_end: %016llx flags: %x\n", s,
1191                     PCI_BUS(e->devid_start), PCI_SLOT(e->devid_start),
1192                     PCI_FUNC(e->devid_start), PCI_BUS(e->devid_end),
1193                     PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end),
1194                     e->address_start, e->address_end, m->flags);
1195
1196         list_add_tail(&e->list, &amd_iommu_unity_map);
1197
1198         return 0;
1199 }
1200
1201 /* iterates over all memory definitions we find in the ACPI table */
1202 static int __init init_memory_definitions(struct acpi_table_header *table)
1203 {
1204         u8 *p = (u8 *)table, *end = (u8 *)table;
1205         struct ivmd_header *m;
1206
1207         end += table->length;
1208         p += IVRS_HEADER_LENGTH;
1209
1210         while (p < end) {
1211                 m = (struct ivmd_header *)p;
1212                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
1213                         init_exclusion_range(m);
1214                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
1215                         init_unity_map_range(m);
1216
1217                 p += m->length;
1218         }
1219
1220         return 0;
1221 }
1222
1223 /*
1224  * Init the device table to not allow DMA access for devices and
1225  * suppress all page faults
1226  */
1227 static void init_device_table(void)
1228 {
1229         u32 devid;
1230
1231         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
1232                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
1233                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
1234         }
1235 }
1236
1237 static void iommu_init_flags(struct amd_iommu *iommu)
1238 {
1239         iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ?
1240                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
1241                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
1242
1243         iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ?
1244                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
1245                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
1246
1247         iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
1248                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
1249                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
1250
1251         iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ?
1252                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
1253                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
1254
1255         /*
1256          * make IOMMU memory accesses cache coherent
1257          */
1258         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
1259 }
1260
1261 static void iommu_apply_resume_quirks(struct amd_iommu *iommu)
1262 {
1263         int i, j;
1264         u32 ioc_feature_control;
1265         struct pci_dev *pdev = iommu->root_pdev;
1266
1267         /* RD890 BIOSes may not have completely reconfigured the iommu */
1268         if (!is_rd890_iommu(iommu->dev) || !pdev)
1269                 return;
1270
1271         /*
1272          * First, we need to ensure that the iommu is enabled. This is
1273          * controlled by a register in the northbridge
1274          */
1275
1276         /* Select Northbridge indirect register 0x75 and enable writing */
1277         pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7));
1278         pci_read_config_dword(pdev, 0x64, &ioc_feature_control);
1279
1280         /* Enable the iommu */
1281         if (!(ioc_feature_control & 0x1))
1282                 pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1);
1283
1284         /* Restore the iommu BAR */
1285         pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4,
1286                                iommu->stored_addr_lo);
1287         pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8,
1288                                iommu->stored_addr_hi);
1289
1290         /* Restore the l1 indirect regs for each of the 6 l1s */
1291         for (i = 0; i < 6; i++)
1292                 for (j = 0; j < 0x12; j++)
1293                         iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]);
1294
1295         /* Restore the l2 indirect regs */
1296         for (i = 0; i < 0x83; i++)
1297                 iommu_write_l2(iommu, i, iommu->stored_l2[i]);
1298
1299         /* Lock PCI setup registers */
1300         pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4,
1301                                iommu->stored_addr_lo | 1);
1302 }
1303
1304 /*
1305  * This function finally enables all IOMMUs found in the system after
1306  * they have been initialized
1307  */
1308 static void enable_iommus(void)
1309 {
1310         struct amd_iommu *iommu;
1311
1312         for_each_iommu(iommu) {
1313                 iommu_disable(iommu);
1314                 iommu_init_flags(iommu);
1315                 iommu_set_device_table(iommu);
1316                 iommu_enable_command_buffer(iommu);
1317                 iommu_enable_event_buffer(iommu);
1318                 iommu_set_exclusion_range(iommu);
1319                 iommu_init_msi(iommu);
1320                 iommu_enable(iommu);
1321                 iommu_flush_all_caches(iommu);
1322         }
1323 }
1324
1325 static void disable_iommus(void)
1326 {
1327         struct amd_iommu *iommu;
1328
1329         for_each_iommu(iommu)
1330                 iommu_disable(iommu);
1331 }
1332
1333 /*
1334  * Suspend/Resume support
1335  * disable suspend until real resume implemented
1336  */
1337
1338 static void amd_iommu_resume(void)
1339 {
1340         struct amd_iommu *iommu;
1341
1342         for_each_iommu(iommu)
1343                 iommu_apply_resume_quirks(iommu);
1344
1345         /* re-load the hardware */
1346         enable_iommus();
1347
1348         /*
1349          * we have to flush after the IOMMUs are enabled because a
1350          * disabled IOMMU will never execute the commands we send
1351          */
1352         for_each_iommu(iommu)
1353                 iommu_flush_all_caches(iommu);
1354 }
1355
1356 static int amd_iommu_suspend(void)
1357 {
1358         /* disable IOMMUs to go out of the way for BIOS */
1359         disable_iommus();
1360
1361         return 0;
1362 }
1363
1364 static struct syscore_ops amd_iommu_syscore_ops = {
1365         .suspend = amd_iommu_suspend,
1366         .resume = amd_iommu_resume,
1367 };
1368
1369 /*
1370  * This is the core init function for AMD IOMMU hardware in the system.
1371  * This function is called from the generic x86 DMA layer initialization
1372  * code.
1373  *
1374  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1375  * three times:
1376  *
1377  *      1 pass) Find the highest PCI device id the driver has to handle.
1378  *              Upon this information the size of the data structures is
1379  *              determined that needs to be allocated.
1380  *
1381  *      2 pass) Initialize the data structures just allocated with the
1382  *              information in the ACPI table about available AMD IOMMUs
1383  *              in the system. It also maps the PCI devices in the
1384  *              system to specific IOMMUs
1385  *
1386  *      3 pass) After the basic data structures are allocated and
1387  *              initialized we update them with information about memory
1388  *              remapping requirements parsed out of the ACPI table in
1389  *              this last pass.
1390  *
1391  * After that the hardware is initialized and ready to go. In the last
1392  * step we do some Linux specific things like registering the driver in
1393  * the dma_ops interface and initializing the suspend/resume support
1394  * functions. Finally it prints some information about AMD IOMMUs and
1395  * the driver state and enables the hardware.
1396  */
1397 static int __init amd_iommu_init(void)
1398 {
1399         struct amd_iommu *iommu;
1400         int i, ret = 0;
1401
1402         /*
1403          * First parse ACPI tables to find the largest Bus/Dev/Func
1404          * we need to handle. Upon this information the shared data
1405          * structures for the IOMMUs in the system will be allocated
1406          */
1407         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1408                 return -ENODEV;
1409
1410         ret = amd_iommu_init_err;
1411         if (ret)
1412                 goto out;
1413
1414         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1415         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1416         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1417
1418         ret = -ENOMEM;
1419
1420         /* Device table - directly used by all IOMMUs */
1421         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1422                                       get_order(dev_table_size));
1423         if (amd_iommu_dev_table == NULL)
1424                 goto out;
1425
1426         /*
1427          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1428          * IOMMU see for that device
1429          */
1430         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1431                         get_order(alias_table_size));
1432         if (amd_iommu_alias_table == NULL)
1433                 goto free;
1434
1435         /* IOMMU rlookup table - find the IOMMU for a specific device */
1436         amd_iommu_rlookup_table = (void *)__get_free_pages(
1437                         GFP_KERNEL | __GFP_ZERO,
1438                         get_order(rlookup_table_size));
1439         if (amd_iommu_rlookup_table == NULL)
1440                 goto free;
1441
1442         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1443                                             GFP_KERNEL | __GFP_ZERO,
1444                                             get_order(MAX_DOMAIN_ID/8));
1445         if (amd_iommu_pd_alloc_bitmap == NULL)
1446                 goto free;
1447
1448         /*
1449          * let all alias entries point to itself
1450          */
1451         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1452                 amd_iommu_alias_table[i] = i;
1453
1454         /*
1455          * never allocate domain 0 because its used as the non-allocated and
1456          * error value placeholder
1457          */
1458         amd_iommu_pd_alloc_bitmap[0] = 1;
1459
1460         spin_lock_init(&amd_iommu_pd_lock);
1461
1462         /*
1463          * now the data structures are allocated and basically initialized
1464          * start the real acpi table scan
1465          */
1466         ret = -ENODEV;
1467         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1468                 goto free;
1469
1470         if (amd_iommu_init_err) {
1471                 ret = amd_iommu_init_err;
1472                 goto free;
1473         }
1474
1475         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1476                 goto free;
1477
1478         if (amd_iommu_init_err) {
1479                 ret = amd_iommu_init_err;
1480                 goto free;
1481         }
1482
1483         ret = amd_iommu_init_devices();
1484         if (ret)
1485                 goto free;
1486
1487         enable_iommus();
1488
1489         if (iommu_pass_through)
1490                 ret = amd_iommu_init_passthrough();
1491         else
1492                 ret = amd_iommu_init_dma_ops();
1493
1494         if (ret)
1495                 goto free_disable;
1496
1497         /* init the device table */
1498         init_device_table();
1499
1500         for_each_iommu(iommu)
1501                 iommu_flush_all_caches(iommu);
1502
1503         amd_iommu_init_api();
1504
1505         amd_iommu_init_notifier();
1506
1507         register_syscore_ops(&amd_iommu_syscore_ops);
1508
1509         x86_platform.iommu_shutdown = disable_iommus;
1510
1511         if (iommu_pass_through)
1512                 goto out;
1513
1514         if (amd_iommu_unmap_flush)
1515                 printk(KERN_INFO "AMD-Vi: IO/TLB flush on unmap enabled\n");
1516         else
1517                 printk(KERN_INFO "AMD-Vi: Lazy IO/TLB flushing enabled\n");
1518
1519 out:
1520         return ret;
1521
1522 free_disable:
1523         disable_iommus();
1524
1525 free:
1526         amd_iommu_uninit_devices();
1527
1528         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1529                    get_order(MAX_DOMAIN_ID/8));
1530
1531         free_pages((unsigned long)amd_iommu_rlookup_table,
1532                    get_order(rlookup_table_size));
1533
1534         free_pages((unsigned long)amd_iommu_alias_table,
1535                    get_order(alias_table_size));
1536
1537         free_pages((unsigned long)amd_iommu_dev_table,
1538                    get_order(dev_table_size));
1539
1540         free_iommu_all();
1541
1542         free_unity_maps();
1543
1544 #ifdef CONFIG_GART_IOMMU
1545         /*
1546          * We failed to initialize the AMD IOMMU - try fallback to GART
1547          * if possible.
1548          */
1549         gart_iommu_init();
1550
1551 #endif
1552
1553         goto out;
1554 }
1555
1556 /****************************************************************************
1557  *
1558  * Early detect code. This code runs at IOMMU detection time in the DMA
1559  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1560  * IOMMUs
1561  *
1562  ****************************************************************************/
1563 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1564 {
1565         return 0;
1566 }
1567
1568 int __init amd_iommu_detect(void)
1569 {
1570         if (no_iommu || (iommu_detected && !gart_iommu_aperture))
1571                 return -ENODEV;
1572
1573         if (amd_iommu_disabled)
1574                 return -ENODEV;
1575
1576         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1577                 iommu_detected = 1;
1578                 amd_iommu_detected = 1;
1579                 x86_init.iommu.iommu_init = amd_iommu_init;
1580
1581                 /* Make sure ACS will be enabled */
1582                 pci_request_acs();
1583                 return 1;
1584         }
1585         return -ENODEV;
1586 }
1587
1588 /****************************************************************************
1589  *
1590  * Parsing functions for the AMD IOMMU specific kernel command line
1591  * options.
1592  *
1593  ****************************************************************************/
1594
1595 static int __init parse_amd_iommu_dump(char *str)
1596 {
1597         amd_iommu_dump = true;
1598
1599         return 1;
1600 }
1601
1602 static int __init parse_amd_iommu_options(char *str)
1603 {
1604         for (; *str; ++str) {
1605                 if (strncmp(str, "fullflush", 9) == 0)
1606                         amd_iommu_unmap_flush = true;
1607                 if (strncmp(str, "off", 3) == 0)
1608                         amd_iommu_disabled = true;
1609         }
1610
1611         return 1;
1612 }
1613
1614 __setup("amd_iommu_dump", parse_amd_iommu_dump);
1615 __setup("amd_iommu=", parse_amd_iommu_options);
1616
1617 IOMMU_INIT_FINISH(amd_iommu_detect,
1618                   gart_iommu_hole_init,
1619                   0,
1620                   0);