drivers/infiniband/hw/qib/qib_iba7322.c

   1 /*
   2  * Copyright (c) 2008, 2009, 2010 QLogic Corporation. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 /*
  34  * This file contains all of the code that is specific to the
  35  * InfiniPath 7322 chip
  36  */
  37
  38 #include <linux/interrupt.h>
  39 #include <linux/pci.h>
  40 #include <linux/delay.h>
  41 #include <linux/io.h>
  42 #include <linux/jiffies.h>
  43 #include <rdma/ib_verbs.h>
  44 #include <rdma/ib_smi.h>
  45
  46 #include "qib.h"
  47 #include "qib_7322_regs.h"
  48 #include "qib_qsfp.h"
  49
  50 #include "qib_mad.h"
  51
  52 static void qib_setup_7322_setextled(struct qib_pportdata *, u32);
  53 static void qib_7322_handle_hwerrors(struct qib_devdata *, char *, size_t);
  54 static void sendctrl_7322_mod(struct qib_pportdata *ppd, u32 op);
  55 static irqreturn_t qib_7322intr(int irq, void *data);
  56 static irqreturn_t qib_7322bufavail(int irq, void *data);
  57 static irqreturn_t sdma_intr(int irq, void *data);
  58 static irqreturn_t sdma_idle_intr(int irq, void *data);
  59 static irqreturn_t sdma_progress_intr(int irq, void *data);
  60 static irqreturn_t sdma_cleanup_intr(int irq, void *data);
  61 static void qib_7322_txchk_change(struct qib_devdata *, u32, u32, u32,
  62                                   struct qib_ctxtdata *rcd);
  63 static u8 qib_7322_phys_portstate(u64);
  64 static u32 qib_7322_iblink_state(u64);
  65 static void qib_set_ib_7322_lstate(struct qib_pportdata *ppd, u16 linkcmd,
  66                                    u16 linitcmd);
  67 static void force_h1(struct qib_pportdata *);
  68 static void adj_tx_serdes(struct qib_pportdata *);
  69 static u32 qib_7322_setpbc_control(struct qib_pportdata *, u32, u8, u8);
  70 static void qib_7322_mini_pcs_reset(struct qib_pportdata *);
  71
  72 static u32 ahb_mod(struct qib_devdata *, int, int, int, u32, u32);
  73 static void ibsd_wr_allchans(struct qib_pportdata *, int, unsigned, unsigned);
  74 static void serdes_7322_los_enable(struct qib_pportdata *, int);
  75 static int serdes_7322_init_old(struct qib_pportdata *);
  76 static int serdes_7322_init_new(struct qib_pportdata *);
  77
  78 #define BMASK(msb, lsb) (((1 << ((msb) + 1 - (lsb))) - 1) << (lsb))
  79
  80 /* LE2 serdes values for different cases */
  81 #define LE2_DEFAULT 5
  82 #define LE2_5m 4
  83 #define LE2_QME 0
  84
  85 /* Below is special-purpose, so only really works for the IB SerDes blocks. */
  86 #define IBSD(hw_pidx) (hw_pidx + 2)
  87
  88 /* these are variables for documentation and experimentation purposes */
  89 static const unsigned rcv_int_timeout = 375;
  90 static const unsigned rcv_int_count = 16;
  91 static const unsigned sdma_idle_cnt = 64;
  92
  93 /* Time to stop altering Rx Equalization parameters, after link up. */
  94 #define RXEQ_DISABLE_MSECS 2500
  95
  96 /*
  97  * Number of VLs we are configured to use (to allow for more
  98  * credits per vl, etc.)
  99  */
 100 ushort qib_num_cfg_vls = 2;
 101 module_param_named(num_vls, qib_num_cfg_vls, ushort, S_IRUGO);
 102 MODULE_PARM_DESC(num_vls, "Set number of Virtual Lanes to use (1-8)");
 103
 104 static ushort qib_chase = 1;
 105 module_param_named(chase, qib_chase, ushort, S_IRUGO);
 106 MODULE_PARM_DESC(chase, "Enable state chase handling");
 107
 108 static ushort qib_long_atten = 10; /* 10 dB ~= 5m length */
 109 module_param_named(long_attenuation, qib_long_atten, ushort, S_IRUGO);
 110 MODULE_PARM_DESC(long_attenuation, \
 111                  "attenuation cutoff (dB) for long copper cable setup");
 112
 113 static ushort qib_singleport;
 114 module_param_named(singleport, qib_singleport, ushort, S_IRUGO);
 115 MODULE_PARM_DESC(singleport, "Use only IB port 1; more per-port buffer space");
 116
 117 /*
 118  * Receive header queue sizes
 119  */
 120 static unsigned qib_rcvhdrcnt;
 121 module_param_named(rcvhdrcnt, qib_rcvhdrcnt, uint, S_IRUGO);
 122 MODULE_PARM_DESC(rcvhdrcnt, "receive header count");
 123
 124 static unsigned qib_rcvhdrsize;
 125 module_param_named(rcvhdrsize, qib_rcvhdrsize, uint, S_IRUGO);
 126 MODULE_PARM_DESC(rcvhdrsize, "receive header size in 32-bit words");
 127
 128 static unsigned qib_rcvhdrentsize;
 129 module_param_named(rcvhdrentsize, qib_rcvhdrentsize, uint, S_IRUGO);
 130 MODULE_PARM_DESC(rcvhdrentsize, "receive header entry size in 32-bit words");
 131
 132 #define MAX_ATTEN_LEN 64 /* plenty for any real system */
 133 /* for read back, default index is ~5m copper cable */
 134 static char txselect_list[MAX_ATTEN_LEN] = "10";
 135 static struct kparam_string kp_txselect = {
 136         .string = txselect_list,
 137         .maxlen = MAX_ATTEN_LEN
 138 };
 139 static int  setup_txselect(const char *, struct kernel_param *);
 140 module_param_call(txselect, setup_txselect, param_get_string,
 141                   &kp_txselect, S_IWUSR | S_IRUGO);
 142 MODULE_PARM_DESC(txselect, \
 143                  "Tx serdes indices (for no QSFP or invalid QSFP data)");
 144
 145 #define BOARD_QME7342 5
 146 #define BOARD_QMH7342 6
 147 #define IS_QMH(dd) (SYM_FIELD((dd)->revision, Revision, BoardID) == \
 148                     BOARD_QMH7342)
 149 #define IS_QME(dd) (SYM_FIELD((dd)->revision, Revision, BoardID) == \
 150                     BOARD_QME7342)
 151
 152 #define KREG_IDX(regname)     (QIB_7322_##regname##_OFFS / sizeof(u64))
 153
 154 #define KREG_IBPORT_IDX(regname) ((QIB_7322_##regname##_0_OFFS / sizeof(u64)))
 155
 156 #define MASK_ACROSS(lsb, msb) \
 157         (((1ULL << ((msb) + 1 - (lsb))) - 1) << (lsb))
 158
 159 #define SYM_RMASK(regname, fldname) ((u64)              \
 160         QIB_7322_##regname##_##fldname##_RMASK)
 161
 162 #define SYM_MASK(regname, fldname) ((u64)               \
 163         QIB_7322_##regname##_##fldname##_RMASK <<       \
 164          QIB_7322_##regname##_##fldname##_LSB)
 165
 166 #define SYM_FIELD(value, regname, fldname) ((u64)       \
 167         (((value) >> SYM_LSB(regname, fldname)) &       \
 168          SYM_RMASK(regname, fldname)))
 169
 170 /* useful for things like LaFifoEmpty_0...7, TxCreditOK_0...7, etc. */
 171 #define SYM_FIELD_ACROSS(value, regname, fldname, nbits) \
 172         (((value) >> SYM_LSB(regname, fldname)) & MASK_ACROSS(0, nbits))
 173
 174 #define HWE_MASK(fldname) SYM_MASK(HwErrMask, fldname##Mask)
 175 #define ERR_MASK(fldname) SYM_MASK(ErrMask, fldname##Mask)
 176 #define ERR_MASK_N(fldname) SYM_MASK(ErrMask_0, fldname##Mask)
 177 #define INT_MASK(fldname) SYM_MASK(IntMask, fldname##IntMask)
 178 #define INT_MASK_P(fldname, port) SYM_MASK(IntMask, fldname##IntMask##_##port)
 179 /* Below because most, but not all, fields of IntMask have that full suffix */
 180 #define INT_MASK_PM(fldname, port) SYM_MASK(IntMask, fldname##Mask##_##port)
 181
 182
 183 #define SYM_LSB(regname, fldname) (QIB_7322_##regname##_##fldname##_LSB)
 184
 185 /*
 186  * the size bits give us 2^N, in KB units.  0 marks as invalid,
 187  * and 7 is reserved.  We currently use only 2KB and 4KB
 188  */
 189 #define IBA7322_TID_SZ_SHIFT QIB_7322_RcvTIDArray0_RT_BufSize_LSB
 190 #define IBA7322_TID_SZ_2K (1UL<<IBA7322_TID_SZ_SHIFT) /* 2KB */
 191 #define IBA7322_TID_SZ_4K (2UL<<IBA7322_TID_SZ_SHIFT) /* 4KB */
 192 #define IBA7322_TID_PA_SHIFT 11U /* TID addr in chip stored w/o low bits */
 193
 194 #define SendIBSLIDAssignMask \
 195         QIB_7322_SendIBSLIDAssign_0_SendIBSLIDAssign_15_0_RMASK
 196 #define SendIBSLMCMask \
 197         QIB_7322_SendIBSLIDMask_0_SendIBSLIDMask_15_0_RMASK
 198
 199 #define ExtLED_IB1_YEL SYM_MASK(EXTCtrl, LEDPort0YellowOn)
 200 #define ExtLED_IB1_GRN SYM_MASK(EXTCtrl, LEDPort0GreenOn)
 201 #define ExtLED_IB2_YEL SYM_MASK(EXTCtrl, LEDPort1YellowOn)
 202 #define ExtLED_IB2_GRN SYM_MASK(EXTCtrl, LEDPort1GreenOn)
 203 #define ExtLED_IB1_MASK (ExtLED_IB1_YEL | ExtLED_IB1_GRN)
 204 #define ExtLED_IB2_MASK (ExtLED_IB2_YEL | ExtLED_IB2_GRN)
 205
 206 #define _QIB_GPIO_SDA_NUM 1
 207 #define _QIB_GPIO_SCL_NUM 0
 208 #define QIB_EEPROM_WEN_NUM 14
 209 #define QIB_TWSI_EEPROM_DEV 0xA2 /* All Production 7322 cards. */
 210
 211 /* HW counter clock is at 4nsec */
 212 #define QIB_7322_PSXMITWAIT_CHECK_RATE 4000
 213
 214 /* full speed IB port 1 only */
 215 #define PORT_SPD_CAP (QIB_IB_SDR | QIB_IB_DDR | QIB_IB_QDR)
 216 #define PORT_SPD_CAP_SHIFT 3
 217
 218 /* full speed featuremask, both ports */
 219 #define DUAL_PORT_CAP (PORT_SPD_CAP | (PORT_SPD_CAP << PORT_SPD_CAP_SHIFT))
 220
 221 /*
 222  * This file contains almost all the chip-specific register information and
 223  * access functions for the FAKED QLogic InfiniPath 7322 PCI-Express chip.
 224  */
 225
 226 /* Use defines to tie machine-generated names to lower-case names */
 227 #define kr_contextcnt KREG_IDX(ContextCnt)
 228 #define kr_control KREG_IDX(Control)
 229 #define kr_counterregbase KREG_IDX(CntrRegBase)
 230 #define kr_errclear KREG_IDX(ErrClear)
 231 #define kr_errmask KREG_IDX(ErrMask)
 232 #define kr_errstatus KREG_IDX(ErrStatus)
 233 #define kr_extctrl KREG_IDX(EXTCtrl)
 234 #define kr_extstatus KREG_IDX(EXTStatus)
 235 #define kr_gpio_clear KREG_IDX(GPIOClear)
 236 #define kr_gpio_mask KREG_IDX(GPIOMask)
 237 #define kr_gpio_out KREG_IDX(GPIOOut)
 238 #define kr_gpio_status KREG_IDX(GPIOStatus)
 239 #define kr_hwdiagctrl KREG_IDX(HwDiagCtrl)
 240 #define kr_debugportval KREG_IDX(DebugPortValueReg)
 241 #define kr_fmask KREG_IDX(feature_mask)
 242 #define kr_act_fmask KREG_IDX(active_feature_mask)
 243 #define kr_hwerrclear KREG_IDX(HwErrClear)
 244 #define kr_hwerrmask KREG_IDX(HwErrMask)
 245 #define kr_hwerrstatus KREG_IDX(HwErrStatus)
 246 #define kr_intclear KREG_IDX(IntClear)
 247 #define kr_intmask KREG_IDX(IntMask)
 248 #define kr_intredirect KREG_IDX(IntRedirect0)
 249 #define kr_intstatus KREG_IDX(IntStatus)
 250 #define kr_pagealign KREG_IDX(PageAlign)
 251 #define kr_rcvavailtimeout KREG_IDX(RcvAvailTimeOut0)
 252 #define kr_rcvctrl KREG_IDX(RcvCtrl) /* Common, but chip also has per-port */
 253 #define kr_rcvegrbase KREG_IDX(RcvEgrBase)
 254 #define kr_rcvegrcnt KREG_IDX(RcvEgrCnt)
 255 #define kr_rcvhdrcnt KREG_IDX(RcvHdrCnt)
 256 #define kr_rcvhdrentsize KREG_IDX(RcvHdrEntSize)
 257 #define kr_rcvhdrsize KREG_IDX(RcvHdrSize)
 258 #define kr_rcvtidbase KREG_IDX(RcvTIDBase)
 259 #define kr_rcvtidcnt KREG_IDX(RcvTIDCnt)
 260 #define kr_revision KREG_IDX(Revision)
 261 #define kr_scratch KREG_IDX(Scratch)
 262 #define kr_sendbuffererror KREG_IDX(SendBufErr0) /* and base for 1 and 2 */
 263 #define kr_sendcheckmask KREG_IDX(SendCheckMask0) /* and 1, 2 */
 264 #define kr_sendctrl KREG_IDX(SendCtrl)
 265 #define kr_sendgrhcheckmask KREG_IDX(SendGRHCheckMask0) /* and 1, 2 */
 266 #define kr_sendibpktmask KREG_IDX(SendIBPacketMask0) /* and 1, 2 */
 267 #define kr_sendpioavailaddr KREG_IDX(SendBufAvailAddr)
 268 #define kr_sendpiobufbase KREG_IDX(SendBufBase)
 269 #define kr_sendpiobufcnt KREG_IDX(SendBufCnt)
 270 #define kr_sendpiosize KREG_IDX(SendBufSize)
 271 #define kr_sendregbase KREG_IDX(SendRegBase)
 272 #define kr_sendbufavail0 KREG_IDX(SendBufAvail0)
 273 #define kr_userregbase KREG_IDX(UserRegBase)
 274 #define kr_intgranted KREG_IDX(Int_Granted)
 275 #define kr_vecclr_wo_int KREG_IDX(vec_clr_without_int)
 276 #define kr_intblocked KREG_IDX(IntBlocked)
 277 #define kr_r_access KREG_IDX(SPC_JTAG_ACCESS_REG)
 278
 279 /*
 280  * per-port kernel registers.  Access only with qib_read_kreg_port()
 281  * or qib_write_kreg_port()
 282  */
 283 #define krp_errclear KREG_IBPORT_IDX(ErrClear)
 284 #define krp_errmask KREG_IBPORT_IDX(ErrMask)
 285 #define krp_errstatus KREG_IBPORT_IDX(ErrStatus)
 286 #define krp_highprio_0 KREG_IBPORT_IDX(HighPriority0)
 287 #define krp_highprio_limit KREG_IBPORT_IDX(HighPriorityLimit)
 288 #define krp_hrtbt_guid KREG_IBPORT_IDX(HRTBT_GUID)
 289 #define krp_ib_pcsconfig KREG_IBPORT_IDX(IBPCSConfig)
 290 #define krp_ibcctrl_a KREG_IBPORT_IDX(IBCCtrlA)
 291 #define krp_ibcctrl_b KREG_IBPORT_IDX(IBCCtrlB)
 292 #define krp_ibcctrl_c KREG_IBPORT_IDX(IBCCtrlC)
 293 #define krp_ibcstatus_a KREG_IBPORT_IDX(IBCStatusA)
 294 #define krp_ibcstatus_b KREG_IBPORT_IDX(IBCStatusB)
 295 #define krp_txestatus KREG_IBPORT_IDX(TXEStatus)
 296 #define krp_lowprio_0 KREG_IBPORT_IDX(LowPriority0)
 297 #define krp_ncmodectrl KREG_IBPORT_IDX(IBNCModeCtrl)
 298 #define krp_partitionkey KREG_IBPORT_IDX(RcvPartitionKey)
 299 #define krp_psinterval KREG_IBPORT_IDX(PSInterval)
 300 #define krp_psstart KREG_IBPORT_IDX(PSStart)
 301 #define krp_psstat KREG_IBPORT_IDX(PSStat)
 302 #define krp_rcvbthqp KREG_IBPORT_IDX(RcvBTHQP)
 303 #define krp_rcvctrl KREG_IBPORT_IDX(RcvCtrl)
 304 #define krp_rcvpktledcnt KREG_IBPORT_IDX(RcvPktLEDCnt)
 305 #define krp_rcvqpmaptable KREG_IBPORT_IDX(RcvQPMapTableA)
 306 #define krp_rxcreditvl0 KREG_IBPORT_IDX(RxCreditVL0)
 307 #define krp_rxcreditvl15 (KREG_IBPORT_IDX(RxCreditVL0)+15)
 308 #define krp_sendcheckcontrol KREG_IBPORT_IDX(SendCheckControl)
 309 #define krp_sendctrl KREG_IBPORT_IDX(SendCtrl)
 310 #define krp_senddmabase KREG_IBPORT_IDX(SendDmaBase)
 311 #define krp_senddmabufmask0 KREG_IBPORT_IDX(SendDmaBufMask0)
 312 #define krp_senddmabufmask1 (KREG_IBPORT_IDX(SendDmaBufMask0) + 1)
 313 #define krp_senddmabufmask2 (KREG_IBPORT_IDX(SendDmaBufMask0) + 2)
 314 #define krp_senddmabuf_use0 KREG_IBPORT_IDX(SendDmaBufUsed0)
 315 #define krp_senddmabuf_use1 (KREG_IBPORT_IDX(SendDmaBufUsed0) + 1)
 316 #define krp_senddmabuf_use2 (KREG_IBPORT_IDX(SendDmaBufUsed0) + 2)
 317 #define krp_senddmadesccnt KREG_IBPORT_IDX(SendDmaDescCnt)
 318 #define krp_senddmahead KREG_IBPORT_IDX(SendDmaHead)
 319 #define krp_senddmaheadaddr KREG_IBPORT_IDX(SendDmaHeadAddr)
 320 #define krp_senddmaidlecnt KREG_IBPORT_IDX(SendDmaIdleCnt)
 321 #define krp_senddmalengen KREG_IBPORT_IDX(SendDmaLenGen)
 322 #define krp_senddmaprioritythld KREG_IBPORT_IDX(SendDmaPriorityThld)
 323 #define krp_senddmareloadcnt KREG_IBPORT_IDX(SendDmaReloadCnt)
 324 #define krp_senddmastatus KREG_IBPORT_IDX(SendDmaStatus)
 325 #define krp_senddmatail KREG_IBPORT_IDX(SendDmaTail)
 326 #define krp_sendhdrsymptom KREG_IBPORT_IDX(SendHdrErrSymptom)
 327 #define krp_sendslid KREG_IBPORT_IDX(SendIBSLIDAssign)
 328 #define krp_sendslidmask KREG_IBPORT_IDX(SendIBSLIDMask)
 329 #define krp_ibsdtestiftx KREG_IBPORT_IDX(IB_SDTEST_IF_TX)
 330 #define krp_adapt_dis_timer KREG_IBPORT_IDX(ADAPT_DISABLE_TIMER_THRESHOLD)
 331 #define krp_tx_deemph_override KREG_IBPORT_IDX(IBSD_TX_DEEMPHASIS_OVERRIDE)
 332 #define krp_serdesctrl KREG_IBPORT_IDX(IBSerdesCtrl)
 333
 334 /*
 335  * Per-context kernel registers.  Acess only with qib_read_kreg_ctxt()
 336  * or qib_write_kreg_ctxt()
 337  */
 338 #define krc_rcvhdraddr KREG_IDX(RcvHdrAddr0)
 339 #define krc_rcvhdrtailaddr KREG_IDX(RcvHdrTailAddr0)
 340
 341 /*
 342  * TID Flow table, per context.  Reduces
 343  * number of hdrq updates to one per flow (or on errors).
 344  * context 0 and 1 share same memory, but have distinct
 345  * addresses.  Since for now, we never use expected sends
 346  * on kernel contexts, we don't worry about that (we initialize
 347  * those entries for ctxt 0/1 on driver load twice, for example).
 348  */
 349 #define NUM_TIDFLOWS_CTXT 0x20 /* 0x20 per context; have to hardcode */
 350 #define ur_rcvflowtable (KREG_IDX(RcvTIDFlowTable0) - KREG_IDX(RcvHdrTail0))
 351
 352 /* these are the error bits in the tid flows, and are W1C */
 353 #define TIDFLOW_ERRBITS  ( \
 354         (SYM_MASK(RcvTIDFlowTable0, GenMismatch) << \
 355         SYM_LSB(RcvTIDFlowTable0, GenMismatch)) | \
 356         (SYM_MASK(RcvTIDFlowTable0, SeqMismatch) << \
 357         SYM_LSB(RcvTIDFlowTable0, SeqMismatch)))
 358
 359 /* Most (not all) Counters are per-IBport.
 360  * Requires LBIntCnt is at offset 0 in the group
 361  */
 362 #define CREG_IDX(regname) \
 363 ((QIB_7322_##regname##_0_OFFS - QIB_7322_LBIntCnt_OFFS) / sizeof(u64))
 364
 365 #define crp_badformat CREG_IDX(RxVersionErrCnt)
 366 #define crp_err_rlen CREG_IDX(RxLenErrCnt)
 367 #define crp_erricrc CREG_IDX(RxICRCErrCnt)
 368 #define crp_errlink CREG_IDX(RxLinkMalformCnt)
 369 #define crp_errlpcrc CREG_IDX(RxLPCRCErrCnt)
 370 #define crp_errpkey CREG_IDX(RxPKeyMismatchCnt)
 371 #define crp_errvcrc CREG_IDX(RxVCRCErrCnt)
 372 #define crp_excessbufferovfl CREG_IDX(ExcessBufferOvflCnt)
 373 #define crp_iblinkdown CREG_IDX(IBLinkDownedCnt)
 374 #define crp_iblinkerrrecov CREG_IDX(IBLinkErrRecoveryCnt)
 375 #define crp_ibstatuschange CREG_IDX(IBStatusChangeCnt)
 376 #define crp_ibsymbolerr CREG_IDX(IBSymbolErrCnt)
 377 #define crp_invalidrlen CREG_IDX(RxMaxMinLenErrCnt)
 378 #define crp_locallinkintegrityerr CREG_IDX(LocalLinkIntegrityErrCnt)
 379 #define crp_pktrcv CREG_IDX(RxDataPktCnt)
 380 #define crp_pktrcvflowctrl CREG_IDX(RxFlowPktCnt)
 381 #define crp_pktsend CREG_IDX(TxDataPktCnt)
 382 #define crp_pktsendflow CREG_IDX(TxFlowPktCnt)
 383 #define crp_psrcvdatacount CREG_IDX(PSRcvDataCount)
 384 #define crp_psrcvpktscount CREG_IDX(PSRcvPktsCount)
 385 #define crp_psxmitdatacount CREG_IDX(PSXmitDataCount)
 386 #define crp_psxmitpktscount CREG_IDX(PSXmitPktsCount)
 387 #define crp_psxmitwaitcount CREG_IDX(PSXmitWaitCount)
 388 #define crp_rcvebp CREG_IDX(RxEBPCnt)
 389 #define crp_rcvflowctrlviol CREG_IDX(RxFlowCtrlViolCnt)
 390 #define crp_rcvovfl CREG_IDX(RxBufOvflCnt)
 391 #define crp_rxdlidfltr CREG_IDX(RxDlidFltrCnt)
 392 #define crp_rxdroppkt CREG_IDX(RxDroppedPktCnt)
 393 #define crp_rxotherlocalphyerr CREG_IDX(RxOtherLocalPhyErrCnt)
 394 #define crp_rxqpinvalidctxt CREG_IDX(RxQPInvalidContextCnt)
 395 #define crp_rxvlerr CREG_IDX(RxVlErrCnt)
 396 #define crp_sendstall CREG_IDX(TxFlowStallCnt)
 397 #define crp_txdroppedpkt CREG_IDX(TxDroppedPktCnt)
 398 #define crp_txhdrerr CREG_IDX(TxHeadersErrCnt)
 399 #define crp_txlenerr CREG_IDX(TxLenErrCnt)
 400 #define crp_txlenerr CREG_IDX(TxLenErrCnt)
 401 #define crp_txminmaxlenerr CREG_IDX(TxMaxMinLenErrCnt)
 402 #define crp_txsdmadesc CREG_IDX(TxSDmaDescCnt)
 403 #define crp_txunderrun CREG_IDX(TxUnderrunCnt)
 404 #define crp_txunsupvl CREG_IDX(TxUnsupVLErrCnt)
 405 #define crp_vl15droppedpkt CREG_IDX(RxVL15DroppedPktCnt)
 406 #define crp_wordrcv CREG_IDX(RxDwordCnt)
 407 #define crp_wordsend CREG_IDX(TxDwordCnt)
 408 #define crp_tx_creditstalls CREG_IDX(TxCreditUpToDateTimeOut)
 409
 410 /* these are the (few) counters that are not port-specific */
 411 #define CREG_DEVIDX(regname) ((QIB_7322_##regname##_OFFS - \
 412                         QIB_7322_LBIntCnt_OFFS) / sizeof(u64))
 413 #define cr_base_egrovfl CREG_DEVIDX(RxP0HdrEgrOvflCnt)
 414 #define cr_lbint CREG_DEVIDX(LBIntCnt)
 415 #define cr_lbstall CREG_DEVIDX(LBFlowStallCnt)
 416 #define cr_pcieretrydiag CREG_DEVIDX(PcieRetryBufDiagQwordCnt)
 417 #define cr_rxtidflowdrop CREG_DEVIDX(RxTidFlowDropCnt)
 418 #define cr_tidfull CREG_DEVIDX(RxTIDFullErrCnt)
 419 #define cr_tidinvalid CREG_DEVIDX(RxTIDValidErrCnt)
 420
 421 /* no chip register for # of IB ports supported, so define */
 422 #define NUM_IB_PORTS 2
 423
 424 /* 1 VL15 buffer per hardware IB port, no register for this, so define */
 425 #define NUM_VL15_BUFS NUM_IB_PORTS
 426
 427 /*
 428  * context 0 and 1 are special, and there is no chip register that
 429  * defines this value, so we have to define it here.
 430  * These are all allocated to either 0 or 1 for single port
 431  * hardware configuration, otherwise each gets half
 432  */
 433 #define KCTXT0_EGRCNT 2048
 434
 435 /* values for vl and port fields in PBC, 7322-specific */
 436 #define PBC_PORT_SEL_LSB 26
 437 #define PBC_PORT_SEL_RMASK 1
 438 #define PBC_VL_NUM_LSB 27
 439 #define PBC_VL_NUM_RMASK 7
 440 #define PBC_7322_VL15_SEND (1ULL << 63) /* pbc; VL15, no credit check */
 441 #define PBC_7322_VL15_SEND_CTRL (1ULL << 31) /* control version of same */
 442
 443 static u8 ib_rate_to_delay[IB_RATE_120_GBPS + 1] = {
 444         [IB_RATE_2_5_GBPS] = 16,
 445         [IB_RATE_5_GBPS] = 8,
 446         [IB_RATE_10_GBPS] = 4,
 447         [IB_RATE_20_GBPS] = 2,
 448         [IB_RATE_30_GBPS] = 2,
 449         [IB_RATE_40_GBPS] = 1
 450 };
 451
 452 #define IBA7322_LINKSPEED_SHIFT SYM_LSB(IBCStatusA_0, LinkSpeedActive)
 453 #define IBA7322_LINKWIDTH_SHIFT SYM_LSB(IBCStatusA_0, LinkWidthActive)
 454
 455 /* link training states, from IBC */
 456 #define IB_7322_LT_STATE_DISABLED        0x00
 457 #define IB_7322_LT_STATE_LINKUP          0x01
 458 #define IB_7322_LT_STATE_POLLACTIVE      0x02
 459 #define IB_7322_LT_STATE_POLLQUIET       0x03
 460 #define IB_7322_LT_STATE_SLEEPDELAY      0x04
 461 #define IB_7322_LT_STATE_SLEEPQUIET      0x05
 462 #define IB_7322_LT_STATE_CFGDEBOUNCE     0x08
 463 #define IB_7322_LT_STATE_CFGRCVFCFG      0x09
 464 #define IB_7322_LT_STATE_CFGWAITRMT      0x0a
 465 #define IB_7322_LT_STATE_CFGIDLE         0x0b
 466 #define IB_7322_LT_STATE_RECOVERRETRAIN  0x0c
 467 #define IB_7322_LT_STATE_TXREVLANES      0x0d
 468 #define IB_7322_LT_STATE_RECOVERWAITRMT  0x0e
 469 #define IB_7322_LT_STATE_RECOVERIDLE     0x0f
 470 #define IB_7322_LT_STATE_CFGENH          0x10
 471 #define IB_7322_LT_STATE_CFGTEST         0x11
 472
 473 /* link state machine states from IBC */
 474 #define IB_7322_L_STATE_DOWN             0x0
 475 #define IB_7322_L_STATE_INIT             0x1
 476 #define IB_7322_L_STATE_ARM              0x2
 477 #define IB_7322_L_STATE_ACTIVE           0x3
 478 #define IB_7322_L_STATE_ACT_DEFER        0x4
 479
 480 static const u8 qib_7322_physportstate[0x20] = {
 481         [IB_7322_LT_STATE_DISABLED] = IB_PHYSPORTSTATE_DISABLED,
 482         [IB_7322_LT_STATE_LINKUP] = IB_PHYSPORTSTATE_LINKUP,
 483         [IB_7322_LT_STATE_POLLACTIVE] = IB_PHYSPORTSTATE_POLL,
 484         [IB_7322_LT_STATE_POLLQUIET] = IB_PHYSPORTSTATE_POLL,
 485         [IB_7322_LT_STATE_SLEEPDELAY] = IB_PHYSPORTSTATE_SLEEP,
 486         [IB_7322_LT_STATE_SLEEPQUIET] = IB_PHYSPORTSTATE_SLEEP,
 487         [IB_7322_LT_STATE_CFGDEBOUNCE] = IB_PHYSPORTSTATE_CFG_TRAIN,
 488         [IB_7322_LT_STATE_CFGRCVFCFG] =
 489                 IB_PHYSPORTSTATE_CFG_TRAIN,
 490         [IB_7322_LT_STATE_CFGWAITRMT] =
 491                 IB_PHYSPORTSTATE_CFG_TRAIN,
 492         [IB_7322_LT_STATE_CFGIDLE] = IB_PHYSPORTSTATE_CFG_IDLE,
 493         [IB_7322_LT_STATE_RECOVERRETRAIN] =
 494                 IB_PHYSPORTSTATE_LINK_ERR_RECOVER,
 495         [IB_7322_LT_STATE_RECOVERWAITRMT] =
 496                 IB_PHYSPORTSTATE_LINK_ERR_RECOVER,
 497         [IB_7322_LT_STATE_RECOVERIDLE] =
 498                 IB_PHYSPORTSTATE_LINK_ERR_RECOVER,
 499         [IB_7322_LT_STATE_CFGENH] = IB_PHYSPORTSTATE_CFG_ENH,
 500         [IB_7322_LT_STATE_CFGTEST] = IB_PHYSPORTSTATE_CFG_TRAIN,
 501         [0x12] = IB_PHYSPORTSTATE_CFG_TRAIN,
 502         [0x13] = IB_PHYSPORTSTATE_CFG_WAIT_ENH,
 503         [0x14] = IB_PHYSPORTSTATE_CFG_TRAIN,
 504         [0x15] = IB_PHYSPORTSTATE_CFG_TRAIN,
 505         [0x16] = IB_PHYSPORTSTATE_CFG_TRAIN,
 506         [0x17] = IB_PHYSPORTSTATE_CFG_TRAIN
 507 };
 508
 509 struct qib_chip_specific {
 510         u64 __iomem *cregbase;
 511         u64 *cntrs;
 512         spinlock_t rcvmod_lock; /* protect rcvctrl shadow changes */
 513         spinlock_t gpio_lock; /* RMW of shadows/regs for ExtCtrl and GPIO */
 514         u64 main_int_mask;      /* clear bits which have dedicated handlers */
 515         u64 int_enable_mask;  /* for per port interrupts in single port mode */
 516         u64 errormask;
 517         u64 hwerrmask;
 518         u64 gpio_out; /* shadow of kr_gpio_out, for rmw ops */
 519         u64 gpio_mask; /* shadow the gpio mask register */
 520         u64 extctrl; /* shadow the gpio output enable, etc... */
 521         u32 ncntrs;
 522         u32 nportcntrs;
 523         u32 cntrnamelen;
 524         u32 portcntrnamelen;
 525         u32 numctxts;
 526         u32 rcvegrcnt;
 527         u32 updthresh; /* current AvailUpdThld */
 528         u32 updthresh_dflt; /* default AvailUpdThld */
 529         u32 r1;
 530         int irq;
 531         u32 num_msix_entries;
 532         u32 sdmabufcnt;
 533         u32 lastbuf_for_pio;
 534         u32 stay_in_freeze;
 535         u32 recovery_ports_initted;
 536         struct msix_entry *msix_entries;
 537         void  **msix_arg;
 538         unsigned long *sendchkenable;
 539         unsigned long *sendgrhchk;
 540         unsigned long *sendibchk;
 541         u32 rcvavail_timeout[18];
 542         char emsgbuf[128]; /* for device error interrupt msg buffer */
 543 };
 544
 545 /* Table of entries in "human readable" form Tx Emphasis. */
 546 struct txdds_ent {
 547         u8 amp;
 548         u8 pre;
 549         u8 main;
 550         u8 post;
 551 };
 552
 553 struct vendor_txdds_ent {
 554         u8 oui[QSFP_VOUI_LEN];
 555         u8 *partnum;
 556         struct txdds_ent sdr;
 557         struct txdds_ent ddr;
 558         struct txdds_ent qdr;
 559 };
 560
 561 static void write_tx_serdes_param(struct qib_pportdata *, struct txdds_ent *);
 562
 563 #define TXDDS_TABLE_SZ 16 /* number of entries per speed in onchip table */
 564 #define TXDDS_EXTRA_SZ 13 /* number of extra tx settings entries */
 565 #define TXDDS_MFG_SZ 2    /* number of mfg tx settings entries */
 566 #define SERDES_CHANS 4 /* yes, it's obvious, but one less magic number */
 567
 568 #define H1_FORCE_VAL 8
 569 #define H1_FORCE_QME 1 /*  may be overridden via setup_txselect() */
 570 #define H1_FORCE_QMH 7 /*  may be overridden via setup_txselect() */
 571
 572 /* The static and dynamic registers are paired, and the pairs indexed by spd */
 573 #define krp_static_adapt_dis(spd) (KREG_IBPORT_IDX(ADAPT_DISABLE_STATIC_SDR) \
 574         + ((spd) * 2))
 575
 576 #define QDR_DFE_DISABLE_DELAY 4000 /* msec after LINKUP */
 577 #define QDR_STATIC_ADAPT_DOWN 0xf0f0f0f0ULL /* link down, H1-H4 QDR adapts */
 578 #define QDR_STATIC_ADAPT_DOWN_R1 0ULL /* r1 link down, H1-H4 QDR adapts */
 579 #define QDR_STATIC_ADAPT_INIT 0xffffffffffULL /* up, disable H0,H1-8, LE */
 580 #define QDR_STATIC_ADAPT_INIT_R1 0xf0ffffffffULL /* r1 up, disable H0,H1-8 */
 581
 582 struct qib_chippport_specific {
 583         u64 __iomem *kpregbase;
 584         u64 __iomem *cpregbase;
 585         u64 *portcntrs;
 586         struct qib_pportdata *ppd;
 587         wait_queue_head_t autoneg_wait;
 588         struct delayed_work autoneg_work;
 589         struct delayed_work ipg_work;
 590         struct timer_list chase_timer;
 591         /*
 592          * these 5 fields are used to establish deltas for IB symbol
 593          * errors and linkrecovery errors.  They can be reported on
 594          * some chips during link negotiation prior to INIT, and with
 595          * DDR when faking DDR negotiations with non-IBTA switches.
 596          * The chip counters are adjusted at driver unload if there is
 597          * a non-zero delta.
 598          */
 599         u64 ibdeltainprog;
 600         u64 ibsymdelta;
 601         u64 ibsymsnap;
 602         u64 iblnkerrdelta;
 603         u64 iblnkerrsnap;
 604         u64 iblnkdownsnap;
 605         u64 iblnkdowndelta;
 606         u64 ibmalfdelta;
 607         u64 ibmalfsnap;
 608         u64 ibcctrl_a; /* krp_ibcctrl_a shadow */
 609         u64 ibcctrl_b; /* krp_ibcctrl_b shadow */
 610         u64 qdr_dfe_time;
 611         u64 chase_end;
 612         u32 autoneg_tries;
 613         u32 recovery_init;
 614         u32 qdr_dfe_on;
 615         u32 qdr_reforce;
 616         /*
 617          * Per-bay per-channel rcv QMH H1 values and Tx values for QDR.
 618          * entry zero is unused, to simplify indexing
 619          */
 620         u8 h1_val;
 621         u8 no_eep;  /* txselect table index to use if no qsfp info */
 622         u8 ipg_tries;
 623         u8 ibmalfusesnap;
 624         struct qib_qsfp_data qsfp_data;
 625         char epmsgbuf[192]; /* for port error interrupt msg buffer */
 626 };
 627
 628 static struct {
 629         const char *name;
 630         irq_handler_t handler;
 631         int lsb;
 632         int port; /* 0 if not port-specific, else port # */
 633 } irq_table[] = {
 634         { QIB_DRV_NAME, qib_7322intr, -1, 0 },
 635         { QIB_DRV_NAME " (buf avail)", qib_7322bufavail,
 636                 SYM_LSB(IntStatus, SendBufAvail), 0 },
 637         { QIB_DRV_NAME " (sdma 0)", sdma_intr,
 638                 SYM_LSB(IntStatus, SDmaInt_0), 1 },
 639         { QIB_DRV_NAME " (sdma 1)", sdma_intr,
 640                 SYM_LSB(IntStatus, SDmaInt_1), 2 },
 641         { QIB_DRV_NAME " (sdmaI 0)", sdma_idle_intr,
 642                 SYM_LSB(IntStatus, SDmaIdleInt_0), 1 },
 643         { QIB_DRV_NAME " (sdmaI 1)", sdma_idle_intr,
 644                 SYM_LSB(IntStatus, SDmaIdleInt_1), 2 },
 645         { QIB_DRV_NAME " (sdmaP 0)", sdma_progress_intr,
 646                 SYM_LSB(IntStatus, SDmaProgressInt_0), 1 },
 647         { QIB_DRV_NAME " (sdmaP 1)", sdma_progress_intr,
 648                 SYM_LSB(IntStatus, SDmaProgressInt_1), 2 },
 649         { QIB_DRV_NAME " (sdmaC 0)", sdma_cleanup_intr,
 650                 SYM_LSB(IntStatus, SDmaCleanupDone_0), 1 },
 651         { QIB_DRV_NAME " (sdmaC 1)", sdma_cleanup_intr,
 652                 SYM_LSB(IntStatus, SDmaCleanupDone_1), 2 },
 653 };
 654
 655 /* ibcctrl bits */
 656 #define QLOGIC_IB_IBCC_LINKINITCMD_DISABLE 1
 657 /* cycle through TS1/TS2 till OK */
 658 #define QLOGIC_IB_IBCC_LINKINITCMD_POLL 2
 659 /* wait for TS1, then go on */
 660 #define QLOGIC_IB_IBCC_LINKINITCMD_SLEEP 3
 661 #define QLOGIC_IB_IBCC_LINKINITCMD_SHIFT 16
 662
 663 #define QLOGIC_IB_IBCC_LINKCMD_DOWN 1           /* move to 0x11 */
 664 #define QLOGIC_IB_IBCC_LINKCMD_ARMED 2          /* move to 0x21 */
 665 #define QLOGIC_IB_IBCC_LINKCMD_ACTIVE 3 /* move to 0x31 */
 666
 667 #define BLOB_7322_IBCHG 0x101
 668
 669 static inline void qib_write_kreg(const struct qib_devdata *dd,
 670                                   const u32 regno, u64 value);
 671 static inline u32 qib_read_kreg32(const struct qib_devdata *, const u32);
 672 static void write_7322_initregs(struct qib_devdata *);
 673 static void write_7322_init_portregs(struct qib_pportdata *);
 674 static void setup_7322_link_recovery(struct qib_pportdata *, u32);
 675 static void check_7322_rxe_status(struct qib_pportdata *);
 676 static u32 __iomem *qib_7322_getsendbuf(struct qib_pportdata *, u64, u32 *);
 677
 678 /**
 679  * qib_read_ureg32 - read 32-bit virtualized per-context register
 680  * @dd: device
 681  * @regno: register number
 682  * @ctxt: context number
 683  *
 684  * Return the contents of a register that is virtualized to be per context.
 685  * Returns -1 on errors (not distinguishable from valid contents at
 686  * runtime; we may add a separate error variable at some point).
 687  */
 688 static inline u32 qib_read_ureg32(const struct qib_devdata *dd,
 689                                   enum qib_ureg regno, int ctxt)
 690 {
 691         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 692                 return 0;
 693         return readl(regno + (u64 __iomem *)(
 694                 (dd->ureg_align * ctxt) + (dd->userbase ?
 695                  (char __iomem *)dd->userbase :
 696                  (char __iomem *)dd->kregbase + dd->uregbase)));
 697 }
 698
 699 /**
 700  * qib_read_ureg - read virtualized per-context register
 701  * @dd: device
 702  * @regno: register number
 703  * @ctxt: context number
 704  *
 705  * Return the contents of a register that is virtualized to be per context.
 706  * Returns -1 on errors (not distinguishable from valid contents at
 707  * runtime; we may add a separate error variable at some point).
 708  */
 709 static inline u64 qib_read_ureg(const struct qib_devdata *dd,
 710                                 enum qib_ureg regno, int ctxt)
 711 {
 712
 713         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 714                 return 0;
 715         return readq(regno + (u64 __iomem *)(
 716                 (dd->ureg_align * ctxt) + (dd->userbase ?
 717                  (char __iomem *)dd->userbase :
 718                  (char __iomem *)dd->kregbase + dd->uregbase)));
 719 }
 720
 721 /**
 722  * qib_write_ureg - write virtualized per-context register
 723  * @dd: device
 724  * @regno: register number
 725  * @value: value
 726  * @ctxt: context
 727  *
 728  * Write the contents of a register that is virtualized to be per context.
 729  */
 730 static inline void qib_write_ureg(const struct qib_devdata *dd,
 731                                   enum qib_ureg regno, u64 value, int ctxt)
 732 {
 733         u64 __iomem *ubase;
 734         if (dd->userbase)
 735                 ubase = (u64 __iomem *)
 736                         ((char __iomem *) dd->userbase +
 737                          dd->ureg_align * ctxt);
 738         else
 739                 ubase = (u64 __iomem *)
 740                         (dd->uregbase +
 741                          (char __iomem *) dd->kregbase +
 742                          dd->ureg_align * ctxt);
 743
 744         if (dd->kregbase && (dd->flags & QIB_PRESENT))
 745                 writeq(value, &ubase[regno]);
 746 }
 747
 748 static inline u32 qib_read_kreg32(const struct qib_devdata *dd,
 749                                   const u32 regno)
 750 {
 751         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 752                 return -1;
 753         return readl((u32 __iomem *) &dd->kregbase[regno]);
 754 }
 755
 756 static inline u64 qib_read_kreg64(const struct qib_devdata *dd,
 757                                   const u32 regno)
 758 {
 759         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 760                 return -1;
 761         return readq(&dd->kregbase[regno]);
 762 }
 763
 764 static inline void qib_write_kreg(const struct qib_devdata *dd,
 765                                   const u32 regno, u64 value)
 766 {
 767         if (dd->kregbase && (dd->flags & QIB_PRESENT))
 768                 writeq(value, &dd->kregbase[regno]);
 769 }
 770
 771 /*
 772  * not many sanity checks for the port-specific kernel register routines,
 773  * since they are only used when it's known to be safe.
 774 */
 775 static inline u64 qib_read_kreg_port(const struct qib_pportdata *ppd,
 776                                      const u16 regno)
 777 {
 778         if (!ppd->cpspec->kpregbase || !(ppd->dd->flags & QIB_PRESENT))
 779                 return 0ULL;
 780         return readq(&ppd->cpspec->kpregbase[regno]);
 781 }
 782
 783 static inline void qib_write_kreg_port(const struct qib_pportdata *ppd,
 784                                        const u16 regno, u64 value)
 785 {
 786         if (ppd->cpspec && ppd->dd && ppd->cpspec->kpregbase &&
 787             (ppd->dd->flags & QIB_PRESENT))
 788                 writeq(value, &ppd->cpspec->kpregbase[regno]);
 789 }
 790
 791 /**
 792  * qib_write_kreg_ctxt - write a device's per-ctxt 64-bit kernel register
 793  * @dd: the qlogic_ib device
 794  * @regno: the register number to write
 795  * @ctxt: the context containing the register
 796  * @value: the value to write
 797  */
 798 static inline void qib_write_kreg_ctxt(const struct qib_devdata *dd,
 799                                        const u16 regno, unsigned ctxt,
 800                                        u64 value)
 801 {
 802         qib_write_kreg(dd, regno + ctxt, value);
 803 }
 804
 805 static inline u64 read_7322_creg(const struct qib_devdata *dd, u16 regno)
 806 {
 807         if (!dd->cspec->cregbase || !(dd->flags & QIB_PRESENT))
 808                 return 0;
 809         return readq(&dd->cspec->cregbase[regno]);
 810
 811
 812 }
 813
 814 static inline u32 read_7322_creg32(const struct qib_devdata *dd, u16 regno)
 815 {
 816         if (!dd->cspec->cregbase || !(dd->flags & QIB_PRESENT))
 817                 return 0;
 818         return readl(&dd->cspec->cregbase[regno]);
 819
 820
 821 }
 822
 823 static inline void write_7322_creg_port(const struct qib_pportdata *ppd,
 824                                         u16 regno, u64 value)
 825 {
 826         if (ppd->cpspec && ppd->cpspec->cpregbase &&
 827             (ppd->dd->flags & QIB_PRESENT))
 828                 writeq(value, &ppd->cpspec->cpregbase[regno]);
 829 }
 830
 831 static inline u64 read_7322_creg_port(const struct qib_pportdata *ppd,
 832                                       u16 regno)
 833 {
 834         if (!ppd->cpspec || !ppd->cpspec->cpregbase ||
 835             !(ppd->dd->flags & QIB_PRESENT))
 836                 return 0;
 837         return readq(&ppd->cpspec->cpregbase[regno]);
 838 }
 839
 840 static inline u32 read_7322_creg32_port(const struct qib_pportdata *ppd,
 841                                         u16 regno)
 842 {
 843         if (!ppd->cpspec || !ppd->cpspec->cpregbase ||
 844             !(ppd->dd->flags & QIB_PRESENT))
 845                 return 0;
 846         return readl(&ppd->cpspec->cpregbase[regno]);
 847 }
 848
 849 /* bits in Control register */
 850 #define QLOGIC_IB_C_RESET SYM_MASK(Control, SyncReset)
 851 #define QLOGIC_IB_C_SDMAFETCHPRIOEN SYM_MASK(Control, SDmaDescFetchPriorityEn)
 852
 853 /* bits in general interrupt regs */
 854 #define QIB_I_RCVURG_LSB SYM_LSB(IntMask, RcvUrg0IntMask)
 855 #define QIB_I_RCVURG_RMASK MASK_ACROSS(0, 17)
 856 #define QIB_I_RCVURG_MASK (QIB_I_RCVURG_RMASK << QIB_I_RCVURG_LSB)
 857 #define QIB_I_RCVAVAIL_LSB SYM_LSB(IntMask, RcvAvail0IntMask)
 858 #define QIB_I_RCVAVAIL_RMASK MASK_ACROSS(0, 17)
 859 #define QIB_I_RCVAVAIL_MASK (QIB_I_RCVAVAIL_RMASK << QIB_I_RCVAVAIL_LSB)
 860 #define QIB_I_C_ERROR INT_MASK(Err)
 861
 862 #define QIB_I_SPIOSENT (INT_MASK_P(SendDone, 0) | INT_MASK_P(SendDone, 1))
 863 #define QIB_I_SPIOBUFAVAIL INT_MASK(SendBufAvail)
 864 #define QIB_I_GPIO INT_MASK(AssertGPIO)
 865 #define QIB_I_P_SDMAINT(pidx) \
 866         (INT_MASK_P(SDma, pidx) | INT_MASK_P(SDmaIdle, pidx) | \
 867          INT_MASK_P(SDmaProgress, pidx) | \
 868          INT_MASK_PM(SDmaCleanupDone, pidx))
 869
 870 /* Interrupt bits that are "per port" */
 871 #define QIB_I_P_BITSEXTANT(pidx) \
 872         (INT_MASK_P(Err, pidx) | INT_MASK_P(SendDone, pidx) | \
 873         INT_MASK_P(SDma, pidx) | INT_MASK_P(SDmaIdle, pidx) | \
 874         INT_MASK_P(SDmaProgress, pidx) | \
 875         INT_MASK_PM(SDmaCleanupDone, pidx))
 876
 877 /* Interrupt bits that are common to a device */
 878 /* currently unused: QIB_I_SPIOSENT */
 879 #define QIB_I_C_BITSEXTANT \
 880         (QIB_I_RCVURG_MASK | QIB_I_RCVAVAIL_MASK | \
 881         QIB_I_SPIOSENT | \
 882         QIB_I_C_ERROR | QIB_I_SPIOBUFAVAIL | QIB_I_GPIO)
 883
 884 #define QIB_I_BITSEXTANT (QIB_I_C_BITSEXTANT | \
 885         QIB_I_P_BITSEXTANT(0) | QIB_I_P_BITSEXTANT(1))
 886
 887 /*
 888  * Error bits that are "per port".
 889  */
 890 #define QIB_E_P_IBSTATUSCHANGED ERR_MASK_N(IBStatusChanged)
 891 #define QIB_E_P_SHDR ERR_MASK_N(SHeadersErr)
 892 #define QIB_E_P_VL15_BUF_MISUSE ERR_MASK_N(VL15BufMisuseErr)
 893 #define QIB_E_P_SND_BUF_MISUSE ERR_MASK_N(SendBufMisuseErr)
 894 #define QIB_E_P_SUNSUPVL ERR_MASK_N(SendUnsupportedVLErr)
 895 #define QIB_E_P_SUNEXP_PKTNUM ERR_MASK_N(SendUnexpectedPktNumErr)
 896 #define QIB_E_P_SDROP_DATA ERR_MASK_N(SendDroppedDataPktErr)
 897 #define QIB_E_P_SDROP_SMP ERR_MASK_N(SendDroppedSmpPktErr)
 898 #define QIB_E_P_SPKTLEN ERR_MASK_N(SendPktLenErr)
 899 #define QIB_E_P_SUNDERRUN ERR_MASK_N(SendUnderRunErr)
 900 #define QIB_E_P_SMAXPKTLEN ERR_MASK_N(SendMaxPktLenErr)
 901 #define QIB_E_P_SMINPKTLEN ERR_MASK_N(SendMinPktLenErr)
 902 #define QIB_E_P_RIBLOSTLINK ERR_MASK_N(RcvIBLostLinkErr)
 903 #define QIB_E_P_RHDR ERR_MASK_N(RcvHdrErr)
 904 #define QIB_E_P_RHDRLEN ERR_MASK_N(RcvHdrLenErr)
 905 #define QIB_E_P_RBADTID ERR_MASK_N(RcvBadTidErr)
 906 #define QIB_E_P_RBADVERSION ERR_MASK_N(RcvBadVersionErr)
 907 #define QIB_E_P_RIBFLOW ERR_MASK_N(RcvIBFlowErr)
 908 #define QIB_E_P_REBP ERR_MASK_N(RcvEBPErr)
 909 #define QIB_E_P_RUNSUPVL ERR_MASK_N(RcvUnsupportedVLErr)
 910 #define QIB_E_P_RUNEXPCHAR ERR_MASK_N(RcvUnexpectedCharErr)
 911 #define QIB_E_P_RSHORTPKTLEN ERR_MASK_N(RcvShortPktLenErr)
 912 #define QIB_E_P_RLONGPKTLEN ERR_MASK_N(RcvLongPktLenErr)
 913 #define QIB_E_P_RMAXPKTLEN ERR_MASK_N(RcvMaxPktLenErr)
 914 #define QIB_E_P_RMINPKTLEN ERR_MASK_N(RcvMinPktLenErr)
 915 #define QIB_E_P_RICRC ERR_MASK_N(RcvICRCErr)
 916 #define QIB_E_P_RVCRC ERR_MASK_N(RcvVCRCErr)
 917 #define QIB_E_P_RFORMATERR ERR_MASK_N(RcvFormatErr)
 918
 919 #define QIB_E_P_SDMA1STDESC ERR_MASK_N(SDma1stDescErr)
 920 #define QIB_E_P_SDMABASE ERR_MASK_N(SDmaBaseErr)
 921 #define QIB_E_P_SDMADESCADDRMISALIGN ERR_MASK_N(SDmaDescAddrMisalignErr)
 922 #define QIB_E_P_SDMADWEN ERR_MASK_N(SDmaDwEnErr)
 923 #define QIB_E_P_SDMAGENMISMATCH ERR_MASK_N(SDmaGenMismatchErr)
 924 #define QIB_E_P_SDMAHALT ERR_MASK_N(SDmaHaltErr)
 925 #define QIB_E_P_SDMAMISSINGDW ERR_MASK_N(SDmaMissingDwErr)
 926 #define QIB_E_P_SDMAOUTOFBOUND ERR_MASK_N(SDmaOutOfBoundErr)
 927 #define QIB_E_P_SDMARPYTAG ERR_MASK_N(SDmaRpyTagErr)
 928 #define QIB_E_P_SDMATAILOUTOFBOUND ERR_MASK_N(SDmaTailOutOfBoundErr)
 929 #define QIB_E_P_SDMAUNEXPDATA ERR_MASK_N(SDmaUnexpDataErr)
 930
 931 /* Error bits that are common to a device */
 932 #define QIB_E_RESET ERR_MASK(ResetNegated)
 933 #define QIB_E_HARDWARE ERR_MASK(HardwareErr)
 934 #define QIB_E_INVALIDADDR ERR_MASK(InvalidAddrErr)
 935
 936
 937 /*
 938  * Per chip (rather than per-port) errors.  Most either do
 939  * nothing but trigger a print (because they self-recover, or
 940  * always occur in tandem with other errors that handle the
 941  * issue), or because they indicate errors with no recovery,
 942  * but we want to know that they happened.
 943  */
 944 #define QIB_E_SBUF_VL15_MISUSE ERR_MASK(SBufVL15MisUseErr)
 945 #define QIB_E_BADEEP ERR_MASK(InvalidEEPCmd)
 946 #define QIB_E_VLMISMATCH ERR_MASK(SendVLMismatchErr)
 947 #define QIB_E_ARMLAUNCH ERR_MASK(SendArmLaunchErr)
 948 #define QIB_E_SPCLTRIG ERR_MASK(SendSpecialTriggerErr)
 949 #define QIB_E_RRCVHDRFULL ERR_MASK(RcvHdrFullErr)
 950 #define QIB_E_RRCVEGRFULL ERR_MASK(RcvEgrFullErr)
 951 #define QIB_E_RCVCTXTSHARE ERR_MASK(RcvContextShareErr)
 952
 953 /* SDMA chip errors (not per port)
 954  * QIB_E_SDMA_BUF_DUP needs no special handling, because we will also get
 955  * the SDMAHALT error immediately, so we just print the dup error via the
 956  * E_AUTO mechanism.  This is true of most of the per-port fatal errors
 957  * as well, but since this is port-independent, by definition, it's
 958  * handled a bit differently.  SDMA_VL15 and SDMA_WRONG_PORT are per
 959  * packet send errors, and so are handled in the same manner as other
 960  * per-packet errors.
 961  */
 962 #define QIB_E_SDMA_VL15 ERR_MASK(SDmaVL15Err)
 963 #define QIB_E_SDMA_WRONG_PORT ERR_MASK(SDmaWrongPortErr)
 964 #define QIB_E_SDMA_BUF_DUP ERR_MASK(SDmaBufMaskDuplicateErr)
 965
 966 /*
 967  * Below functionally equivalent to legacy QLOGIC_IB_E_PKTERRS
 968  * it is used to print "common" packet errors.
 969  */
 970 #define QIB_E_P_PKTERRS (QIB_E_P_SPKTLEN |\
 971         QIB_E_P_SDROP_DATA | QIB_E_P_RVCRC |\
 972         QIB_E_P_RICRC | QIB_E_P_RSHORTPKTLEN |\
 973         QIB_E_P_VL15_BUF_MISUSE | QIB_E_P_SHDR | \
 974         QIB_E_P_REBP)
 975
 976 /* Error Bits that Packet-related (Receive, per-port) */
 977 #define QIB_E_P_RPKTERRS (\
 978         QIB_E_P_RHDRLEN | QIB_E_P_RBADTID | \
 979         QIB_E_P_RBADVERSION | QIB_E_P_RHDR | \
 980         QIB_E_P_RLONGPKTLEN | QIB_E_P_RSHORTPKTLEN |\
 981         QIB_E_P_RMAXPKTLEN | QIB_E_P_RMINPKTLEN | \
 982         QIB_E_P_RFORMATERR | QIB_E_P_RUNSUPVL | \
 983         QIB_E_P_RUNEXPCHAR | QIB_E_P_RIBFLOW | QIB_E_P_REBP)
 984
 985 /*
 986  * Error bits that are Send-related (per port)
 987  * (ARMLAUNCH excluded from E_SPKTERRS because it gets special handling).
 988  * All of these potentially need to have a buffer disarmed
 989  */
 990 #define QIB_E_P_SPKTERRS (\
 991         QIB_E_P_SUNEXP_PKTNUM |\
 992         QIB_E_P_SDROP_DATA | QIB_E_P_SDROP_SMP |\
 993         QIB_E_P_SMAXPKTLEN |\
 994         QIB_E_P_VL15_BUF_MISUSE | QIB_E_P_SHDR | \
 995         QIB_E_P_SMINPKTLEN | QIB_E_P_SPKTLEN | \
 996         QIB_E_P_SND_BUF_MISUSE | QIB_E_P_SUNSUPVL)
 997
 998 #define QIB_E_SPKTERRS ( \
 999                 QIB_E_SBUF_VL15_MISUSE | QIB_E_VLMISMATCH | \
1000                 ERR_MASK_N(SendUnsupportedVLErr) |                      \
1001                 QIB_E_SPCLTRIG | QIB_E_SDMA_VL15 | QIB_E_SDMA_WRONG_PORT)
1002
1003 #define QIB_E_P_SDMAERRS ( \
1004         QIB_E_P_SDMAHALT | \
1005         QIB_E_P_SDMADESCADDRMISALIGN | \
1006         QIB_E_P_SDMAUNEXPDATA | \
1007         QIB_E_P_SDMAMISSINGDW | \
1008         QIB_E_P_SDMADWEN | \
1009         QIB_E_P_SDMARPYTAG | \
1010         QIB_E_P_SDMA1STDESC | \
1011         QIB_E_P_SDMABASE | \
1012         QIB_E_P_SDMATAILOUTOFBOUND | \
1013         QIB_E_P_SDMAOUTOFBOUND | \
1014         QIB_E_P_SDMAGENMISMATCH)
1015
1016 /*
1017  * This sets some bits more than once, but makes it more obvious which
1018  * bits are not handled under other categories, and the repeat definition
1019  * is not a problem.
1020  */
1021 #define QIB_E_P_BITSEXTANT ( \
1022         QIB_E_P_SPKTERRS | QIB_E_P_PKTERRS | QIB_E_P_RPKTERRS | \
1023         QIB_E_P_RIBLOSTLINK | QIB_E_P_IBSTATUSCHANGED | \
1024         QIB_E_P_SND_BUF_MISUSE | QIB_E_P_SUNDERRUN | \
1025         QIB_E_P_SHDR | QIB_E_P_VL15_BUF_MISUSE | QIB_E_P_SDMAERRS \
1026         )
1027
1028 /*
1029  * These are errors that can occur when the link
1030  * changes state while a packet is being sent or received.  This doesn't
1031  * cover things like EBP or VCRC that can be the result of a sending
1032  * having the link change state, so we receive a "known bad" packet.
1033  * All of these are "per port", so renamed:
1034  */
1035 #define QIB_E_P_LINK_PKTERRS (\
1036         QIB_E_P_SDROP_DATA | QIB_E_P_SDROP_SMP |\
1037         QIB_E_P_SMINPKTLEN | QIB_E_P_SPKTLEN |\
1038         QIB_E_P_RSHORTPKTLEN | QIB_E_P_RMINPKTLEN |\
1039         QIB_E_P_RUNEXPCHAR)
1040
1041 /*
1042  * This sets some bits more than once, but makes it more obvious which
1043  * bits are not handled under other categories (such as QIB_E_SPKTERRS),
1044  * and the repeat definition is not a problem.
1045  */
1046 #define QIB_E_C_BITSEXTANT (\
1047         QIB_E_HARDWARE | QIB_E_INVALIDADDR | QIB_E_BADEEP |\
1048         QIB_E_ARMLAUNCH | QIB_E_VLMISMATCH | QIB_E_RRCVHDRFULL |\
1049         QIB_E_RRCVEGRFULL | QIB_E_RESET | QIB_E_SBUF_VL15_MISUSE)
1050
1051 /* Likewise Neuter E_SPKT_ERRS_IGNORE */
1052 #define E_SPKT_ERRS_IGNORE 0
1053
1054 #define QIB_EXTS_MEMBIST_DISABLED \
1055         SYM_MASK(EXTStatus, MemBISTDisabled)
1056 #define QIB_EXTS_MEMBIST_ENDTEST \
1057         SYM_MASK(EXTStatus, MemBISTEndTest)
1058
1059 #define QIB_E_SPIOARMLAUNCH \
1060         ERR_MASK(SendArmLaunchErr)
1061
1062 #define IBA7322_IBCC_LINKINITCMD_MASK SYM_RMASK(IBCCtrlA_0, LinkInitCmd)
1063 #define IBA7322_IBCC_LINKCMD_SHIFT SYM_LSB(IBCCtrlA_0, LinkCmd)
1064
1065 /*
1066  * IBTA_1_2 is set when multiple speeds are enabled (normal),
1067  * and also if forced QDR (only QDR enabled).  It's enabled for the
1068  * forced QDR case so that scrambling will be enabled by the TS3
1069  * exchange, when supported by both sides of the link.
1070  */
1071 #define IBA7322_IBC_IBTA_1_2_MASK SYM_MASK(IBCCtrlB_0, IB_ENHANCED_MODE)
1072 #define IBA7322_IBC_MAX_SPEED_MASK SYM_MASK(IBCCtrlB_0, SD_SPEED)
1073 #define IBA7322_IBC_SPEED_QDR SYM_MASK(IBCCtrlB_0, SD_SPEED_QDR)
1074 #define IBA7322_IBC_SPEED_DDR SYM_MASK(IBCCtrlB_0, SD_SPEED_DDR)
1075 #define IBA7322_IBC_SPEED_SDR SYM_MASK(IBCCtrlB_0, SD_SPEED_SDR)
1076 #define IBA7322_IBC_SPEED_MASK (SYM_MASK(IBCCtrlB_0, SD_SPEED_SDR) | \
1077         SYM_MASK(IBCCtrlB_0, SD_SPEED_DDR) | SYM_MASK(IBCCtrlB_0, SD_SPEED_QDR))
1078 #define IBA7322_IBC_SPEED_LSB SYM_LSB(IBCCtrlB_0, SD_SPEED_SDR)
1079
1080 #define IBA7322_LEDBLINK_OFF_SHIFT SYM_LSB(RcvPktLEDCnt_0, OFFperiod)
1081 #define IBA7322_LEDBLINK_ON_SHIFT SYM_LSB(RcvPktLEDCnt_0, ONperiod)
1082
1083 #define IBA7322_IBC_WIDTH_AUTONEG SYM_MASK(IBCCtrlB_0, IB_NUM_CHANNELS)
1084 #define IBA7322_IBC_WIDTH_4X_ONLY (1<<SYM_LSB(IBCCtrlB_0, IB_NUM_CHANNELS))
1085 #define IBA7322_IBC_WIDTH_1X_ONLY (0<<SYM_LSB(IBCCtrlB_0, IB_NUM_CHANNELS))
1086
1087 #define IBA7322_IBC_RXPOL_MASK SYM_MASK(IBCCtrlB_0, IB_POLARITY_REV_SUPP)
1088 #define IBA7322_IBC_RXPOL_LSB SYM_LSB(IBCCtrlB_0, IB_POLARITY_REV_SUPP)
1089 #define IBA7322_IBC_HRTBT_MASK (SYM_MASK(IBCCtrlB_0, HRTBT_AUTO) | \
1090         SYM_MASK(IBCCtrlB_0, HRTBT_ENB))
1091 #define IBA7322_IBC_HRTBT_RMASK (IBA7322_IBC_HRTBT_MASK >> \
1092         SYM_LSB(IBCCtrlB_0, HRTBT_ENB))
1093 #define IBA7322_IBC_HRTBT_LSB SYM_LSB(IBCCtrlB_0, HRTBT_ENB)
1094
1095 #define IBA7322_REDIRECT_VEC_PER_REG 12
1096
1097 #define IBA7322_SENDCHK_PKEY SYM_MASK(SendCheckControl_0, PKey_En)
1098 #define IBA7322_SENDCHK_BTHQP SYM_MASK(SendCheckControl_0, BTHQP_En)
1099 #define IBA7322_SENDCHK_SLID SYM_MASK(SendCheckControl_0, SLID_En)
1100 #define IBA7322_SENDCHK_RAW_IPV6 SYM_MASK(SendCheckControl_0, RawIPV6_En)
1101 #define IBA7322_SENDCHK_MINSZ SYM_MASK(SendCheckControl_0, PacketTooSmall_En)
1102
1103 #define AUTONEG_TRIES 3 /* sequential retries to negotiate DDR */
1104
1105 #define HWE_AUTO(fldname) { .mask = SYM_MASK(HwErrMask, fldname##Mask), \
1106         .msg = #fldname }
1107 #define HWE_AUTO_P(fldname, port) { .mask = SYM_MASK(HwErrMask, \
1108         fldname##Mask##_##port), .msg = #fldname }
1109 static const struct qib_hwerror_msgs qib_7322_hwerror_msgs[] = {
1110         HWE_AUTO_P(IBSerdesPClkNotDetect, 1),
1111         HWE_AUTO_P(IBSerdesPClkNotDetect, 0),
1112         HWE_AUTO(PCIESerdesPClkNotDetect),
1113         HWE_AUTO(PowerOnBISTFailed),
1114         HWE_AUTO(TempsenseTholdReached),
1115         HWE_AUTO(MemoryErr),
1116         HWE_AUTO(PCIeBusParityErr),
1117         HWE_AUTO(PcieCplTimeout),
1118         HWE_AUTO(PciePoisonedTLP),
1119         HWE_AUTO_P(SDmaMemReadErr, 1),
1120         HWE_AUTO_P(SDmaMemReadErr, 0),
1121         HWE_AUTO_P(IBCBusFromSPCParityErr, 1),
1122         HWE_AUTO_P(IBCBusToSPCParityErr, 1),
1123         HWE_AUTO_P(IBCBusFromSPCParityErr, 0),
1124         HWE_AUTO(statusValidNoEop),
1125         HWE_AUTO(LATriggered),
1126         { .mask = 0 }
1127 };
1128
1129 #define E_AUTO(fldname) { .mask = SYM_MASK(ErrMask, fldname##Mask), \
1130         .msg = #fldname }
1131 #define E_P_AUTO(fldname) { .mask = SYM_MASK(ErrMask_0, fldname##Mask), \
1132         .msg = #fldname }
1133 static const struct qib_hwerror_msgs qib_7322error_msgs[] = {
1134         E_AUTO(ResetNegated),
1135         E_AUTO(HardwareErr),
1136         E_AUTO(InvalidAddrErr),
1137         E_AUTO(SDmaVL15Err),
1138         E_AUTO(SBufVL15MisUseErr),
1139         E_AUTO(InvalidEEPCmd),
1140         E_AUTO(RcvContextShareErr),
1141         E_AUTO(SendVLMismatchErr),
1142         E_AUTO(SendArmLaunchErr),
1143         E_AUTO(SendSpecialTriggerErr),
1144         E_AUTO(SDmaWrongPortErr),
1145         E_AUTO(SDmaBufMaskDuplicateErr),
1146         E_AUTO(RcvHdrFullErr),
1147         E_AUTO(RcvEgrFullErr),
1148         { .mask = 0 }
1149 };
1150
1151 static const struct  qib_hwerror_msgs qib_7322p_error_msgs[] = {
1152         E_P_AUTO(IBStatusChanged),
1153         E_P_AUTO(SHeadersErr),
1154         E_P_AUTO(VL15BufMisuseErr),
1155         /*
1156          * SDmaHaltErr is not really an error, make it clearer;
1157          */
1158         {.mask = SYM_MASK(ErrMask_0, SDmaHaltErrMask), .msg = "SDmaHalted"},
1159         E_P_AUTO(SDmaDescAddrMisalignErr),
1160         E_P_AUTO(SDmaUnexpDataErr),
1161         E_P_AUTO(SDmaMissingDwErr),
1162         E_P_AUTO(SDmaDwEnErr),
1163         E_P_AUTO(SDmaRpyTagErr),
1164         E_P_AUTO(SDma1stDescErr),
1165         E_P_AUTO(SDmaBaseErr),
1166         E_P_AUTO(SDmaTailOutOfBoundErr),
1167         E_P_AUTO(SDmaOutOfBoundErr),
1168         E_P_AUTO(SDmaGenMismatchErr),
1169         E_P_AUTO(SendBufMisuseErr),
1170         E_P_AUTO(SendUnsupportedVLErr),
1171         E_P_AUTO(SendUnexpectedPktNumErr),
1172         E_P_AUTO(SendDroppedDataPktErr),
1173         E_P_AUTO(SendDroppedSmpPktErr),
1174         E_P_AUTO(SendPktLenErr),
1175         E_P_AUTO(SendUnderRunErr),
1176         E_P_AUTO(SendMaxPktLenErr),
1177         E_P_AUTO(SendMinPktLenErr),
1178         E_P_AUTO(RcvIBLostLinkErr),
1179         E_P_AUTO(RcvHdrErr),
1180         E_P_AUTO(RcvHdrLenErr),
1181         E_P_AUTO(RcvBadTidErr),
1182         E_P_AUTO(RcvBadVersionErr),
1183         E_P_AUTO(RcvIBFlowErr),
1184         E_P_AUTO(RcvEBPErr),
1185         E_P_AUTO(RcvUnsupportedVLErr),
1186         E_P_AUTO(RcvUnexpectedCharErr),
1187         E_P_AUTO(RcvShortPktLenErr),
1188         E_P_AUTO(RcvLongPktLenErr),
1189         E_P_AUTO(RcvMaxPktLenErr),
1190         E_P_AUTO(RcvMinPktLenErr),
1191         E_P_AUTO(RcvICRCErr),
1192         E_P_AUTO(RcvVCRCErr),
1193         E_P_AUTO(RcvFormatErr),
1194         { .mask = 0 }
1195 };
1196
1197 /*
1198  * Below generates "auto-message" for interrupts not specific to any port or
1199  * context
1200  */
1201 #define INTR_AUTO(fldname) { .mask = SYM_MASK(IntMask, fldname##Mask), \
1202         .msg = #fldname }
1203 /* Below generates "auto-message" for interrupts specific to a port */
1204 #define INTR_AUTO_P(fldname) { .mask = MASK_ACROSS(\
1205         SYM_LSB(IntMask, fldname##Mask##_0), \
1206         SYM_LSB(IntMask, fldname##Mask##_1)), \
1207         .msg = #fldname "_P" }
1208 /* For some reason, the SerDesTrimDone bits are reversed */
1209 #define INTR_AUTO_PI(fldname) { .mask = MASK_ACROSS(\
1210         SYM_LSB(IntMask, fldname##Mask##_1), \
1211         SYM_LSB(IntMask, fldname##Mask##_0)), \
1212         .msg = #fldname "_P" }
1213 /*
1214  * Below generates "auto-message" for interrupts specific to a context,
1215  * with ctxt-number appended
1216  */
1217 #define INTR_AUTO_C(fldname) { .mask = MASK_ACROSS(\
1218         SYM_LSB(IntMask, fldname##0IntMask), \
1219         SYM_LSB(IntMask, fldname##17IntMask)), \
1220         .msg = #fldname "_C"}
1221
1222 static const struct  qib_hwerror_msgs qib_7322_intr_msgs[] = {
1223         INTR_AUTO_P(SDmaInt),
1224         INTR_AUTO_P(SDmaProgressInt),
1225         INTR_AUTO_P(SDmaIdleInt),
1226         INTR_AUTO_P(SDmaCleanupDone),
1227         INTR_AUTO_C(RcvUrg),
1228         INTR_AUTO_P(ErrInt),
1229         INTR_AUTO(ErrInt),      /* non-port-specific errs */
1230         INTR_AUTO(AssertGPIOInt),
1231         INTR_AUTO_P(SendDoneInt),
1232         INTR_AUTO(SendBufAvailInt),
1233         INTR_AUTO_C(RcvAvail),
1234         { .mask = 0 }
1235 };
1236
1237 #define TXSYMPTOM_AUTO_P(fldname) \
1238         { .mask = SYM_MASK(SendHdrErrSymptom_0, fldname), .msg = #fldname }
1239 static const struct  qib_hwerror_msgs hdrchk_msgs[] = {
1240         TXSYMPTOM_AUTO_P(NonKeyPacket),
1241         TXSYMPTOM_AUTO_P(GRHFail),
1242         TXSYMPTOM_AUTO_P(PkeyFail),
1243         TXSYMPTOM_AUTO_P(QPFail),
1244         TXSYMPTOM_AUTO_P(SLIDFail),
1245         TXSYMPTOM_AUTO_P(RawIPV6),
1246         TXSYMPTOM_AUTO_P(PacketTooSmall),
1247         { .mask = 0 }
1248 };
1249
1250 #define IBA7322_HDRHEAD_PKTINT_SHIFT 32 /* interrupt cnt in upper 32 bits */
1251
1252 /*
1253  * Called when we might have an error that is specific to a particular
1254  * PIO buffer, and may need to cancel that buffer, so it can be re-used,
1255  * because we don't need to force the update of pioavail
1256  */
1257 static void qib_disarm_7322_senderrbufs(struct qib_pportdata *ppd)
1258 {
1259         struct qib_devdata *dd = ppd->dd;
1260         u32 i;
1261         int any;
1262         u32 piobcnt = dd->piobcnt2k + dd->piobcnt4k + NUM_VL15_BUFS;
1263         u32 regcnt = (piobcnt + BITS_PER_LONG - 1) / BITS_PER_LONG;
1264         unsigned long sbuf[4];
1265
1266         /*
1267          * It's possible that sendbuffererror could have bits set; might
1268          * have already done this as a result of hardware error handling.
1269          */
1270         any = 0;
1271         for (i = 0; i < regcnt; ++i) {
1272                 sbuf[i] = qib_read_kreg64(dd, kr_sendbuffererror + i);
1273                 if (sbuf[i]) {
1274                         any = 1;
1275                         qib_write_kreg(dd, kr_sendbuffererror + i, sbuf[i]);
1276                 }
1277         }
1278
1279         if (any)
1280                 qib_disarm_piobufs_set(dd, sbuf, piobcnt);
1281 }
1282
1283 /* No txe_recover yet, if ever */
1284
1285 /* No decode__errors yet */
1286 static void err_decode(char *msg, size_t len, u64 errs,
1287                        const struct qib_hwerror_msgs *msp)
1288 {
1289         u64 these, lmask;
1290         int took, multi, n = 0;
1291
1292         while (msp && msp->mask) {
1293                 multi = (msp->mask & (msp->mask - 1));
1294                 while (errs & msp->mask) {
1295                         these = (errs & msp->mask);
1296                         lmask = (these & (these - 1)) ^ these;
1297                         if (len) {
1298                                 if (n++) {
1299                                         /* separate the strings */
1300                                         *msg++ = ',';
1301                                         len--;
1302                                 }
1303                                 took = scnprintf(msg, len, "%s", msp->msg);
1304                                 len -= took;
1305                                 msg += took;
1306                         }
1307                         errs &= ~lmask;
1308                         if (len && multi) {
1309                                 /* More than one bit this mask */
1310                                 int idx = -1;
1311
1312                                 while (lmask & msp->mask) {
1313                                         ++idx;
1314                                         lmask >>= 1;
1315                                 }
1316                                 took = scnprintf(msg, len, "_%d", idx);
1317                                 len -= took;
1318                                 msg += took;
1319                         }
1320                 }
1321                 ++msp;
1322         }
1323         /* If some bits are left, show in hex. */
1324         if (len && errs)
1325                 snprintf(msg, len, "%sMORE:%llX", n ? "," : "",
1326                         (unsigned long long) errs);
1327 }
1328
1329 /* only called if r1 set */
1330 static void flush_fifo(struct qib_pportdata *ppd)
1331 {
1332         struct qib_devdata *dd = ppd->dd;
1333         u32 __iomem *piobuf;
1334         u32 bufn;
1335         u32 *hdr;
1336         u64 pbc;
1337         const unsigned hdrwords = 7;
1338         static struct qib_ib_header ibhdr = {
1339                 .lrh[0] = cpu_to_be16(0xF000 | QIB_LRH_BTH),
1340                 .lrh[1] = IB_LID_PERMISSIVE,
1341                 .lrh[2] = cpu_to_be16(hdrwords + SIZE_OF_CRC),
1342                 .lrh[3] = IB_LID_PERMISSIVE,
1343                 .u.oth.bth[0] = cpu_to_be32(
1344                         (IB_OPCODE_UD_SEND_ONLY << 24) | QIB_DEFAULT_P_KEY),
1345                 .u.oth.bth[1] = cpu_to_be32(0),
1346                 .u.oth.bth[2] = cpu_to_be32(0),
1347                 .u.oth.u.ud.deth[0] = cpu_to_be32(0),
1348                 .u.oth.u.ud.deth[1] = cpu_to_be32(0),
1349         };
1350
1351         /*
1352          * Send a dummy VL15 packet to flush the launch FIFO.
1353          * This will not actually be sent since the TxeBypassIbc bit is set.
1354          */
1355         pbc = PBC_7322_VL15_SEND |
1356                 (((u64)ppd->hw_pidx) << (PBC_PORT_SEL_LSB + 32)) |
1357                 (hdrwords + SIZE_OF_CRC);
1358         piobuf = qib_7322_getsendbuf(ppd, pbc, &bufn);
1359         if (!piobuf)
1360                 return;
1361         writeq(pbc, piobuf);
1362         hdr = (u32 *) &ibhdr;
1363         if (dd->flags & QIB_PIO_FLUSH_WC) {
1364                 qib_flush_wc();
1365                 qib_pio_copy(piobuf + 2, hdr, hdrwords - 1);
1366                 qib_flush_wc();
1367                 __raw_writel(hdr[hdrwords - 1], piobuf + hdrwords + 1);
1368                 qib_flush_wc();
1369         } else
1370                 qib_pio_copy(piobuf + 2, hdr, hdrwords);
1371         qib_sendbuf_done(dd, bufn);
1372 }
1373
1374 /*
1375  * This is called with interrupts disabled and sdma_lock held.
1376  */
1377 static void qib_7322_sdma_sendctrl(struct qib_pportdata *ppd, unsigned op)
1378 {
1379         struct qib_devdata *dd = ppd->dd;
1380         u64 set_sendctrl = 0;
1381         u64 clr_sendctrl = 0;
1382
1383         if (op & QIB_SDMA_SENDCTRL_OP_ENABLE)
1384                 set_sendctrl |= SYM_MASK(SendCtrl_0, SDmaEnable);
1385         else
1386                 clr_sendctrl |= SYM_MASK(SendCtrl_0, SDmaEnable);
1387
1388         if (op & QIB_SDMA_SENDCTRL_OP_INTENABLE)
1389                 set_sendctrl |= SYM_MASK(SendCtrl_0, SDmaIntEnable);
1390         else
1391                 clr_sendctrl |= SYM_MASK(SendCtrl_0, SDmaIntEnable);
1392
1393         if (op & QIB_SDMA_SENDCTRL_OP_HALT)
1394                 set_sendctrl |= SYM_MASK(SendCtrl_0, SDmaHalt);
1395         else
1396                 clr_sendctrl |= SYM_MASK(SendCtrl_0, SDmaHalt);
1397
1398         if (op & QIB_SDMA_SENDCTRL_OP_DRAIN)
1399                 set_sendctrl |= SYM_MASK(SendCtrl_0, TxeBypassIbc) |
1400                                 SYM_MASK(SendCtrl_0, TxeAbortIbc) |
1401                                 SYM_MASK(SendCtrl_0, TxeDrainRmFifo);
1402         else
1403                 clr_sendctrl |= SYM_MASK(SendCtrl_0, TxeBypassIbc) |
1404                                 SYM_MASK(SendCtrl_0, TxeAbortIbc) |
1405                                 SYM_MASK(SendCtrl_0, TxeDrainRmFifo);
1406
1407         spin_lock(&dd->sendctrl_lock);
1408
1409         /* If we are draining everything, block sends first */
1410         if (op & QIB_SDMA_SENDCTRL_OP_DRAIN) {
1411                 ppd->p_sendctrl &= ~SYM_MASK(SendCtrl_0, SendEnable);
1412                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
1413                 qib_write_kreg(dd, kr_scratch, 0);
1414         }
1415
1416         ppd->p_sendctrl |= set_sendctrl;
1417         ppd->p_sendctrl &= ~clr_sendctrl;
1418
1419         if (op & QIB_SDMA_SENDCTRL_OP_CLEANUP)
1420                 qib_write_kreg_port(ppd, krp_sendctrl,
1421                                     ppd->p_sendctrl |
1422                                     SYM_MASK(SendCtrl_0, SDmaCleanup));
1423         else
1424                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
1425         qib_write_kreg(dd, kr_scratch, 0);
1426
1427         if (op & QIB_SDMA_SENDCTRL_OP_DRAIN) {
1428                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, SendEnable);
1429                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
1430                 qib_write_kreg(dd, kr_scratch, 0);
1431         }
1432
1433         spin_unlock(&dd->sendctrl_lock);
1434
1435         if ((op & QIB_SDMA_SENDCTRL_OP_DRAIN) && ppd->dd->cspec->r1)
1436                 flush_fifo(ppd);
1437 }
1438
1439 static void qib_7322_sdma_hw_clean_up(struct qib_pportdata *ppd)
1440 {
1441         __qib_sdma_process_event(ppd, qib_sdma_event_e50_hw_cleaned);
1442 }
1443
1444 static void qib_sdma_7322_setlengen(struct qib_pportdata *ppd)
1445 {
1446         /*
1447          * Set SendDmaLenGen and clear and set
1448          * the MSB of the generation count to enable generation checking
1449          * and load the internal generation counter.
1450          */
1451         qib_write_kreg_port(ppd, krp_senddmalengen, ppd->sdma_descq_cnt);
1452         qib_write_kreg_port(ppd, krp_senddmalengen,
1453                             ppd->sdma_descq_cnt |
1454                             (1ULL << QIB_7322_SendDmaLenGen_0_Generation_MSB));
1455 }
1456
1457 /*
1458  * Must be called with sdma_lock held, or before init finished.
1459  */
1460 static void qib_sdma_update_7322_tail(struct qib_pportdata *ppd, u16 tail)
1461 {
1462         /* Commit writes to memory and advance the tail on the chip */
1463         wmb();
1464         ppd->sdma_descq_tail = tail;
1465         qib_write_kreg_port(ppd, krp_senddmatail, tail);
1466 }
1467
1468 /*
1469  * This is called with interrupts disabled and sdma_lock held.
1470  */
1471 static void qib_7322_sdma_hw_start_up(struct qib_pportdata *ppd)
1472 {
1473         /*
1474          * Drain all FIFOs.
1475          * The hardware doesn't require this but we do it so that verbs
1476          * and user applications don't wait for link active to send stale
1477          * data.
1478          */
1479         sendctrl_7322_mod(ppd, QIB_SENDCTRL_FLUSH);
1480
1481         qib_sdma_7322_setlengen(ppd);
1482         qib_sdma_update_7322_tail(ppd, 0); /* Set SendDmaTail */
1483         ppd->sdma_head_dma[0] = 0;
1484         qib_7322_sdma_sendctrl(ppd,
1485                 ppd->sdma_state.current_op | QIB_SDMA_SENDCTRL_OP_CLEANUP);
1486 }
1487
1488 #define DISABLES_SDMA ( \
1489         QIB_E_P_SDMAHALT | \
1490         QIB_E_P_SDMADESCADDRMISALIGN | \
1491         QIB_E_P_SDMAMISSINGDW | \
1492         QIB_E_P_SDMADWEN | \
1493         QIB_E_P_SDMARPYTAG | \
1494         QIB_E_P_SDMA1STDESC | \
1495         QIB_E_P_SDMABASE | \
1496         QIB_E_P_SDMATAILOUTOFBOUND | \
1497         QIB_E_P_SDMAOUTOFBOUND | \
1498         QIB_E_P_SDMAGENMISMATCH)
1499
1500 static void sdma_7322_p_errors(struct qib_pportdata *ppd, u64 errs)
1501 {
1502         unsigned long flags;
1503         struct qib_devdata *dd = ppd->dd;
1504
1505         errs &= QIB_E_P_SDMAERRS;
1506
1507         if (errs & QIB_E_P_SDMAUNEXPDATA)
1508                 qib_dev_err(dd, "IB%u:%u SDmaUnexpData\n", dd->unit,
1509                             ppd->port);
1510
1511         spin_lock_irqsave(&ppd->sdma_lock, flags);
1512
1513         switch (ppd->sdma_state.current_state) {
1514         case qib_sdma_state_s00_hw_down:
1515                 break;
1516
1517         case qib_sdma_state_s10_hw_start_up_wait:
1518                 if (errs & QIB_E_P_SDMAHALT)
1519                         __qib_sdma_process_event(ppd,
1520                                 qib_sdma_event_e20_hw_started);
1521                 break;
1522
1523         case qib_sdma_state_s20_idle:
1524                 break;
1525
1526         case qib_sdma_state_s30_sw_clean_up_wait:
1527                 break;
1528
1529         case qib_sdma_state_s40_hw_clean_up_wait:
1530                 if (errs & QIB_E_P_SDMAHALT)
1531                         __qib_sdma_process_event(ppd,
1532                                 qib_sdma_event_e50_hw_cleaned);
1533                 break;
1534
1535         case qib_sdma_state_s50_hw_halt_wait:
1536                 if (errs & QIB_E_P_SDMAHALT)
1537                         __qib_sdma_process_event(ppd,
1538                                 qib_sdma_event_e60_hw_halted);
1539                 break;
1540
1541         case qib_sdma_state_s99_running:
1542                 __qib_sdma_process_event(ppd, qib_sdma_event_e7322_err_halted);
1543                 __qib_sdma_process_event(ppd, qib_sdma_event_e60_hw_halted);
1544                 break;
1545         }
1546
1547         spin_unlock_irqrestore(&ppd->sdma_lock, flags);
1548 }
1549
1550 /*
1551  * handle per-device errors (not per-port errors)
1552  */
1553 static noinline void handle_7322_errors(struct qib_devdata *dd)
1554 {
1555         char *msg;
1556         u64 iserr = 0;
1557         u64 errs;
1558         u64 mask;
1559         int log_idx;
1560
1561         qib_stats.sps_errints++;
1562         errs = qib_read_kreg64(dd, kr_errstatus);
1563         if (!errs) {
1564                 qib_devinfo(dd->pcidev, "device error interrupt, "
1565                          "but no error bits set!\n");
1566                 goto done;
1567         }
1568
1569         /* don't report errors that are masked */
1570         errs &= dd->cspec->errormask;
1571         msg = dd->cspec->emsgbuf;
1572
1573         /* do these first, they are most important */
1574         if (errs & QIB_E_HARDWARE) {
1575                 *msg = '\0';
1576                 qib_7322_handle_hwerrors(dd, msg, sizeof dd->cspec->emsgbuf);
1577         } else
1578                 for (log_idx = 0; log_idx < QIB_EEP_LOG_CNT; ++log_idx)
1579                         if (errs & dd->eep_st_masks[log_idx].errs_to_log)
1580                                 qib_inc_eeprom_err(dd, log_idx, 1);
1581
1582         if (errs & QIB_E_SPKTERRS) {
1583                 qib_disarm_7322_senderrbufs(dd->pport);
1584                 qib_stats.sps_txerrs++;
1585         } else if (errs & QIB_E_INVALIDADDR)
1586                 qib_stats.sps_txerrs++;
1587         else if (errs & QIB_E_ARMLAUNCH) {
1588                 qib_stats.sps_txerrs++;
1589                 qib_disarm_7322_senderrbufs(dd->pport);
1590         }
1591         qib_write_kreg(dd, kr_errclear, errs);
1592
1593         /*
1594          * The ones we mask off are handled specially below
1595          * or above.  Also mask SDMADISABLED by default as it
1596          * is too chatty.
1597          */
1598         mask = QIB_E_HARDWARE;
1599         *msg = '\0';
1600
1601         err_decode(msg, sizeof dd->cspec->emsgbuf, errs & ~mask,
1602                    qib_7322error_msgs);
1603
1604         /*
1605          * Getting reset is a tragedy for all ports. Mark the device
1606          * _and_ the ports as "offline" in way meaningful to each.
1607          */
1608         if (errs & QIB_E_RESET) {
1609                 int pidx;
1610
1611                 qib_dev_err(dd, "Got reset, requires re-init "
1612                             "(unload and reload driver)\n");
1613                 dd->flags &= ~QIB_INITTED;  /* needs re-init */
1614                 /* mark as having had error */
1615                 *dd->devstatusp |= QIB_STATUS_HWERROR;
1616                 for (pidx = 0; pidx < dd->num_pports; ++pidx)
1617                         if (dd->pport[pidx].link_speed_supported)
1618                                 *dd->pport[pidx].statusp &= ~QIB_STATUS_IB_CONF;
1619         }
1620
1621         if (*msg && iserr)
1622                 qib_dev_err(dd, "%s error\n", msg);
1623
1624         /*
1625          * If there were hdrq or egrfull errors, wake up any processes
1626          * waiting in poll.  We used to try to check which contexts had
1627          * the overflow, but given the cost of that and the chip reads
1628          * to support it, it's better to just wake everybody up if we
1629          * get an overflow; waiters can poll again if it's not them.
1630          */
1631         if (errs & (ERR_MASK(RcvEgrFullErr) | ERR_MASK(RcvHdrFullErr))) {
1632                 qib_handle_urcv(dd, ~0U);
1633                 if (errs & ERR_MASK(RcvEgrFullErr))
1634                         qib_stats.sps_buffull++;
1635                 else
1636                         qib_stats.sps_hdrfull++;
1637         }
1638
1639 done:
1640         return;
1641 }
1642
1643 static void reenable_chase(unsigned long opaque)
1644 {
1645         struct qib_pportdata *ppd = (struct qib_pportdata *)opaque;
1646
1647         ppd->cpspec->chase_timer.expires = 0;
1648         qib_set_ib_7322_lstate(ppd, QLOGIC_IB_IBCC_LINKCMD_DOWN,
1649                 QLOGIC_IB_IBCC_LINKINITCMD_POLL);
1650 }
1651
1652 static void disable_chase(struct qib_pportdata *ppd, u64 tnow, u8 ibclt)
1653 {
1654         ppd->cpspec->chase_end = 0;
1655
1656         if (!qib_chase)
1657                 return;
1658
1659         qib_set_ib_7322_lstate(ppd, QLOGIC_IB_IBCC_LINKCMD_DOWN,
1660                 QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
1661         ppd->cpspec->chase_timer.expires = jiffies + QIB_CHASE_DIS_TIME;
1662         add_timer(&ppd->cpspec->chase_timer);
1663 }
1664
1665 static void handle_serdes_issues(struct qib_pportdata *ppd, u64 ibcst)
1666 {
1667         u8 ibclt;
1668         u64 tnow;
1669
1670         ibclt = (u8)SYM_FIELD(ibcst, IBCStatusA_0, LinkTrainingState);
1671
1672         /*
1673          * Detect and handle the state chase issue, where we can
1674          * get stuck if we are unlucky on timing on both sides of
1675          * the link.   If we are, we disable, set a timer, and
1676          * then re-enable.
1677          */
1678         switch (ibclt) {
1679         case IB_7322_LT_STATE_CFGRCVFCFG:
1680         case IB_7322_LT_STATE_CFGWAITRMT:
1681         case IB_7322_LT_STATE_TXREVLANES:
1682         case IB_7322_LT_STATE_CFGENH:
1683                 tnow = get_jiffies_64();
1684                 if (ppd->cpspec->chase_end &&
1685                      time_after64(tnow, ppd->cpspec->chase_end))
1686                         disable_chase(ppd, tnow, ibclt);
1687                 else if (!ppd->cpspec->chase_end)
1688                         ppd->cpspec->chase_end = tnow + QIB_CHASE_TIME;
1689                 break;
1690         default:
1691                 ppd->cpspec->chase_end = 0;
1692                 break;
1693         }
1694
1695         if (ibclt == IB_7322_LT_STATE_CFGTEST &&
1696             (ibcst & SYM_MASK(IBCStatusA_0, LinkSpeedQDR))) {
1697                 force_h1(ppd);
1698                 ppd->cpspec->qdr_reforce = 1;
1699                 if (!ppd->dd->cspec->r1)
1700                         serdes_7322_los_enable(ppd, 0);
1701         } else if (ppd->cpspec->qdr_reforce &&
1702                 (ibcst & SYM_MASK(IBCStatusA_0, LinkSpeedQDR)) &&
1703                  (ibclt == IB_7322_LT_STATE_CFGENH ||
1704                 ibclt == IB_7322_LT_STATE_CFGIDLE ||
1705                 ibclt == IB_7322_LT_STATE_LINKUP))
1706                 force_h1(ppd);
1707
1708         if ((IS_QMH(ppd->dd) || IS_QME(ppd->dd)) &&
1709             ppd->link_speed_enabled == QIB_IB_QDR &&
1710             (ibclt == IB_7322_LT_STATE_CFGTEST ||
1711              ibclt == IB_7322_LT_STATE_CFGENH ||
1712              (ibclt >= IB_7322_LT_STATE_POLLACTIVE &&
1713               ibclt <= IB_7322_LT_STATE_SLEEPQUIET)))
1714                 adj_tx_serdes(ppd);
1715
1716         if (ibclt != IB_7322_LT_STATE_LINKUP) {
1717                 u8 ltstate = qib_7322_phys_portstate(ibcst);
1718                 u8 pibclt = (u8)SYM_FIELD(ppd->lastibcstat, IBCStatusA_0,
1719                                           LinkTrainingState);
1720                 if (!ppd->dd->cspec->r1 &&
1721                     pibclt == IB_7322_LT_STATE_LINKUP &&
1722                     ltstate != IB_PHYSPORTSTATE_LINK_ERR_RECOVER &&
1723                     ltstate != IB_PHYSPORTSTATE_RECOVERY_RETRAIN &&
1724                     ltstate != IB_PHYSPORTSTATE_RECOVERY_WAITRMT &&
1725                     ltstate != IB_PHYSPORTSTATE_RECOVERY_IDLE)
1726                         /* If the link went down (but no into recovery,
1727                          * turn LOS back on */
1728                         serdes_7322_los_enable(ppd, 1);
1729                 if (!ppd->cpspec->qdr_dfe_on &&
1730                     ibclt <= IB_7322_LT_STATE_SLEEPQUIET) {
1731                         ppd->cpspec->qdr_dfe_on = 1;
1732                         ppd->cpspec->qdr_dfe_time = 0;
1733                         /* On link down, reenable QDR adaptation */
1734                         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
1735                                             ppd->dd->cspec->r1 ?
1736                                             QDR_STATIC_ADAPT_DOWN_R1 :
1737                                             QDR_STATIC_ADAPT_DOWN);
1738                         printk(KERN_INFO QIB_DRV_NAME
1739                                 " IB%u:%u re-enabled QDR adaptation "
1740                                 "ibclt %x\n", ppd->dd->unit, ppd->port, ibclt);
1741                 }
1742         }
1743 }
1744
1745 /*
1746  * This is per-pport error handling.
1747  * will likely get it's own MSIx interrupt (one for each port,
1748  * although just a single handler).
1749  */
1750 static noinline void handle_7322_p_errors(struct qib_pportdata *ppd)
1751 {
1752         char *msg;
1753         u64 ignore_this_time = 0, iserr = 0, errs, fmask;
1754         struct qib_devdata *dd = ppd->dd;
1755
1756         /* do this as soon as possible */
1757         fmask = qib_read_kreg64(dd, kr_act_fmask);
1758         if (!fmask)
1759                 check_7322_rxe_status(ppd);
1760
1761         errs = qib_read_kreg_port(ppd, krp_errstatus);
1762         if (!errs)
1763                 qib_devinfo(dd->pcidev,
1764                          "Port%d error interrupt, but no error bits set!\n",
1765                          ppd->port);
1766         if (!fmask)
1767                 errs &= ~QIB_E_P_IBSTATUSCHANGED;
1768         if (!errs)
1769                 goto done;
1770
1771         msg = ppd->cpspec->epmsgbuf;
1772         *msg = '\0';
1773
1774         if (errs & ~QIB_E_P_BITSEXTANT) {
1775                 err_decode(msg, sizeof ppd->cpspec->epmsgbuf,
1776                            errs & ~QIB_E_P_BITSEXTANT, qib_7322p_error_msgs);
1777                 if (!*msg)
1778                         snprintf(msg, sizeof ppd->cpspec->epmsgbuf,
1779                                  "no others");
1780                 qib_dev_porterr(dd, ppd->port, "error interrupt with unknown"
1781                                 " errors 0x%016Lx set (and %s)\n",
1782                                 (errs & ~QIB_E_P_BITSEXTANT), msg);
1783                 *msg = '\0';
1784         }
1785
1786         if (errs & QIB_E_P_SHDR) {
1787                 u64 symptom;
1788
1789                 /* determine cause, then write to clear */
1790                 symptom = qib_read_kreg_port(ppd, krp_sendhdrsymptom);
1791                 qib_write_kreg_port(ppd, krp_sendhdrsymptom, 0);
1792                 err_decode(msg, sizeof ppd->cpspec->epmsgbuf, symptom,
1793                            hdrchk_msgs);
1794                 *msg = '\0';
1795                 /* senderrbuf cleared in SPKTERRS below */
1796         }
1797
1798         if (errs & QIB_E_P_SPKTERRS) {
1799                 if ((errs & QIB_E_P_LINK_PKTERRS) &&
1800                     !(ppd->lflags & QIBL_LINKACTIVE)) {
1801                         /*
1802                          * This can happen when trying to bring the link
1803                          * up, but the IB link changes state at the "wrong"
1804                          * time. The IB logic then complains that the packet
1805                          * isn't valid.  We don't want to confuse people, so
1806                          * we just don't print them, except at debug
1807                          */
1808                         err_decode(msg, sizeof ppd->cpspec->epmsgbuf,
1809                                    (errs & QIB_E_P_LINK_PKTERRS),
1810                                    qib_7322p_error_msgs);
1811                         *msg = '\0';
1812                         ignore_this_time = errs & QIB_E_P_LINK_PKTERRS;
1813                 }
1814                 qib_disarm_7322_senderrbufs(ppd);
1815         } else if ((errs & QIB_E_P_LINK_PKTERRS) &&
1816                    !(ppd->lflags & QIBL_LINKACTIVE)) {
1817                 /*
1818                  * This can happen when SMA is trying to bring the link
1819                  * up, but the IB link changes state at the "wrong" time.
1820                  * The IB logic then complains that the packet isn't
1821                  * valid.  We don't want to confuse people, so we just
1822                  * don't print them, except at debug
1823                  */
1824                 err_decode(msg, sizeof ppd->cpspec->epmsgbuf, errs,
1825                            qib_7322p_error_msgs);
1826                 ignore_this_time = errs & QIB_E_P_LINK_PKTERRS;
1827                 *msg = '\0';
1828         }
1829
1830         qib_write_kreg_port(ppd, krp_errclear, errs);
1831
1832         errs &= ~ignore_this_time;
1833         if (!errs)
1834                 goto done;
1835
1836         if (errs & QIB_E_P_RPKTERRS)
1837                 qib_stats.sps_rcverrs++;
1838         if (errs & QIB_E_P_SPKTERRS)
1839                 qib_stats.sps_txerrs++;
1840
1841         iserr = errs & ~(QIB_E_P_RPKTERRS | QIB_E_P_PKTERRS);
1842
1843         if (errs & QIB_E_P_SDMAERRS)
1844                 sdma_7322_p_errors(ppd, errs);
1845
1846         if (errs & QIB_E_P_IBSTATUSCHANGED) {
1847                 u64 ibcs;
1848                 u8 ltstate;
1849
1850                 ibcs = qib_read_kreg_port(ppd, krp_ibcstatus_a);
1851                 ltstate = qib_7322_phys_portstate(ibcs);
1852
1853                 if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG))
1854                         handle_serdes_issues(ppd, ibcs);
1855                 if (!(ppd->cpspec->ibcctrl_a &
1856                       SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn))) {
1857                         /*
1858                          * We got our interrupt, so init code should be
1859                          * happy and not try alternatives. Now squelch
1860                          * other "chatter" from link-negotiation (pre Init)
1861                          */
1862                         ppd->cpspec->ibcctrl_a |=
1863                                 SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn);
1864                         qib_write_kreg_port(ppd, krp_ibcctrl_a,
1865                                             ppd->cpspec->ibcctrl_a);
1866                 }
1867
1868                 /* Update our picture of width and speed from chip */
1869                 ppd->link_width_active =
1870                         (ibcs & SYM_MASK(IBCStatusA_0, LinkWidthActive)) ?
1871                             IB_WIDTH_4X : IB_WIDTH_1X;
1872                 ppd->link_speed_active = (ibcs & SYM_MASK(IBCStatusA_0,
1873                         LinkSpeedQDR)) ? QIB_IB_QDR : (ibcs &
1874                           SYM_MASK(IBCStatusA_0, LinkSpeedActive)) ?
1875                                    QIB_IB_DDR : QIB_IB_SDR;
1876
1877                 if ((ppd->lflags & QIBL_IB_LINK_DISABLED) && ltstate !=
1878                     IB_PHYSPORTSTATE_DISABLED)
1879                         qib_set_ib_7322_lstate(ppd, 0,
1880                                QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
1881                 else
1882                         /*
1883                          * Since going into a recovery state causes the link
1884                          * state to go down and since recovery is transitory,
1885                          * it is better if we "miss" ever seeing the link
1886                          * training state go into recovery (i.e., ignore this
1887                          * transition for link state special handling purposes)
1888                          * without updating lastibcstat.
1889                          */
1890                         if (ltstate != IB_PHYSPORTSTATE_LINK_ERR_RECOVER &&
1891                             ltstate != IB_PHYSPORTSTATE_RECOVERY_RETRAIN &&
1892                             ltstate != IB_PHYSPORTSTATE_RECOVERY_WAITRMT &&
1893                             ltstate != IB_PHYSPORTSTATE_RECOVERY_IDLE)
1894                                 qib_handle_e_ibstatuschanged(ppd, ibcs);
1895         }
1896         if (*msg && iserr)
1897                 qib_dev_porterr(dd, ppd->port, "%s error\n", msg);
1898
1899         if (ppd->state_wanted & ppd->lflags)
1900                 wake_up_interruptible(&ppd->state_wait);
1901 done:
1902         return;
1903 }
1904
1905 /* enable/disable chip from delivering interrupts */
1906 static void qib_7322_set_intr_state(struct qib_devdata *dd, u32 enable)
1907 {
1908         if (enable) {
1909                 if (dd->flags & QIB_BADINTR)
1910                         return;
1911                 qib_write_kreg(dd, kr_intmask, dd->cspec->int_enable_mask);
1912                 /* cause any pending enabled interrupts to be re-delivered */
1913                 qib_write_kreg(dd, kr_intclear, 0ULL);
1914                 if (dd->cspec->num_msix_entries) {
1915                         /* and same for MSIx */
1916                         u64 val = qib_read_kreg64(dd, kr_intgranted);
1917                         if (val)
1918                                 qib_write_kreg(dd, kr_intgranted, val);
1919                 }
1920         } else
1921                 qib_write_kreg(dd, kr_intmask, 0ULL);
1922 }
1923
1924 /*
1925  * Try to cleanup as much as possible for anything that might have gone
1926  * wrong while in freeze mode, such as pio buffers being written by user
1927  * processes (causing armlaunch), send errors due to going into freeze mode,
1928  * etc., and try to avoid causing extra interrupts while doing so.
1929  * Forcibly update the in-memory pioavail register copies after cleanup
1930  * because the chip won't do it while in freeze mode (the register values
1931  * themselves are kept correct).
1932  * Make sure that we don't lose any important interrupts by using the chip
1933  * feature that says that writing 0 to a bit in *clear that is set in
1934  * *status will cause an interrupt to be generated again (if allowed by
1935  * the *mask value).
1936  * This is in chip-specific code because of all of the register accesses,
1937  * even though the details are similar on most chips.
1938  */
1939 static void qib_7322_clear_freeze(struct qib_devdata *dd)
1940 {
1941         int pidx;
1942
1943         /* disable error interrupts, to avoid confusion */
1944         qib_write_kreg(dd, kr_errmask, 0ULL);
1945
1946         for (pidx = 0; pidx < dd->num_pports; ++pidx)
1947                 if (dd->pport[pidx].link_speed_supported)
1948                         qib_write_kreg_port(dd->pport + pidx, krp_errmask,
1949                                             0ULL);
1950
1951         /* also disable interrupts; errormask is sometimes overwriten */
1952         qib_7322_set_intr_state(dd, 0);
1953
1954         /* clear the freeze, and be sure chip saw it */
1955         qib_write_kreg(dd, kr_control, dd->control);
1956         qib_read_kreg32(dd, kr_scratch);
1957
1958         /*
1959          * Force new interrupt if any hwerr, error or interrupt bits are
1960          * still set, and clear "safe" send packet errors related to freeze
1961          * and cancelling sends.  Re-enable error interrupts before possible
1962          * force of re-interrupt on pending interrupts.
1963          */
1964         qib_write_kreg(dd, kr_hwerrclear, 0ULL);
1965         qib_write_kreg(dd, kr_errclear, E_SPKT_ERRS_IGNORE);
1966         qib_write_kreg(dd, kr_errmask, dd->cspec->errormask);
1967         /* We need to purge per-port errs and reset mask, too */
1968         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
1969                 if (!dd->pport[pidx].link_speed_supported)
1970                         continue;
1971                 qib_write_kreg_port(dd->pport + pidx, krp_errclear, ~0Ull);
1972                 qib_write_kreg_port(dd->pport + pidx, krp_errmask, ~0Ull);
1973         }
1974         qib_7322_set_intr_state(dd, 1);
1975 }
1976
1977 /* no error handling to speak of */
1978 /**
1979  * qib_7322_handle_hwerrors - display hardware errors.
1980  * @dd: the qlogic_ib device
1981  * @msg: the output buffer
1982  * @msgl: the size of the output buffer
1983  *
1984  * Use same msg buffer as regular errors to avoid excessive stack
1985  * use.  Most hardware errors are catastrophic, but for right now,
1986  * we'll print them and continue.  We reuse the same message buffer as
1987  * qib_handle_errors() to avoid excessive stack usage.
1988  */
1989 static void qib_7322_handle_hwerrors(struct qib_devdata *dd, char *msg,
1990                                      size_t msgl)
1991 {
1992         u64 hwerrs;
1993         u32 ctrl;
1994         int isfatal = 0;
1995
1996         hwerrs = qib_read_kreg64(dd, kr_hwerrstatus);
1997         if (!hwerrs)
1998                 goto bail;
1999         if (hwerrs == ~0ULL) {
2000                 qib_dev_err(dd, "Read of hardware error status failed "
2001                             "(all bits set); ignoring\n");
2002                 goto bail;
2003         }
2004         qib_stats.sps_hwerrs++;
2005
2006         /* Always clear the error status register, except BIST fail */
2007         qib_write_kreg(dd, kr_hwerrclear, hwerrs &
2008                        ~HWE_MASK(PowerOnBISTFailed));
2009
2010         hwerrs &= dd->cspec->hwerrmask;
2011
2012         /* no EEPROM logging, yet */
2013
2014         if (hwerrs)
2015                 qib_devinfo(dd->pcidev, "Hardware error: hwerr=0x%llx "
2016                             "(cleared)\n", (unsigned long long) hwerrs);
2017
2018         ctrl = qib_read_kreg32(dd, kr_control);
2019         if ((ctrl & SYM_MASK(Control, FreezeMode)) && !dd->diag_client) {
2020                 /*
2021                  * No recovery yet...
2022                  */
2023                 if ((hwerrs & ~HWE_MASK(LATriggered)) ||
2024                     dd->cspec->stay_in_freeze) {
2025                         /*
2026                          * If any set that we aren't ignoring only make the
2027                          * complaint once, in case it's stuck or recurring,
2028                          * and we get here multiple times
2029                          * Force link down, so switch knows, and
2030                          * LEDs are turned off.
2031                          */
2032                         if (dd->flags & QIB_INITTED)
2033                                 isfatal = 1;
2034                 } else
2035                         qib_7322_clear_freeze(dd);
2036         }
2037
2038         if (hwerrs & HWE_MASK(PowerOnBISTFailed)) {
2039                 isfatal = 1;
2040                 strlcpy(msg, "[Memory BIST test failed, "
2041                         "InfiniPath hardware unusable]", msgl);
2042                 /* ignore from now on, so disable until driver reloaded */
2043                 dd->cspec->hwerrmask &= ~HWE_MASK(PowerOnBISTFailed);
2044                 qib_write_kreg(dd, kr_hwerrmask, dd->cspec->hwerrmask);
2045         }
2046
2047         err_decode(msg, msgl, hwerrs, qib_7322_hwerror_msgs);
2048
2049         /* Ignore esoteric PLL failures et al. */
2050
2051         qib_dev_err(dd, "%s hardware error\n", msg);
2052
2053         if (isfatal && !dd->diag_client) {
2054                 qib_dev_err(dd, "Fatal Hardware Error, no longer"
2055                             " usable, SN %.16s\n", dd->serial);
2056                 /*
2057                  * for /sys status file and user programs to print; if no
2058                  * trailing brace is copied, we'll know it was truncated.
2059                  */
2060                 if (dd->freezemsg)
2061                         snprintf(dd->freezemsg, dd->freezelen,
2062                                  "{%s}", msg);
2063                 qib_disable_after_error(dd);
2064         }
2065 bail:;
2066 }
2067
2068 /**
2069  * qib_7322_init_hwerrors - enable hardware errors
2070  * @dd: the qlogic_ib device
2071  *
2072  * now that we have finished initializing everything that might reasonably
2073  * cause a hardware error, and cleared those errors bits as they occur,
2074  * we can enable hardware errors in the mask (potentially enabling
2075  * freeze mode), and enable hardware errors as errors (along with
2076  * everything else) in errormask
2077  */
2078 static void qib_7322_init_hwerrors(struct qib_devdata *dd)
2079 {
2080         int pidx;
2081         u64 extsval;
2082
2083         extsval = qib_read_kreg64(dd, kr_extstatus);
2084         if (!(extsval & (QIB_EXTS_MEMBIST_DISABLED |
2085                          QIB_EXTS_MEMBIST_ENDTEST)))
2086                 qib_dev_err(dd, "MemBIST did not complete!\n");
2087
2088         /* never clear BIST failure, so reported on each driver load */
2089         qib_write_kreg(dd, kr_hwerrclear, ~HWE_MASK(PowerOnBISTFailed));
2090         qib_write_kreg(dd, kr_hwerrmask, dd->cspec->hwerrmask);
2091
2092         /* clear all */
2093         qib_write_kreg(dd, kr_errclear, ~0ULL);
2094         /* enable errors that are masked, at least this first time. */
2095         qib_write_kreg(dd, kr_errmask, ~0ULL);
2096         dd->cspec->errormask = qib_read_kreg64(dd, kr_errmask);
2097         for (pidx = 0; pidx < dd->num_pports; ++pidx)
2098                 if (dd->pport[pidx].link_speed_supported)
2099                         qib_write_kreg_port(dd->pport + pidx, krp_errmask,
2100                                             ~0ULL);
2101 }
2102
2103 /*
2104  * Disable and enable the armlaunch error.  Used for PIO bandwidth testing
2105  * on chips that are count-based, rather than trigger-based.  There is no
2106  * reference counting, but that's also fine, given the intended use.
2107  * Only chip-specific because it's all register accesses
2108  */
2109 static void qib_set_7322_armlaunch(struct qib_devdata *dd, u32 enable)
2110 {
2111         if (enable) {
2112                 qib_write_kreg(dd, kr_errclear, QIB_E_SPIOARMLAUNCH);
2113                 dd->cspec->errormask |= QIB_E_SPIOARMLAUNCH;
2114         } else
2115                 dd->cspec->errormask &= ~QIB_E_SPIOARMLAUNCH;
2116         qib_write_kreg(dd, kr_errmask, dd->cspec->errormask);
2117 }
2118
2119 /*
2120  * Formerly took parameter <which> in pre-shifted,
2121  * pre-merged form with LinkCmd and LinkInitCmd
2122  * together, and assuming the zero was NOP.
2123  */
2124 static void qib_set_ib_7322_lstate(struct qib_pportdata *ppd, u16 linkcmd,
2125                                    u16 linitcmd)
2126 {
2127         u64 mod_wd;
2128         struct qib_devdata *dd = ppd->dd;
2129         unsigned long flags;
2130
2131         if (linitcmd == QLOGIC_IB_IBCC_LINKINITCMD_DISABLE) {
2132                 /*
2133                  * If we are told to disable, note that so link-recovery
2134                  * code does not attempt to bring us back up.
2135                  * Also reset everything that we can, so we start
2136                  * completely clean when re-enabled (before we
2137                  * actually issue the disable to the IBC)
2138                  */
2139                 qib_7322_mini_pcs_reset(ppd);
2140                 spin_lock_irqsave(&ppd->lflags_lock, flags);
2141                 ppd->lflags |= QIBL_IB_LINK_DISABLED;
2142                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
2143         } else if (linitcmd || linkcmd == QLOGIC_IB_IBCC_LINKCMD_DOWN) {
2144                 /*
2145                  * Any other linkinitcmd will lead to LINKDOWN and then
2146                  * to INIT (if all is well), so clear flag to let
2147                  * link-recovery code attempt to bring us back up.
2148                  */
2149                 spin_lock_irqsave(&ppd->lflags_lock, flags);
2150                 ppd->lflags &= ~QIBL_IB_LINK_DISABLED;
2151                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
2152                 /*
2153                  * Clear status change interrupt reduction so the
2154                  * new state is seen.
2155                  */
2156                 ppd->cpspec->ibcctrl_a &=
2157                         ~SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn);
2158         }
2159
2160         mod_wd = (linkcmd << IBA7322_IBCC_LINKCMD_SHIFT) |
2161                 (linitcmd << QLOGIC_IB_IBCC_LINKINITCMD_SHIFT);
2162
2163         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a |
2164                             mod_wd);
2165         /* write to chip to prevent back-to-back writes of ibc reg */
2166         qib_write_kreg(dd, kr_scratch, 0);
2167
2168 }
2169
2170 /*
2171  * The total RCV buffer memory is 64KB, used for both ports, and is
2172  * in units of 64 bytes (same as IB flow control credit unit).
2173  * The consumedVL unit in the same registers are in 32 byte units!
2174  * So, a VL15 packet needs 4.50 IB credits, and 9 rx buffer chunks,
2175  * and we can therefore allocate just 9 IB credits for 2 VL15 packets
2176  * in krp_rxcreditvl15, rather than 10.
2177  */
2178 #define RCV_BUF_UNITSZ 64
2179 #define NUM_RCV_BUF_UNITS(dd) ((64 * 1024) / (RCV_BUF_UNITSZ * dd->num_pports))
2180
2181 static void set_vls(struct qib_pportdata *ppd)
2182 {
2183         int i, numvls, totcred, cred_vl, vl0extra;
2184         struct qib_devdata *dd = ppd->dd;
2185         u64 val;
2186
2187         numvls = qib_num_vls(ppd->vls_operational);
2188
2189         /*
2190          * Set up per-VL credits. Below is kluge based on these assumptions:
2191          * 1) port is disabled at the time early_init is called.
2192          * 2) give VL15 17 credits, for two max-plausible packets.
2193          * 3) Give VL0-N the rest, with any rounding excess used for VL0
2194          */
2195         /* 2 VL15 packets @ 288 bytes each (including IB headers) */
2196         totcred = NUM_RCV_BUF_UNITS(dd);
2197         cred_vl = (2 * 288 + RCV_BUF_UNITSZ - 1) / RCV_BUF_UNITSZ;
2198         totcred -= cred_vl;
2199         qib_write_kreg_port(ppd, krp_rxcreditvl15, (u64) cred_vl);
2200         cred_vl = totcred / numvls;
2201         vl0extra = totcred - cred_vl * numvls;
2202         qib_write_kreg_port(ppd, krp_rxcreditvl0, cred_vl + vl0extra);
2203         for (i = 1; i < numvls; i++)
2204                 qib_write_kreg_port(ppd, krp_rxcreditvl0 + i, cred_vl);
2205         for (; i < 8; i++) /* no buffer space for other VLs */
2206                 qib_write_kreg_port(ppd, krp_rxcreditvl0 + i, 0);
2207
2208         /* Notify IBC that credits need to be recalculated */
2209         val = qib_read_kreg_port(ppd, krp_ibsdtestiftx);
2210         val |= SYM_MASK(IB_SDTEST_IF_TX_0, CREDIT_CHANGE);
2211         qib_write_kreg_port(ppd, krp_ibsdtestiftx, val);
2212         qib_write_kreg(dd, kr_scratch, 0ULL);
2213         val &= ~SYM_MASK(IB_SDTEST_IF_TX_0, CREDIT_CHANGE);
2214         qib_write_kreg_port(ppd, krp_ibsdtestiftx, val);
2215
2216         for (i = 0; i < numvls; i++)
2217                 val = qib_read_kreg_port(ppd, krp_rxcreditvl0 + i);
2218         val = qib_read_kreg_port(ppd, krp_rxcreditvl15);
2219
2220         /* Change the number of operational VLs */
2221         ppd->cpspec->ibcctrl_a = (ppd->cpspec->ibcctrl_a &
2222                                 ~SYM_MASK(IBCCtrlA_0, NumVLane)) |
2223                 ((u64)(numvls - 1) << SYM_LSB(IBCCtrlA_0, NumVLane));
2224         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
2225         qib_write_kreg(dd, kr_scratch, 0ULL);
2226 }
2227
2228 /*
2229  * The code that deals with actual SerDes is in serdes_7322_init().
2230  * Compared to the code for iba7220, it is minimal.
2231  */
2232 static int serdes_7322_init(struct qib_pportdata *ppd);
2233
2234 /**
2235  * qib_7322_bringup_serdes - bring up the serdes
2236  * @ppd: physical port on the qlogic_ib device
2237  */
2238 static int qib_7322_bringup_serdes(struct qib_pportdata *ppd)
2239 {
2240         struct qib_devdata *dd = ppd->dd;
2241         u64 val, guid, ibc;
2242         unsigned long flags;
2243         int ret = 0;
2244
2245         /*
2246          * SerDes model not in Pd, but still need to
2247          * set up much of IBCCtrl and IBCDDRCtrl; move elsewhere
2248          * eventually.
2249          */
2250         /* Put IBC in reset, sends disabled (should be in reset already) */
2251         ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0, IBLinkEn);
2252         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
2253         qib_write_kreg(dd, kr_scratch, 0ULL);
2254
2255         if (qib_compat_ddr_negotiate) {
2256                 ppd->cpspec->ibdeltainprog = 1;
2257                 ppd->cpspec->ibsymsnap = read_7322_creg32_port(ppd,
2258                                                 crp_ibsymbolerr);
2259                 ppd->cpspec->iblnkerrsnap = read_7322_creg32_port(ppd,
2260                                                 crp_iblinkerrrecov);
2261         }
2262
2263         /* flowcontrolwatermark is in units of KBytes */
2264         ibc = 0x5ULL << SYM_LSB(IBCCtrlA_0, FlowCtrlWaterMark);
2265         /*
2266          * Flow control is sent this often, even if no changes in
2267          * buffer space occur.  Units are 128ns for this chip.
2268          * Set to 3usec.
2269          */
2270         ibc |= 24ULL << SYM_LSB(IBCCtrlA_0, FlowCtrlPeriod);
2271         /* max error tolerance */
2272         ibc |= 0xfULL << SYM_LSB(IBCCtrlA_0, PhyerrThreshold);
2273         /* IB credit flow control. */
2274         ibc |= 0xfULL << SYM_LSB(IBCCtrlA_0, OverrunThreshold);
2275         /*
2276          * set initial max size pkt IBC will send, including ICRC; it's the
2277          * PIO buffer size in dwords, less 1; also see qib_set_mtu()
2278          */
2279         ibc |= ((u64)(ppd->ibmaxlen >> 2) + 1) <<
2280                 SYM_LSB(IBCCtrlA_0, MaxPktLen);
2281         ppd->cpspec->ibcctrl_a = ibc; /* without linkcmd or linkinitcmd! */
2282
2283         /* initially come up waiting for TS1, without sending anything. */
2284         val = ppd->cpspec->ibcctrl_a | (QLOGIC_IB_IBCC_LINKINITCMD_DISABLE <<
2285                 QLOGIC_IB_IBCC_LINKINITCMD_SHIFT);
2286
2287         /*
2288          * Reset the PCS interface to the serdes (and also ibc, which is still
2289          * in reset from above).  Writes new value of ibcctrl_a as last step.
2290          */
2291         qib_7322_mini_pcs_reset(ppd);
2292         qib_write_kreg(dd, kr_scratch, 0ULL);
2293
2294         if (!ppd->cpspec->ibcctrl_b) {
2295                 unsigned lse = ppd->link_speed_enabled;
2296
2297                 /*
2298                  * Not on re-init after reset, establish shadow
2299                  * and force initial config.
2300                  */
2301                 ppd->cpspec->ibcctrl_b = qib_read_kreg_port(ppd,
2302                                                              krp_ibcctrl_b);
2303                 ppd->cpspec->ibcctrl_b &= ~(IBA7322_IBC_SPEED_QDR |
2304                                 IBA7322_IBC_SPEED_DDR |
2305                                 IBA7322_IBC_SPEED_SDR |
2306                                 IBA7322_IBC_WIDTH_AUTONEG |
2307                                 SYM_MASK(IBCCtrlB_0, IB_LANE_REV_SUPPORTED));
2308                 if (lse & (lse - 1)) /* Muliple speeds enabled */
2309                         ppd->cpspec->ibcctrl_b |=
2310                                 (lse << IBA7322_IBC_SPEED_LSB) |
2311                                 IBA7322_IBC_IBTA_1_2_MASK |
2312                                 IBA7322_IBC_MAX_SPEED_MASK;
2313                 else
2314                         ppd->cpspec->ibcctrl_b |= (lse == QIB_IB_QDR) ?
2315                                 IBA7322_IBC_SPEED_QDR |
2316                                  IBA7322_IBC_IBTA_1_2_MASK :
2317                                 (lse == QIB_IB_DDR) ?
2318                                         IBA7322_IBC_SPEED_DDR :
2319                                         IBA7322_IBC_SPEED_SDR;
2320                 if ((ppd->link_width_enabled & (IB_WIDTH_1X | IB_WIDTH_4X)) ==
2321                     (IB_WIDTH_1X | IB_WIDTH_4X))
2322                         ppd->cpspec->ibcctrl_b |= IBA7322_IBC_WIDTH_AUTONEG;
2323                 else
2324                         ppd->cpspec->ibcctrl_b |=
2325                                 ppd->link_width_enabled == IB_WIDTH_4X ?
2326                                 IBA7322_IBC_WIDTH_4X_ONLY :
2327                                 IBA7322_IBC_WIDTH_1X_ONLY;
2328
2329                 /* always enable these on driver reload, not sticky */
2330                 ppd->cpspec->ibcctrl_b |= (IBA7322_IBC_RXPOL_MASK |
2331                         IBA7322_IBC_HRTBT_MASK);
2332         }
2333         qib_write_kreg_port(ppd, krp_ibcctrl_b, ppd->cpspec->ibcctrl_b);
2334
2335         /* setup so we have more time at CFGTEST to change H1 */
2336         val = qib_read_kreg_port(ppd, krp_ibcctrl_c);
2337         val &= ~SYM_MASK(IBCCtrlC_0, IB_FRONT_PORCH);
2338         val |= 0xfULL << SYM_LSB(IBCCtrlC_0, IB_FRONT_PORCH);
2339         qib_write_kreg_port(ppd, krp_ibcctrl_c, val);
2340
2341         serdes_7322_init(ppd);
2342
2343         guid = be64_to_cpu(ppd->guid);
2344         if (!guid) {
2345                 if (dd->base_guid)
2346                         guid = be64_to_cpu(dd->base_guid) + ppd->port - 1;
2347                 ppd->guid = cpu_to_be64(guid);
2348         }
2349
2350         qib_write_kreg_port(ppd, krp_hrtbt_guid, guid);
2351         /* write to chip to prevent back-to-back writes of ibc reg */
2352         qib_write_kreg(dd, kr_scratch, 0);
2353
2354         /* Enable port */
2355         ppd->cpspec->ibcctrl_a |= SYM_MASK(IBCCtrlA_0, IBLinkEn);
2356         set_vls(ppd);
2357
2358         /* be paranoid against later code motion, etc. */
2359         spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
2360         ppd->p_rcvctrl |= SYM_MASK(RcvCtrl_0, RcvIBPortEnable);
2361         qib_write_kreg_port(ppd, krp_rcvctrl, ppd->p_rcvctrl);
2362         spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
2363
2364         /* Also enable IBSTATUSCHG interrupt.  */
2365         val = qib_read_kreg_port(ppd, krp_errmask);
2366         qib_write_kreg_port(ppd, krp_errmask,
2367                 val | ERR_MASK_N(IBStatusChanged));
2368
2369         /* Always zero until we start messing with SerDes for real */
2370         return ret;
2371 }
2372
2373 /**
2374  * qib_7322_quiet_serdes - set serdes to txidle
2375  * @dd: the qlogic_ib device
2376  * Called when driver is being unloaded
2377  */
2378 static void qib_7322_mini_quiet_serdes(struct qib_pportdata *ppd)
2379 {
2380         u64 val;
2381         unsigned long flags;
2382
2383         qib_set_ib_7322_lstate(ppd, 0, QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
2384
2385         spin_lock_irqsave(&ppd->lflags_lock, flags);
2386         ppd->lflags &= ~QIBL_IB_AUTONEG_INPROG;
2387         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
2388         wake_up(&ppd->cpspec->autoneg_wait);
2389         cancel_delayed_work(&ppd->cpspec->autoneg_work);
2390         if (ppd->dd->cspec->r1)
2391                 cancel_delayed_work(&ppd->cpspec->ipg_work);
2392         flush_scheduled_work();
2393
2394         ppd->cpspec->chase_end = 0;
2395         if (ppd->cpspec->chase_timer.data) /* if initted */
2396                 del_timer_sync(&ppd->cpspec->chase_timer);
2397
2398         /*
2399          * Despite the name, actually disables IBC as well. Do it when
2400          * we are as sure as possible that no more packets can be
2401          * received, following the down and the PCS reset.
2402          * The actual disabling happens in qib_7322_mini_pci_reset(),
2403          * along with the PCS being reset.
2404          */
2405         ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0, IBLinkEn);
2406         qib_7322_mini_pcs_reset(ppd);
2407
2408         /*
2409          * Update the adjusted counters so the adjustment persists
2410          * across driver reload.
2411          */
2412         if (ppd->cpspec->ibsymdelta || ppd->cpspec->iblnkerrdelta ||
2413             ppd->cpspec->ibdeltainprog || ppd->cpspec->iblnkdowndelta) {
2414                 struct qib_devdata *dd = ppd->dd;
2415                 u64 diagc;
2416
2417                 /* enable counter writes */
2418                 diagc = qib_read_kreg64(dd, kr_hwdiagctrl);
2419                 qib_write_kreg(dd, kr_hwdiagctrl,
2420                                diagc | SYM_MASK(HwDiagCtrl, CounterWrEnable));
2421
2422                 if (ppd->cpspec->ibsymdelta || ppd->cpspec->ibdeltainprog) {
2423                         val = read_7322_creg32_port(ppd, crp_ibsymbolerr);
2424                         if (ppd->cpspec->ibdeltainprog)
2425                                 val -= val - ppd->cpspec->ibsymsnap;
2426                         val -= ppd->cpspec->ibsymdelta;
2427                         write_7322_creg_port(ppd, crp_ibsymbolerr, val);
2428                 }
2429                 if (ppd->cpspec->iblnkerrdelta || ppd->cpspec->ibdeltainprog) {
2430                         val = read_7322_creg32_port(ppd, crp_iblinkerrrecov);
2431                         if (ppd->cpspec->ibdeltainprog)
2432                                 val -= val - ppd->cpspec->iblnkerrsnap;
2433                         val -= ppd->cpspec->iblnkerrdelta;
2434                         write_7322_creg_port(ppd, crp_iblinkerrrecov, val);
2435                 }
2436                 if (ppd->cpspec->iblnkdowndelta) {
2437                         val = read_7322_creg32_port(ppd, crp_iblinkdown);
2438                         val += ppd->cpspec->iblnkdowndelta;
2439                         write_7322_creg_port(ppd, crp_iblinkdown, val);
2440                 }
2441                 /*
2442                  * No need to save ibmalfdelta since IB perfcounters
2443                  * are cleared on driver reload.
2444                  */
2445
2446                 /* and disable counter writes */
2447                 qib_write_kreg(dd, kr_hwdiagctrl, diagc);
2448         }
2449 }
2450
2451 /**
2452  * qib_setup_7322_setextled - set the state of the two external LEDs
2453  * @ppd: physical port on the qlogic_ib device
2454  * @on: whether the link is up or not
2455  *
2456  * The exact combo of LEDs if on is true is determined by looking
2457  * at the ibcstatus.
2458  *
2459  * These LEDs indicate the physical and logical state of IB link.
2460  * For this chip (at least with recommended board pinouts), LED1
2461  * is Yellow (logical state) and LED2 is Green (physical state),
2462  *
2463  * Note:  We try to match the Mellanox HCA LED behavior as best
2464  * we can.  Green indicates physical link state is OK (something is
2465  * plugged in, and we can train).
2466  * Amber indicates the link is logically up (ACTIVE).
2467  * Mellanox further blinks the amber LED to indicate data packet
2468  * activity, but we have no hardware support for that, so it would
2469  * require waking up every 10-20 msecs and checking the counters
2470  * on the chip, and then turning the LED off if appropriate.  That's
2471  * visible overhead, so not something we will do.
2472  */
2473 static void qib_setup_7322_setextled(struct qib_pportdata *ppd, u32 on)
2474 {
2475         struct qib_devdata *dd = ppd->dd;
2476         u64 extctl, ledblink = 0, val;
2477         unsigned long flags;
2478         int yel, grn;
2479
2480         /*
2481          * The diags use the LED to indicate diag info, so we leave
2482          * the external LED alone when the diags are running.
2483          */
2484         if (dd->diag_client)
2485                 return;
2486
2487         /* Allow override of LED display for, e.g. Locating system in rack */
2488         if (ppd->led_override) {
2489                 grn = (ppd->led_override & QIB_LED_PHYS);
2490                 yel = (ppd->led_override & QIB_LED_LOG);
2491         } else if (on) {
2492                 val = qib_read_kreg_port(ppd, krp_ibcstatus_a);
2493                 grn = qib_7322_phys_portstate(val) ==
2494                         IB_PHYSPORTSTATE_LINKUP;
2495                 yel = qib_7322_iblink_state(val) == IB_PORT_ACTIVE;
2496         } else {
2497                 grn = 0;
2498                 yel = 0;
2499         }
2500
2501         spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
2502         extctl = dd->cspec->extctrl & (ppd->port == 1 ?
2503                 ~ExtLED_IB1_MASK : ~ExtLED_IB2_MASK);
2504         if (grn) {
2505                 extctl |= ppd->port == 1 ? ExtLED_IB1_GRN : ExtLED_IB2_GRN;
2506                 /*
2507                  * Counts are in chip clock (4ns) periods.
2508                  * This is 1/16 sec (66.6ms) on,
2509                  * 3/16 sec (187.5 ms) off, with packets rcvd.
2510                  */
2511                 ledblink = ((66600 * 1000UL / 4) << IBA7322_LEDBLINK_ON_SHIFT) |
2512                         ((187500 * 1000UL / 4) << IBA7322_LEDBLINK_OFF_SHIFT);
2513         }
2514         if (yel)
2515                 extctl |= ppd->port == 1 ? ExtLED_IB1_YEL : ExtLED_IB2_YEL;
2516         dd->cspec->extctrl = extctl;
2517         qib_write_kreg(dd, kr_extctrl, dd->cspec->extctrl);
2518         spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
2519
2520         if (ledblink) /* blink the LED on packet receive */
2521                 qib_write_kreg_port(ppd, krp_rcvpktledcnt, ledblink);
2522 }
2523
2524 /*
2525  * Disable MSIx interrupt if enabled, call generic MSIx code
2526  * to cleanup, and clear pending MSIx interrupts.
2527  * Used for fallback to INTx, after reset, and when MSIx setup fails.
2528  */
2529 static void qib_7322_nomsix(struct qib_devdata *dd)
2530 {
2531         u64 intgranted;
2532         int n;
2533
2534         dd->cspec->main_int_mask = ~0ULL;
2535         n = dd->cspec->num_msix_entries;
2536         if (n) {
2537                 int i;
2538
2539                 dd->cspec->num_msix_entries = 0;
2540                 for (i = 0; i < n; i++)
2541                         free_irq(dd->cspec->msix_entries[i].vector,
2542                                  dd->cspec->msix_arg[i]);
2543                 qib_nomsix(dd);
2544         }
2545         /* make sure no MSIx interrupts are left pending */
2546         intgranted = qib_read_kreg64(dd, kr_intgranted);
2547         if (intgranted)
2548                 qib_write_kreg(dd, kr_intgranted, intgranted);
2549 }
2550
2551 static void qib_7322_free_irq(struct qib_devdata *dd)
2552 {
2553         if (dd->cspec->irq) {
2554                 free_irq(dd->cspec->irq, dd);
2555                 dd->cspec->irq = 0;
2556         }
2557         qib_7322_nomsix(dd);
2558 }
2559
2560 static void qib_setup_7322_cleanup(struct qib_devdata *dd)
2561 {
2562         int i;
2563
2564         qib_7322_free_irq(dd);
2565         kfree(dd->cspec->cntrs);
2566         kfree(dd->cspec->sendchkenable);
2567         kfree(dd->cspec->sendgrhchk);
2568         kfree(dd->cspec->sendibchk);
2569         kfree(dd->cspec->msix_entries);
2570         kfree(dd->cspec->msix_arg);
2571         for (i = 0; i < dd->num_pports; i++) {
2572                 unsigned long flags;
2573                 u32 mask = QSFP_GPIO_MOD_PRS_N |
2574                         (QSFP_GPIO_MOD_PRS_N << QSFP_GPIO_PORT2_SHIFT);
2575
2576                 kfree(dd->pport[i].cpspec->portcntrs);
2577                 if (dd->flags & QIB_HAS_QSFP) {
2578                         spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
2579                         dd->cspec->gpio_mask &= ~mask;
2580                         qib_write_kreg(dd, kr_gpio_mask, dd->cspec->gpio_mask);
2581                         spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
2582                         qib_qsfp_deinit(&dd->pport[i].cpspec->qsfp_data);
2583                 }
2584                 if (dd->pport[i].ibport_data.smi_ah)
2585                         ib_destroy_ah(&dd->pport[i].ibport_data.smi_ah->ibah);
2586         }
2587 }
2588
2589 /* handle SDMA interrupts */
2590 static void sdma_7322_intr(struct qib_devdata *dd, u64 istat)
2591 {
2592         struct qib_pportdata *ppd0 = &dd->pport[0];
2593         struct qib_pportdata *ppd1 = &dd->pport[1];
2594         u64 intr0 = istat & (INT_MASK_P(SDma, 0) |
2595                 INT_MASK_P(SDmaIdle, 0) | INT_MASK_P(SDmaProgress, 0));
2596         u64 intr1 = istat & (INT_MASK_P(SDma, 1) |
2597                 INT_MASK_P(SDmaIdle, 1) | INT_MASK_P(SDmaProgress, 1));
2598
2599         if (intr0)
2600                 qib_sdma_intr(ppd0);
2601         if (intr1)
2602                 qib_sdma_intr(ppd1);
2603
2604         if (istat & INT_MASK_PM(SDmaCleanupDone, 0))
2605                 qib_sdma_process_event(ppd0, qib_sdma_event_e20_hw_started);
2606         if (istat & INT_MASK_PM(SDmaCleanupDone, 1))
2607                 qib_sdma_process_event(ppd1, qib_sdma_event_e20_hw_started);
2608 }
2609
2610 /*
2611  * Set or clear the Send buffer available interrupt enable bit.
2612  */
2613 static void qib_wantpiobuf_7322_intr(struct qib_devdata *dd, u32 needint)
2614 {
2615         unsigned long flags;
2616
2617         spin_lock_irqsave(&dd->sendctrl_lock, flags);
2618         if (needint)
2619                 dd->sendctrl |= SYM_MASK(SendCtrl, SendIntBufAvail);
2620         else
2621                 dd->sendctrl &= ~SYM_MASK(SendCtrl, SendIntBufAvail);
2622         qib_write_kreg(dd, kr_sendctrl, dd->sendctrl);
2623         qib_write_kreg(dd, kr_scratch, 0ULL);
2624         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
2625 }
2626
2627 /*
2628  * Somehow got an interrupt with reserved bits set in interrupt status.
2629  * Print a message so we know it happened, then clear them.
2630  * keep mainline interrupt handler cache-friendly
2631  */
2632 static noinline void unknown_7322_ibits(struct qib_devdata *dd, u64 istat)
2633 {
2634         u64 kills;
2635         char msg[128];
2636
2637         kills = istat & ~QIB_I_BITSEXTANT;
2638         qib_dev_err(dd, "Clearing reserved interrupt(s) 0x%016llx:"
2639                     " %s\n", (unsigned long long) kills, msg);
2640         qib_write_kreg(dd, kr_intmask, (dd->cspec->int_enable_mask & ~kills));
2641 }
2642
2643 /* keep mainline interrupt handler cache-friendly */
2644 static noinline void unknown_7322_gpio_intr(struct qib_devdata *dd)
2645 {
2646         u32 gpiostatus;
2647         int handled = 0;
2648         int pidx;
2649
2650         /*
2651          * Boards for this chip currently don't use GPIO interrupts,
2652          * so clear by writing GPIOstatus to GPIOclear, and complain
2653          * to developer.  To avoid endless repeats, clear
2654          * the bits in the mask, since there is some kind of
2655          * programming error or chip problem.
2656          */
2657         gpiostatus = qib_read_kreg32(dd, kr_gpio_status);
2658         /*
2659          * In theory, writing GPIOstatus to GPIOclear could
2660          * have a bad side-effect on some diagnostic that wanted
2661          * to poll for a status-change, but the various shadows
2662          * make that problematic at best. Diags will just suppress
2663          * all GPIO interrupts during such tests.
2664          */
2665         qib_write_kreg(dd, kr_gpio_clear, gpiostatus);
2666         /*
2667          * Check for QSFP MOD_PRS changes
2668          * only works for single port if IB1 != pidx1
2669          */
2670         for (pidx = 0; pidx < dd->num_pports && (dd->flags & QIB_HAS_QSFP);
2671              ++pidx) {
2672                 struct qib_pportdata *ppd;
2673                 struct qib_qsfp_data *qd;
2674                 u32 mask;
2675                 if (!dd->pport[pidx].link_speed_supported)
2676                         continue;
2677                 mask = QSFP_GPIO_MOD_PRS_N;
2678                 ppd = dd->pport + pidx;
2679                 mask <<= (QSFP_GPIO_PORT2_SHIFT * ppd->hw_pidx);
2680                 if (gpiostatus & dd->cspec->gpio_mask & mask) {
2681                         u64 pins;
2682                         qd = &ppd->cpspec->qsfp_data;
2683                         gpiostatus &= ~mask;
2684                         pins = qib_read_kreg64(dd, kr_extstatus);
2685                         pins >>= SYM_LSB(EXTStatus, GPIOIn);
2686                         if (!(pins & mask)) {
2687                                 ++handled;
2688                                 qd->t_insert = get_jiffies_64();
2689                                 schedule_work(&qd->work);
2690                         }
2691                 }
2692         }
2693
2694         if (gpiostatus && !handled) {
2695                 const u32 mask = qib_read_kreg32(dd, kr_gpio_mask);
2696                 u32 gpio_irq = mask & gpiostatus;
2697
2698                 /*
2699                  * Clear any troublemakers, and update chip from shadow
2700                  */
2701                 dd->cspec->gpio_mask &= ~gpio_irq;
2702                 qib_write_kreg(dd, kr_gpio_mask, dd->cspec->gpio_mask);
2703         }
2704 }
2705
2706 /*
2707  * Handle errors and unusual events first, separate function
2708  * to improve cache hits for fast path interrupt handling.
2709  */
2710 static noinline void unlikely_7322_intr(struct qib_devdata *dd, u64 istat)
2711 {
2712         if (istat & ~QIB_I_BITSEXTANT)
2713                 unknown_7322_ibits(dd, istat);
2714         if (istat & QIB_I_GPIO)
2715                 unknown_7322_gpio_intr(dd);
2716         if (istat & QIB_I_C_ERROR)
2717                 handle_7322_errors(dd);
2718         if (istat & INT_MASK_P(Err, 0) && dd->rcd[0])
2719                 handle_7322_p_errors(dd->rcd[0]->ppd);
2720         if (istat & INT_MASK_P(Err, 1) && dd->rcd[1])
2721                 handle_7322_p_errors(dd->rcd[1]->ppd);
2722 }
2723
2724 /*
2725  * Dynamically adjust the rcv int timeout for a context based on incoming
2726  * packet rate.
2727  */
2728 static void adjust_rcv_timeout(struct qib_ctxtdata *rcd, int npkts)
2729 {
2730         struct qib_devdata *dd = rcd->dd;
2731         u32 timeout = dd->cspec->rcvavail_timeout[rcd->ctxt];
2732
2733         /*
2734          * Dynamically adjust idle timeout on chip
2735          * based on number of packets processed.
2736          */
2737         if (npkts < rcv_int_count && timeout > 2)
2738                 timeout >>= 1;
2739         else if (npkts >= rcv_int_count && timeout < rcv_int_timeout)
2740                 timeout = min(timeout << 1, rcv_int_timeout);
2741         else
2742                 return;
2743
2744         dd->cspec->rcvavail_timeout[rcd->ctxt] = timeout;
2745         qib_write_kreg(dd, kr_rcvavailtimeout + rcd->ctxt, timeout);
2746 }
2747
2748 /*
2749  * This is the main interrupt handler.
2750  * It will normally only be used for low frequency interrupts but may
2751  * have to handle all interrupts if INTx is enabled or fewer than normal
2752  * MSIx interrupts were allocated.
2753  * This routine should ignore the interrupt bits for any of the
2754  * dedicated MSIx handlers.
2755  */
2756 static irqreturn_t qib_7322intr(int irq, void *data)
2757 {
2758         struct qib_devdata *dd = data;
2759         irqreturn_t ret;
2760         u64 istat;
2761         u64 ctxtrbits;
2762         u64 rmask;
2763         unsigned i;
2764         u32 npkts;
2765
2766         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT) {
2767                 /*
2768                  * This return value is not great, but we do not want the
2769                  * interrupt core code to remove our interrupt handler
2770                  * because we don't appear to be handling an interrupt
2771                  * during a chip reset.
2772                  */
2773                 ret = IRQ_HANDLED;
2774                 goto bail;
2775         }
2776
2777         istat = qib_read_kreg64(dd, kr_intstatus);
2778
2779         if (unlikely(istat == ~0ULL)) {
2780                 qib_bad_intrstatus(dd);
2781                 qib_dev_err(dd, "Interrupt status all f's, skipping\n");
2782                 /* don't know if it was our interrupt or not */
2783                 ret = IRQ_NONE;
2784                 goto bail;
2785         }
2786
2787         istat &= dd->cspec->main_int_mask;
2788         if (unlikely(!istat)) {
2789                 /* already handled, or shared and not us */
2790                 ret = IRQ_NONE;
2791                 goto bail;
2792         }
2793
2794         qib_stats.sps_ints++;
2795         if (dd->int_counter != (u32) -1)
2796                 dd->int_counter++;
2797
2798         /* handle "errors" of various kinds first, device ahead of port */
2799         if (unlikely(istat & (~QIB_I_BITSEXTANT | QIB_I_GPIO |
2800                               QIB_I_C_ERROR | INT_MASK_P(Err, 0) |
2801                               INT_MASK_P(Err, 1))))
2802                 unlikely_7322_intr(dd, istat);
2803
2804         /*
2805          * Clear the interrupt bits we found set, relatively early, so we
2806          * "know" know the chip will have seen this by the time we process
2807          * the queue, and will re-interrupt if necessary.  The processor
2808          * itself won't take the interrupt again until we return.
2809          */
2810         qib_write_kreg(dd, kr_intclear, istat);
2811
2812         /*
2813          * Handle kernel receive queues before checking for pio buffers
2814          * available since receives can overflow; piobuf waiters can afford
2815          * a few extra cycles, since they were waiting anyway.
2816          */
2817         ctxtrbits = istat & (QIB_I_RCVAVAIL_MASK | QIB_I_RCVURG_MASK);
2818         if (ctxtrbits) {
2819                 rmask = (1ULL << QIB_I_RCVAVAIL_LSB) |
2820                         (1ULL << QIB_I_RCVURG_LSB);
2821                 for (i = 0; i < dd->first_user_ctxt; i++) {
2822                         if (ctxtrbits & rmask) {
2823                                 ctxtrbits &= ~rmask;
2824                                 if (dd->rcd[i]) {
2825                                         qib_kreceive(dd->rcd[i], NULL, &npkts);
2826                                 }
2827                         }
2828                         rmask <<= 1;
2829                 }
2830                 if (ctxtrbits) {
2831                         ctxtrbits = (ctxtrbits >> QIB_I_RCVAVAIL_LSB) |
2832                                 (ctxtrbits >> QIB_I_RCVURG_LSB);
2833                         qib_handle_urcv(dd, ctxtrbits);
2834                 }
2835         }
2836
2837         if (istat & (QIB_I_P_SDMAINT(0) | QIB_I_P_SDMAINT(1)))
2838                 sdma_7322_intr(dd, istat);
2839
2840         if ((istat & QIB_I_SPIOBUFAVAIL) && (dd->flags & QIB_INITTED))
2841                 qib_ib_piobufavail(dd);
2842
2843         ret = IRQ_HANDLED;
2844 bail:
2845         return ret;
2846 }
2847
2848 /*
2849  * Dedicated receive packet available interrupt handler.
2850  */
2851 static irqreturn_t qib_7322pintr(int irq, void *data)
2852 {
2853         struct qib_ctxtdata *rcd = data;
2854         struct qib_devdata *dd = rcd->dd;
2855         u32 npkts;
2856
2857         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2858                 /*
2859                  * This return value is not great, but we do not want the
2860                  * interrupt core code to remove our interrupt handler
2861                  * because we don't appear to be handling an interrupt
2862                  * during a chip reset.
2863                  */
2864                 return IRQ_HANDLED;
2865
2866         qib_stats.sps_ints++;
2867         if (dd->int_counter != (u32) -1)
2868                 dd->int_counter++;
2869
2870         /* Clear the interrupt bit we expect to be set. */
2871         qib_write_kreg(dd, kr_intclear, ((1ULL << QIB_I_RCVAVAIL_LSB) |
2872                        (1ULL << QIB_I_RCVURG_LSB)) << rcd->ctxt);
2873
2874         qib_kreceive(rcd, NULL, &npkts);
2875
2876         return IRQ_HANDLED;
2877 }
2878
2879 /*
2880  * Dedicated Send buffer available interrupt handler.
2881  */
2882 static irqreturn_t qib_7322bufavail(int irq, void *data)
2883 {
2884         struct qib_devdata *dd = data;
2885
2886         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2887                 /*
2888                  * This return value is not great, but we do not want the
2889                  * interrupt core code to remove our interrupt handler
2890                  * because we don't appear to be handling an interrupt
2891                  * during a chip reset.
2892                  */
2893                 return IRQ_HANDLED;
2894
2895         qib_stats.sps_ints++;
2896         if (dd->int_counter != (u32) -1)
2897                 dd->int_counter++;
2898
2899         /* Clear the interrupt bit we expect to be set. */
2900         qib_write_kreg(dd, kr_intclear, QIB_I_SPIOBUFAVAIL);
2901
2902         /* qib_ib_piobufavail() will clear the want PIO interrupt if needed */
2903         if (dd->flags & QIB_INITTED)
2904                 qib_ib_piobufavail(dd);
2905         else
2906                 qib_wantpiobuf_7322_intr(dd, 0);
2907
2908         return IRQ_HANDLED;
2909 }
2910
2911 /*
2912  * Dedicated Send DMA interrupt handler.
2913  */
2914 static irqreturn_t sdma_intr(int irq, void *data)
2915 {
2916         struct qib_pportdata *ppd = data;
2917         struct qib_devdata *dd = ppd->dd;
2918
2919         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2920                 /*
2921                  * This return value is not great, but we do not want the
2922                  * interrupt core code to remove our interrupt handler
2923                  * because we don't appear to be handling an interrupt
2924                  * during a chip reset.
2925                  */
2926                 return IRQ_HANDLED;
2927
2928         qib_stats.sps_ints++;
2929         if (dd->int_counter != (u32) -1)
2930                 dd->int_counter++;
2931
2932         /* Clear the interrupt bit we expect to be set. */
2933         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
2934                        INT_MASK_P(SDma, 1) : INT_MASK_P(SDma, 0));
2935         qib_sdma_intr(ppd);
2936
2937         return IRQ_HANDLED;
2938 }
2939
2940 /*
2941  * Dedicated Send DMA idle interrupt handler.
2942  */
2943 static irqreturn_t sdma_idle_intr(int irq, void *data)
2944 {
2945         struct qib_pportdata *ppd = data;
2946         struct qib_devdata *dd = ppd->dd;
2947
2948         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2949                 /*
2950                  * This return value is not great, but we do not want the
2951                  * interrupt core code to remove our interrupt handler
2952                  * because we don't appear to be handling an interrupt
2953                  * during a chip reset.
2954                  */
2955                 return IRQ_HANDLED;
2956
2957         qib_stats.sps_ints++;
2958         if (dd->int_counter != (u32) -1)
2959                 dd->int_counter++;
2960
2961         /* Clear the interrupt bit we expect to be set. */
2962         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
2963                        INT_MASK_P(SDmaIdle, 1) : INT_MASK_P(SDmaIdle, 0));
2964         qib_sdma_intr(ppd);
2965
2966         return IRQ_HANDLED;
2967 }
2968
2969 /*
2970  * Dedicated Send DMA progress interrupt handler.
2971  */
2972 static irqreturn_t sdma_progress_intr(int irq, void *data)
2973 {
2974         struct qib_pportdata *ppd = data;
2975         struct qib_devdata *dd = ppd->dd;
2976
2977         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2978                 /*
2979                  * This return value is not great, but we do not want the
2980                  * interrupt core code to remove our interrupt handler
2981                  * because we don't appear to be handling an interrupt
2982                  * during a chip reset.
2983                  */
2984                 return IRQ_HANDLED;
2985
2986         qib_stats.sps_ints++;
2987         if (dd->int_counter != (u32) -1)
2988                 dd->int_counter++;
2989
2990         /* Clear the interrupt bit we expect to be set. */
2991         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
2992                        INT_MASK_P(SDmaProgress, 1) :
2993                        INT_MASK_P(SDmaProgress, 0));
2994         qib_sdma_intr(ppd);
2995
2996         return IRQ_HANDLED;
2997 }
2998
2999 /*
3000  * Dedicated Send DMA cleanup interrupt handler.
3001  */
3002 static irqreturn_t sdma_cleanup_intr(int irq, void *data)
3003 {
3004         struct qib_pportdata *ppd = data;
3005         struct qib_devdata *dd = ppd->dd;
3006
3007         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
3008                 /*
3009                  * This return value is not great, but we do not want the
3010                  * interrupt core code to remove our interrupt handler
3011                  * because we don't appear to be handling an interrupt
3012                  * during a chip reset.
3013                  */
3014                 return IRQ_HANDLED;
3015
3016         qib_stats.sps_ints++;
3017         if (dd->int_counter != (u32) -1)
3018                 dd->int_counter++;
3019
3020         /* Clear the interrupt bit we expect to be set. */
3021         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
3022                        INT_MASK_PM(SDmaCleanupDone, 1) :
3023                        INT_MASK_PM(SDmaCleanupDone, 0));
3024         qib_sdma_process_event(ppd, qib_sdma_event_e20_hw_started);
3025
3026         return IRQ_HANDLED;
3027 }
3028
3029 /*
3030  * Set up our chip-specific interrupt handler.
3031  * The interrupt type has already been setup, so
3032  * we just need to do the registration and error checking.
3033  * If we are using MSIx interrupts, we may fall back to
3034  * INTx later, if the interrupt handler doesn't get called
3035  * within 1/2 second (see verify_interrupt()).
3036  */
3037 static void qib_setup_7322_interrupt(struct qib_devdata *dd, int clearpend)
3038 {
3039         int ret, i, msixnum;
3040         u64 redirect[6];
3041         u64 mask;
3042
3043         if (!dd->num_pports)
3044                 return;
3045
3046         if (clearpend) {
3047                 /*
3048                  * if not switching interrupt types, be sure interrupts are
3049                  * disabled, and then clear anything pending at this point,
3050                  * because we are starting clean.
3051                  */
3052                 qib_7322_set_intr_state(dd, 0);
3053
3054                 /* clear the reset error, init error/hwerror mask */
3055                 qib_7322_init_hwerrors(dd);
3056
3057                 /* clear any interrupt bits that might be set */
3058                 qib_write_kreg(dd, kr_intclear, ~0ULL);
3059
3060                 /* make sure no pending MSIx intr, and clear diag reg */
3061                 qib_write_kreg(dd, kr_intgranted, ~0ULL);
3062                 qib_write_kreg(dd, kr_vecclr_wo_int, ~0ULL);
3063         }
3064
3065         if (!dd->cspec->num_msix_entries) {
3066                 /* Try to get INTx interrupt */
3067 try_intx:
3068                 if (!dd->pcidev->irq) {
3069                         qib_dev_err(dd, "irq is 0, BIOS error?  "
3070                                     "Interrupts won't work\n");
3071                         goto bail;
3072                 }
3073                 ret = request_irq(dd->pcidev->irq, qib_7322intr,
3074                                   IRQF_SHARED, QIB_DRV_NAME, dd);
3075                 if (ret) {
3076                         qib_dev_err(dd, "Couldn't setup INTx "
3077                                     "interrupt (irq=%d): %d\n",
3078                                     dd->pcidev->irq, ret);
3079                         goto bail;
3080                 }
3081                 dd->cspec->irq = dd->pcidev->irq;
3082                 dd->cspec->main_int_mask = ~0ULL;
3083                 goto bail;
3084         }
3085
3086         /* Try to get MSIx interrupts */
3087         memset(redirect, 0, sizeof redirect);
3088         mask = ~0ULL;
3089         msixnum = 0;
3090         for (i = 0; msixnum < dd->cspec->num_msix_entries; i++) {
3091                 irq_handler_t handler;
3092                 const char *name;
3093                 void *arg;
3094                 u64 val;
3095                 int lsb, reg, sh;
3096
3097                 if (i < ARRAY_SIZE(irq_table)) {
3098                         if (irq_table[i].port) {
3099                                 /* skip if for a non-configured port */
3100                                 if (irq_table[i].port > dd->num_pports)
3101                                         continue;
3102                                 arg = dd->pport + irq_table[i].port - 1;
3103                         } else
3104                                 arg = dd;
3105                         lsb = irq_table[i].lsb;
3106                         handler = irq_table[i].handler;
3107                         name = irq_table[i].name;
3108                 } else {
3109                         unsigned ctxt;
3110
3111                         ctxt = i - ARRAY_SIZE(irq_table);
3112                         /* per krcvq context receive interrupt */
3113                         arg = dd->rcd[ctxt];
3114                         if (!arg)
3115                                 continue;
3116                         lsb = QIB_I_RCVAVAIL_LSB + ctxt;
3117                         handler = qib_7322pintr;
3118                         name = QIB_DRV_NAME " (kctx)";
3119                 }
3120                 ret = request_irq(dd->cspec->msix_entries[msixnum].vector,
3121                                   handler, 0, name, arg);
3122                 if (ret) {
3123                         /*
3124                          * Shouldn't happen since the enable said we could
3125                          * have as many as we are trying to setup here.
3126                          */
3127                         qib_dev_err(dd, "Couldn't setup MSIx "
3128                                     "interrupt (vec=%d, irq=%d): %d\n", msixnum,
3129                                     dd->cspec->msix_entries[msixnum].vector,
3130                                     ret);
3131                         qib_7322_nomsix(dd);
3132                         goto try_intx;
3133                 }
3134                 dd->cspec->msix_arg[msixnum] = arg;
3135                 if (lsb >= 0) {
3136                         reg = lsb / IBA7322_REDIRECT_VEC_PER_REG;
3137                         sh = (lsb % IBA7322_REDIRECT_VEC_PER_REG) *
3138                                 SYM_LSB(IntRedirect0, vec1);
3139                         mask &= ~(1ULL << lsb);
3140                         redirect[reg] |= ((u64) msixnum) << sh;
3141                 }
3142                 val = qib_read_kreg64(dd, 2 * msixnum + 1 +
3143                         (QIB_7322_MsixTable_OFFS / sizeof(u64)));
3144                 msixnum++;
3145         }
3146         /* Initialize the vector mapping */
3147         for (i = 0; i < ARRAY_SIZE(redirect); i++)
3148                 qib_write_kreg(dd, kr_intredirect + i, redirect[i]);
3149         dd->cspec->main_int_mask = mask;
3150 bail:;
3151 }
3152
3153 /**
3154  * qib_7322_boardname - fill in the board name and note features
3155  * @dd: the qlogic_ib device
3156  *
3157  * info will be based on the board revision register
3158  */
3159 static unsigned qib_7322_boardname(struct qib_devdata *dd)
3160 {
3161         /* Will need enumeration of board-types here */
3162         char *n;
3163         u32 boardid, namelen;
3164         unsigned features = DUAL_PORT_CAP;
3165
3166         boardid = SYM_FIELD(dd->revision, Revision, BoardID);
3167
3168         switch (boardid) {
3169         case 0:
3170                 n = "InfiniPath_QLE7342_Emulation";
3171                 break;
3172         case 1:
3173                 n = "InfiniPath_QLE7340";
3174                 dd->flags |= QIB_HAS_QSFP;
3175                 features = PORT_SPD_CAP;
3176                 break;
3177         case 2:
3178                 n = "InfiniPath_QLE7342";
3179                 dd->flags |= QIB_HAS_QSFP;
3180                 break;
3181         case 3:
3182                 n = "InfiniPath_QMI7342";
3183                 break;
3184         case 4:
3185                 n = "InfiniPath_Unsupported7342";
3186                 qib_dev_err(dd, "Unsupported version of QMH7342\n");
3187                 features = 0;
3188                 break;
3189         case BOARD_QMH7342:
3190                 n = "InfiniPath_QMH7342";
3191                 features = 0x24;
3192                 break;
3193         case BOARD_QME7342:
3194                 n = "InfiniPath_QME7342";
3195                 break;
3196         case 8:
3197                 n = "InfiniPath_QME7362";
3198                 dd->flags |= QIB_HAS_QSFP;
3199                 break;
3200         case 15:
3201                 n = "InfiniPath_QLE7342_TEST";
3202                 dd->flags |= QIB_HAS_QSFP;
3203                 break;
3204         default:
3205                 n = "InfiniPath_QLE73xy_UNKNOWN";
3206                 qib_dev_err(dd, "Unknown 7322 board type %u\n", boardid);
3207                 break;
3208         }
3209         dd->board_atten = 1; /* index into txdds_Xdr */
3210
3211         namelen = strlen(n) + 1;
3212         dd->boardname = kmalloc(namelen, GFP_KERNEL);
3213         if (!dd->boardname)
3214                 qib_dev_err(dd, "Failed allocation for board name: %s\n", n);
3215         else
3216                 snprintf(dd->boardname, namelen, "%s", n);
3217
3218         snprintf(dd->boardversion, sizeof(dd->boardversion),
3219                  "ChipABI %u.%u, %s, InfiniPath%u %u.%u, SW Compat %u\n",
3220                  QIB_CHIP_VERS_MAJ, QIB_CHIP_VERS_MIN, dd->boardname,
3221                  (unsigned)SYM_FIELD(dd->revision, Revision_R, Arch),
3222                  dd->majrev, dd->minrev,
3223                  (unsigned)SYM_FIELD(dd->revision, Revision_R, SW));
3224
3225         if (qib_singleport && (features >> PORT_SPD_CAP_SHIFT) & PORT_SPD_CAP) {
3226                 qib_devinfo(dd->pcidev, "IB%u: Forced to single port mode"
3227                             " by module parameter\n", dd->unit);
3228                 features &= PORT_SPD_CAP;
3229         }
3230
3231         return features;
3232 }
3233
3234 /*
3235  * This routine sleeps, so it can only be called from user context, not
3236  * from interrupt context.
3237  */
3238 static int qib_do_7322_reset(struct qib_devdata *dd)
3239 {
3240         u64 val;
3241         u64 *msix_vecsave;
3242         int i, msix_entries, ret = 1;
3243         u16 cmdval;
3244         u8 int_line, clinesz;
3245         unsigned long flags;
3246
3247         /* Use dev_err so it shows up in logs, etc. */
3248         qib_dev_err(dd, "Resetting InfiniPath unit %u\n", dd->unit);
3249
3250         qib_pcie_getcmd(dd, &cmdval, &int_line, &clinesz);
3251
3252         msix_entries = dd->cspec->num_msix_entries;
3253
3254         /* no interrupts till re-initted */
3255         qib_7322_set_intr_state(dd, 0);
3256
3257         if (msix_entries) {
3258                 qib_7322_nomsix(dd);
3259                 /* can be up to 512 bytes, too big for stack */
3260                 msix_vecsave = kmalloc(2 * dd->cspec->num_msix_entries *
3261                         sizeof(u64), GFP_KERNEL);
3262                 if (!msix_vecsave)
3263                         qib_dev_err(dd, "No mem to save MSIx data\n");
3264         } else
3265                 msix_vecsave = NULL;
3266
3267         /*
3268          * Core PCI (as of 2.6.18) doesn't save or rewrite the full vector
3269          * info that is set up by the BIOS, so we have to save and restore
3270          * it ourselves.   There is some risk something could change it,
3271          * after we save it, but since we have disabled the MSIx, it
3272          * shouldn't be touched...
3273          */
3274         for (i = 0; i < msix_entries; i++) {
3275                 u64 vecaddr, vecdata;
3276                 vecaddr = qib_read_kreg64(dd, 2 * i +
3277                                   (QIB_7322_MsixTable_OFFS / sizeof(u64)));
3278                 vecdata = qib_read_kreg64(dd, 1 + 2 * i +
3279                                   (QIB_7322_MsixTable_OFFS / sizeof(u64)));
3280                 if (msix_vecsave) {
3281                         msix_vecsave[2 * i] = vecaddr;
3282                         /* save it without the masked bit set */
3283                         msix_vecsave[1 + 2 * i] = vecdata & ~0x100000000ULL;
3284                 }
3285         }
3286
3287         dd->pport->cpspec->ibdeltainprog = 0;
3288         dd->pport->cpspec->ibsymdelta = 0;
3289         dd->pport->cpspec->iblnkerrdelta = 0;
3290         dd->pport->cpspec->ibmalfdelta = 0;
3291         dd->int_counter = 0; /* so we check interrupts work again */
3292
3293         /*
3294          * Keep chip from being accessed until we are ready.  Use
3295          * writeq() directly, to allow the write even though QIB_PRESENT
3296          * isnt' set.
3297          */
3298         dd->flags &= ~(QIB_INITTED | QIB_PRESENT | QIB_BADINTR);
3299         dd->flags |= QIB_DOING_RESET;
3300         val = dd->control | QLOGIC_IB_C_RESET;
3301         writeq(val, &dd->kregbase[kr_control]);
3302
3303         for (i = 1; i <= 5; i++) {
3304                 /*
3305                  * Allow MBIST, etc. to complete; longer on each retry.
3306                  * We sometimes get machine checks from bus timeout if no
3307                  * response, so for now, make it *really* long.
3308                  */
3309                 msleep(1000 + (1 + i) * 3000);
3310
3311                 qib_pcie_reenable(dd, cmdval, int_line, clinesz);
3312
3313                 /*
3314                  * Use readq directly, so we don't need to mark it as PRESENT
3315                  * until we get a successful indication that all is well.
3316                  */
3317                 val = readq(&dd->kregbase[kr_revision]);
3318                 if (val == dd->revision)
3319                         break;
3320                 if (i == 5) {
3321                         qib_dev_err(dd, "Failed to initialize after reset, "
3322                                     "unusable\n");
3323                         ret = 0;
3324                         goto  bail;
3325                 }
3326         }
3327
3328         dd->flags |= QIB_PRESENT; /* it's back */
3329
3330         if (msix_entries) {
3331                 /* restore the MSIx vector address and data if saved above */
3332                 for (i = 0; i < msix_entries; i++) {
3333                         dd->cspec->msix_entries[i].entry = i;
3334                         if (!msix_vecsave || !msix_vecsave[2 * i])
3335                                 continue;
3336                         qib_write_kreg(dd, 2 * i +
3337                                 (QIB_7322_MsixTable_OFFS / sizeof(u64)),
3338                                 msix_vecsave[2 * i]);
3339                         qib_write_kreg(dd, 1 + 2 * i +
3340                                 (QIB_7322_MsixTable_OFFS / sizeof(u64)),
3341                                 msix_vecsave[1 + 2 * i]);
3342                 }
3343         }
3344
3345         /* initialize the remaining registers.  */
3346         for (i = 0; i < dd->num_pports; ++i)
3347                 write_7322_init_portregs(&dd->pport[i]);
3348         write_7322_initregs(dd);
3349
3350         if (qib_pcie_params(dd, dd->lbus_width,
3351                             &dd->cspec->num_msix_entries,
3352                             dd->cspec->msix_entries))
3353                 qib_dev_err(dd, "Reset failed to setup PCIe or interrupts; "
3354                                 "continuing anyway\n");
3355
3356         qib_setup_7322_interrupt(dd, 1);
3357
3358         for (i = 0; i < dd->num_pports; ++i) {
3359                 struct qib_pportdata *ppd = &dd->pport[i];
3360
3361                 spin_lock_irqsave(&ppd->lflags_lock, flags);
3362                 ppd->lflags |= QIBL_IB_FORCE_NOTIFY;
3363                 ppd->lflags &= ~QIBL_IB_AUTONEG_FAILED;
3364                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
3365         }
3366
3367 bail:
3368         dd->flags &= ~QIB_DOING_RESET; /* OK or not, no longer resetting */
3369         kfree(msix_vecsave);
3370         return ret;
3371 }
3372
3373 /**
3374  * qib_7322_put_tid - write a TID to the chip
3375  * @dd: the qlogic_ib device
3376  * @tidptr: pointer to the expected TID (in chip) to update
3377  * @tidtype: 0 for eager, 1 for expected
3378  * @pa: physical address of in memory buffer; tidinvalid if freeing
3379  */
3380 static void qib_7322_put_tid(struct qib_devdata *dd, u64 __iomem *tidptr,
3381                              u32 type, unsigned long pa)
3382 {
3383         if (!(dd->flags & QIB_PRESENT))
3384                 return;
3385         if (pa != dd->tidinvalid) {
3386                 u64 chippa = pa >> IBA7322_TID_PA_SHIFT;
3387
3388                 /* paranoia checks */
3389                 if (pa != (chippa << IBA7322_TID_PA_SHIFT)) {
3390                         qib_dev_err(dd, "Physaddr %lx not 2KB aligned!\n",
3391                                     pa);
3392                         return;
3393                 }
3394                 if (chippa >= (1UL << IBA7322_TID_SZ_SHIFT)) {
3395                         qib_dev_err(dd, "Physical page address 0x%lx "
3396                                 "larger than supported\n", pa);
3397                         return;
3398                 }
3399
3400                 if (type == RCVHQ_RCV_TYPE_EAGER)
3401                         chippa |= dd->tidtemplate;
3402                 else /* for now, always full 4KB page */
3403                         chippa |= IBA7322_TID_SZ_4K;
3404                 pa = chippa;
3405         }
3406         writeq(pa, tidptr);
3407         mmiowb();
3408 }
3409
3410 /**
3411  * qib_7322_clear_tids - clear all TID entries for a ctxt, expected and eager
3412  * @dd: the qlogic_ib device
3413  * @ctxt: the ctxt
3414  *
3415  * clear all TID entries for a ctxt, expected and eager.
3416  * Used from qib_close().
3417  */
3418 static void qib_7322_clear_tids(struct qib_devdata *dd,
3419                                 struct qib_ctxtdata *rcd)
3420 {
3421         u64 __iomem *tidbase;
3422         unsigned long tidinv;
3423         u32 ctxt;
3424         int i;
3425
3426         if (!dd->kregbase || !rcd)
3427                 return;
3428
3429         ctxt = rcd->ctxt;
3430
3431         tidinv = dd->tidinvalid;
3432         tidbase = (u64 __iomem *)
3433                 ((char __iomem *) dd->kregbase +
3434                  dd->rcvtidbase +
3435                  ctxt * dd->rcvtidcnt * sizeof(*tidbase));
3436
3437         for (i = 0; i < dd->rcvtidcnt; i++)
3438                 qib_7322_put_tid(dd, &tidbase[i], RCVHQ_RCV_TYPE_EXPECTED,
3439                                  tidinv);
3440
3441         tidbase = (u64 __iomem *)
3442                 ((char __iomem *) dd->kregbase +
3443                  dd->rcvegrbase +
3444                  rcd->rcvegr_tid_base * sizeof(*tidbase));
3445
3446         for (i = 0; i < rcd->rcvegrcnt; i++)
3447                 qib_7322_put_tid(dd, &tidbase[i], RCVHQ_RCV_TYPE_EAGER,
3448                                  tidinv);
3449 }
3450
3451 /**
3452  * qib_7322_tidtemplate - setup constants for TID updates
3453  * @dd: the qlogic_ib device
3454  *
3455  * We setup stuff that we use a lot, to avoid calculating each time
3456  */
3457 static void qib_7322_tidtemplate(struct qib_devdata *dd)
3458 {
3459         /*
3460          * For now, we always allocate 4KB buffers (at init) so we can
3461          * receive max size packets.  We may want a module parameter to
3462          * specify 2KB or 4KB and/or make it per port instead of per device
3463          * for those who want to reduce memory footprint.  Note that the
3464          * rcvhdrentsize size must be large enough to hold the largest
3465          * IB header (currently 96 bytes) that we expect to handle (plus of
3466          * course the 2 dwords of RHF).
3467          */
3468         if (dd->rcvegrbufsize == 2048)
3469                 dd->tidtemplate = IBA7322_TID_SZ_2K;
3470         else if (dd->rcvegrbufsize == 4096)
3471                 dd->tidtemplate = IBA7322_TID_SZ_4K;
3472         dd->tidinvalid = 0;
3473 }
3474
3475 /**
3476  * qib_init_7322_get_base_info - set chip-specific flags for user code
3477  * @rcd: the qlogic_ib ctxt
3478  * @kbase: qib_base_info pointer
3479  *
3480  * We set the PCIE flag because the lower bandwidth on PCIe vs
3481  * HyperTransport can affect some user packet algorithims.
3482  */
3483
3484 static int qib_7322_get_base_info(struct qib_ctxtdata *rcd,
3485                                   struct qib_base_info *kinfo)
3486 {
3487         kinfo->spi_runtime_flags |= QIB_RUNTIME_CTXT_MSB_IN_QP |
3488                 QIB_RUNTIME_PCIE | QIB_RUNTIME_NODMA_RTAIL |
3489                 QIB_RUNTIME_HDRSUPP | QIB_RUNTIME_SDMA;
3490         if (rcd->dd->cspec->r1)
3491                 kinfo->spi_runtime_flags |= QIB_RUNTIME_RCHK;
3492         if (rcd->dd->flags & QIB_USE_SPCL_TRIG)
3493                 kinfo->spi_runtime_flags |= QIB_RUNTIME_SPECIAL_TRIGGER;
3494
3495         return 0;
3496 }
3497
3498 static struct qib_message_header *
3499 qib_7322_get_msgheader(struct qib_devdata *dd, __le32 *rhf_addr)
3500 {
3501         u32 offset = qib_hdrget_offset(rhf_addr);
3502
3503         return (struct qib_message_header *)
3504                 (rhf_addr - dd->rhf_offset + offset);
3505 }
3506
3507 /*
3508  * Configure number of contexts.
3509  */
3510 static void qib_7322_config_ctxts(struct qib_devdata *dd)
3511 {
3512         unsigned long flags;
3513         u32 nchipctxts;
3514
3515         nchipctxts = qib_read_kreg32(dd, kr_contextcnt);
3516         dd->cspec->numctxts = nchipctxts;
3517         if (qib_n_krcv_queues > 1 && dd->num_pports) {
3518                 /*
3519                  * Set the mask for which bits from the QPN are used
3520                  * to select a context number.
3521                  */
3522                 dd->qpn_mask = 0x3f;
3523                 dd->first_user_ctxt = NUM_IB_PORTS +
3524                         (qib_n_krcv_queues - 1) * dd->num_pports;
3525                 if (dd->first_user_ctxt > nchipctxts)
3526                         dd->first_user_ctxt = nchipctxts;
3527                 dd->n_krcv_queues = dd->first_user_ctxt / dd->num_pports;
3528         } else {
3529                 dd->first_user_ctxt = NUM_IB_PORTS;
3530                 dd->n_krcv_queues = 1;
3531         }
3532
3533         if (!qib_cfgctxts) {
3534                 int nctxts = dd->first_user_ctxt + num_online_cpus();
3535
3536                 if (nctxts <= 6)
3537                         dd->ctxtcnt = 6;
3538                 else if (nctxts <= 10)
3539                         dd->ctxtcnt = 10;
3540                 else if (nctxts <= nchipctxts)
3541                         dd->ctxtcnt = nchipctxts;
3542         } else if (qib_cfgctxts < dd->num_pports)
3543                 dd->ctxtcnt = dd->num_pports;
3544         else if (qib_cfgctxts <= nchipctxts)
3545                 dd->ctxtcnt = qib_cfgctxts;
3546         if (!dd->ctxtcnt) /* none of the above, set to max */
3547                 dd->ctxtcnt = nchipctxts;
3548
3549         /*
3550          * Chip can be configured for 6, 10, or 18 ctxts, and choice
3551          * affects number of eager TIDs per ctxt (1K, 2K, 4K).
3552          * Lock to be paranoid about later motion, etc.
3553          */
3554         spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
3555         if (dd->ctxtcnt > 10)
3556                 dd->rcvctrl |= 2ULL << SYM_LSB(RcvCtrl, ContextCfg);
3557         else if (dd->ctxtcnt > 6)
3558                 dd->rcvctrl |= 1ULL << SYM_LSB(RcvCtrl, ContextCfg);
3559         /* else configure for default 6 receive ctxts */
3560
3561         /* The XRC opcode is 5. */
3562         dd->rcvctrl |= 5ULL << SYM_LSB(RcvCtrl, XrcTypeCode);
3563
3564         /*
3565          * RcvCtrl *must* be written here so that the
3566          * chip understands how to change rcvegrcnt below.
3567          */
3568         qib_write_kreg(dd, kr_rcvctrl, dd->rcvctrl);
3569         spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
3570
3571         /* kr_rcvegrcnt changes based on the number of contexts enabled */
3572         dd->cspec->rcvegrcnt = qib_read_kreg32(dd, kr_rcvegrcnt);
3573         if (qib_rcvhdrcnt)
3574                 dd->rcvhdrcnt = max(dd->cspec->rcvegrcnt, qib_rcvhdrcnt);
3575         else
3576                 dd->rcvhdrcnt = max(dd->cspec->rcvegrcnt,
3577                                     dd->num_pports > 1 ? 1024U : 2048U);
3578 }
3579
3580 static int qib_7322_get_ib_cfg(struct qib_pportdata *ppd, int which)
3581 {
3582
3583         int lsb, ret = 0;
3584         u64 maskr; /* right-justified mask */
3585
3586         switch (which) {
3587
3588         case QIB_IB_CFG_LWID_ENB: /* Get allowed Link-width */
3589                 ret = ppd->link_width_enabled;
3590                 goto done;
3591
3592         case QIB_IB_CFG_LWID: /* Get currently active Link-width */
3593                 ret = ppd->link_width_active;
3594                 goto done;
3595
3596         case QIB_IB_CFG_SPD_ENB: /* Get allowed Link speeds */
3597                 ret = ppd->link_speed_enabled;
3598                 goto done;
3599
3600         case QIB_IB_CFG_SPD: /* Get current Link spd */
3601                 ret = ppd->link_speed_active;
3602                 goto done;
3603
3604         case QIB_IB_CFG_RXPOL_ENB: /* Get Auto-RX-polarity enable */
3605                 lsb = SYM_LSB(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3606                 maskr = SYM_RMASK(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3607                 break;
3608
3609         case QIB_IB_CFG_LREV_ENB: /* Get Auto-Lane-reversal enable */
3610                 lsb = SYM_LSB(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3611                 maskr = SYM_RMASK(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3612                 break;
3613
3614         case QIB_IB_CFG_LINKLATENCY:
3615                 ret = qib_read_kreg_port(ppd, krp_ibcstatus_b) &
3616                         SYM_MASK(IBCStatusB_0, LinkRoundTripLatency);
3617                 goto done;
3618
3619         case QIB_IB_CFG_OP_VLS:
3620                 ret = ppd->vls_operational;
3621                 goto done;
3622
3623         case QIB_IB_CFG_VL_HIGH_CAP:
3624                 ret = 16;
3625                 goto done;
3626
3627         case QIB_IB_CFG_VL_LOW_CAP:
3628                 ret = 16;
3629                 goto done;
3630
3631         case QIB_IB_CFG_OVERRUN_THRESH: /* IB overrun threshold */
3632                 ret = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3633                                 OverrunThreshold);
3634                 goto done;
3635
3636         case QIB_IB_CFG_PHYERR_THRESH: /* IB PHY error threshold */
3637                 ret = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3638                                 PhyerrThreshold);
3639                 goto done;
3640
3641         case QIB_IB_CFG_LINKDEFAULT: /* IB link default (sleep/poll) */
3642                 /* will only take effect when the link state changes */
3643                 ret = (ppd->cpspec->ibcctrl_a &
3644                        SYM_MASK(IBCCtrlA_0, LinkDownDefaultState)) ?
3645                         IB_LINKINITCMD_SLEEP : IB_LINKINITCMD_POLL;
3646                 goto done;
3647
3648         case QIB_IB_CFG_HRTBT: /* Get Heartbeat off/enable/auto */
3649                 lsb = IBA7322_IBC_HRTBT_LSB;
3650                 maskr = IBA7322_IBC_HRTBT_RMASK; /* OR of AUTO and ENB */
3651                 break;
3652
3653         case QIB_IB_CFG_PMA_TICKS:
3654                 /*
3655                  * 0x00 = 10x link transfer rate or 4 nsec. for 2.5Gbs
3656                  * Since the clock is always 250MHz, the value is 3, 1 or 0.
3657                  */
3658                 if (ppd->link_speed_active == QIB_IB_QDR)
3659                         ret = 3;
3660                 else if (ppd->link_speed_active == QIB_IB_DDR)
3661                         ret = 1;
3662                 else
3663                         ret = 0;
3664                 goto done;
3665
3666         default:
3667                 ret = -EINVAL;
3668                 goto done;
3669         }
3670         ret = (int)((ppd->cpspec->ibcctrl_b >> lsb) & maskr);
3671 done:
3672         return ret;
3673 }
3674
3675 /*
3676  * Below again cribbed liberally from older version. Do not lean
3677  * heavily on it.
3678  */
3679 #define IBA7322_IBC_DLIDLMC_SHIFT QIB_7322_IBCCtrlB_0_IB_DLID_LSB
3680 #define IBA7322_IBC_DLIDLMC_MASK (QIB_7322_IBCCtrlB_0_IB_DLID_RMASK \
3681         | (QIB_7322_IBCCtrlB_0_IB_DLID_MASK_RMASK << 16))
3682
3683 static int qib_7322_set_ib_cfg(struct qib_pportdata *ppd, int which, u32 val)
3684 {
3685         struct qib_devdata *dd = ppd->dd;
3686         u64 maskr; /* right-justified mask */
3687         int lsb, ret = 0;
3688         u16 lcmd, licmd;
3689         unsigned long flags;
3690
3691         switch (which) {
3692         case QIB_IB_CFG_LIDLMC:
3693                 /*
3694                  * Set LID and LMC. Combined to avoid possible hazard
3695                  * caller puts LMC in 16MSbits, DLID in 16LSbits of val
3696                  */
3697                 lsb = IBA7322_IBC_DLIDLMC_SHIFT;
3698                 maskr = IBA7322_IBC_DLIDLMC_MASK;
3699                 /*
3700                  * For header-checking, the SLID in the packet will
3701                  * be masked with SendIBSLMCMask, and compared
3702                  * with SendIBSLIDAssignMask. Make sure we do not
3703                  * set any bits not covered by the mask, or we get
3704                  * false-positives.
3705                  */
3706                 qib_write_kreg_port(ppd, krp_sendslid,
3707                                     val & (val >> 16) & SendIBSLIDAssignMask);
3708                 qib_write_kreg_port(ppd, krp_sendslidmask,
3709                                     (val >> 16) & SendIBSLMCMask);
3710                 break;
3711
3712         case QIB_IB_CFG_LWID_ENB: /* set allowed Link-width */
3713                 ppd->link_width_enabled = val;
3714                 /* convert IB value to chip register value */
3715                 if (val == IB_WIDTH_1X)
3716                         val = 0;
3717                 else if (val == IB_WIDTH_4X)
3718                         val = 1;
3719                 else
3720                         val = 3;
3721                 maskr = SYM_RMASK(IBCCtrlB_0, IB_NUM_CHANNELS);
3722                 lsb = SYM_LSB(IBCCtrlB_0, IB_NUM_CHANNELS);
3723                 break;
3724
3725         case QIB_IB_CFG_SPD_ENB: /* set allowed Link speeds */
3726                 /*
3727                  * As with width, only write the actual register if the
3728                  * link is currently down, otherwise takes effect on next
3729                  * link change.  Since setting is being explictly requested
3730                  * (via MAD or sysfs), clear autoneg failure status if speed
3731                  * autoneg is enabled.
3732                  */
3733                 ppd->link_speed_enabled = val;
3734                 val <<= IBA7322_IBC_SPEED_LSB;
3735                 maskr = IBA7322_IBC_SPEED_MASK | IBA7322_IBC_IBTA_1_2_MASK |
3736                         IBA7322_IBC_MAX_SPEED_MASK;
3737                 if (val & (val - 1)) {
3738                         /* Muliple speeds enabled */
3739                         val |= IBA7322_IBC_IBTA_1_2_MASK |
3740                                 IBA7322_IBC_MAX_SPEED_MASK;
3741                         spin_lock_irqsave(&ppd->lflags_lock, flags);
3742                         ppd->lflags &= ~QIBL_IB_AUTONEG_FAILED;
3743                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
3744                 } else if (val & IBA7322_IBC_SPEED_QDR)
3745                         val |= IBA7322_IBC_IBTA_1_2_MASK;
3746                 /* IBTA 1.2 mode + min/max + speed bits are contiguous */
3747                 lsb = SYM_LSB(IBCCtrlB_0, IB_ENHANCED_MODE);
3748                 break;
3749
3750         case QIB_IB_CFG_RXPOL_ENB: /* set Auto-RX-polarity enable */
3751                 lsb = SYM_LSB(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3752                 maskr = SYM_RMASK(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3753                 break;
3754
3755         case QIB_IB_CFG_LREV_ENB: /* set Auto-Lane-reversal enable */
3756                 lsb = SYM_LSB(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3757                 maskr = SYM_RMASK(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3758                 break;
3759
3760         case QIB_IB_CFG_OVERRUN_THRESH: /* IB overrun threshold */
3761                 maskr = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3762                                   OverrunThreshold);
3763                 if (maskr != val) {
3764                         ppd->cpspec->ibcctrl_a &=
3765                                 ~SYM_MASK(IBCCtrlA_0, OverrunThreshold);
3766                         ppd->cpspec->ibcctrl_a |= (u64) val <<
3767                                 SYM_LSB(IBCCtrlA_0, OverrunThreshold);
3768                         qib_write_kreg_port(ppd, krp_ibcctrl_a,
3769                                             ppd->cpspec->ibcctrl_a);
3770                         qib_write_kreg(dd, kr_scratch, 0ULL);
3771                 }
3772                 goto bail;
3773
3774         case QIB_IB_CFG_PHYERR_THRESH: /* IB PHY error threshold */
3775                 maskr = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3776                                   PhyerrThreshold);
3777                 if (maskr != val) {
3778                         ppd->cpspec->ibcctrl_a &=
3779                                 ~SYM_MASK(IBCCtrlA_0, PhyerrThreshold);
3780                         ppd->cpspec->ibcctrl_a |= (u64) val <<
3781                                 SYM_LSB(IBCCtrlA_0, PhyerrThreshold);
3782                         qib_write_kreg_port(ppd, krp_ibcctrl_a,
3783                                             ppd->cpspec->ibcctrl_a);
3784                         qib_write_kreg(dd, kr_scratch, 0ULL);
3785                 }
3786                 goto bail;
3787
3788         case QIB_IB_CFG_PKEYS: /* update pkeys */
3789                 maskr = (u64) ppd->pkeys[0] | ((u64) ppd->pkeys[1] << 16) |
3790                         ((u64) ppd->pkeys[2] << 32) |
3791                         ((u64) ppd->pkeys[3] << 48);
3792                 qib_write_kreg_port(ppd, krp_partitionkey, maskr);
3793                 goto bail;
3794
3795         case QIB_IB_CFG_LINKDEFAULT: /* IB link default (sleep/poll) */
3796                 /* will only take effect when the link state changes */
3797                 if (val == IB_LINKINITCMD_POLL)
3798                         ppd->cpspec->ibcctrl_a &=
3799                                 ~SYM_MASK(IBCCtrlA_0, LinkDownDefaultState);
3800                 else /* SLEEP */
3801                         ppd->cpspec->ibcctrl_a |=
3802                                 SYM_MASK(IBCCtrlA_0, LinkDownDefaultState);
3803                 qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
3804                 qib_write_kreg(dd, kr_scratch, 0ULL);
3805                 goto bail;
3806
3807         case QIB_IB_CFG_MTU: /* update the MTU in IBC */
3808                 /*
3809                  * Update our housekeeping variables, and set IBC max
3810                  * size, same as init code; max IBC is max we allow in
3811                  * buffer, less the qword pbc, plus 1 for ICRC, in dwords
3812                  * Set even if it's unchanged, print debug message only
3813                  * on changes.
3814                  */
3815                 val = (ppd->ibmaxlen >> 2) + 1;
3816                 ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0, MaxPktLen);
3817                 ppd->cpspec->ibcctrl_a |= (u64)val <<
3818                         SYM_LSB(IBCCtrlA_0, MaxPktLen);
3819                 qib_write_kreg_port(ppd, krp_ibcctrl_a,
3820                                     ppd->cpspec->ibcctrl_a);
3821                 qib_write_kreg(dd, kr_scratch, 0ULL);
3822                 goto bail;
3823
3824         case QIB_IB_CFG_LSTATE: /* set the IB link state */
3825                 switch (val & 0xffff0000) {
3826                 case IB_LINKCMD_DOWN:
3827                         lcmd = QLOGIC_IB_IBCC_LINKCMD_DOWN;
3828                         ppd->cpspec->ibmalfusesnap = 1;
3829                         ppd->cpspec->ibmalfsnap = read_7322_creg32_port(ppd,
3830                                 crp_errlink);
3831                         if (!ppd->cpspec->ibdeltainprog &&
3832                             qib_compat_ddr_negotiate) {
3833                                 ppd->cpspec->ibdeltainprog = 1;
3834                                 ppd->cpspec->ibsymsnap =
3835                                         read_7322_creg32_port(ppd,
3836                                                               crp_ibsymbolerr);
3837                                 ppd->cpspec->iblnkerrsnap =
3838                                         read_7322_creg32_port(ppd,
3839                                                       crp_iblinkerrrecov);
3840                         }
3841                         break;
3842
3843                 case IB_LINKCMD_ARMED:
3844                         lcmd = QLOGIC_IB_IBCC_LINKCMD_ARMED;
3845                         if (ppd->cpspec->ibmalfusesnap) {
3846                                 ppd->cpspec->ibmalfusesnap = 0;
3847                                 ppd->cpspec->ibmalfdelta +=
3848                                         read_7322_creg32_port(ppd,
3849                                                               crp_errlink) -
3850                                         ppd->cpspec->ibmalfsnap;
3851                         }
3852                         break;
3853
3854                 case IB_LINKCMD_ACTIVE:
3855                         lcmd = QLOGIC_IB_IBCC_LINKCMD_ACTIVE;
3856                         break;
3857
3858                 default:
3859                         ret = -EINVAL;
3860                         qib_dev_err(dd, "bad linkcmd req 0x%x\n", val >> 16);
3861                         goto bail;
3862                 }
3863                 switch (val & 0xffff) {
3864                 case IB_LINKINITCMD_NOP:
3865                         licmd = 0;
3866                         break;
3867
3868                 case IB_LINKINITCMD_POLL:
3869                         licmd = QLOGIC_IB_IBCC_LINKINITCMD_POLL;
3870                         break;
3871
3872                 case IB_LINKINITCMD_SLEEP:
3873                         licmd = QLOGIC_IB_IBCC_LINKINITCMD_SLEEP;
3874                         break;
3875
3876                 case IB_LINKINITCMD_DISABLE:
3877                         licmd = QLOGIC_IB_IBCC_LINKINITCMD_DISABLE;
3878                         ppd->cpspec->chase_end = 0;
3879                         /*
3880                          * stop state chase counter and timer, if running.
3881                          * wait forpending timer, but don't clear .data (ppd)!
3882                          */
3883                         if (ppd->cpspec->chase_timer.expires) {
3884                                 del_timer_sync(&ppd->cpspec->chase_timer);
3885                                 ppd->cpspec->chase_timer.expires = 0;
3886                         }
3887                         break;
3888
3889                 default:
3890                         ret = -EINVAL;
3891                         qib_dev_err(dd, "bad linkinitcmd req 0x%x\n",
3892                                     val & 0xffff);
3893                         goto bail;
3894                 }
3895                 qib_set_ib_7322_lstate(ppd, lcmd, licmd);
3896                 goto bail;
3897
3898         case QIB_IB_CFG_OP_VLS:
3899                 if (ppd->vls_operational != val) {
3900                         ppd->vls_operational = val;
3901                         set_vls(ppd);
3902                 }
3903                 goto bail;
3904
3905         case QIB_IB_CFG_VL_HIGH_LIMIT:
3906                 qib_write_kreg_port(ppd, krp_highprio_limit, val);
3907                 goto bail;
3908
3909         case QIB_IB_CFG_HRTBT: /* set Heartbeat off/enable/auto */
3910                 if (val > 3) {
3911                         ret = -EINVAL;
3912                         goto bail;
3913                 }
3914                 lsb = IBA7322_IBC_HRTBT_LSB;
3915                 maskr = IBA7322_IBC_HRTBT_RMASK; /* OR of AUTO and ENB */
3916                 break;
3917
3918         case QIB_IB_CFG_PORT:
3919                 /* val is the port number of the switch we are connected to. */
3920                 if (ppd->dd->cspec->r1) {
3921                         cancel_delayed_work(&ppd->cpspec->ipg_work);
3922                         ppd->cpspec->ipg_tries = 0;
3923                 }
3924                 goto bail;
3925
3926         default:
3927                 ret = -EINVAL;
3928                 goto bail;
3929         }
3930         ppd->cpspec->ibcctrl_b &= ~(maskr << lsb);
3931         ppd->cpspec->ibcctrl_b |= (((u64) val & maskr) << lsb);
3932         qib_write_kreg_port(ppd, krp_ibcctrl_b, ppd->cpspec->ibcctrl_b);
3933         qib_write_kreg(dd, kr_scratch, 0);
3934 bail:
3935         return ret;
3936 }
3937
3938 static int qib_7322_set_loopback(struct qib_pportdata *ppd, const char *what)
3939 {
3940         int ret = 0;
3941         u64 val, ctrlb;
3942
3943         /* only IBC loopback, may add serdes and xgxs loopbacks later */
3944         if (!strncmp(what, "ibc", 3)) {
3945                 ppd->cpspec->ibcctrl_a |= SYM_MASK(IBCCtrlA_0,
3946                                                        Loopback);
3947                 val = 0; /* disable heart beat, so link will come up */
3948                 qib_devinfo(ppd->dd->pcidev, "Enabling IB%u:%u IBC loopback\n",
3949                          ppd->dd->unit, ppd->port);
3950         } else if (!strncmp(what, "off", 3)) {
3951                 ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0,
3952                                                         Loopback);
3953                 /* enable heart beat again */
3954                 val = IBA7322_IBC_HRTBT_RMASK << IBA7322_IBC_HRTBT_LSB;
3955                 qib_devinfo(ppd->dd->pcidev, "Disabling IB%u:%u IBC loopback "
3956                             "(normal)\n", ppd->dd->unit, ppd->port);
3957         } else
3958                 ret = -EINVAL;
3959         if (!ret) {
3960                 qib_write_kreg_port(ppd, krp_ibcctrl_a,
3961                                     ppd->cpspec->ibcctrl_a);
3962                 ctrlb = ppd->cpspec->ibcctrl_b & ~(IBA7322_IBC_HRTBT_MASK
3963                                              << IBA7322_IBC_HRTBT_LSB);
3964                 ppd->cpspec->ibcctrl_b = ctrlb | val;
3965                 qib_write_kreg_port(ppd, krp_ibcctrl_b,
3966                                     ppd->cpspec->ibcctrl_b);
3967                 qib_write_kreg(ppd->dd, kr_scratch, 0);
3968         }
3969         return ret;
3970 }
3971
3972 static void get_vl_weights(struct qib_pportdata *ppd, unsigned regno,
3973                            struct ib_vl_weight_elem *vl)
3974 {
3975         unsigned i;
3976
3977         for (i = 0; i < 16; i++, regno++, vl++) {
3978                 u32 val = qib_read_kreg_port(ppd, regno);
3979
3980                 vl->vl = (val >> SYM_LSB(LowPriority0_0, VirtualLane)) &
3981                         SYM_RMASK(LowPriority0_0, VirtualLane);
3982                 vl->weight = (val >> SYM_LSB(LowPriority0_0, Weight)) &
3983                         SYM_RMASK(LowPriority0_0, Weight);
3984         }
3985 }
3986
3987 static void set_vl_weights(struct qib_pportdata *ppd, unsigned regno,
3988                            struct ib_vl_weight_elem *vl)
3989 {
3990         unsigned i;
3991
3992         for (i = 0; i < 16; i++, regno++, vl++) {
3993                 u64 val;
3994
3995                 val = ((vl->vl & SYM_RMASK(LowPriority0_0, VirtualLane)) <<
3996                         SYM_LSB(LowPriority0_0, VirtualLane)) |
3997                       ((vl->weight & SYM_RMASK(LowPriority0_0, Weight)) <<
3998                         SYM_LSB(LowPriority0_0, Weight));
3999                 qib_write_kreg_port(ppd, regno, val);
4000         }
4001         if (!(ppd->p_sendctrl & SYM_MASK(SendCtrl_0, IBVLArbiterEn))) {
4002                 struct qib_devdata *dd = ppd->dd;
4003                 unsigned long flags;
4004
4005                 spin_lock_irqsave(&dd->sendctrl_lock, flags);
4006                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, IBVLArbiterEn);
4007                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
4008                 qib_write_kreg(dd, kr_scratch, 0);
4009                 spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
4010         }
4011 }
4012
4013 static int qib_7322_get_ib_table(struct qib_pportdata *ppd, int which, void *t)
4014 {
4015         switch (which) {
4016         case QIB_IB_TBL_VL_HIGH_ARB:
4017                 get_vl_weights(ppd, krp_highprio_0, t);
4018                 break;
4019
4020         case QIB_IB_TBL_VL_LOW_ARB:
4021                 get_vl_weights(ppd, krp_lowprio_0, t);
4022                 break;
4023
4024         default:
4025                 return -EINVAL;
4026         }
4027         return 0;
4028 }
4029
4030 static int qib_7322_set_ib_table(struct qib_pportdata *ppd, int which, void *t)
4031 {
4032         switch (which) {
4033         case QIB_IB_TBL_VL_HIGH_ARB:
4034                 set_vl_weights(ppd, krp_highprio_0, t);
4035                 break;
4036
4037         case QIB_IB_TBL_VL_LOW_ARB:
4038                 set_vl_weights(ppd, krp_lowprio_0, t);
4039                 break;
4040
4041         default:
4042                 return -EINVAL;
4043         }
4044         return 0;
4045 }
4046
4047 static void qib_update_7322_usrhead(struct qib_ctxtdata *rcd, u64 hd,
4048                                     u32 updegr, u32 egrhd, u32 npkts)
4049 {
4050         /*
4051          * Need to write timeout register before updating rcvhdrhead to ensure
4052          * that the timer is enabled on reception of a packet.
4053          */
4054         if (hd >> IBA7322_HDRHEAD_PKTINT_SHIFT)
4055                 adjust_rcv_timeout(rcd, npkts);
4056         qib_write_ureg(rcd->dd, ur_rcvhdrhead, hd, rcd->ctxt);
4057         qib_write_ureg(rcd->dd, ur_rcvhdrhead, hd, rcd->ctxt);
4058         if (updegr)
4059                 qib_write_ureg(rcd->dd, ur_rcvegrindexhead, egrhd, rcd->ctxt);
4060 }
4061
4062 static u32 qib_7322_hdrqempty(struct qib_ctxtdata *rcd)
4063 {
4064         u32 head, tail;
4065
4066         head = qib_read_ureg32(rcd->dd, ur_rcvhdrhead, rcd->ctxt);
4067         if (rcd->rcvhdrtail_kvaddr)
4068                 tail = qib_get_rcvhdrtail(rcd);
4069         else
4070                 tail = qib_read_ureg32(rcd->dd, ur_rcvhdrtail, rcd->ctxt);
4071         return head == tail;
4072 }
4073
4074 #define RCVCTRL_COMMON_MODS (QIB_RCVCTRL_CTXT_ENB | \
4075         QIB_RCVCTRL_CTXT_DIS | \
4076         QIB_RCVCTRL_TIDFLOW_ENB | \
4077         QIB_RCVCTRL_TIDFLOW_DIS | \
4078         QIB_RCVCTRL_TAILUPD_ENB | \
4079         QIB_RCVCTRL_TAILUPD_DIS | \
4080         QIB_RCVCTRL_INTRAVAIL_ENB | \
4081         QIB_RCVCTRL_INTRAVAIL_DIS | \
4082         QIB_RCVCTRL_BP_ENB | \
4083         QIB_RCVCTRL_BP_DIS)
4084
4085 #define RCVCTRL_PORT_MODS (QIB_RCVCTRL_CTXT_ENB | \
4086         QIB_RCVCTRL_CTXT_DIS | \
4087         QIB_RCVCTRL_PKEY_DIS | \
4088         QIB_RCVCTRL_PKEY_ENB)
4089
4090 /*
4091  * Modify the RCVCTRL register in chip-specific way. This
4092  * is a function because bit positions and (future) register
4093  * location is chip-specifc, but the needed operations are
4094  * generic. <op> is a bit-mask because we often want to
4095  * do multiple modifications.
4096  */
4097 static void rcvctrl_7322_mod(struct qib_pportdata *ppd, unsigned int op,
4098                              int ctxt)
4099 {
4100         struct qib_devdata *dd = ppd->dd;
4101         struct qib_ctxtdata *rcd;
4102         u64 mask, val;
4103         unsigned long flags;
4104
4105         spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
4106
4107         if (op & QIB_RCVCTRL_TIDFLOW_ENB)
4108                 dd->rcvctrl |= SYM_MASK(RcvCtrl, TidFlowEnable);
4109         if (op & QIB_RCVCTRL_TIDFLOW_DIS)
4110                 dd->rcvctrl &= ~SYM_MASK(RcvCtrl, TidFlowEnable);
4111         if (op & QIB_RCVCTRL_TAILUPD_ENB)
4112                 dd->rcvctrl |= SYM_MASK(RcvCtrl, TailUpd);
4113         if (op & QIB_RCVCTRL_TAILUPD_DIS)
4114                 dd->rcvctrl &= ~SYM_MASK(RcvCtrl, TailUpd);
4115         if (op & QIB_RCVCTRL_PKEY_ENB)
4116                 ppd->p_rcvctrl &= ~SYM_MASK(RcvCtrl_0, RcvPartitionKeyDisable);
4117         if (op & QIB_RCVCTRL_PKEY_DIS)
4118                 ppd->p_rcvctrl |= SYM_MASK(RcvCtrl_0, RcvPartitionKeyDisable);
4119         if (ctxt < 0) {
4120                 mask = (1ULL << dd->ctxtcnt) - 1;
4121                 rcd = NULL;
4122         } else {
4123                 mask = (1ULL << ctxt);
4124                 rcd = dd->rcd[ctxt];
4125         }
4126         if ((op & QIB_RCVCTRL_CTXT_ENB) && rcd) {
4127                 ppd->p_rcvctrl |=
4128                         (mask << SYM_LSB(RcvCtrl_0, ContextEnableKernel));
4129                 if (!(dd->flags & QIB_NODMA_RTAIL)) {
4130                         op |= QIB_RCVCTRL_TAILUPD_ENB; /* need reg write */
4131                         dd->rcvctrl |= SYM_MASK(RcvCtrl, TailUpd);
4132                 }
4133                 /* Write these registers before the context is enabled. */
4134                 qib_write_kreg_ctxt(dd, krc_rcvhdrtailaddr, ctxt,
4135                                     rcd->rcvhdrqtailaddr_phys);
4136                 qib_write_kreg_ctxt(dd, krc_rcvhdraddr, ctxt,
4137                                     rcd->rcvhdrq_phys);
4138                 rcd->seq_cnt = 1;
4139         }
4140         if (op & QIB_RCVCTRL_CTXT_DIS)
4141                 ppd->p_rcvctrl &=
4142                         ~(mask << SYM_LSB(RcvCtrl_0, ContextEnableKernel));
4143         if (op & QIB_RCVCTRL_BP_ENB)
4144                 dd->rcvctrl |= mask << SYM_LSB(RcvCtrl, dontDropRHQFull);
4145         if (op & QIB_RCVCTRL_BP_DIS)
4146                 dd->rcvctrl &= ~(mask << SYM_LSB(RcvCtrl, dontDropRHQFull));
4147         if (op & QIB_RCVCTRL_INTRAVAIL_ENB)
4148                 dd->rcvctrl |= (mask << SYM_LSB(RcvCtrl, IntrAvail));
4149         if (op & QIB_RCVCTRL_INTRAVAIL_DIS)
4150                 dd->rcvctrl &= ~(mask << SYM_LSB(RcvCtrl, IntrAvail));
4151         /*
4152          * Decide which registers to write depending on the ops enabled.
4153          * Special case is "flush" (no bits set at all)
4154          * which needs to write both.
4155          */
4156         if (op == 0 || (op & RCVCTRL_COMMON_MODS))
4157                 qib_write_kreg(dd, kr_rcvctrl, dd->rcvctrl);
4158         if (op == 0 || (op & RCVCTRL_PORT_MODS))
4159                 qib_write_kreg_port(ppd, krp_rcvctrl, ppd->p_rcvctrl);
4160         if ((op & QIB_RCVCTRL_CTXT_ENB) && dd->rcd[ctxt]) {
4161                 /*
4162                  * Init the context registers also; if we were
4163                  * disabled, tail and head should both be zero
4164                  * already from the enable, but since we don't
4165                  * know, we have to do it explictly.
4166                  */
4167                 val = qib_read_ureg32(dd, ur_rcvegrindextail, ctxt);
4168                 qib_write_ureg(dd, ur_rcvegrindexhead, val, ctxt);
4169
4170                 /* be sure enabling write seen; hd/tl should be 0 */
4171                 (void) qib_read_kreg32(dd, kr_scratch);
4172                 val = qib_read_ureg32(dd, ur_rcvhdrtail, ctxt);
4173                 dd->rcd[ctxt]->head = val;
4174                 /* If kctxt, interrupt on next receive. */
4175                 if (ctxt < dd->first_user_ctxt)
4176                         val |= dd->rhdrhead_intr_off;
4177                 qib_write_ureg(dd, ur_rcvhdrhead, val, ctxt);
4178         } else if ((op & QIB_RCVCTRL_INTRAVAIL_ENB) &&
4179                 dd->rcd[ctxt] && dd->rhdrhead_intr_off) {
4180                 /* arm rcv interrupt */
4181                 val = dd->rcd[ctxt]->head | dd->rhdrhead_intr_off;
4182                 qib_write_ureg(dd, ur_rcvhdrhead, val, ctxt);
4183         }
4184         if (op & QIB_RCVCTRL_CTXT_DIS) {
4185                 unsigned f;
4186
4187                 /* Now that the context is disabled, clear these registers. */
4188                 if (ctxt >= 0) {
4189                         qib_write_kreg_ctxt(dd, krc_rcvhdrtailaddr, ctxt, 0);
4190                         qib_write_kreg_ctxt(dd, krc_rcvhdraddr, ctxt, 0);
4191                         for (f = 0; f < NUM_TIDFLOWS_CTXT; f++)
4192                                 qib_write_ureg(dd, ur_rcvflowtable + f,
4193                                                TIDFLOW_ERRBITS, ctxt);
4194                 } else {
4195                         unsigned i;
4196
4197                         for (i = 0; i < dd->cfgctxts; i++) {
4198                                 qib_write_kreg_ctxt(dd, krc_rcvhdrtailaddr,
4199                                                     i, 0);
4200                                 qib_write_kreg_ctxt(dd, krc_rcvhdraddr, i, 0);
4201                                 for (f = 0; f < NUM_TIDFLOWS_CTXT; f++)
4202                                         qib_write_ureg(dd, ur_rcvflowtable + f,
4203                                                        TIDFLOW_ERRBITS, i);
4204                         }
4205                 }
4206         }
4207         spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
4208 }
4209
4210 /*
4211  * Modify the SENDCTRL register in chip-specific way. This
4212  * is a function where there are multiple such registers with
4213  * slightly different layouts.
4214  * The chip doesn't allow back-to-back sendctrl writes, so write
4215  * the scratch register after writing sendctrl.
4216  *
4217  * Which register is written depends on the operation.
4218  * Most operate on the common register, while
4219  * SEND_ENB and SEND_DIS operate on the per-port ones.
4220  * SEND_ENB is included in common because it can change SPCL_TRIG
4221  */
4222 #define SENDCTRL_COMMON_MODS (\
4223         QIB_SENDCTRL_CLEAR | \
4224         QIB_SENDCTRL_AVAIL_DIS | \
4225         QIB_SENDCTRL_AVAIL_ENB | \
4226         QIB_SENDCTRL_AVAIL_BLIP | \
4227         QIB_SENDCTRL_DISARM | \
4228         QIB_SENDCTRL_DISARM_ALL | \
4229         QIB_SENDCTRL_SEND_ENB)
4230
4231 #define SENDCTRL_PORT_MODS (\
4232         QIB_SENDCTRL_CLEAR | \
4233         QIB_SENDCTRL_SEND_ENB | \
4234         QIB_SENDCTRL_SEND_DIS | \
4235         QIB_SENDCTRL_FLUSH)
4236
4237 static void sendctrl_7322_mod(struct qib_pportdata *ppd, u32 op)
4238 {
4239         struct qib_devdata *dd = ppd->dd;
4240         u64 tmp_dd_sendctrl;
4241         unsigned long flags;
4242
4243         spin_lock_irqsave(&dd->sendctrl_lock, flags);
4244
4245         /* First the dd ones that are "sticky", saved in shadow */
4246         if (op & QIB_SENDCTRL_CLEAR)
4247                 dd->sendctrl = 0;
4248         if (op & QIB_SENDCTRL_AVAIL_DIS)
4249                 dd->sendctrl &= ~SYM_MASK(SendCtrl, SendBufAvailUpd);
4250         else if (op & QIB_SENDCTRL_AVAIL_ENB) {
4251                 dd->sendctrl |= SYM_MASK(SendCtrl, SendBufAvailUpd);
4252                 if (dd->flags & QIB_USE_SPCL_TRIG)
4253                         dd->sendctrl |= SYM_MASK(SendCtrl, SpecialTriggerEn);
4254         }
4255
4256         /* Then the ppd ones that are "sticky", saved in shadow */
4257         if (op & QIB_SENDCTRL_SEND_DIS)
4258                 ppd->p_sendctrl &= ~SYM_MASK(SendCtrl_0, SendEnable);
4259         else if (op & QIB_SENDCTRL_SEND_ENB)
4260                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, SendEnable);
4261
4262         if (op & QIB_SENDCTRL_DISARM_ALL) {
4263                 u32 i, last;
4264
4265                 tmp_dd_sendctrl = dd->sendctrl;
4266                 last = dd->piobcnt2k + dd->piobcnt4k + NUM_VL15_BUFS;
4267                 /*
4268                  * Disarm any buffers that are not yet launched,
4269                  * disabling updates until done.
4270                  */
4271                 tmp_dd_sendctrl &= ~SYM_MASK(SendCtrl, SendBufAvailUpd);
4272                 for (i = 0; i < last; i++) {
4273                         qib_write_kreg(dd, kr_sendctrl,
4274                                        tmp_dd_sendctrl |
4275                                        SYM_MASK(SendCtrl, Disarm) | i);
4276                         qib_write_kreg(dd, kr_scratch, 0);
4277                 }
4278         }
4279
4280         if (op & QIB_SENDCTRL_FLUSH) {
4281                 u64 tmp_ppd_sendctrl = ppd->p_sendctrl;
4282
4283                 /*
4284                  * Now drain all the fifos.  The Abort bit should never be
4285                  * needed, so for now, at least, we don't use it.
4286                  */
4287                 tmp_ppd_sendctrl |=
4288                         SYM_MASK(SendCtrl_0, TxeDrainRmFifo) |
4289                         SYM_MASK(SendCtrl_0, TxeDrainLaFifo) |
4290                         SYM_MASK(SendCtrl_0, TxeBypassIbc);
4291                 qib_write_kreg_port(ppd, krp_sendctrl, tmp_ppd_sendctrl);
4292                 qib_write_kreg(dd, kr_scratch, 0);
4293         }
4294
4295         tmp_dd_sendctrl = dd->sendctrl;
4296
4297         if (op & QIB_SENDCTRL_DISARM)
4298                 tmp_dd_sendctrl |= SYM_MASK(SendCtrl, Disarm) |
4299                         ((op & QIB_7322_SendCtrl_DisarmSendBuf_RMASK) <<
4300                          SYM_LSB(SendCtrl, DisarmSendBuf));
4301         if ((op & QIB_SENDCTRL_AVAIL_BLIP) &&
4302             (dd->sendctrl & SYM_MASK(SendCtrl, SendBufAvailUpd)))
4303                 tmp_dd_sendctrl &= ~SYM_MASK(SendCtrl, SendBufAvailUpd);
4304
4305         if (op == 0 || (op & SENDCTRL_COMMON_MODS)) {
4306                 qib_write_kreg(dd, kr_sendctrl, tmp_dd_sendctrl);
4307                 qib_write_kreg(dd, kr_scratch, 0);
4308         }
4309
4310         if (op == 0 || (op & SENDCTRL_PORT_MODS)) {
4311                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
4312                 qib_write_kreg(dd, kr_scratch, 0);
4313         }
4314
4315         if (op & QIB_SENDCTRL_AVAIL_BLIP) {
4316                 qib_write_kreg(dd, kr_sendctrl, dd->sendctrl);
4317                 qib_write_kreg(dd, kr_scratch, 0);
4318         }
4319
4320         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
4321
4322         if (op & QIB_SENDCTRL_FLUSH) {
4323                 u32 v;
4324                 /*
4325                  * ensure writes have hit chip, then do a few
4326                  * more reads, to allow DMA of pioavail registers
4327                  * to occur, so in-memory copy is in sync with
4328                  * the chip.  Not always safe to sleep.
4329                  */
4330                 v = qib_read_kreg32(dd, kr_scratch);
4331                 qib_write_kreg(dd, kr_scratch, v);
4332                 v = qib_read_kreg32(dd, kr_scratch);
4333                 qib_write_kreg(dd, kr_scratch, v);
4334                 qib_read_kreg32(dd, kr_scratch);
4335         }
4336 }
4337
4338 #define _PORT_VIRT_FLAG 0x8000U /* "virtual", need adjustments */
4339 #define _PORT_64BIT_FLAG 0x10000U /* not "virtual", but 64bit */
4340 #define _PORT_CNTR_IDXMASK 0x7fffU /* mask off flags above */
4341
4342 /**
4343  * qib_portcntr_7322 - read a per-port chip counter
4344  * @ppd: the qlogic_ib pport
4345  * @creg: the counter to read (not a chip offset)
4346  */
4347 static u64 qib_portcntr_7322(struct qib_pportdata *ppd, u32 reg)
4348 {
4349         struct qib_devdata *dd = ppd->dd;
4350         u64 ret = 0ULL;
4351         u16 creg;
4352         /* 0xffff for unimplemented or synthesized counters */
4353         static const u32 xlator[] = {
4354                 [QIBPORTCNTR_PKTSEND] = crp_pktsend | _PORT_64BIT_FLAG,
4355                 [QIBPORTCNTR_WORDSEND] = crp_wordsend | _PORT_64BIT_FLAG,
4356                 [QIBPORTCNTR_PSXMITDATA] = crp_psxmitdatacount,
4357                 [QIBPORTCNTR_PSXMITPKTS] = crp_psxmitpktscount,
4358                 [QIBPORTCNTR_PSXMITWAIT] = crp_psxmitwaitcount,
4359                 [QIBPORTCNTR_SENDSTALL] = crp_sendstall,
4360                 [QIBPORTCNTR_PKTRCV] = crp_pktrcv | _PORT_64BIT_FLAG,
4361                 [QIBPORTCNTR_PSRCVDATA] = crp_psrcvdatacount,
4362                 [QIBPORTCNTR_PSRCVPKTS] = crp_psrcvpktscount,
4363                 [QIBPORTCNTR_RCVEBP] = crp_rcvebp,
4364                 [QIBPORTCNTR_RCVOVFL] = crp_rcvovfl,
4365                 [QIBPORTCNTR_WORDRCV] = crp_wordrcv | _PORT_64BIT_FLAG,
4366                 [QIBPORTCNTR_RXDROPPKT] = 0xffff, /* not needed  for 7322 */
4367                 [QIBPORTCNTR_RXLOCALPHYERR] = crp_rxotherlocalphyerr,
4368                 [QIBPORTCNTR_RXVLERR] = crp_rxvlerr,
4369                 [QIBPORTCNTR_ERRICRC] = crp_erricrc,
4370                 [QIBPORTCNTR_ERRVCRC] = crp_errvcrc,
4371                 [QIBPORTCNTR_ERRLPCRC] = crp_errlpcrc,
4372                 [QIBPORTCNTR_BADFORMAT] = crp_badformat,
4373                 [QIBPORTCNTR_ERR_RLEN] = crp_err_rlen,
4374                 [QIBPORTCNTR_IBSYMBOLERR] = crp_ibsymbolerr,
4375                 [QIBPORTCNTR_INVALIDRLEN] = crp_invalidrlen,
4376                 [QIBPORTCNTR_UNSUPVL] = crp_txunsupvl,
4377                 [QIBPORTCNTR_EXCESSBUFOVFL] = crp_excessbufferovfl,
4378                 [QIBPORTCNTR_ERRLINK] = crp_errlink,
4379                 [QIBPORTCNTR_IBLINKDOWN] = crp_iblinkdown,
4380                 [QIBPORTCNTR_IBLINKERRRECOV] = crp_iblinkerrrecov,
4381                 [QIBPORTCNTR_LLI] = crp_locallinkintegrityerr,
4382                 [QIBPORTCNTR_VL15PKTDROP] = crp_vl15droppedpkt,
4383                 [QIBPORTCNTR_ERRPKEY] = crp_errpkey,
4384                 /*
4385                  * the next 3 aren't really counters, but were implemented
4386                  * as counters in older chips, so still get accessed as
4387                  * though they were counters from this code.
4388                  */
4389                 [QIBPORTCNTR_PSINTERVAL] = krp_psinterval,
4390                 [QIBPORTCNTR_PSSTART] = krp_psstart,
4391                 [QIBPORTCNTR_PSSTAT] = krp_psstat,
4392                 /* pseudo-counter, summed for all ports */
4393                 [QIBPORTCNTR_KHDROVFL] = 0xffff,
4394         };
4395
4396         if (reg >= ARRAY_SIZE(xlator)) {
4397                 qib_devinfo(ppd->dd->pcidev,
4398                          "Unimplemented portcounter %u\n", reg);
4399                 goto done;
4400         }
4401         creg = xlator[reg] & _PORT_CNTR_IDXMASK;
4402
4403         /* handle non-counters and special cases first */
4404         if (reg == QIBPORTCNTR_KHDROVFL) {
4405                 int i;
4406
4407                 /* sum over all kernel contexts (skip if mini_init) */
4408                 for (i = 0; dd->rcd && i < dd->first_user_ctxt; i++) {
4409                         struct qib_ctxtdata *rcd = dd->rcd[i];
4410
4411                         if (!rcd || rcd->ppd != ppd)
4412                                 continue;
4413                         ret += read_7322_creg32(dd, cr_base_egrovfl + i);
4414                 }
4415                 goto done;
4416         } else if (reg == QIBPORTCNTR_RXDROPPKT) {
4417                 /*
4418                  * Used as part of the synthesis of port_rcv_errors
4419                  * in the verbs code for IBTA counters.  Not needed for 7322,
4420                  * because all the errors are already counted by other cntrs.
4421                  */
4422                 goto done;
4423         } else if (reg == QIBPORTCNTR_PSINTERVAL ||
4424                    reg == QIBPORTCNTR_PSSTART || reg == QIBPORTCNTR_PSSTAT) {
4425                 /* were counters in older chips, now per-port kernel regs */
4426                 ret = qib_read_kreg_port(ppd, creg);
4427                 goto done;
4428         }
4429
4430         /*
4431          * Only fast increment counters are 64 bits; use 32 bit reads to
4432          * avoid two independent reads when on Opteron.
4433          */
4434         if (xlator[reg] & _PORT_64BIT_FLAG)
4435                 ret = read_7322_creg_port(ppd, creg);
4436         else
4437                 ret = read_7322_creg32_port(ppd, creg);
4438         if (creg == crp_ibsymbolerr) {
4439                 if (ppd->cpspec->ibdeltainprog)
4440                         ret -= ret - ppd->cpspec->ibsymsnap;
4441                 ret -= ppd->cpspec->ibsymdelta;
4442         } else if (creg == crp_iblinkerrrecov) {
4443                 if (ppd->cpspec->ibdeltainprog)
4444                         ret -= ret - ppd->cpspec->iblnkerrsnap;
4445                 ret -= ppd->cpspec->iblnkerrdelta;
4446         } else if (creg == crp_errlink)
4447                 ret -= ppd->cpspec->ibmalfdelta;
4448         else if (creg == crp_iblinkdown)
4449                 ret += ppd->cpspec->iblnkdowndelta;
4450 done:
4451         return ret;
4452 }
4453
4454 /*
4455  * Device counter names (not port-specific), one line per stat,
4456  * single string.  Used by utilities like ipathstats to print the stats
4457  * in a way which works for different versions of drivers, without changing
4458  * the utility.  Names need to be 12 chars or less (w/o newline), for proper
4459  * display by utility.
4460  * Non-error counters are first.
4461  * Start of "error" conters is indicated by a leading "E " on the first
4462  * "error" counter, and doesn't count in label length.
4463  * The EgrOvfl list needs to be last so we truncate them at the configured
4464  * context count for the device.
4465  * cntr7322indices contains the corresponding register indices.
4466  */
4467 static const char cntr7322names[] =
4468         "Interrupts\n"
4469         "HostBusStall\n"
4470         "E RxTIDFull\n"
4471         "RxTIDInvalid\n"
4472         "RxTIDFloDrop\n" /* 7322 only */
4473         "Ctxt0EgrOvfl\n"
4474         "Ctxt1EgrOvfl\n"
4475         "Ctxt2EgrOvfl\n"
4476         "Ctxt3EgrOvfl\n"
4477         "Ctxt4EgrOvfl\n"
4478         "Ctxt5EgrOvfl\n"
4479         "Ctxt6EgrOvfl\n"
4480         "Ctxt7EgrOvfl\n"
4481         "Ctxt8EgrOvfl\n"
4482         "Ctxt9EgrOvfl\n"
4483         "Ctx10EgrOvfl\n"
4484         "Ctx11EgrOvfl\n"
4485         "Ctx12EgrOvfl\n"
4486         "Ctx13EgrOvfl\n"
4487         "Ctx14EgrOvfl\n"
4488         "Ctx15EgrOvfl\n"
4489         "Ctx16EgrOvfl\n"
4490         "Ctx17EgrOvfl\n"
4491         ;
4492
4493 static const u32 cntr7322indices[] = {
4494         cr_lbint | _PORT_64BIT_FLAG,
4495         cr_lbstall | _PORT_64BIT_FLAG,
4496         cr_tidfull,
4497         cr_tidinvalid,
4498         cr_rxtidflowdrop,
4499         cr_base_egrovfl + 0,
4500         cr_base_egrovfl + 1,
4501         cr_base_egrovfl + 2,
4502         cr_base_egrovfl + 3,
4503         cr_base_egrovfl + 4,
4504         cr_base_egrovfl + 5,
4505         cr_base_egrovfl + 6,
4506         cr_base_egrovfl + 7,
4507         cr_base_egrovfl + 8,
4508         cr_base_egrovfl + 9,
4509         cr_base_egrovfl + 10,
4510         cr_base_egrovfl + 11,
4511         cr_base_egrovfl + 12,
4512         cr_base_egrovfl + 13,
4513         cr_base_egrovfl + 14,
4514         cr_base_egrovfl + 15,
4515         cr_base_egrovfl + 16,
4516         cr_base_egrovfl + 17,
4517 };
4518
4519 /*
4520  * same as cntr7322names and cntr7322indices, but for port-specific counters.
4521  * portcntr7322indices is somewhat complicated by some registers needing
4522  * adjustments of various kinds, and those are ORed with _PORT_VIRT_FLAG
4523  */
4524 static const char portcntr7322names[] =
4525         "TxPkt\n"
4526         "TxFlowPkt\n"
4527         "TxWords\n"
4528         "RxPkt\n"
4529         "RxFlowPkt\n"
4530         "RxWords\n"
4531         "TxFlowStall\n"
4532         "TxDmaDesc\n"  /* 7220 and 7322-only */
4533         "E RxDlidFltr\n"  /* 7220 and 7322-only */
4534         "IBStatusChng\n"
4535         "IBLinkDown\n"
4536         "IBLnkRecov\n"
4537         "IBRxLinkErr\n"
4538         "IBSymbolErr\n"
4539         "RxLLIErr\n"
4540         "RxBadFormat\n"
4541         "RxBadLen\n"
4542         "RxBufOvrfl\n"
4543         "RxEBP\n"
4544         "RxFlowCtlErr\n"
4545         "RxICRCerr\n"
4546         "RxLPCRCerr\n"
4547         "RxVCRCerr\n"
4548         "RxInvalLen\n"
4549         "RxInvalPKey\n"
4550         "RxPktDropped\n"
4551         "TxBadLength\n"
4552         "TxDropped\n"
4553         "TxInvalLen\n"
4554         "TxUnderrun\n"
4555         "TxUnsupVL\n"
4556         "RxLclPhyErr\n" /* 7220 and 7322-only from here down */
4557         "RxVL15Drop\n"
4558         "RxVlErr\n"
4559         "XcessBufOvfl\n"
4560         "RxQPBadCtxt\n" /* 7322-only from here down */
4561         "TXBadHeader\n"
4562         ;
4563
4564 static const u32 portcntr7322indices[] = {
4565         QIBPORTCNTR_PKTSEND | _PORT_VIRT_FLAG,
4566         crp_pktsendflow,
4567         QIBPORTCNTR_WORDSEND | _PORT_VIRT_FLAG,
4568         QIBPORTCNTR_PKTRCV | _PORT_VIRT_FLAG,
4569         crp_pktrcvflowctrl,
4570         QIBPORTCNTR_WORDRCV | _PORT_VIRT_FLAG,
4571         QIBPORTCNTR_SENDSTALL | _PORT_VIRT_FLAG,
4572         crp_txsdmadesc | _PORT_64BIT_FLAG,
4573         crp_rxdlidfltr,
4574         crp_ibstatuschange,
4575         QIBPORTCNTR_IBLINKDOWN | _PORT_VIRT_FLAG,
4576         QIBPORTCNTR_IBLINKERRRECOV | _PORT_VIRT_FLAG,
4577         QIBPORTCNTR_ERRLINK | _PORT_VIRT_FLAG,
4578         QIBPORTCNTR_IBSYMBOLERR | _PORT_VIRT_FLAG,
4579         QIBPORTCNTR_LLI | _PORT_VIRT_FLAG,
4580         QIBPORTCNTR_BADFORMAT | _PORT_VIRT_FLAG,
4581         QIBPORTCNTR_ERR_RLEN | _PORT_VIRT_FLAG,
4582         QIBPORTCNTR_RCVOVFL | _PORT_VIRT_FLAG,
4583         QIBPORTCNTR_RCVEBP | _PORT_VIRT_FLAG,
4584         crp_rcvflowctrlviol,
4585         QIBPORTCNTR_ERRICRC | _PORT_VIRT_FLAG,
4586         QIBPORTCNTR_ERRLPCRC | _PORT_VIRT_FLAG,
4587         QIBPORTCNTR_ERRVCRC | _PORT_VIRT_FLAG,
4588         QIBPORTCNTR_INVALIDRLEN | _PORT_VIRT_FLAG,
4589         QIBPORTCNTR_ERRPKEY | _PORT_VIRT_FLAG,
4590         QIBPORTCNTR_RXDROPPKT | _PORT_VIRT_FLAG,
4591         crp_txminmaxlenerr,
4592         crp_txdroppedpkt,
4593         crp_txlenerr,
4594         crp_txunderrun,
4595         crp_txunsupvl,
4596         QIBPORTCNTR_RXLOCALPHYERR | _PORT_VIRT_FLAG,
4597         QIBPORTCNTR_VL15PKTDROP | _PORT_VIRT_FLAG,
4598         QIBPORTCNTR_RXVLERR | _PORT_VIRT_FLAG,
4599         QIBPORTCNTR_EXCESSBUFOVFL | _PORT_VIRT_FLAG,
4600         crp_rxqpinvalidctxt,
4601         crp_txhdrerr,
4602 };
4603
4604 /* do all the setup to make the counter reads efficient later */
4605 static void init_7322_cntrnames(struct qib_devdata *dd)
4606 {
4607         int i, j = 0;
4608         char *s;
4609
4610         for (i = 0, s = (char *)cntr7322names; s && j <= dd->cfgctxts;
4611              i++) {
4612                 /* we always have at least one counter before the egrovfl */
4613                 if (!j && !strncmp("Ctxt0EgrOvfl", s + 1, 12))
4614                         j = 1;
4615                 s = strchr(s + 1, '\n');
4616                 if (s && j)
4617                         j++;
4618         }
4619         dd->cspec->ncntrs = i;
4620         if (!s)
4621                 /* full list; size is without terminating null */
4622                 dd->cspec->cntrnamelen = sizeof(cntr7322names) - 1;
4623         else
4624                 dd->cspec->cntrnamelen = 1 + s - cntr7322names;
4625         dd->cspec->cntrs = kmalloc(dd->cspec->ncntrs
4626                 * sizeof(u64), GFP_KERNEL);
4627         if (!dd->cspec->cntrs)
4628                 qib_dev_err(dd, "Failed allocation for counters\n");
4629
4630         for (i = 0, s = (char *)portcntr7322names; s; i++)
4631                 s = strchr(s + 1, '\n');
4632         dd->cspec->nportcntrs = i - 1;
4633         dd->cspec->portcntrnamelen = sizeof(portcntr7322names) - 1;
4634         for (i = 0; i < dd->num_pports; ++i) {
4635                 dd->pport[i].cpspec->portcntrs = kmalloc(dd->cspec->nportcntrs
4636                         * sizeof(u64), GFP_KERNEL);
4637                 if (!dd->pport[i].cpspec->portcntrs)
4638                         qib_dev_err(dd, "Failed allocation for"
4639                                     " portcounters\n");
4640         }
4641 }
4642
4643 static u32 qib_read_7322cntrs(struct qib_devdata *dd, loff_t pos, char **namep,
4644                               u64 **cntrp)
4645 {
4646         u32 ret;
4647
4648         if (namep) {
4649                 ret = dd->cspec->cntrnamelen;
4650                 if (pos >= ret)
4651                         ret = 0; /* final read after getting everything */
4652                 else
4653                         *namep = (char *) cntr7322names;
4654         } else {
4655                 u64 *cntr = dd->cspec->cntrs;
4656                 int i;
4657
4658                 ret = dd->cspec->ncntrs * sizeof(u64);
4659                 if (!cntr || pos >= ret) {
4660                         /* everything read, or couldn't get memory */
4661                         ret = 0;
4662                         goto done;
4663                 }
4664                 *cntrp = cntr;
4665                 for (i = 0; i < dd->cspec->ncntrs; i++)
4666                         if (cntr7322indices[i] & _PORT_64BIT_FLAG)
4667                                 *cntr++ = read_7322_creg(dd,
4668                                                          cntr7322indices[i] &
4669                                                          _PORT_CNTR_IDXMASK);
4670                         else
4671                                 *cntr++ = read_7322_creg32(dd,
4672                                                            cntr7322indices[i]);
4673         }
4674 done:
4675         return ret;
4676 }
4677
4678 static u32 qib_read_7322portcntrs(struct qib_devdata *dd, loff_t pos, u32 port,
4679                                   char **namep, u64 **cntrp)
4680 {
4681         u32 ret;
4682
4683         if (namep) {
4684                 ret = dd->cspec->portcntrnamelen;
4685                 if (pos >= ret)
4686                         ret = 0; /* final read after getting everything */
4687                 else
4688                         *namep = (char *)portcntr7322names;
4689         } else {
4690                 struct qib_pportdata *ppd = &dd->pport[port];
4691                 u64 *cntr = ppd->cpspec->portcntrs;
4692                 int i;
4693
4694                 ret = dd->cspec->nportcntrs * sizeof(u64);
4695                 if (!cntr || pos >= ret) {
4696                         /* everything read, or couldn't get memory */
4697                         ret = 0;
4698                         goto done;
4699                 }
4700                 *cntrp = cntr;
4701                 for (i = 0; i < dd->cspec->nportcntrs; i++) {
4702                         if (portcntr7322indices[i] & _PORT_VIRT_FLAG)
4703                                 *cntr++ = qib_portcntr_7322(ppd,
4704                                         portcntr7322indices[i] &
4705                                         _PORT_CNTR_IDXMASK);
4706                         else if (portcntr7322indices[i] & _PORT_64BIT_FLAG)
4707                                 *cntr++ = read_7322_creg_port(ppd,
4708                                            portcntr7322indices[i] &
4709                                             _PORT_CNTR_IDXMASK);
4710                         else
4711                                 *cntr++ = read_7322_creg32_port(ppd,
4712                                            portcntr7322indices[i]);
4713                 }
4714         }
4715 done:
4716         return ret;
4717 }
4718
4719 /**
4720  * qib_get_7322_faststats - get word counters from chip before they overflow
4721  * @opaque - contains a pointer to the qlogic_ib device qib_devdata
4722  *
4723  * VESTIGIAL IBA7322 has no "small fast counters", so the only
4724  * real purpose of this function is to maintain the notion of
4725  * "active time", which in turn is only logged into the eeprom,
4726  * which we don;t have, yet, for 7322-based boards.
4727  *
4728  * called from add_timer
4729  */
4730 static void qib_get_7322_faststats(unsigned long opaque)
4731 {
4732         struct qib_devdata *dd = (struct qib_devdata *) opaque;
4733         struct qib_pportdata *ppd;
4734         unsigned long flags;
4735         u64 traffic_wds;
4736         int pidx;
4737
4738         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
4739                 ppd = dd->pport + pidx;
4740
4741                 /*
4742                  * If port isn't enabled or not operational ports, or
4743                  * diags is running (can cause memory diags to fail)
4744                  * skip this port this time.
4745                  */
4746                 if (!ppd->link_speed_supported || !(dd->flags & QIB_INITTED)
4747                     || dd->diag_client)
4748                         continue;
4749
4750                 /*
4751                  * Maintain an activity timer, based on traffic
4752                  * exceeding a threshold, so we need to check the word-counts
4753                  * even if they are 64-bit.
4754                  */
4755                 traffic_wds = qib_portcntr_7322(ppd, QIBPORTCNTR_WORDRCV) +
4756                         qib_portcntr_7322(ppd, QIBPORTCNTR_WORDSEND);
4757                 spin_lock_irqsave(&ppd->dd->eep_st_lock, flags);
4758                 traffic_wds -= ppd->dd->traffic_wds;
4759                 ppd->dd->traffic_wds += traffic_wds;
4760                 if (traffic_wds >= QIB_TRAFFIC_ACTIVE_THRESHOLD)
4761                         atomic_add(ACTIVITY_TIMER, &ppd->dd->active_time);
4762                 spin_unlock_irqrestore(&ppd->dd->eep_st_lock, flags);
4763                 if (ppd->cpspec->qdr_dfe_on && (ppd->link_speed_active &
4764                                                 QIB_IB_QDR) &&
4765                     (ppd->lflags & (QIBL_LINKINIT | QIBL_LINKARMED |
4766                                     QIBL_LINKACTIVE)) &&
4767                     ppd->cpspec->qdr_dfe_time &&
4768                     time_after64(get_jiffies_64(), ppd->cpspec->qdr_dfe_time)) {
4769                         ppd->cpspec->qdr_dfe_on = 0;
4770
4771                         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
4772                                             ppd->dd->cspec->r1 ?
4773                                             QDR_STATIC_ADAPT_INIT_R1 :
4774                                             QDR_STATIC_ADAPT_INIT);
4775                         force_h1(ppd);
4776                 }
4777         }
4778         mod_timer(&dd->stats_timer, jiffies + HZ * ACTIVITY_TIMER);
4779 }
4780
4781 /*
4782  * If we were using MSIx, try to fallback to INTx.
4783  */
4784 static int qib_7322_intr_fallback(struct qib_devdata *dd)
4785 {
4786         if (!dd->cspec->num_msix_entries)
4787                 return 0; /* already using INTx */
4788
4789         qib_devinfo(dd->pcidev, "MSIx interrupt not detected,"
4790                  " trying INTx interrupts\n");
4791         qib_7322_nomsix(dd);
4792         qib_enable_intx(dd->pcidev);
4793         qib_setup_7322_interrupt(dd, 0);
4794         return 1;
4795 }
4796
4797 /*
4798  * Reset the XGXS (between serdes and IBC).  Slightly less intrusive
4799  * than resetting the IBC or external link state, and useful in some
4800  * cases to cause some retraining.  To do this right, we reset IBC
4801  * as well, then return to previous state (which may be still in reset)
4802  * NOTE: some callers of this "know" this writes the current value
4803  * of cpspec->ibcctrl_a as part of it's operation, so if that changes,
4804  * check all callers.
4805  */
4806 static void qib_7322_mini_pcs_reset(struct qib_pportdata *ppd)
4807 {
4808         u64 val;
4809         struct qib_devdata *dd = ppd->dd;
4810         const u64 reset_bits = SYM_MASK(IBPCSConfig_0, xcv_rreset) |
4811                 SYM_MASK(IBPCSConfig_0, xcv_treset) |
4812                 SYM_MASK(IBPCSConfig_0, tx_rx_reset);
4813
4814         val = qib_read_kreg_port(ppd, krp_ib_pcsconfig);
4815         qib_write_kreg(dd, kr_hwerrmask,
4816                        dd->cspec->hwerrmask & ~HWE_MASK(statusValidNoEop));
4817         qib_write_kreg_port(ppd, krp_ibcctrl_a,
4818                             ppd->cpspec->ibcctrl_a &
4819                             ~SYM_MASK(IBCCtrlA_0, IBLinkEn));
4820
4821         qib_write_kreg_port(ppd, krp_ib_pcsconfig, val | reset_bits);
4822         qib_read_kreg32(dd, kr_scratch);
4823         qib_write_kreg_port(ppd, krp_ib_pcsconfig, val & ~reset_bits);
4824         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
4825         qib_write_kreg(dd, kr_scratch, 0ULL);
4826         qib_write_kreg(dd, kr_hwerrclear,
4827                        SYM_MASK(HwErrClear, statusValidNoEopClear));
4828         qib_write_kreg(dd, kr_hwerrmask, dd->cspec->hwerrmask);
4829 }
4830
4831 /*
4832  * This code for non-IBTA-compliant IB speed negotiation is only known to
4833  * work for the SDR to DDR transition, and only between an HCA and a switch
4834  * with recent firmware.  It is based on observed heuristics, rather than
4835  * actual knowledge of the non-compliant speed negotiation.
4836  * It has a number of hard-coded fields, since the hope is to rewrite this
4837  * when a spec is available on how the negoation is intended to work.
4838  */
4839 static void autoneg_7322_sendpkt(struct qib_pportdata *ppd, u32 *hdr,
4840                                  u32 dcnt, u32 *data)
4841 {
4842         int i;
4843         u64 pbc;
4844         u32 __iomem *piobuf;
4845         u32 pnum, control, len;
4846         struct qib_devdata *dd = ppd->dd;
4847
4848         i = 0;
4849         len = 7 + dcnt + 1; /* 7 dword header, dword data, icrc */
4850         control = qib_7322_setpbc_control(ppd, len, 0, 15);
4851         pbc = ((u64) control << 32) | len;
4852         while (!(piobuf = qib_7322_getsendbuf(ppd, pbc, &pnum))) {
4853                 if (i++ > 15)
4854                         return;
4855                 udelay(2);
4856         }
4857         /* disable header check on this packet, since it can't be valid */
4858         dd->f_txchk_change(dd, pnum, 1, TXCHK_CHG_TYPE_DIS1, NULL);
4859         writeq(pbc, piobuf);
4860         qib_flush_wc();
4861         qib_pio_copy(piobuf + 2, hdr, 7);
4862         qib_pio_copy(piobuf + 9, data, dcnt);
4863         if (dd->flags & QIB_USE_SPCL_TRIG) {
4864                 u32 spcl_off = (pnum >= dd->piobcnt2k) ? 2047 : 1023;
4865
4866                 qib_flush_wc();
4867                 __raw_writel(0xaebecede, piobuf + spcl_off);
4868         }
4869         qib_flush_wc();
4870         qib_sendbuf_done(dd, pnum);
4871         /* and re-enable hdr check */
4872         dd->f_txchk_change(dd, pnum, 1, TXCHK_CHG_TYPE_ENAB1, NULL);
4873 }
4874
4875 /*
4876  * _start packet gets sent twice at start, _done gets sent twice at end
4877  */
4878 static void qib_autoneg_7322_send(struct qib_pportdata *ppd, int which)
4879 {
4880         struct qib_devdata *dd = ppd->dd;
4881         static u32 swapped;
4882         u32 dw, i, hcnt, dcnt, *data;
4883         static u32 hdr[7] = { 0xf002ffff, 0x48ffff, 0x6400abba };
4884         static u32 madpayload_start[0x40] = {
4885                 0x1810103, 0x1, 0x0, 0x0, 0x2c90000, 0x2c9, 0x0, 0x0,
4886                 0xffffffff, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0,
4887                 0x1, 0x1388, 0x15e, 0x1, /* rest 0's */
4888                 };
4889         static u32 madpayload_done[0x40] = {
4890                 0x1810103, 0x1, 0x0, 0x0, 0x2c90000, 0x2c9, 0x0, 0x0,
4891                 0xffffffff, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0,
4892                 0x40000001, 0x1388, 0x15e, /* rest 0's */
4893                 };
4894
4895         dcnt = ARRAY_SIZE(madpayload_start);
4896         hcnt = ARRAY_SIZE(hdr);
4897         if (!swapped) {
4898                 /* for maintainability, do it at runtime */
4899                 for (i = 0; i < hcnt; i++) {
4900                         dw = (__force u32) cpu_to_be32(hdr[i]);
4901                         hdr[i] = dw;
4902                 }
4903                 for (i = 0; i < dcnt; i++) {
4904                         dw = (__force u32) cpu_to_be32(madpayload_start[i]);
4905                         madpayload_start[i] = dw;
4906                         dw = (__force u32) cpu_to_be32(madpayload_done[i]);
4907                         madpayload_done[i] = dw;
4908                 }
4909                 swapped = 1;
4910         }
4911
4912         data = which ? madpayload_done : madpayload_start;
4913
4914         autoneg_7322_sendpkt(ppd, hdr, dcnt, data);
4915         qib_read_kreg64(dd, kr_scratch);
4916         udelay(2);
4917         autoneg_7322_sendpkt(ppd, hdr, dcnt, data);
4918         qib_read_kreg64(dd, kr_scratch);
4919         udelay(2);
4920 }
4921
4922 /*
4923  * Do the absolute minimum to cause an IB speed change, and make it
4924  * ready, but don't actually trigger the change.   The caller will
4925  * do that when ready (if link is in Polling training state, it will
4926  * happen immediately, otherwise when link next goes down)
4927  *
4928  * This routine should only be used as part of the DDR autonegotation
4929  * code for devices that are not compliant with IB 1.2 (or code that
4930  * fixes things up for same).
4931  *
4932  * When link has gone down, and autoneg enabled, or autoneg has
4933  * failed and we give up until next time we set both speeds, and
4934  * then we want IBTA enabled as well as "use max enabled speed.
4935  */
4936 static void set_7322_ibspeed_fast(struct qib_pportdata *ppd, u32 speed)
4937 {
4938         u64 newctrlb;
4939         newctrlb = ppd->cpspec->ibcctrl_b & ~(IBA7322_IBC_SPEED_MASK |
4940                                     IBA7322_IBC_IBTA_1_2_MASK |
4941                                     IBA7322_IBC_MAX_SPEED_MASK);
4942
4943         if (speed & (speed - 1)) /* multiple speeds */
4944                 newctrlb |= (speed << IBA7322_IBC_SPEED_LSB) |
4945                                     IBA7322_IBC_IBTA_1_2_MASK |
4946                                     IBA7322_IBC_MAX_SPEED_MASK;
4947         else
4948                 newctrlb |= speed == QIB_IB_QDR ?
4949                         IBA7322_IBC_SPEED_QDR | IBA7322_IBC_IBTA_1_2_MASK :
4950                         ((speed == QIB_IB_DDR ?
4951                           IBA7322_IBC_SPEED_DDR : IBA7322_IBC_SPEED_SDR));
4952
4953         if (newctrlb == ppd->cpspec->ibcctrl_b)
4954                 return;
4955
4956         ppd->cpspec->ibcctrl_b = newctrlb;
4957         qib_write_kreg_port(ppd, krp_ibcctrl_b, ppd->cpspec->ibcctrl_b);
4958         qib_write_kreg(ppd->dd, kr_scratch, 0);
4959 }
4960
4961 /*
4962  * This routine is only used when we are not talking to another
4963  * IB 1.2-compliant device that we think can do DDR.
4964  * (This includes all existing switch chips as of Oct 2007.)
4965  * 1.2-compliant devices go directly to DDR prior to reaching INIT
4966  */
4967 static void try_7322_autoneg(struct qib_pportdata *ppd)
4968 {
4969         unsigned long flags;
4970
4971         spin_lock_irqsave(&ppd->lflags_lock, flags);
4972         ppd->lflags |= QIBL_IB_AUTONEG_INPROG;
4973         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
4974         qib_autoneg_7322_send(ppd, 0);
4975         set_7322_ibspeed_fast(ppd, QIB_IB_DDR);
4976         qib_7322_mini_pcs_reset(ppd);
4977         /* 2 msec is minimum length of a poll cycle */
4978         schedule_delayed_work(&ppd->cpspec->autoneg_work,
4979                               msecs_to_jiffies(2));
4980 }
4981
4982 /*
4983  * Handle the empirically determined mechanism for auto-negotiation
4984  * of DDR speed with switches.
4985  */
4986 static void autoneg_7322_work(struct work_struct *work)
4987 {
4988         struct qib_pportdata *ppd;
4989         struct qib_devdata *dd;
4990         u64 startms;
4991         u32 i;
4992         unsigned long flags;
4993
4994         ppd = container_of(work, struct qib_chippport_specific,
4995                             autoneg_work.work)->ppd;
4996         dd = ppd->dd;
4997
4998         startms = jiffies_to_msecs(jiffies);
4999
5000         /*
5001          * Busy wait for this first part, it should be at most a
5002          * few hundred usec, since we scheduled ourselves for 2msec.
5003          */
5004         for (i = 0; i < 25; i++) {
5005                 if (SYM_FIELD(ppd->lastibcstat, IBCStatusA_0, LinkState)
5006                      == IB_7322_LT_STATE_POLLQUIET) {
5007                         qib_set_linkstate(ppd, QIB_IB_LINKDOWN_DISABLE);
5008                         break;
5009                 }
5010                 udelay(100);
5011         }
5012
5013         if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG))
5014                 goto done; /* we got there early or told to stop */
5015
5016         /* we expect this to timeout */
5017         if (wait_event_timeout(ppd->cpspec->autoneg_wait,
5018                                !(ppd->lflags & QIBL_IB_AUTONEG_INPROG),
5019                                msecs_to_jiffies(90)))
5020                 goto done;
5021         qib_7322_mini_pcs_reset(ppd);
5022
5023         /* we expect this to timeout */
5024         if (wait_event_timeout(ppd->cpspec->autoneg_wait,
5025                                !(ppd->lflags & QIBL_IB_AUTONEG_INPROG),
5026                                msecs_to_jiffies(1700)))
5027                 goto done;
5028         qib_7322_mini_pcs_reset(ppd);
5029
5030         set_7322_ibspeed_fast(ppd, QIB_IB_SDR);
5031
5032         /*
5033          * Wait up to 250 msec for link to train and get to INIT at DDR;
5034          * this should terminate early.
5035          */
5036         wait_event_timeout(ppd->cpspec->autoneg_wait,
5037                 !(ppd->lflags & QIBL_IB_AUTONEG_INPROG),
5038                 msecs_to_jiffies(250));
5039 done:
5040         if (ppd->lflags & QIBL_IB_AUTONEG_INPROG) {
5041                 spin_lock_irqsave(&ppd->lflags_lock, flags);
5042                 ppd->lflags &= ~QIBL_IB_AUTONEG_INPROG;
5043                 if (ppd->cpspec->autoneg_tries == AUTONEG_TRIES) {
5044                         ppd->lflags |= QIBL_IB_AUTONEG_FAILED;
5045                         ppd->cpspec->autoneg_tries = 0;
5046                 }
5047                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5048                 set_7322_ibspeed_fast(ppd, ppd->link_speed_enabled);
5049         }
5050 }
5051
5052 /*
5053  * This routine is used to request IPG set in the QLogic switch.
5054  * Only called if r1.
5055  */
5056 static void try_7322_ipg(struct qib_pportdata *ppd)
5057 {
5058         struct qib_ibport *ibp = &ppd->ibport_data;
5059         struct ib_mad_send_buf *send_buf;
5060         struct ib_mad_agent *agent;
5061         struct ib_smp *smp;
5062         unsigned delay;
5063         int ret;
5064
5065         agent = ibp->send_agent;
5066         if (!agent)
5067                 goto retry;
5068
5069         send_buf = ib_create_send_mad(agent, 0, 0, 0, IB_MGMT_MAD_HDR,
5070                                       IB_MGMT_MAD_DATA, GFP_ATOMIC);
5071         if (IS_ERR(send_buf))
5072                 goto retry;
5073
5074         if (!ibp->smi_ah) {
5075                 struct ib_ah_attr attr;
5076                 struct ib_ah *ah;
5077
5078                 memset(&attr, 0, sizeof attr);
5079                 attr.dlid = be16_to_cpu(IB_LID_PERMISSIVE);
5080                 attr.port_num = ppd->port;
5081                 ah = ib_create_ah(ibp->qp0->ibqp.pd, &attr);
5082                 if (IS_ERR(ah))
5083                         ret = -EINVAL;
5084                 else {
5085                         send_buf->ah = ah;
5086                         ibp->smi_ah = to_iah(ah);
5087                         ret = 0;
5088                 }
5089         } else {
5090                 send_buf->ah = &ibp->smi_ah->ibah;
5091                 ret = 0;
5092         }
5093
5094         smp = send_buf->mad;
5095         smp->base_version = IB_MGMT_BASE_VERSION;
5096         smp->mgmt_class = IB_MGMT_CLASS_SUBN_DIRECTED_ROUTE;
5097         smp->class_version = 1;
5098         smp->method = IB_MGMT_METHOD_SEND;
5099         smp->hop_cnt = 1;
5100         smp->attr_id = QIB_VENDOR_IPG;
5101         smp->attr_mod = 0;
5102
5103         if (!ret)
5104                 ret = ib_post_send_mad(send_buf, NULL);
5105         if (ret)
5106                 ib_free_send_mad(send_buf);
5107 retry:
5108         delay = 2 << ppd->cpspec->ipg_tries;
5109         schedule_delayed_work(&ppd->cpspec->ipg_work, msecs_to_jiffies(delay));
5110 }
5111
5112 /*
5113  * Timeout handler for setting IPG.
5114  * Only called if r1.
5115  */
5116 static void ipg_7322_work(struct work_struct *work)
5117 {
5118         struct qib_pportdata *ppd;
5119
5120         ppd = container_of(work, struct qib_chippport_specific,
5121                            ipg_work.work)->ppd;
5122         if ((ppd->lflags & (QIBL_LINKINIT | QIBL_LINKARMED | QIBL_LINKACTIVE))
5123             && ++ppd->cpspec->ipg_tries <= 10)
5124                 try_7322_ipg(ppd);
5125 }
5126
5127 static u32 qib_7322_iblink_state(u64 ibcs)
5128 {
5129         u32 state = (u32)SYM_FIELD(ibcs, IBCStatusA_0, LinkState);
5130
5131         switch (state) {
5132         case IB_7322_L_STATE_INIT:
5133                 state = IB_PORT_INIT;
5134                 break;
5135         case IB_7322_L_STATE_ARM:
5136                 state = IB_PORT_ARMED;
5137                 break;
5138         case IB_7322_L_STATE_ACTIVE:
5139                 /* fall through */
5140         case IB_7322_L_STATE_ACT_DEFER:
5141                 state = IB_PORT_ACTIVE;
5142                 break;
5143         default: /* fall through */
5144         case IB_7322_L_STATE_DOWN:
5145                 state = IB_PORT_DOWN;
5146                 break;
5147         }
5148         return state;
5149 }
5150
5151 /* returns the IBTA port state, rather than the IBC link training state */
5152 static u8 qib_7322_phys_portstate(u64 ibcs)
5153 {
5154         u8 state = (u8)SYM_FIELD(ibcs, IBCStatusA_0, LinkTrainingState);
5155         return qib_7322_physportstate[state];
5156 }
5157
5158 static int qib_7322_ib_updown(struct qib_pportdata *ppd, int ibup, u64 ibcs)
5159 {
5160         int ret = 0, symadj = 0;
5161         unsigned long flags;
5162         int mult;
5163
5164         spin_lock_irqsave(&ppd->lflags_lock, flags);
5165         ppd->lflags &= ~QIBL_IB_FORCE_NOTIFY;
5166         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5167
5168         /* Update our picture of width and speed from chip */
5169         if (ibcs & SYM_MASK(IBCStatusA_0, LinkSpeedQDR)) {
5170                 ppd->link_speed_active = QIB_IB_QDR;
5171                 mult = 4;
5172         } else if (ibcs & SYM_MASK(IBCStatusA_0, LinkSpeedActive)) {
5173                 ppd->link_speed_active = QIB_IB_DDR;
5174                 mult = 2;
5175         } else {
5176                 ppd->link_speed_active = QIB_IB_SDR;
5177                 mult = 1;
5178         }
5179         if (ibcs & SYM_MASK(IBCStatusA_0, LinkWidthActive)) {
5180                 ppd->link_width_active = IB_WIDTH_4X;
5181                 mult *= 4;
5182         } else
5183                 ppd->link_width_active = IB_WIDTH_1X;
5184         ppd->delay_mult = ib_rate_to_delay[mult_to_ib_rate(mult)];
5185
5186         if (!ibup) {
5187                 u64 clr;
5188
5189                 /* Link went down. */
5190                 /* do IPG MAD again after linkdown, even if last time failed */
5191                 ppd->cpspec->ipg_tries = 0;
5192                 clr = qib_read_kreg_port(ppd, krp_ibcstatus_b) &
5193                         (SYM_MASK(IBCStatusB_0, heartbeat_timed_out) |
5194                          SYM_MASK(IBCStatusB_0, heartbeat_crosstalk));
5195                 if (clr)
5196                         qib_write_kreg_port(ppd, krp_ibcstatus_b, clr);
5197                 if (!(ppd->lflags & (QIBL_IB_AUTONEG_FAILED |
5198                                      QIBL_IB_AUTONEG_INPROG)))
5199                         set_7322_ibspeed_fast(ppd, ppd->link_speed_enabled);
5200                 if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG)) {
5201                         /* unlock the Tx settings, speed may change */
5202                         qib_write_kreg_port(ppd, krp_tx_deemph_override,
5203                                 SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
5204                                 reset_tx_deemphasis_override));
5205                         qib_cancel_sends(ppd);
5206                         /* on link down, ensure sane pcs state */
5207                         qib_7322_mini_pcs_reset(ppd);
5208                         spin_lock_irqsave(&ppd->sdma_lock, flags);
5209                         if (__qib_sdma_running(ppd))
5210                                 __qib_sdma_process_event(ppd,
5211                                         qib_sdma_event_e70_go_idle);
5212                         spin_unlock_irqrestore(&ppd->sdma_lock, flags);
5213                 }
5214                 clr = read_7322_creg32_port(ppd, crp_iblinkdown);
5215                 if (clr == ppd->cpspec->iblnkdownsnap)
5216                         ppd->cpspec->iblnkdowndelta++;
5217         } else {
5218                 if (qib_compat_ddr_negotiate &&
5219                     !(ppd->lflags & (QIBL_IB_AUTONEG_FAILED |
5220                                      QIBL_IB_AUTONEG_INPROG)) &&
5221                     ppd->link_speed_active == QIB_IB_SDR &&
5222                     (ppd->link_speed_enabled & QIB_IB_DDR)
5223                     && ppd->cpspec->autoneg_tries < AUTONEG_TRIES) {
5224                         /* we are SDR, and auto-negotiation enabled */
5225                         ++ppd->cpspec->autoneg_tries;
5226                         if (!ppd->cpspec->ibdeltainprog) {
5227                                 ppd->cpspec->ibdeltainprog = 1;
5228                                 ppd->cpspec->ibsymdelta +=
5229                                         read_7322_creg32_port(ppd,
5230                                                 crp_ibsymbolerr) -
5231                                                 ppd->cpspec->ibsymsnap;
5232                                 ppd->cpspec->iblnkerrdelta +=
5233                                         read_7322_creg32_port(ppd,
5234                                                 crp_iblinkerrrecov) -
5235                                                 ppd->cpspec->iblnkerrsnap;
5236                         }
5237                         try_7322_autoneg(ppd);
5238                         ret = 1; /* no other IB status change processing */
5239                 } else if ((ppd->lflags & QIBL_IB_AUTONEG_INPROG) &&
5240                            ppd->link_speed_active == QIB_IB_SDR) {
5241                         qib_autoneg_7322_send(ppd, 1);
5242                         set_7322_ibspeed_fast(ppd, QIB_IB_DDR);
5243                         qib_7322_mini_pcs_reset(ppd);
5244                         udelay(2);
5245                         ret = 1; /* no other IB status change processing */
5246                 } else if ((ppd->lflags & QIBL_IB_AUTONEG_INPROG) &&
5247                            (ppd->link_speed_active & QIB_IB_DDR)) {
5248                         spin_lock_irqsave(&ppd->lflags_lock, flags);
5249                         ppd->lflags &= ~(QIBL_IB_AUTONEG_INPROG |
5250                                          QIBL_IB_AUTONEG_FAILED);
5251                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5252                         ppd->cpspec->autoneg_tries = 0;
5253                         /* re-enable SDR, for next link down */
5254                         set_7322_ibspeed_fast(ppd, ppd->link_speed_enabled);
5255                         wake_up(&ppd->cpspec->autoneg_wait);
5256                         symadj = 1;
5257                 } else if (ppd->lflags & QIBL_IB_AUTONEG_FAILED) {
5258                         /*
5259                          * Clear autoneg failure flag, and do setup
5260                          * so we'll try next time link goes down and
5261                          * back to INIT (possibly connected to a
5262                          * different device).
5263                          */
5264                         spin_lock_irqsave(&ppd->lflags_lock, flags);
5265                         ppd->lflags &= ~QIBL_IB_AUTONEG_FAILED;
5266                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5267                         ppd->cpspec->ibcctrl_b |= IBA7322_IBC_IBTA_1_2_MASK;
5268                         symadj = 1;
5269                 }
5270                 if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG)) {
5271                         symadj = 1;
5272                         if (ppd->dd->cspec->r1 && ppd->cpspec->ipg_tries <= 10)
5273                                 try_7322_ipg(ppd);
5274                         if (!ppd->cpspec->recovery_init)
5275                                 setup_7322_link_recovery(ppd, 0);
5276                         ppd->cpspec->qdr_dfe_time = jiffies +
5277                                 msecs_to_jiffies(QDR_DFE_DISABLE_DELAY);
5278                 }
5279                 ppd->cpspec->ibmalfusesnap = 0;
5280                 ppd->cpspec->ibmalfsnap = read_7322_creg32_port(ppd,
5281                         crp_errlink);
5282         }
5283         if (symadj) {
5284                 ppd->cpspec->iblnkdownsnap =
5285                         read_7322_creg32_port(ppd, crp_iblinkdown);
5286                 if (ppd->cpspec->ibdeltainprog) {
5287                         ppd->cpspec->ibdeltainprog = 0;
5288                         ppd->cpspec->ibsymdelta += read_7322_creg32_port(ppd,
5289                                 crp_ibsymbolerr) - ppd->cpspec->ibsymsnap;
5290                         ppd->cpspec->iblnkerrdelta += read_7322_creg32_port(ppd,
5291                                 crp_iblinkerrrecov) - ppd->cpspec->iblnkerrsnap;
5292                 }
5293         } else if (!ibup && qib_compat_ddr_negotiate &&
5294                    !ppd->cpspec->ibdeltainprog &&
5295                         !(ppd->lflags & QIBL_IB_AUTONEG_INPROG)) {
5296                 ppd->cpspec->ibdeltainprog = 1;
5297                 ppd->cpspec->ibsymsnap = read_7322_creg32_port(ppd,
5298                         crp_ibsymbolerr);
5299                 ppd->cpspec->iblnkerrsnap = read_7322_creg32_port(ppd,
5300                         crp_iblinkerrrecov);
5301         }
5302
5303         if (!ret)
5304                 qib_setup_7322_setextled(ppd, ibup);
5305         return ret;
5306 }
5307
5308 /*
5309  * Does read/modify/write to appropriate registers to
5310  * set output and direction bits selected by mask.
5311  * these are in their canonical postions (e.g. lsb of
5312  * dir will end up in D48 of extctrl on existing chips).
5313  * returns contents of GP Inputs.
5314  */
5315 static int gpio_7322_mod(struct qib_devdata *dd, u32 out, u32 dir, u32 mask)
5316 {
5317         u64 read_val, new_out;
5318         unsigned long flags;
5319
5320         if (mask) {
5321                 /* some bits being written, lock access to GPIO */
5322                 dir &= mask;
5323                 out &= mask;
5324                 spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
5325                 dd->cspec->extctrl &= ~((u64)mask << SYM_LSB(EXTCtrl, GPIOOe));
5326                 dd->cspec->extctrl |= ((u64) dir << SYM_LSB(EXTCtrl, GPIOOe));
5327                 new_out = (dd->cspec->gpio_out & ~mask) | out;
5328
5329                 qib_write_kreg(dd, kr_extctrl, dd->cspec->extctrl);
5330                 qib_write_kreg(dd, kr_gpio_out, new_out);
5331                 dd->cspec->gpio_out = new_out;
5332                 spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
5333         }
5334         /*
5335          * It is unlikely that a read at this time would get valid
5336          * data on a pin whose direction line was set in the same
5337          * call to this function. We include the read here because
5338          * that allows us to potentially combine a change on one pin with
5339          * a read on another, and because the old code did something like
5340          * this.
5341          */
5342         read_val = qib_read_kreg64(dd, kr_extstatus);
5343         return SYM_FIELD(read_val, EXTStatus, GPIOIn);
5344 }
5345
5346 /* Enable writes to config EEPROM, if possible. Returns previous state */
5347 static int qib_7322_eeprom_wen(struct qib_devdata *dd, int wen)
5348 {
5349         int prev_wen;
5350         u32 mask;
5351
5352         mask = 1 << QIB_EEPROM_WEN_NUM;
5353         prev_wen = ~gpio_7322_mod(dd, 0, 0, 0) >> QIB_EEPROM_WEN_NUM;
5354         gpio_7322_mod(dd, wen ? 0 : mask, mask, mask);
5355
5356         return prev_wen & 1;
5357 }
5358
5359 /*
5360  * Read fundamental info we need to use the chip.  These are
5361  * the registers that describe chip capabilities, and are
5362  * saved in shadow registers.
5363  */
5364 static void get_7322_chip_params(struct qib_devdata *dd)
5365 {
5366         u64 val;
5367         u32 piobufs;
5368         int mtu;
5369
5370         dd->palign = qib_read_kreg32(dd, kr_pagealign);
5371
5372         dd->uregbase = qib_read_kreg32(dd, kr_userregbase);
5373
5374         dd->rcvtidcnt = qib_read_kreg32(dd, kr_rcvtidcnt);
5375         dd->rcvtidbase = qib_read_kreg32(dd, kr_rcvtidbase);
5376         dd->rcvegrbase = qib_read_kreg32(dd, kr_rcvegrbase);
5377         dd->piobufbase = qib_read_kreg64(dd, kr_sendpiobufbase);
5378         dd->pio2k_bufbase = dd->piobufbase & 0xffffffff;
5379
5380         val = qib_read_kreg64(dd, kr_sendpiobufcnt);
5381         dd->piobcnt2k = val & ~0U;
5382         dd->piobcnt4k = val >> 32;
5383         val = qib_read_kreg64(dd, kr_sendpiosize);
5384         dd->piosize2k = val & ~0U;
5385         dd->piosize4k = val >> 32;
5386
5387         mtu = ib_mtu_enum_to_int(qib_ibmtu);
5388         if (mtu == -1)
5389                 mtu = QIB_DEFAULT_MTU;
5390         dd->pport[0].ibmtu = (u32)mtu;
5391         dd->pport[1].ibmtu = (u32)mtu;
5392
5393         /* these may be adjusted in init_chip_wc_pat() */
5394         dd->pio2kbase = (u32 __iomem *)
5395                 ((char __iomem *) dd->kregbase + dd->pio2k_bufbase);
5396         dd->pio4kbase = (u32 __iomem *)
5397                 ((char __iomem *) dd->kregbase +
5398                  (dd->piobufbase >> 32));
5399         /*
5400          * 4K buffers take 2 pages; we use roundup just to be
5401          * paranoid; we calculate it once here, rather than on
5402          * ever buf allocate
5403          */
5404         dd->align4k = ALIGN(dd->piosize4k, dd->palign);
5405
5406         piobufs = dd->piobcnt4k + dd->piobcnt2k + NUM_VL15_BUFS;
5407
5408         dd->pioavregs = ALIGN(piobufs, sizeof(u64) * BITS_PER_BYTE / 2) /
5409                 (sizeof(u64) * BITS_PER_BYTE / 2);
5410 }
5411
5412 /*
5413  * The chip base addresses in cspec and cpspec have to be set
5414  * after possible init_chip_wc_pat(), rather than in
5415  * get_7322_chip_params(), so split out as separate function
5416  */
5417 static void qib_7322_set_baseaddrs(struct qib_devdata *dd)
5418 {
5419         u32 cregbase;
5420         cregbase = qib_read_kreg32(dd, kr_counterregbase);
5421
5422         dd->cspec->cregbase = (u64 __iomem *)(cregbase +
5423                 (char __iomem *)dd->kregbase);
5424
5425         dd->egrtidbase = (u64 __iomem *)
5426                 ((char __iomem *) dd->kregbase + dd->rcvegrbase);
5427
5428         /* port registers are defined as relative to base of chip */
5429         dd->pport[0].cpspec->kpregbase =
5430                 (u64 __iomem *)((char __iomem *)dd->kregbase);
5431         dd->pport[1].cpspec->kpregbase =
5432                 (u64 __iomem *)(dd->palign +
5433                 (char __iomem *)dd->kregbase);
5434         dd->pport[0].cpspec->cpregbase =
5435                 (u64 __iomem *)(qib_read_kreg_port(&dd->pport[0],
5436                 kr_counterregbase) + (char __iomem *)dd->kregbase);
5437         dd->pport[1].cpspec->cpregbase =
5438                 (u64 __iomem *)(qib_read_kreg_port(&dd->pport[1],
5439                 kr_counterregbase) + (char __iomem *)dd->kregbase);
5440 }
5441
5442 /*
5443  * This is a fairly special-purpose observer, so we only support
5444  * the port-specific parts of SendCtrl
5445  */
5446
5447 #define SENDCTRL_SHADOWED (SYM_MASK(SendCtrl_0, SendEnable) |           \
5448                            SYM_MASK(SendCtrl_0, SDmaEnable) |           \
5449                            SYM_MASK(SendCtrl_0, SDmaIntEnable) |        \
5450                            SYM_MASK(SendCtrl_0, SDmaSingleDescriptor) | \
5451                            SYM_MASK(SendCtrl_0, SDmaHalt) |             \
5452                            SYM_MASK(SendCtrl_0, IBVLArbiterEn) |        \
5453                            SYM_MASK(SendCtrl_0, ForceCreditUpToDate))
5454
5455 static int sendctrl_hook(struct qib_devdata *dd,
5456                          const struct diag_observer *op, u32 offs,
5457                          u64 *data, u64 mask, int only_32)
5458 {
5459         unsigned long flags;
5460         unsigned idx;
5461         unsigned pidx;
5462         struct qib_pportdata *ppd = NULL;
5463         u64 local_data, all_bits;
5464
5465         /*
5466          * The fixed correspondence between Physical ports and pports is
5467          * severed. We need to hunt for the ppd that corresponds
5468          * to the offset we got. And we have to do that without admitting
5469          * we know the stride, apparently.
5470          */
5471         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
5472                 u64 __iomem *psptr;
5473                 u32 psoffs;
5474
5475                 ppd = dd->pport + pidx;
5476                 if (!ppd->cpspec->kpregbase)
5477                         continue;
5478
5479                 psptr = ppd->cpspec->kpregbase + krp_sendctrl;
5480                 psoffs = (u32) (psptr - dd->kregbase) * sizeof(*psptr);
5481                 if (psoffs == offs)
5482                         break;
5483         }
5484
5485         /* If pport is not being managed by driver, just avoid shadows. */
5486         if (pidx >= dd->num_pports)
5487                 ppd = NULL;
5488
5489         /* In any case, "idx" is flat index in kreg space */
5490         idx = offs / sizeof(u64);
5491
5492         all_bits = ~0ULL;
5493         if (only_32)
5494                 all_bits >>= 32;
5495
5496         spin_lock_irqsave(&dd->sendctrl_lock, flags);
5497         if (!ppd || (mask & all_bits) != all_bits) {
5498                 /*
5499                  * At least some mask bits are zero, so we need
5500                  * to read. The judgement call is whether from
5501                  * reg or shadow. First-cut: read reg, and complain
5502                  * if any bits which should be shadowed are different
5503                  * from their shadowed value.
5504                  */
5505                 if (only_32)
5506                         local_data = (u64)qib_read_kreg32(dd, idx);
5507                 else
5508                         local_data = qib_read_kreg64(dd, idx);
5509                 *data = (local_data & ~mask) | (*data & mask);
5510         }
5511         if (mask) {
5512                 /*
5513                  * At least some mask bits are one, so we need
5514                  * to write, but only shadow some bits.
5515                  */
5516                 u64 sval, tval; /* Shadowed, transient */
5517
5518                 /*
5519                  * New shadow val is bits we don't want to touch,
5520                  * ORed with bits we do, that are intended for shadow.
5521                  */
5522                 if (ppd) {
5523                         sval = ppd->p_sendctrl & ~mask;
5524                         sval |= *data & SENDCTRL_SHADOWED & mask;
5525                         ppd->p_sendctrl = sval;
5526                 } else
5527                         sval = *data & SENDCTRL_SHADOWED & mask;
5528                 tval = sval | (*data & ~SENDCTRL_SHADOWED & mask);
5529                 qib_write_kreg(dd, idx, tval);
5530                 qib_write_kreg(dd, kr_scratch, 0Ull);
5531         }
5532         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
5533         return only_32 ? 4 : 8;
5534 }
5535
5536 static const struct diag_observer sendctrl_0_observer = {
5537         sendctrl_hook, KREG_IDX(SendCtrl_0) * sizeof(u64),
5538         KREG_IDX(SendCtrl_0) * sizeof(u64)
5539 };
5540
5541 static const struct diag_observer sendctrl_1_observer = {
5542         sendctrl_hook, KREG_IDX(SendCtrl_1) * sizeof(u64),
5543         KREG_IDX(SendCtrl_1) * sizeof(u64)
5544 };
5545
5546 static ushort sdma_fetch_prio = 8;
5547 module_param_named(sdma_fetch_prio, sdma_fetch_prio, ushort, S_IRUGO);
5548 MODULE_PARM_DESC(sdma_fetch_prio, "SDMA descriptor fetch priority");
5549
5550 /* Besides logging QSFP events, we set appropriate TxDDS values */
5551 static void init_txdds_table(struct qib_pportdata *ppd, int override);
5552
5553 static void qsfp_7322_event(struct work_struct *work)
5554 {
5555         struct qib_qsfp_data *qd;
5556         struct qib_pportdata *ppd;
5557         u64 pwrup;
5558         int ret;
5559         u32 le2;
5560
5561         qd = container_of(work, struct qib_qsfp_data, work);
5562         ppd = qd->ppd;
5563         pwrup = qd->t_insert + msecs_to_jiffies(QSFP_PWR_LAG_MSEC);
5564
5565         /*
5566          * Some QSFP's not only do not respond until the full power-up
5567          * time, but may behave badly if we try. So hold off responding
5568          * to insertion.
5569          */
5570         while (1) {
5571                 u64 now = get_jiffies_64();
5572                 if (time_after64(now, pwrup))
5573                         break;
5574                 msleep(20);
5575         }
5576         ret = qib_refresh_qsfp_cache(ppd, &qd->cache);
5577         /*
5578          * Need to change LE2 back to defaults if we couldn't
5579          * read the cable type (to handle cable swaps), so do this
5580          * even on failure to read cable information.  We don't
5581          * get here for QME, so IS_QME check not needed here.
5582          */
5583         le2 = (!ret && qd->cache.atten[1] >= qib_long_atten &&
5584                !ppd->dd->cspec->r1 && QSFP_IS_CU(qd->cache.tech)) ?
5585                 LE2_5m : LE2_DEFAULT;
5586         ibsd_wr_allchans(ppd, 13, (le2 << 7), BMASK(9, 7));
5587         init_txdds_table(ppd, 0);
5588 }
5589
5590 /*
5591  * There is little we can do but complain to the user if QSFP
5592  * initialization fails.
5593  */
5594 static void qib_init_7322_qsfp(struct qib_pportdata *ppd)
5595 {
5596         unsigned long flags;
5597         struct qib_qsfp_data *qd = &ppd->cpspec->qsfp_data;
5598         struct qib_devdata *dd = ppd->dd;
5599         u64 mod_prs_bit = QSFP_GPIO_MOD_PRS_N;
5600
5601         mod_prs_bit <<= (QSFP_GPIO_PORT2_SHIFT * ppd->hw_pidx);
5602         qd->ppd = ppd;
5603         qib_qsfp_init(qd, qsfp_7322_event);
5604         spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
5605         dd->cspec->extctrl |= (mod_prs_bit << SYM_LSB(EXTCtrl, GPIOInvert));
5606         dd->cspec->gpio_mask |= mod_prs_bit;
5607         qib_write_kreg(dd, kr_extctrl, dd->cspec->extctrl);
5608         qib_write_kreg(dd, kr_gpio_mask, dd->cspec->gpio_mask);
5609         spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
5610 }
5611
5612 /*
5613  * called at device initialization time, and also if the txselect
5614  * module parameter is changed.  This is used for cables that don't
5615  * have valid QSFP EEPROMs (not present, or attenuation is zero).
5616  * We initialize to the default, then if there is a specific
5617  * unit,port match, we use that (and set it immediately, for the
5618  * current speed, if the link is at INIT or better).
5619  * String format is "default# unit#,port#=# ... u,p=#", separators must
5620  * be a SPACE character.  A newline terminates.  The u,p=# tuples may
5621  * optionally have "u,p=#,#", where the final # is the H1 value
5622  * The last specific match is used (actually, all are used, but last
5623  * one is the one that winds up set); if none at all, fall back on default.
5624  */
5625 static void set_no_qsfp_atten(struct qib_devdata *dd, int change)
5626 {
5627         char *nxt, *str;
5628         u32 pidx, unit, port, deflt, h1;
5629         unsigned long val;
5630         int any = 0, seth1;
5631         int txdds_size;
5632
5633         str = txselect_list;
5634
5635         /* default number is validated in setup_txselect() */
5636         deflt = simple_strtoul(str, &nxt, 0);
5637         for (pidx = 0; pidx < dd->num_pports; ++pidx)
5638                 dd->pport[pidx].cpspec->no_eep = deflt;
5639
5640         txdds_size = TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ;
5641         if (IS_QME(dd) || IS_QMH(dd))
5642                 txdds_size += TXDDS_MFG_SZ;
5643
5644         while (*nxt && nxt[1]) {
5645                 str = ++nxt;
5646                 unit = simple_strtoul(str, &nxt, 0);
5647                 if (nxt == str || !*nxt || *nxt != ',') {
5648                         while (*nxt && *nxt++ != ' ') /* skip to next, if any */
5649                                 ;
5650                         continue;
5651                 }
5652                 str = ++nxt;
5653                 port = simple_strtoul(str, &nxt, 0);
5654                 if (nxt == str || *nxt != '=') {
5655                         while (*nxt && *nxt++ != ' ') /* skip to next, if any */
5656                                 ;
5657                         continue;
5658                 }
5659                 str = ++nxt;
5660                 val = simple_strtoul(str, &nxt, 0);
5661                 if (nxt == str) {
5662                         while (*nxt && *nxt++ != ' ') /* skip to next, if any */
5663                                 ;
5664                         continue;
5665                 }
5666                 if (val >= txdds_size)
5667                         continue;
5668                 seth1 = 0;
5669                 h1 = 0; /* gcc thinks it might be used uninitted */
5670                 if (*nxt == ',' && nxt[1]) {
5671                         str = ++nxt;
5672                         h1 = (u32)simple_strtoul(str, &nxt, 0);
5673                         if (nxt == str)
5674                                 while (*nxt && *nxt++ != ' ') /* skip */
5675                                         ;
5676                         else
5677                                 seth1 = 1;
5678                 }
5679                 for (pidx = 0; dd->unit == unit && pidx < dd->num_pports;
5680                      ++pidx) {
5681                         struct qib_pportdata *ppd = &dd->pport[pidx];
5682
5683                         if (ppd->port != port || !ppd->link_speed_supported)
5684                                 continue;
5685                         ppd->cpspec->no_eep = val;
5686                         if (seth1)
5687                                 ppd->cpspec->h1_val = h1;
5688                         /* now change the IBC and serdes, overriding generic */
5689                         init_txdds_table(ppd, 1);
5690                         any++;
5691                 }
5692                 if (*nxt == '\n')
5693                         break; /* done */
5694         }
5695         if (change && !any) {
5696                 /* no specific setting, use the default.
5697                  * Change the IBC and serdes, but since it's
5698                  * general, don't override specific settings.
5699                  */
5700                 for (pidx = 0; pidx < dd->num_pports; ++pidx)
5701                         if (dd->pport[pidx].link_speed_supported)
5702                                 init_txdds_table(&dd->pport[pidx], 0);
5703         }
5704 }
5705
5706 /* handle the txselect parameter changing */
5707 static int setup_txselect(const char *str, struct kernel_param *kp)
5708 {
5709         struct qib_devdata *dd;
5710         unsigned long val;
5711         char *n;
5712         if (strlen(str) >= MAX_ATTEN_LEN) {
5713                 printk(KERN_INFO QIB_DRV_NAME " txselect_values string "
5714                        "too long\n");
5715                 return -ENOSPC;
5716         }
5717         val = simple_strtoul(str, &n, 0);
5718         if (n == str || val >= (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ +
5719                                 TXDDS_MFG_SZ)) {
5720                 printk(KERN_INFO QIB_DRV_NAME
5721                        "txselect_values must start with a number < %d\n",
5722                         TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ + TXDDS_MFG_SZ);
5723                 return -EINVAL;
5724         }
5725         strcpy(txselect_list, str);
5726
5727         list_for_each_entry(dd, &qib_dev_list, list)
5728                 if (dd->deviceid == PCI_DEVICE_ID_QLOGIC_IB_7322)
5729                         set_no_qsfp_atten(dd, 1);
5730         return 0;
5731 }
5732
5733 /*
5734  * Write the final few registers that depend on some of the
5735  * init setup.  Done late in init, just before bringing up
5736  * the serdes.
5737  */
5738 static int qib_late_7322_initreg(struct qib_devdata *dd)
5739 {
5740         int ret = 0, n;
5741         u64 val;
5742
5743         qib_write_kreg(dd, kr_rcvhdrentsize, dd->rcvhdrentsize);
5744         qib_write_kreg(dd, kr_rcvhdrsize, dd->rcvhdrsize);
5745         qib_write_kreg(dd, kr_rcvhdrcnt, dd->rcvhdrcnt);
5746         qib_write_kreg(dd, kr_sendpioavailaddr, dd->pioavailregs_phys);
5747         val = qib_read_kreg64(dd, kr_sendpioavailaddr);
5748         if (val != dd->pioavailregs_phys) {
5749                 qib_dev_err(dd, "Catastrophic software error, "
5750                             "SendPIOAvailAddr written as %lx, "
5751                             "read back as %llx\n",
5752                             (unsigned long) dd->pioavailregs_phys,
5753                             (unsigned long long) val);
5754                 ret = -EINVAL;
5755         }
5756
5757         n = dd->piobcnt2k + dd->piobcnt4k + NUM_VL15_BUFS;
5758         qib_7322_txchk_change(dd, 0, n, TXCHK_CHG_TYPE_KERN, NULL);
5759         /* driver sends get pkey, lid, etc. checking also, to catch bugs */
5760         qib_7322_txchk_change(dd, 0, n, TXCHK_CHG_TYPE_ENAB1, NULL);
5761
5762         qib_register_observer(dd, &sendctrl_0_observer);
5763         qib_register_observer(dd, &sendctrl_1_observer);
5764
5765         dd->control &= ~QLOGIC_IB_C_SDMAFETCHPRIOEN;
5766         qib_write_kreg(dd, kr_control, dd->control);
5767         /*
5768          * Set SendDmaFetchPriority and init Tx params, including
5769          * QSFP handler on boards that have QSFP.
5770          * First set our default attenuation entry for cables that
5771          * don't have valid attenuation.
5772          */
5773         set_no_qsfp_atten(dd, 0);
5774         for (n = 0; n < dd->num_pports; ++n) {
5775                 struct qib_pportdata *ppd = dd->pport + n;
5776
5777                 qib_write_kreg_port(ppd, krp_senddmaprioritythld,
5778                                     sdma_fetch_prio & 0xf);
5779                 /* Initialize qsfp if present on board. */
5780                 if (dd->flags & QIB_HAS_QSFP)
5781                         qib_init_7322_qsfp(ppd);
5782         }
5783         dd->control |= QLOGIC_IB_C_SDMAFETCHPRIOEN;
5784         qib_write_kreg(dd, kr_control, dd->control);
5785
5786         return ret;
5787 }
5788
5789 /* per IB port errors.  */
5790 #define SENDCTRL_PIBP (MASK_ACROSS(0, 1) | MASK_ACROSS(3, 3) | \
5791         MASK_ACROSS(8, 15))
5792 #define RCVCTRL_PIBP (MASK_ACROSS(0, 17) | MASK_ACROSS(39, 41))
5793 #define ERRS_PIBP (MASK_ACROSS(57, 58) | MASK_ACROSS(54, 54) | \
5794         MASK_ACROSS(36, 49) | MASK_ACROSS(29, 34) | MASK_ACROSS(14, 17) | \
5795         MASK_ACROSS(0, 11))
5796
5797 /*
5798  * Write the initialization per-port registers that need to be done at
5799  * driver load and after reset completes (i.e., that aren't done as part
5800  * of other init procedures called from qib_init.c).
5801  * Some of these should be redundant on reset, but play safe.
5802  */
5803 static void write_7322_init_portregs(struct qib_pportdata *ppd)
5804 {
5805         u64 val;
5806         int i;
5807
5808         if (!ppd->link_speed_supported) {
5809                 /* no buffer credits for this port */
5810                 for (i = 1; i < 8; i++)
5811                         qib_write_kreg_port(ppd, krp_rxcreditvl0 + i, 0);
5812                 qib_write_kreg_port(ppd, krp_ibcctrl_b, 0);
5813                 qib_write_kreg(ppd->dd, kr_scratch, 0);
5814                 return;
5815         }
5816
5817         /*
5818          * Set the number of supported virtual lanes in IBC,
5819          * for flow control packet handling on unsupported VLs
5820          */
5821         val = qib_read_kreg_port(ppd, krp_ibsdtestiftx);
5822         val &= ~SYM_MASK(IB_SDTEST_IF_TX_0, VL_CAP);
5823         val |= (u64)(ppd->vls_supported - 1) <<
5824                 SYM_LSB(IB_SDTEST_IF_TX_0, VL_CAP);
5825         qib_write_kreg_port(ppd, krp_ibsdtestiftx, val);
5826
5827         qib_write_kreg_port(ppd, krp_rcvbthqp, QIB_KD_QP);
5828
5829         /* enable tx header checking */
5830         qib_write_kreg_port(ppd, krp_sendcheckcontrol, IBA7322_SENDCHK_PKEY |
5831                             IBA7322_SENDCHK_BTHQP | IBA7322_SENDCHK_SLID |
5832                             IBA7322_SENDCHK_RAW_IPV6 | IBA7322_SENDCHK_MINSZ);
5833
5834         qib_write_kreg_port(ppd, krp_ncmodectrl,
5835                 SYM_MASK(IBNCModeCtrl_0, ScrambleCapLocal));
5836
5837         /*
5838          * Unconditionally clear the bufmask bits.  If SDMA is
5839          * enabled, we'll set them appropriately later.
5840          */
5841         qib_write_kreg_port(ppd, krp_senddmabufmask0, 0);
5842         qib_write_kreg_port(ppd, krp_senddmabufmask1, 0);
5843         qib_write_kreg_port(ppd, krp_senddmabufmask2, 0);
5844         if (ppd->dd->cspec->r1)
5845                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, ForceCreditUpToDate);
5846 }
5847
5848 /*
5849  * Write the initialization per-device registers that need to be done at
5850  * driver load and after reset completes (i.e., that aren't done as part
5851  * of other init procedures called from qib_init.c).  Also write per-port
5852  * registers that are affected by overall device config, such as QP mapping
5853  * Some of these should be redundant on reset, but play safe.
5854  */
5855 static void write_7322_initregs(struct qib_devdata *dd)
5856 {
5857         struct qib_pportdata *ppd;
5858         int i, pidx;
5859         u64 val;
5860
5861         /* Set Multicast QPs received by port 2 to map to context one. */
5862         qib_write_kreg(dd, KREG_IDX(RcvQPMulticastContext_1), 1);
5863
5864         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
5865                 unsigned n, regno;
5866                 unsigned long flags;
5867
5868                 if (!dd->qpn_mask || !dd->pport[pidx].link_speed_supported)
5869                         continue;
5870
5871                 ppd = &dd->pport[pidx];
5872
5873                 /* be paranoid against later code motion, etc. */
5874                 spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
5875                 ppd->p_rcvctrl |= SYM_MASK(RcvCtrl_0, RcvQPMapEnable);
5876                 spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
5877
5878                 /* Initialize QP to context mapping */
5879                 regno = krp_rcvqpmaptable;
5880                 val = 0;
5881                 if (dd->num_pports > 1)
5882                         n = dd->first_user_ctxt / dd->num_pports;
5883                 else
5884                         n = dd->first_user_ctxt - 1;
5885                 for (i = 0; i < 32; ) {
5886                         unsigned ctxt;
5887
5888                         if (dd->num_pports > 1)
5889                                 ctxt = (i % n) * dd->num_pports + pidx;
5890                         else if (i % n)
5891                                 ctxt = (i % n) + 1;
5892                         else
5893                                 ctxt = ppd->hw_pidx;
5894                         val |= ctxt << (5 * (i % 6));
5895                         i++;
5896                         if (i % 6 == 0) {
5897                                 qib_write_kreg_port(ppd, regno, val);
5898                                 val = 0;
5899                                 regno++;
5900                         }
5901                 }
5902                 qib_write_kreg_port(ppd, regno, val);
5903         }
5904
5905         /*
5906          * Setup up interrupt mitigation for kernel contexts, but
5907          * not user contexts (user contexts use interrupts when
5908          * stalled waiting for any packet, so want those interrupts
5909          * right away).
5910          */
5911         for (i = 0; i < dd->first_user_ctxt; i++) {
5912                 dd->cspec->rcvavail_timeout[i] = rcv_int_timeout;
5913                 qib_write_kreg(dd, kr_rcvavailtimeout + i, rcv_int_timeout);
5914         }
5915
5916         /*
5917          * Initialize  as (disabled) rcvflow tables.  Application code
5918          * will setup each flow as it uses the flow.
5919          * Doesn't clear any of the error bits that might be set.
5920          */
5921         val = TIDFLOW_ERRBITS; /* these are W1C */
5922         for (i = 0; i < dd->cfgctxts; i++) {
5923                 int flow;
5924                 for (flow = 0; flow < NUM_TIDFLOWS_CTXT; flow++)
5925                         qib_write_ureg(dd, ur_rcvflowtable+flow, val, i);
5926         }
5927
5928         /*
5929          * dual cards init to dual port recovery, single port cards to
5930          * the one port.  Dual port cards may later adjust to 1 port,
5931          * and then back to dual port if both ports are connected
5932          * */
5933         if (dd->num_pports)
5934                 setup_7322_link_recovery(dd->pport, dd->num_pports > 1);
5935 }
5936
5937 static int qib_init_7322_variables(struct qib_devdata *dd)
5938 {
5939         struct qib_pportdata *ppd;
5940         unsigned features, pidx, sbufcnt;
5941         int ret, mtu;
5942         u32 sbufs, updthresh;
5943
5944         /* pport structs are contiguous, allocated after devdata */
5945         ppd = (struct qib_pportdata *)(dd + 1);
5946         dd->pport = ppd;
5947         ppd[0].dd = dd;
5948         ppd[1].dd = dd;
5949
5950         dd->cspec = (struct qib_chip_specific *)(ppd + 2);
5951
5952         ppd[0].cpspec = (struct qib_chippport_specific *)(dd->cspec + 1);
5953         ppd[1].cpspec = &ppd[0].cpspec[1];
5954         ppd[0].cpspec->ppd = &ppd[0]; /* for autoneg_7322_work() */
5955         ppd[1].cpspec->ppd = &ppd[1]; /* for autoneg_7322_work() */
5956
5957         spin_lock_init(&dd->cspec->rcvmod_lock);
5958         spin_lock_init(&dd->cspec->gpio_lock);
5959
5960         /* we haven't yet set QIB_PRESENT, so use read directly */
5961         dd->revision = readq(&dd->kregbase[kr_revision]);
5962
5963         if ((dd->revision & 0xffffffffU) == 0xffffffffU) {
5964                 qib_dev_err(dd, "Revision register read failure, "
5965                             "giving up initialization\n");
5966                 ret = -ENODEV;
5967                 goto bail;
5968         }
5969         dd->flags |= QIB_PRESENT;  /* now register routines work */
5970
5971         dd->majrev = (u8) SYM_FIELD(dd->revision, Revision_R, ChipRevMajor);
5972         dd->minrev = (u8) SYM_FIELD(dd->revision, Revision_R, ChipRevMinor);
5973         dd->cspec->r1 = dd->minrev == 1;
5974
5975         get_7322_chip_params(dd);
5976         features = qib_7322_boardname(dd);
5977
5978         /* now that piobcnt2k and 4k set, we can allocate these */
5979         sbufcnt = dd->piobcnt2k + dd->piobcnt4k +
5980                 NUM_VL15_BUFS + BITS_PER_LONG - 1;
5981         sbufcnt /= BITS_PER_LONG;
5982         dd->cspec->sendchkenable = kmalloc(sbufcnt *
5983                 sizeof(*dd->cspec->sendchkenable), GFP_KERNEL);
5984         dd->cspec->sendgrhchk = kmalloc(sbufcnt *
5985                 sizeof(*dd->cspec->sendgrhchk), GFP_KERNEL);
5986         dd->cspec->sendibchk = kmalloc(sbufcnt *
5987                 sizeof(*dd->cspec->sendibchk), GFP_KERNEL);
5988         if (!dd->cspec->sendchkenable || !dd->cspec->sendgrhchk ||
5989                 !dd->cspec->sendibchk) {
5990                 qib_dev_err(dd, "Failed allocation for hdrchk bitmaps\n");
5991                 ret = -ENOMEM;
5992                 goto bail;
5993         }
5994
5995         ppd = dd->pport;
5996
5997         /*
5998          * GPIO bits for TWSI data and clock,
5999          * used for serial EEPROM.
6000          */
6001         dd->gpio_sda_num = _QIB_GPIO_SDA_NUM;
6002         dd->gpio_scl_num = _QIB_GPIO_SCL_NUM;
6003         dd->twsi_eeprom_dev = QIB_TWSI_EEPROM_DEV;
6004
6005         dd->flags |= QIB_HAS_INTX | QIB_HAS_LINK_LATENCY |
6006                 QIB_NODMA_RTAIL | QIB_HAS_VLSUPP | QIB_HAS_HDRSUPP |
6007                 QIB_HAS_THRESH_UPDATE |
6008                 (sdma_idle_cnt ? QIB_HAS_SDMA_TIMEOUT : 0);
6009         dd->flags |= qib_special_trigger ?
6010                 QIB_USE_SPCL_TRIG : QIB_HAS_SEND_DMA;
6011
6012         /*
6013          * Setup initial values.  These may change when PAT is enabled, but
6014          * we need these to do initial chip register accesses.
6015          */
6016         qib_7322_set_baseaddrs(dd);
6017
6018         mtu = ib_mtu_enum_to_int(qib_ibmtu);
6019         if (mtu == -1)
6020                 mtu = QIB_DEFAULT_MTU;
6021
6022         dd->cspec->int_enable_mask = QIB_I_BITSEXTANT;
6023         /* all hwerrors become interrupts, unless special purposed */
6024         dd->cspec->hwerrmask = ~0ULL;
6025         /*  link_recovery setup causes these errors, so ignore them,
6026          *  other than clearing them when they occur */
6027         dd->cspec->hwerrmask &=
6028                 ~(SYM_MASK(HwErrMask, IBSerdesPClkNotDetectMask_0) |
6029                   SYM_MASK(HwErrMask, IBSerdesPClkNotDetectMask_1) |
6030                   HWE_MASK(LATriggered));
6031
6032         for (pidx = 0; pidx < NUM_IB_PORTS; ++pidx) {
6033                 struct qib_chippport_specific *cp = ppd->cpspec;
6034                 ppd->link_speed_supported = features & PORT_SPD_CAP;
6035                 features >>=  PORT_SPD_CAP_SHIFT;
6036                 if (!ppd->link_speed_supported) {
6037                         /* single port mode (7340, or configured) */
6038                         dd->skip_kctxt_mask |= 1 << pidx;
6039                         if (pidx == 0) {
6040                                 /* Make sure port is disabled. */
6041                                 qib_write_kreg_port(ppd, krp_rcvctrl, 0);
6042                                 qib_write_kreg_port(ppd, krp_ibcctrl_a, 0);
6043                                 ppd[0] = ppd[1];
6044                                 dd->cspec->hwerrmask &= ~(SYM_MASK(HwErrMask,
6045                                                   IBSerdesPClkNotDetectMask_0)
6046                                                   | SYM_MASK(HwErrMask,
6047                                                   SDmaMemReadErrMask_0));
6048                                 dd->cspec->int_enable_mask &= ~(
6049                                      SYM_MASK(IntMask, SDmaCleanupDoneMask_0) |
6050                                      SYM_MASK(IntMask, SDmaIdleIntMask_0) |
6051                                      SYM_MASK(IntMask, SDmaProgressIntMask_0) |
6052                                      SYM_MASK(IntMask, SDmaIntMask_0) |
6053                                      SYM_MASK(IntMask, ErrIntMask_0) |
6054                                      SYM_MASK(IntMask, SendDoneIntMask_0));
6055                         } else {
6056                                 /* Make sure port is disabled. */
6057                                 qib_write_kreg_port(ppd, krp_rcvctrl, 0);
6058                                 qib_write_kreg_port(ppd, krp_ibcctrl_a, 0);
6059                                 dd->cspec->hwerrmask &= ~(SYM_MASK(HwErrMask,
6060                                                   IBSerdesPClkNotDetectMask_1)
6061                                                   | SYM_MASK(HwErrMask,
6062                                                   SDmaMemReadErrMask_1));
6063                                 dd->cspec->int_enable_mask &= ~(
6064                                      SYM_MASK(IntMask, SDmaCleanupDoneMask_1) |
6065                                      SYM_MASK(IntMask, SDmaIdleIntMask_1) |
6066                                      SYM_MASK(IntMask, SDmaProgressIntMask_1) |
6067                                      SYM_MASK(IntMask, SDmaIntMask_1) |
6068                                      SYM_MASK(IntMask, ErrIntMask_1) |
6069                                      SYM_MASK(IntMask, SendDoneIntMask_1));
6070                         }
6071                         continue;
6072                 }
6073
6074                 dd->num_pports++;
6075                 qib_init_pportdata(ppd, dd, pidx, dd->num_pports);
6076
6077                 ppd->link_width_supported = IB_WIDTH_1X | IB_WIDTH_4X;
6078                 ppd->link_width_enabled = IB_WIDTH_4X;
6079                 ppd->link_speed_enabled = ppd->link_speed_supported;
6080                 /*
6081                  * Set the initial values to reasonable default, will be set
6082                  * for real when link is up.
6083                  */
6084                 ppd->link_width_active = IB_WIDTH_4X;
6085                 ppd->link_speed_active = QIB_IB_SDR;
6086                 ppd->delay_mult = ib_rate_to_delay[IB_RATE_10_GBPS];
6087                 switch (qib_num_cfg_vls) {
6088                 case 1:
6089                         ppd->vls_supported = IB_VL_VL0;
6090                         break;
6091                 case 2:
6092                         ppd->vls_supported = IB_VL_VL0_1;
6093                         break;
6094                 default:
6095                         qib_devinfo(dd->pcidev,
6096                                     "Invalid num_vls %u, using 4 VLs\n",
6097                                     qib_num_cfg_vls);
6098                         qib_num_cfg_vls = 4;
6099                         /* fall through */
6100                 case 4:
6101                         ppd->vls_supported = IB_VL_VL0_3;
6102                         break;
6103                 case 8:
6104                         if (mtu <= 2048)
6105                                 ppd->vls_supported = IB_VL_VL0_7;
6106                         else {
6107                                 qib_devinfo(dd->pcidev,
6108                                             "Invalid num_vls %u for MTU %d "
6109                                             ", using 4 VLs\n",
6110                                             qib_num_cfg_vls, mtu);
6111                                 ppd->vls_supported = IB_VL_VL0_3;
6112                                 qib_num_cfg_vls = 4;
6113                         }
6114                         break;
6115                 }
6116                 ppd->vls_operational = ppd->vls_supported;
6117
6118                 init_waitqueue_head(&cp->autoneg_wait);
6119                 INIT_DELAYED_WORK(&cp->autoneg_work,
6120                                   autoneg_7322_work);
6121                 if (ppd->dd->cspec->r1)
6122                         INIT_DELAYED_WORK(&cp->ipg_work, ipg_7322_work);
6123
6124                 /*
6125                  * For Mez and similar cards, no qsfp info, so do
6126                  * the "cable info" setup here.  Can be overridden
6127                  * in adapter-specific routines.
6128                  */
6129                 if (!(dd->flags & QIB_HAS_QSFP)) {
6130                         if (!IS_QMH(dd) && !IS_QME(dd))
6131                                 qib_devinfo(dd->pcidev, "IB%u:%u: "
6132                                             "Unknown mezzanine card type\n",
6133                                             dd->unit, ppd->port);
6134                         cp->h1_val = IS_QMH(dd) ? H1_FORCE_QMH : H1_FORCE_QME;
6135                         /*
6136                          * Choose center value as default tx serdes setting
6137                          * until changed through module parameter.
6138                          */
6139                         ppd->cpspec->no_eep = IS_QMH(dd) ?
6140                                 TXDDS_TABLE_SZ + 2 : TXDDS_TABLE_SZ + 4;
6141                 } else
6142                         cp->h1_val = H1_FORCE_VAL;
6143
6144                 /* Avoid writes to chip for mini_init */
6145                 if (!qib_mini_init)
6146                         write_7322_init_portregs(ppd);
6147
6148                 init_timer(&cp->chase_timer);
6149                 cp->chase_timer.function = reenable_chase;
6150                 cp->chase_timer.data = (unsigned long)ppd;
6151
6152                 ppd++;
6153         }
6154
6155         dd->rcvhdrentsize = qib_rcvhdrentsize ?
6156                 qib_rcvhdrentsize : QIB_RCVHDR_ENTSIZE;
6157         dd->rcvhdrsize = qib_rcvhdrsize ?
6158                 qib_rcvhdrsize : QIB_DFLT_RCVHDRSIZE;
6159         dd->rhf_offset = dd->rcvhdrentsize - sizeof(u64) / sizeof(u32);
6160
6161         /* we always allocate at least 2048 bytes for eager buffers */
6162         dd->rcvegrbufsize = max(mtu, 2048);
6163
6164         qib_7322_tidtemplate(dd);
6165
6166         /*
6167          * We can request a receive interrupt for 1 or
6168          * more packets from current offset.
6169          */
6170         dd->rhdrhead_intr_off =
6171                 (u64) rcv_int_count << IBA7322_HDRHEAD_PKTINT_SHIFT;
6172
6173         /* setup the stats timer; the add_timer is done at end of init */
6174         init_timer(&dd->stats_timer);
6175         dd->stats_timer.function = qib_get_7322_faststats;
6176         dd->stats_timer.data = (unsigned long) dd;
6177
6178         dd->ureg_align = 0x10000;  /* 64KB alignment */
6179
6180         dd->piosize2kmax_dwords = dd->piosize2k >> 2;
6181
6182         qib_7322_config_ctxts(dd);
6183         qib_set_ctxtcnt(dd);
6184
6185         if (qib_wc_pat) {
6186                 resource_size_t vl15off;
6187                 /*
6188                  * We do not set WC on the VL15 buffers to avoid
6189                  * a rare problem with unaligned writes from
6190                  * interrupt-flushed store buffers, so we need
6191                  * to map those separately here.  We can't solve
6192                  * this for the rarely used mtrr case.
6193                  */
6194                 ret = init_chip_wc_pat(dd, 0);
6195                 if (ret)
6196                         goto bail;
6197
6198                 /* vl15 buffers start just after the 4k buffers */
6199                 vl15off = dd->physaddr + (dd->piobufbase >> 32) +
6200                         dd->piobcnt4k * dd->align4k;
6201                 dd->piovl15base = ioremap_nocache(vl15off,
6202                                                   NUM_VL15_BUFS * dd->align4k);
6203                 if (!dd->piovl15base)
6204                         goto bail;
6205         }
6206         qib_7322_set_baseaddrs(dd); /* set chip access pointers now */
6207
6208         ret = 0;
6209         if (qib_mini_init)
6210                 goto bail;
6211         if (!dd->num_pports) {
6212                 qib_dev_err(dd, "No ports enabled, giving up initialization\n");
6213                 goto bail; /* no error, so can still figure out why err */
6214         }
6215
6216         write_7322_initregs(dd);
6217         ret = qib_create_ctxts(dd);
6218         init_7322_cntrnames(dd);
6219
6220         updthresh = 8U; /* update threshold */
6221
6222         /* use all of 4KB buffers for the kernel SDMA, zero if !SDMA.
6223          * reserve the update threshold amount for other kernel use, such
6224          * as sending SMI, MAD, and ACKs, or 3, whichever is greater,
6225          * unless we aren't enabling SDMA, in which case we want to use
6226          * all the 4k bufs for the kernel.
6227          * if this was less than the update threshold, we could wait
6228          * a long time for an update.  Coded this way because we
6229          * sometimes change the update threshold for various reasons,
6230          * and we want this to remain robust.
6231          */
6232         if (dd->flags & QIB_HAS_SEND_DMA) {
6233                 dd->cspec->sdmabufcnt = dd->piobcnt4k;
6234                 sbufs = updthresh > 3 ? updthresh : 3;
6235         } else {
6236                 dd->cspec->sdmabufcnt = 0;
6237                 sbufs = dd->piobcnt4k;
6238         }
6239         dd->cspec->lastbuf_for_pio = dd->piobcnt2k + dd->piobcnt4k -
6240                 dd->cspec->sdmabufcnt;
6241         dd->lastctxt_piobuf = dd->cspec->lastbuf_for_pio - sbufs;
6242         dd->cspec->lastbuf_for_pio--; /* range is <= , not < */
6243         dd->pbufsctxt = (dd->cfgctxts > dd->first_user_ctxt) ?
6244                 dd->lastctxt_piobuf / (dd->cfgctxts - dd->first_user_ctxt) : 0;
6245
6246         /*
6247          * If we have 16 user contexts, we will have 7 sbufs
6248          * per context, so reduce the update threshold to match.  We
6249          * want to update before we actually run out, at low pbufs/ctxt
6250          * so give ourselves some margin.
6251          */
6252         if (dd->pbufsctxt >= 2 && dd->pbufsctxt - 2 < updthresh)
6253                 updthresh = dd->pbufsctxt - 2;
6254         dd->cspec->updthresh_dflt = updthresh;
6255         dd->cspec->updthresh = updthresh;
6256
6257         /* before full enable, no interrupts, no locking needed */
6258         dd->sendctrl |= ((updthresh & SYM_RMASK(SendCtrl, AvailUpdThld))
6259                              << SYM_LSB(SendCtrl, AvailUpdThld)) |
6260                         SYM_MASK(SendCtrl, SendBufAvailPad64Byte);
6261
6262         dd->psxmitwait_supported = 1;
6263         dd->psxmitwait_check_rate = QIB_7322_PSXMITWAIT_CHECK_RATE;
6264 bail:
6265         if (!dd->ctxtcnt)
6266                 dd->ctxtcnt = 1; /* for other initialization code */
6267
6268         return ret;
6269 }
6270
6271 static u32 __iomem *qib_7322_getsendbuf(struct qib_pportdata *ppd, u64 pbc,
6272                                         u32 *pbufnum)
6273 {
6274         u32 first, last, plen = pbc & QIB_PBC_LENGTH_MASK;
6275         struct qib_devdata *dd = ppd->dd;
6276
6277         /* last is same for 2k and 4k, because we use 4k if all 2k busy */
6278         if (pbc & PBC_7322_VL15_SEND) {
6279                 first = dd->piobcnt2k + dd->piobcnt4k + ppd->hw_pidx;
6280                 last = first;
6281         } else {
6282                 if ((plen + 1) > dd->piosize2kmax_dwords)
6283                         first = dd->piobcnt2k;
6284                 else
6285                         first = 0;
6286                 last = dd->cspec->lastbuf_for_pio;
6287         }
6288         return qib_getsendbuf_range(dd, pbufnum, first, last);
6289 }
6290
6291 static void qib_set_cntr_7322_sample(struct qib_pportdata *ppd, u32 intv,
6292                                      u32 start)
6293 {
6294         qib_write_kreg_port(ppd, krp_psinterval, intv);
6295         qib_write_kreg_port(ppd, krp_psstart, start);
6296 }
6297
6298 /*
6299  * Must be called with sdma_lock held, or before init finished.
6300  */
6301 static void qib_sdma_set_7322_desc_cnt(struct qib_pportdata *ppd, unsigned cnt)
6302 {
6303         qib_write_kreg_port(ppd, krp_senddmadesccnt, cnt);
6304 }
6305
6306 static struct sdma_set_state_action sdma_7322_action_table[] = {
6307         [qib_sdma_state_s00_hw_down] = {
6308                 .go_s99_running_tofalse = 1,
6309                 .op_enable = 0,
6310                 .op_intenable = 0,
6311                 .op_halt = 0,
6312                 .op_drain = 0,
6313         },
6314         [qib_sdma_state_s10_hw_start_up_wait] = {
6315                 .op_enable = 0,
6316                 .op_intenable = 1,
6317                 .op_halt = 1,
6318                 .op_drain = 0,
6319         },
6320         [qib_sdma_state_s20_idle] = {
6321                 .op_enable = 1,
6322                 .op_intenable = 1,
6323                 .op_halt = 1,
6324                 .op_drain = 0,
6325         },
6326         [qib_sdma_state_s30_sw_clean_up_wait] = {
6327                 .op_enable = 0,
6328                 .op_intenable = 1,
6329                 .op_halt = 1,
6330                 .op_drain = 0,
6331         },
6332         [qib_sdma_state_s40_hw_clean_up_wait] = {
6333                 .op_enable = 1,
6334                 .op_intenable = 1,
6335                 .op_halt = 1,
6336                 .op_drain = 0,
6337         },
6338         [qib_sdma_state_s50_hw_halt_wait] = {
6339                 .op_enable = 1,
6340                 .op_intenable = 1,
6341                 .op_halt = 1,
6342                 .op_drain = 1,
6343         },
6344         [qib_sdma_state_s99_running] = {
6345                 .op_enable = 1,
6346                 .op_intenable = 1,
6347                 .op_halt = 0,
6348                 .op_drain = 0,
6349                 .go_s99_running_totrue = 1,
6350         },
6351 };
6352
6353 static void qib_7322_sdma_init_early(struct qib_pportdata *ppd)
6354 {
6355         ppd->sdma_state.set_state_action = sdma_7322_action_table;
6356 }
6357
6358 static int init_sdma_7322_regs(struct qib_pportdata *ppd)
6359 {
6360         struct qib_devdata *dd = ppd->dd;
6361         unsigned lastbuf, erstbuf;
6362         u64 senddmabufmask[3] = { 0 };
6363         int n, ret = 0;
6364
6365         qib_write_kreg_port(ppd, krp_senddmabase, ppd->sdma_descq_phys);
6366         qib_sdma_7322_setlengen(ppd);
6367         qib_sdma_update_7322_tail(ppd, 0); /* Set SendDmaTail */
6368         qib_write_kreg_port(ppd, krp_senddmareloadcnt, sdma_idle_cnt);
6369         qib_write_kreg_port(ppd, krp_senddmadesccnt, 0);
6370         qib_write_kreg_port(ppd, krp_senddmaheadaddr, ppd->sdma_head_phys);
6371
6372         if (dd->num_pports)
6373                 n = dd->cspec->sdmabufcnt / dd->num_pports; /* no remainder */
6374         else
6375                 n = dd->cspec->sdmabufcnt; /* failsafe for init */
6376         erstbuf = (dd->piobcnt2k + dd->piobcnt4k) -
6377                 ((dd->num_pports == 1 || ppd->port == 2) ? n :
6378                 dd->cspec->sdmabufcnt);
6379         lastbuf = erstbuf + n;
6380
6381         ppd->sdma_state.first_sendbuf = erstbuf;
6382         ppd->sdma_state.last_sendbuf = lastbuf;
6383         for (; erstbuf < lastbuf; ++erstbuf) {
6384                 unsigned word = erstbuf / BITS_PER_LONG;
6385                 unsigned bit = erstbuf & (BITS_PER_LONG - 1);
6386
6387                 BUG_ON(word >= 3);
6388                 senddmabufmask[word] |= 1ULL << bit;
6389         }
6390         qib_write_kreg_port(ppd, krp_senddmabufmask0, senddmabufmask[0]);
6391         qib_write_kreg_port(ppd, krp_senddmabufmask1, senddmabufmask[1]);
6392         qib_write_kreg_port(ppd, krp_senddmabufmask2, senddmabufmask[2]);
6393         return ret;
6394 }
6395
6396 /* sdma_lock must be held */
6397 static u16 qib_sdma_7322_gethead(struct qib_pportdata *ppd)
6398 {
6399         struct qib_devdata *dd = ppd->dd;
6400         int sane;
6401         int use_dmahead;
6402         u16 swhead;
6403         u16 swtail;
6404         u16 cnt;
6405         u16 hwhead;
6406
6407         use_dmahead = __qib_sdma_running(ppd) &&
6408                 (dd->flags & QIB_HAS_SDMA_TIMEOUT);
6409 retry:
6410         hwhead = use_dmahead ?
6411                 (u16) le64_to_cpu(*ppd->sdma_head_dma) :
6412                 (u16) qib_read_kreg_port(ppd, krp_senddmahead);
6413
6414         swhead = ppd->sdma_descq_head;
6415         swtail = ppd->sdma_descq_tail;
6416         cnt = ppd->sdma_descq_cnt;
6417
6418         if (swhead < swtail)
6419                 /* not wrapped */
6420                 sane = (hwhead >= swhead) & (hwhead <= swtail);
6421         else if (swhead > swtail)
6422                 /* wrapped around */
6423                 sane = ((hwhead >= swhead) && (hwhead < cnt)) ||
6424                         (hwhead <= swtail);
6425         else
6426                 /* empty */
6427                 sane = (hwhead == swhead);
6428
6429         if (unlikely(!sane)) {
6430                 if (use_dmahead) {
6431                         /* try one more time, directly from the register */
6432                         use_dmahead = 0;
6433                         goto retry;
6434                 }
6435                 /* proceed as if no progress */
6436                 hwhead = swhead;
6437         }
6438
6439         return hwhead;
6440 }
6441
6442 static int qib_sdma_7322_busy(struct qib_pportdata *ppd)
6443 {
6444         u64 hwstatus = qib_read_kreg_port(ppd, krp_senddmastatus);
6445
6446         return (hwstatus & SYM_MASK(SendDmaStatus_0, ScoreBoardDrainInProg)) ||
6447                (hwstatus & SYM_MASK(SendDmaStatus_0, HaltInProg)) ||
6448                !(hwstatus & SYM_MASK(SendDmaStatus_0, InternalSDmaHalt)) ||
6449                !(hwstatus & SYM_MASK(SendDmaStatus_0, ScbEmpty));
6450 }
6451
6452 /*
6453  * Compute the amount of delay before sending the next packet if the
6454  * port's send rate differs from the static rate set for the QP.
6455  * The delay affects the next packet and the amount of the delay is
6456  * based on the length of the this packet.
6457  */
6458 static u32 qib_7322_setpbc_control(struct qib_pportdata *ppd, u32 plen,
6459                                    u8 srate, u8 vl)
6460 {
6461         u8 snd_mult = ppd->delay_mult;
6462         u8 rcv_mult = ib_rate_to_delay[srate];
6463         u32 ret;
6464
6465         ret = rcv_mult > snd_mult ? ((plen + 1) >> 1) * snd_mult : 0;
6466
6467         /* Indicate VL15, else set the VL in the control word */
6468         if (vl == 15)
6469                 ret |= PBC_7322_VL15_SEND_CTRL;
6470         else
6471                 ret |= vl << PBC_VL_NUM_LSB;
6472         ret |= ((u32)(ppd->hw_pidx)) << PBC_PORT_SEL_LSB;
6473
6474         return ret;
6475 }
6476
6477 /*
6478  * Enable the per-port VL15 send buffers for use.
6479  * They follow the rest of the buffers, without a config parameter.
6480  * This was in initregs, but that is done before the shadow
6481  * is set up, and this has to be done after the shadow is
6482  * set up.
6483  */
6484 static void qib_7322_initvl15_bufs(struct qib_devdata *dd)
6485 {
6486         unsigned vl15bufs;
6487
6488         vl15bufs = dd->piobcnt2k + dd->piobcnt4k;
6489         qib_chg_pioavailkernel(dd, vl15bufs, NUM_VL15_BUFS,
6490                                TXCHK_CHG_TYPE_KERN, NULL);
6491 }
6492
6493 static void qib_7322_init_ctxt(struct qib_ctxtdata *rcd)
6494 {
6495         if (rcd->ctxt < NUM_IB_PORTS) {
6496                 if (rcd->dd->num_pports > 1) {
6497                         rcd->rcvegrcnt = KCTXT0_EGRCNT / 2;
6498                         rcd->rcvegr_tid_base = rcd->ctxt ? rcd->rcvegrcnt : 0;
6499                 } else {
6500                         rcd->rcvegrcnt = KCTXT0_EGRCNT;
6501                         rcd->rcvegr_tid_base = 0;
6502                 }
6503         } else {
6504                 rcd->rcvegrcnt = rcd->dd->cspec->rcvegrcnt;
6505                 rcd->rcvegr_tid_base = KCTXT0_EGRCNT +
6506                         (rcd->ctxt - NUM_IB_PORTS) * rcd->rcvegrcnt;
6507         }
6508 }
6509
6510 #define QTXSLEEPS 5000
6511 static void qib_7322_txchk_change(struct qib_devdata *dd, u32 start,
6512                                   u32 len, u32 which, struct qib_ctxtdata *rcd)
6513 {
6514         int i;
6515         const int last = start + len - 1;
6516         const int lastr = last / BITS_PER_LONG;
6517         u32 sleeps = 0;
6518         int wait = rcd != NULL;
6519         unsigned long flags;
6520
6521         while (wait) {
6522                 unsigned long shadow;
6523                 int cstart, previ = -1;
6524
6525                 /*
6526                  * when flipping from kernel to user, we can't change
6527                  * the checking type if the buffer is allocated to the
6528                  * driver.   It's OK the other direction, because it's
6529                  * from close, and we have just disarm'ed all the
6530                  * buffers.  All the kernel to kernel changes are also
6531                  * OK.
6532                  */
6533                 for (cstart = start; cstart <= last; cstart++) {
6534                         i = ((2 * cstart) + QLOGIC_IB_SENDPIOAVAIL_BUSY_SHIFT)
6535                                 / BITS_PER_LONG;
6536                         if (i != previ) {
6537                                 shadow = (unsigned long)
6538                                         le64_to_cpu(dd->pioavailregs_dma[i]);
6539                                 previ = i;
6540                         }
6541                         if (test_bit(((2 * cstart) +
6542                                       QLOGIC_IB_SENDPIOAVAIL_BUSY_SHIFT)
6543                                      % BITS_PER_LONG, &shadow))
6544                                 break;
6545                 }
6546
6547                 if (cstart > last)
6548                         break;
6549
6550                 if (sleeps == QTXSLEEPS)
6551                         break;
6552                 /* make sure we see an updated copy next time around */
6553                 sendctrl_7322_mod(dd->pport, QIB_SENDCTRL_AVAIL_BLIP);
6554                 sleeps++;
6555                 msleep(20);
6556         }
6557
6558         switch (which) {
6559         case TXCHK_CHG_TYPE_DIS1:
6560                 /*
6561                  * disable checking on a range; used by diags; just
6562                  * one buffer, but still written generically
6563                  */
6564                 for (i = start; i <= last; i++)
6565                         clear_bit(i, dd->cspec->sendchkenable);
6566                 break;
6567
6568         case TXCHK_CHG_TYPE_ENAB1:
6569                 /*
6570                  * (re)enable checking on a range; used by diags; just
6571                  * one buffer, but still written generically; read
6572                  * scratch to be sure buffer actually triggered, not
6573                  * just flushed from processor.
6574                  */
6575                 qib_read_kreg32(dd, kr_scratch);
6576                 for (i = start; i <= last; i++)
6577                         set_bit(i, dd->cspec->sendchkenable);
6578                 break;
6579
6580         case TXCHK_CHG_TYPE_KERN:
6581                 /* usable by kernel */
6582                 for (i = start; i <= last; i++) {
6583                         set_bit(i, dd->cspec->sendibchk);
6584                         clear_bit(i, dd->cspec->sendgrhchk);
6585                 }
6586                 spin_lock_irqsave(&dd->uctxt_lock, flags);
6587                 /* see if we need to raise avail update threshold */
6588                 for (i = dd->first_user_ctxt;
6589                      dd->cspec->updthresh != dd->cspec->updthresh_dflt
6590                      && i < dd->cfgctxts; i++)
6591                         if (dd->rcd[i] && dd->rcd[i]->subctxt_cnt &&
6592                            ((dd->rcd[i]->piocnt / dd->rcd[i]->subctxt_cnt) - 1)
6593                            < dd->cspec->updthresh_dflt)
6594                                 break;
6595                 spin_unlock_irqrestore(&dd->uctxt_lock, flags);
6596                 if (i == dd->cfgctxts) {
6597                         spin_lock_irqsave(&dd->sendctrl_lock, flags);
6598                         dd->cspec->updthresh = dd->cspec->updthresh_dflt;
6599                         dd->sendctrl &= ~SYM_MASK(SendCtrl, AvailUpdThld);
6600                         dd->sendctrl |= (dd->cspec->updthresh &
6601                                          SYM_RMASK(SendCtrl, AvailUpdThld)) <<
6602                                            SYM_LSB(SendCtrl, AvailUpdThld);
6603                         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
6604                         sendctrl_7322_mod(dd->pport, QIB_SENDCTRL_AVAIL_BLIP);
6605                 }
6606                 break;
6607
6608         case TXCHK_CHG_TYPE_USER:
6609                 /* for user process */
6610                 for (i = start; i <= last; i++) {
6611                         clear_bit(i, dd->cspec->sendibchk);
6612                         set_bit(i, dd->cspec->sendgrhchk);
6613                 }
6614                 spin_lock_irqsave(&dd->sendctrl_lock, flags);
6615                 if (rcd && rcd->subctxt_cnt && ((rcd->piocnt
6616                         / rcd->subctxt_cnt) - 1) < dd->cspec->updthresh) {
6617                         dd->cspec->updthresh = (rcd->piocnt /
6618                                                 rcd->subctxt_cnt) - 1;
6619                         dd->sendctrl &= ~SYM_MASK(SendCtrl, AvailUpdThld);
6620                         dd->sendctrl |= (dd->cspec->updthresh &
6621                                         SYM_RMASK(SendCtrl, AvailUpdThld))
6622                                         << SYM_LSB(SendCtrl, AvailUpdThld);
6623                         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
6624                         sendctrl_7322_mod(dd->pport, QIB_SENDCTRL_AVAIL_BLIP);
6625                 } else
6626                         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
6627                 break;
6628
6629         default:
6630                 break;
6631         }
6632
6633         for (i = start / BITS_PER_LONG; which >= 2 && i <= lastr; ++i)
6634                 qib_write_kreg(dd, kr_sendcheckmask + i,
6635                                dd->cspec->sendchkenable[i]);
6636
6637         for (i = start / BITS_PER_LONG; which < 2 && i <= lastr; ++i) {
6638                 qib_write_kreg(dd, kr_sendgrhcheckmask + i,
6639                                dd->cspec->sendgrhchk[i]);
6640                 qib_write_kreg(dd, kr_sendibpktmask + i,
6641                                dd->cspec->sendibchk[i]);
6642         }
6643
6644         /*
6645          * Be sure whatever we did was seen by the chip and acted upon,
6646          * before we return.  Mostly important for which >= 2.
6647          */
6648         qib_read_kreg32(dd, kr_scratch);
6649 }
6650
6651
6652 /* useful for trigger analyzers, etc. */
6653 static void writescratch(struct qib_devdata *dd, u32 val)
6654 {
6655         qib_write_kreg(dd, kr_scratch, val);
6656 }
6657
6658 /* Dummy for now, use chip regs soon */
6659 static int qib_7322_tempsense_rd(struct qib_devdata *dd, int regnum)
6660 {
6661         return -ENXIO;
6662 }
6663
6664 /**
6665  * qib_init_iba7322_funcs - set up the chip-specific function pointers
6666  * @dev: the pci_dev for qlogic_ib device
6667  * @ent: pci_device_id struct for this dev
6668  *
6669  * Also allocates, inits, and returns the devdata struct for this
6670  * device instance
6671  *
6672  * This is global, and is called directly at init to set up the
6673  * chip-specific function pointers for later use.
6674  */
6675 struct qib_devdata *qib_init_iba7322_funcs(struct pci_dev *pdev,
6676                                            const struct pci_device_id *ent)
6677 {
6678         struct qib_devdata *dd;
6679         int ret, i;
6680         u32 tabsize, actual_cnt = 0;
6681
6682         dd = qib_alloc_devdata(pdev,
6683                 NUM_IB_PORTS * sizeof(struct qib_pportdata) +
6684                 sizeof(struct qib_chip_specific) +
6685                 NUM_IB_PORTS * sizeof(struct qib_chippport_specific));
6686         if (IS_ERR(dd))
6687                 goto bail;
6688
6689         dd->f_bringup_serdes    = qib_7322_bringup_serdes;
6690         dd->f_cleanup           = qib_setup_7322_cleanup;
6691         dd->f_clear_tids        = qib_7322_clear_tids;
6692         dd->f_free_irq          = qib_7322_free_irq;
6693         dd->f_get_base_info     = qib_7322_get_base_info;
6694         dd->f_get_msgheader     = qib_7322_get_msgheader;
6695         dd->f_getsendbuf        = qib_7322_getsendbuf;
6696         dd->f_gpio_mod          = gpio_7322_mod;
6697         dd->f_eeprom_wen        = qib_7322_eeprom_wen;
6698         dd->f_hdrqempty         = qib_7322_hdrqempty;
6699         dd->f_ib_updown         = qib_7322_ib_updown;
6700         dd->f_init_ctxt         = qib_7322_init_ctxt;
6701         dd->f_initvl15_bufs     = qib_7322_initvl15_bufs;
6702         dd->f_intr_fallback     = qib_7322_intr_fallback;
6703         dd->f_late_initreg      = qib_late_7322_initreg;
6704         dd->f_setpbc_control    = qib_7322_setpbc_control;
6705         dd->f_portcntr          = qib_portcntr_7322;
6706         dd->f_put_tid           = qib_7322_put_tid;
6707         dd->f_quiet_serdes      = qib_7322_mini_quiet_serdes;
6708         dd->f_rcvctrl           = rcvctrl_7322_mod;
6709         dd->f_read_cntrs        = qib_read_7322cntrs;
6710         dd->f_read_portcntrs    = qib_read_7322portcntrs;
6711         dd->f_reset             = qib_do_7322_reset;
6712         dd->f_init_sdma_regs    = init_sdma_7322_regs;
6713         dd->f_sdma_busy         = qib_sdma_7322_busy;
6714         dd->f_sdma_gethead      = qib_sdma_7322_gethead;
6715         dd->f_sdma_sendctrl     = qib_7322_sdma_sendctrl;
6716         dd->f_sdma_set_desc_cnt = qib_sdma_set_7322_desc_cnt;
6717         dd->f_sdma_update_tail  = qib_sdma_update_7322_tail;
6718         dd->f_sendctrl          = sendctrl_7322_mod;
6719         dd->f_set_armlaunch     = qib_set_7322_armlaunch;
6720         dd->f_set_cntr_sample   = qib_set_cntr_7322_sample;
6721         dd->f_iblink_state      = qib_7322_iblink_state;
6722         dd->f_ibphys_portstate  = qib_7322_phys_portstate;
6723         dd->f_get_ib_cfg        = qib_7322_get_ib_cfg;
6724         dd->f_set_ib_cfg        = qib_7322_set_ib_cfg;
6725         dd->f_set_ib_loopback   = qib_7322_set_loopback;
6726         dd->f_get_ib_table      = qib_7322_get_ib_table;
6727         dd->f_set_ib_table      = qib_7322_set_ib_table;
6728         dd->f_set_intr_state    = qib_7322_set_intr_state;
6729         dd->f_setextled         = qib_setup_7322_setextled;
6730         dd->f_txchk_change      = qib_7322_txchk_change;
6731         dd->f_update_usrhead    = qib_update_7322_usrhead;
6732         dd->f_wantpiobuf_intr   = qib_wantpiobuf_7322_intr;
6733         dd->f_xgxs_reset        = qib_7322_mini_pcs_reset;
6734         dd->f_sdma_hw_clean_up  = qib_7322_sdma_hw_clean_up;
6735         dd->f_sdma_hw_start_up  = qib_7322_sdma_hw_start_up;
6736         dd->f_sdma_init_early   = qib_7322_sdma_init_early;
6737         dd->f_writescratch      = writescratch;
6738         dd->f_tempsense_rd      = qib_7322_tempsense_rd;
6739         /*
6740          * Do remaining PCIe setup and save PCIe values in dd.
6741          * Any error printing is already done by the init code.
6742          * On return, we have the chip mapped, but chip registers
6743          * are not set up until start of qib_init_7322_variables.
6744          */
6745         ret = qib_pcie_ddinit(dd, pdev, ent);
6746         if (ret < 0)
6747                 goto bail_free;
6748
6749         /* initialize chip-specific variables */
6750         ret = qib_init_7322_variables(dd);
6751         if (ret)
6752                 goto bail_cleanup;
6753
6754         if (qib_mini_init || !dd->num_pports)
6755                 goto bail;
6756
6757         /*
6758          * Determine number of vectors we want; depends on port count
6759          * and number of configured kernel receive queues actually used.
6760          * Should also depend on whether sdma is enabled or not, but
6761          * that's such a rare testing case it's not worth worrying about.
6762          */
6763         tabsize = dd->first_user_ctxt + ARRAY_SIZE(irq_table);
6764         for (i = 0; i < tabsize; i++)
6765                 if ((i < ARRAY_SIZE(irq_table) &&
6766                      irq_table[i].port <= dd->num_pports) ||
6767                     (i >= ARRAY_SIZE(irq_table) &&
6768                      dd->rcd[i - ARRAY_SIZE(irq_table)]))
6769                         actual_cnt++;
6770         tabsize = actual_cnt;
6771         dd->cspec->msix_entries = kmalloc(tabsize *
6772                         sizeof(struct msix_entry), GFP_KERNEL);
6773         dd->cspec->msix_arg = kmalloc(tabsize *
6774                         sizeof(void *), GFP_KERNEL);
6775         if (!dd->cspec->msix_entries || !dd->cspec->msix_arg) {
6776                 qib_dev_err(dd, "No memory for MSIx table\n");
6777                 tabsize = 0;
6778         }
6779         for (i = 0; i < tabsize; i++)
6780                 dd->cspec->msix_entries[i].entry = i;
6781
6782         if (qib_pcie_params(dd, 8, &tabsize, dd->cspec->msix_entries))
6783                 qib_dev_err(dd, "Failed to setup PCIe or interrupts; "
6784                             "continuing anyway\n");
6785         /* may be less than we wanted, if not enough available */
6786         dd->cspec->num_msix_entries = tabsize;
6787
6788         /* setup interrupt handler */
6789         qib_setup_7322_interrupt(dd, 1);
6790
6791         /* clear diagctrl register, in case diags were running and crashed */
6792         qib_write_kreg(dd, kr_hwdiagctrl, 0);
6793
6794         goto bail;
6795
6796 bail_cleanup:
6797         qib_pcie_ddcleanup(dd);
6798 bail_free:
6799         qib_free_devdata(dd);
6800         dd = ERR_PTR(ret);
6801 bail:
6802         return dd;
6803 }
6804
6805 /*
6806  * Set the table entry at the specified index from the table specifed.
6807  * There are 3 * TXDDS_TABLE_SZ entries in all per port, with the first
6808  * TXDDS_TABLE_SZ for SDR, the next for DDR, and the last for QDR.
6809  * 'idx' below addresses the correct entry, while its 4 LSBs select the
6810  * corresponding entry (one of TXDDS_TABLE_SZ) from the selected table.
6811  */
6812 #define DDS_ENT_AMP_LSB 14
6813 #define DDS_ENT_MAIN_LSB 9
6814 #define DDS_ENT_POST_LSB 5
6815 #define DDS_ENT_PRE_XTRA_LSB 3
6816 #define DDS_ENT_PRE_LSB 0
6817
6818 /*
6819  * Set one entry in the TxDDS table for spec'd port
6820  * ridx picks one of the entries, while tp points
6821  * to the appropriate table entry.
6822  */
6823 static void set_txdds(struct qib_pportdata *ppd, int ridx,
6824                       const struct txdds_ent *tp)
6825 {
6826         struct qib_devdata *dd = ppd->dd;
6827         u32 pack_ent;
6828         int regidx;
6829
6830         /* Get correct offset in chip-space, and in source table */
6831         regidx = KREG_IBPORT_IDX(IBSD_DDS_MAP_TABLE) + ridx;
6832         /*
6833          * We do not use qib_write_kreg_port() because it was intended
6834          * only for registers in the lower "port specific" pages.
6835          * So do index calculation  by hand.
6836          */
6837         if (ppd->hw_pidx)
6838                 regidx += (dd->palign / sizeof(u64));
6839
6840         pack_ent = tp->amp << DDS_ENT_AMP_LSB;
6841         pack_ent |= tp->main << DDS_ENT_MAIN_LSB;
6842         pack_ent |= tp->pre << DDS_ENT_PRE_LSB;
6843         pack_ent |= tp->post << DDS_ENT_POST_LSB;
6844         qib_write_kreg(dd, regidx, pack_ent);
6845         /* Prevent back-to-back writes by hitting scratch */
6846         qib_write_kreg(ppd->dd, kr_scratch, 0);
6847 }
6848
6849 static const struct vendor_txdds_ent vendor_txdds[] = {
6850         { /* Amphenol 1m 30awg NoEq */
6851                 { 0x41, 0x50, 0x48 }, "584470002       ",
6852                 { 10,  0,  0,  5 }, { 10,  0,  0,  9 }, {  7,  1,  0, 13 },
6853         },
6854         { /* Amphenol 3m 28awg NoEq */
6855                 { 0x41, 0x50, 0x48 }, "584470004       ",
6856                 {  0,  0,  0,  8 }, {  0,  0,  0, 11 }, {  0,  1,  7, 15 },
6857         },
6858         { /* Finisar 3m OM2 Optical */
6859                 { 0x00, 0x90, 0x65 }, "FCBG410QB1C03-QL",
6860                 {  0,  0,  0,  3 }, {  0,  0,  0,  4 }, {  0,  0,  0, 13 },
6861         },
6862         { /* Finisar 30m OM2 Optical */
6863                 { 0x00, 0x90, 0x65 }, "FCBG410QB1C30-QL",
6864                 {  0,  0,  0,  1 }, {  0,  0,  0,  5 }, {  0,  0,  0, 11 },
6865         },
6866         { /* Finisar Default OM2 Optical */
6867                 { 0x00, 0x90, 0x65 }, NULL,
6868                 {  0,  0,  0,  2 }, {  0,  0,  0,  5 }, {  0,  0,  0, 12 },
6869         },
6870         { /* Gore 1m 30awg NoEq */
6871                 { 0x00, 0x21, 0x77 }, "QSN3300-1       ",
6872                 {  0,  0,  0,  6 }, {  0,  0,  0,  9 }, {  0,  1,  0, 15 },
6873         },
6874         { /* Gore 2m 30awg NoEq */
6875                 { 0x00, 0x21, 0x77 }, "QSN3300-2       ",
6876                 {  0,  0,  0,  8 }, {  0,  0,  0, 10 }, {  0,  1,  7, 15 },
6877         },
6878         { /* Gore 1m 28awg NoEq */
6879                 { 0x00, 0x21, 0x77 }, "QSN3800-1       ",
6880                 {  0,  0,  0,  6 }, {  0,  0,  0,  8 }, {  0,  1,  0, 15 },
6881         },
6882         { /* Gore 3m 28awg NoEq */
6883                 { 0x00, 0x21, 0x77 }, "QSN3800-3       ",
6884                 {  0,  0,  0,  9 }, {  0,  0,  0, 13 }, {  0,  1,  7, 15 },
6885         },
6886         { /* Gore 5m 24awg Eq */
6887                 { 0x00, 0x21, 0x77 }, "QSN7000-5       ",
6888                 {  0,  0,  0,  7 }, {  0,  0,  0,  9 }, {  0,  1,  3, 15 },
6889         },
6890         { /* Gore 7m 24awg Eq */
6891                 { 0x00, 0x21, 0x77 }, "QSN7000-7       ",
6892                 {  0,  0,  0,  9 }, {  0,  0,  0, 11 }, {  0,  2,  6, 15 },
6893         },
6894         { /* Gore 5m 26awg Eq */
6895                 { 0x00, 0x21, 0x77 }, "QSN7600-5       ",
6896                 {  0,  0,  0,  8 }, {  0,  0,  0, 11 }, {  0,  1,  9, 13 },
6897         },
6898         { /* Gore 7m 26awg Eq */
6899                 { 0x00, 0x21, 0x77 }, "QSN7600-7       ",
6900                 {  0,  0,  0,  8 }, {  0,  0,  0, 11 }, {  10,  1,  8, 15 },
6901         },
6902         { /* Intersil 12m 24awg Active */
6903                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP1224",
6904                 {  0,  0,  0,  2 }, {  0,  0,  0,  5 }, {  0,  3,  0,  9 },
6905         },
6906         { /* Intersil 10m 28awg Active */
6907                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP1028",
6908                 {  0,  0,  0,  6 }, {  0,  0,  0,  4 }, {  0,  2,  0,  2 },
6909         },
6910         { /* Intersil 7m 30awg Active */
6911                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP0730",
6912                 {  0,  0,  0,  6 }, {  0,  0,  0,  4 }, {  0,  1,  0,  3 },
6913         },
6914         { /* Intersil 5m 32awg Active */
6915                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP0532",
6916                 {  0,  0,  0,  6 }, {  0,  0,  0,  6 }, {  0,  2,  0,  8 },
6917         },
6918         { /* Intersil Default Active */
6919                 { 0x00, 0x30, 0xB4 }, NULL,
6920                 {  0,  0,  0,  6 }, {  0,  0,  0,  5 }, {  0,  2,  0,  5 },
6921         },
6922         { /* Luxtera 20m Active Optical */
6923                 { 0x00, 0x25, 0x63 }, NULL,
6924                 {  0,  0,  0,  5 }, {  0,  0,  0,  8 }, {  0,  2,  0,  12 },
6925         },
6926         { /* Molex 1M Cu loopback */
6927                 { 0x00, 0x09, 0x3A }, "74763-0025      ",
6928                 {  2,  2,  6, 15 }, {  2,  2,  6, 15 }, {  2,  2,  6, 15 },
6929         },
6930         { /* Molex 2m 28awg NoEq */
6931                 { 0x00, 0x09, 0x3A }, "74757-2201      ",
6932                 {  0,  0,  0,  6 }, {  0,  0,  0,  9 }, {  0,  1,  1, 15 },
6933         },
6934 };
6935
6936 static const struct txdds_ent txdds_sdr[TXDDS_TABLE_SZ] = {
6937         /* amp, pre, main, post */
6938         {  2, 2, 15,  6 },      /* Loopback */
6939         {  0, 0,  0,  1 },      /*  2 dB */
6940         {  0, 0,  0,  2 },      /*  3 dB */
6941         {  0, 0,  0,  3 },      /*  4 dB */
6942         {  0, 0,  0,  4 },      /*  5 dB */
6943         {  0, 0,  0,  5 },      /*  6 dB */
6944         {  0, 0,  0,  6 },      /*  7 dB */
6945         {  0, 0,  0,  7 },      /*  8 dB */
6946         {  0, 0,  0,  8 },      /*  9 dB */
6947         {  0, 0,  0,  9 },      /* 10 dB */
6948         {  0, 0,  0, 10 },      /* 11 dB */
6949         {  0, 0,  0, 11 },      /* 12 dB */
6950         {  0, 0,  0, 12 },      /* 13 dB */
6951         {  0, 0,  0, 13 },      /* 14 dB */
6952         {  0, 0,  0, 14 },      /* 15 dB */
6953         {  0, 0,  0, 15 },      /* 16 dB */
6954 };
6955
6956 static const struct txdds_ent txdds_ddr[TXDDS_TABLE_SZ] = {
6957         /* amp, pre, main, post */
6958         {  2, 2, 15,  6 },      /* Loopback */
6959         {  0, 0,  0,  8 },      /*  2 dB */
6960         {  0, 0,  0,  8 },      /*  3 dB */
6961         {  0, 0,  0,  9 },      /*  4 dB */
6962         {  0, 0,  0,  9 },      /*  5 dB */
6963         {  0, 0,  0, 10 },      /*  6 dB */
6964         {  0, 0,  0, 10 },      /*  7 dB */
6965         {  0, 0,  0, 11 },      /*  8 dB */
6966         {  0, 0,  0, 11 },      /*  9 dB */
6967         {  0, 0,  0, 12 },      /* 10 dB */
6968         {  0, 0,  0, 12 },      /* 11 dB */
6969         {  0, 0,  0, 13 },      /* 12 dB */
6970         {  0, 0,  0, 13 },      /* 13 dB */
6971         {  0, 0,  0, 14 },      /* 14 dB */
6972         {  0, 0,  0, 14 },      /* 15 dB */
6973         {  0, 0,  0, 15 },      /* 16 dB */
6974 };
6975
6976 static const struct txdds_ent txdds_qdr[TXDDS_TABLE_SZ] = {
6977         /* amp, pre, main, post */
6978         {  2, 2, 15,  6 },      /* Loopback */
6979         {  0, 1,  0,  7 },      /*  2 dB (also QMH7342) */
6980         {  0, 1,  0,  9 },      /*  3 dB (also QMH7342) */
6981         {  0, 1,  0, 11 },      /*  4 dB */
6982         {  0, 1,  0, 13 },      /*  5 dB */
6983         {  0, 1,  0, 15 },      /*  6 dB */
6984         {  0, 1,  3, 15 },      /*  7 dB */
6985         {  0, 1,  7, 15 },      /*  8 dB */
6986         {  0, 1,  7, 15 },      /*  9 dB */
6987         {  0, 1,  8, 15 },      /* 10 dB */
6988         {  0, 1,  9, 15 },      /* 11 dB */
6989         {  0, 1, 10, 15 },      /* 12 dB */
6990         {  0, 2,  6, 15 },      /* 13 dB */
6991         {  0, 2,  7, 15 },      /* 14 dB */
6992         {  0, 2,  8, 15 },      /* 15 dB */
6993         {  0, 2,  9, 15 },      /* 16 dB */
6994 };
6995
6996 /*
6997  * extra entries for use with txselect, for indices >= TXDDS_TABLE_SZ.
6998  * These are mostly used for mez cards going through connectors
6999  * and backplane traces, but can be used to add other "unusual"
7000  * table values as well.
7001  */
7002 static const struct txdds_ent txdds_extra_sdr[TXDDS_EXTRA_SZ] = {
7003         /* amp, pre, main, post */
7004         {  0, 0, 0,  1 },       /* QMH7342 backplane settings */
7005         {  0, 0, 0,  1 },       /* QMH7342 backplane settings */
7006         {  0, 0, 0,  2 },       /* QMH7342 backplane settings */
7007         {  0, 0, 0,  2 },       /* QMH7342 backplane settings */
7008         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7009         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7010         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7011         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7012         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7013         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7014         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7015         {  0, 0, 0,  3 },       /* QMH7342 backplane settings */
7016         {  0, 0, 0,  4 },       /* QMH7342 backplane settings */
7017 };
7018
7019 static const struct txdds_ent txdds_extra_ddr[TXDDS_EXTRA_SZ] = {
7020         /* amp, pre, main, post */
7021         {  0, 0, 0,  7 },       /* QMH7342 backplane settings */
7022         {  0, 0, 0,  7 },       /* QMH7342 backplane settings */
7023         {  0, 0, 0,  8 },       /* QMH7342 backplane settings */
7024         {  0, 0, 0,  8 },       /* QMH7342 backplane settings */
7025         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7026         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7027         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7028         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7029         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7030         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7031         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7032         {  0, 0, 0,  9 },       /* QMH7342 backplane settings */
7033         {  0, 0, 0, 10 },       /* QMH7342 backplane settings */
7034 };
7035
7036 static const struct txdds_ent txdds_extra_qdr[TXDDS_EXTRA_SZ] = {
7037         /* amp, pre, main, post */
7038         {  0, 1,  0,  4 },      /* QMH7342 backplane settings */
7039         {  0, 1,  0,  5 },      /* QMH7342 backplane settings */
7040         {  0, 1,  0,  6 },      /* QMH7342 backplane settings */
7041         {  0, 1,  0,  8 },      /* QMH7342 backplane settings */
7042         {  0, 1, 12, 10 },      /* QME7342 backplane setting */
7043         {  0, 1, 12, 11 },      /* QME7342 backplane setting */
7044         {  0, 1, 12, 12 },      /* QME7342 backplane setting */
7045         {  0, 1, 12, 14 },      /* QME7342 backplane setting */
7046         {  0, 1, 12,  6 },      /* QME7342 backplane setting */
7047         {  0, 1, 12,  7 },      /* QME7342 backplane setting */
7048         {  0, 1, 12,  8 },      /* QME7342 backplane setting */
7049         {  0, 1,  0, 10 },      /* QMH7342 backplane settings */
7050         {  0, 1,  0, 12 },      /* QMH7342 backplane settings */
7051 };
7052
7053 static const struct txdds_ent txdds_extra_mfg[TXDDS_MFG_SZ] = {
7054         /* amp, pre, main, post */
7055         { 0, 0, 0, 0 },         /* QME7342 mfg settings */
7056         { 0, 0, 0, 6 },         /* QME7342 P2 mfg settings */
7057 };
7058
7059 static const struct txdds_ent *get_atten_table(const struct txdds_ent *txdds,
7060                                                unsigned atten)
7061 {
7062         /*
7063          * The attenuation table starts at 2dB for entry 1,
7064          * with entry 0 being the loopback entry.
7065          */
7066         if (atten <= 2)
7067                 atten = 1;
7068         else if (atten > TXDDS_TABLE_SZ)
7069                 atten = TXDDS_TABLE_SZ - 1;
7070         else
7071                 atten--;
7072         return txdds + atten;
7073 }
7074
7075 /*
7076  * if override is set, the module parameter txselect has a value
7077  * for this specific port, so use it, rather than our normal mechanism.
7078  */
7079 static void find_best_ent(struct qib_pportdata *ppd,
7080                           const struct txdds_ent **sdr_dds,
7081                           const struct txdds_ent **ddr_dds,
7082                           const struct txdds_ent **qdr_dds, int override)
7083 {
7084         struct qib_qsfp_cache *qd = &ppd->cpspec->qsfp_data.cache;
7085         int idx;
7086
7087         /* Search table of known cables */
7088         for (idx = 0; !override && idx < ARRAY_SIZE(vendor_txdds); ++idx) {
7089                 const struct vendor_txdds_ent *v = vendor_txdds + idx;
7090
7091                 if (!memcmp(v->oui, qd->oui, QSFP_VOUI_LEN) &&
7092                     (!v->partnum ||
7093                      !memcmp(v->partnum, qd->partnum, QSFP_PN_LEN))) {
7094                         *sdr_dds = &v->sdr;
7095                         *ddr_dds = &v->ddr;
7096                         *qdr_dds = &v->qdr;
7097                         return;
7098                 }
7099         }
7100
7101         /* Lookup serdes setting by cable type and attenuation */
7102         if (!override && QSFP_IS_ACTIVE(qd->tech)) {
7103                 *sdr_dds = txdds_sdr + ppd->dd->board_atten;
7104                 *ddr_dds = txdds_ddr + ppd->dd->board_atten;
7105                 *qdr_dds = txdds_qdr + ppd->dd->board_atten;
7106                 return;
7107         }
7108
7109         if (!override && QSFP_HAS_ATTEN(qd->tech) && (qd->atten[0] ||
7110                                                       qd->atten[1])) {
7111                 *sdr_dds = get_atten_table(txdds_sdr, qd->atten[0]);
7112                 *ddr_dds = get_atten_table(txdds_ddr, qd->atten[0]);
7113                 *qdr_dds = get_atten_table(txdds_qdr, qd->atten[1]);
7114                 return;
7115         } else if (ppd->cpspec->no_eep < TXDDS_TABLE_SZ) {
7116                 /*
7117                  * If we have no (or incomplete) data from the cable
7118                  * EEPROM, or no QSFP, or override is set, use the
7119                  * module parameter value to index into the attentuation
7120                  * table.
7121                  */
7122                 idx = ppd->cpspec->no_eep;
7123                 *sdr_dds = &txdds_sdr[idx];
7124                 *ddr_dds = &txdds_ddr[idx];
7125                 *qdr_dds = &txdds_qdr[idx];
7126         } else if (ppd->cpspec->no_eep < (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ)) {
7127                 /* similar to above, but index into the "extra" table. */
7128                 idx = ppd->cpspec->no_eep - TXDDS_TABLE_SZ;
7129                 *sdr_dds = &txdds_extra_sdr[idx];
7130                 *ddr_dds = &txdds_extra_ddr[idx];
7131                 *qdr_dds = &txdds_extra_qdr[idx];
7132         } else if ((IS_QME(ppd->dd) || IS_QMH(ppd->dd)) &&
7133                    ppd->cpspec->no_eep < (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ +
7134                                           TXDDS_MFG_SZ)) {
7135                 idx = ppd->cpspec->no_eep - (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ);
7136                 printk(KERN_INFO QIB_DRV_NAME
7137                         " IB%u:%u use idx %u into txdds_mfg\n",
7138                         ppd->dd->unit, ppd->port, idx);
7139                 *sdr_dds = &txdds_extra_mfg[idx];
7140                 *ddr_dds = &txdds_extra_mfg[idx];
7141                 *qdr_dds = &txdds_extra_mfg[idx];
7142         } else {
7143                 /* this shouldn't happen, it's range checked */
7144                 *sdr_dds = txdds_sdr + qib_long_atten;
7145                 *ddr_dds = txdds_ddr + qib_long_atten;
7146                 *qdr_dds = txdds_qdr + qib_long_atten;
7147         }
7148 }
7149
7150 static void init_txdds_table(struct qib_pportdata *ppd, int override)
7151 {
7152         const struct txdds_ent *sdr_dds, *ddr_dds, *qdr_dds;
7153         struct txdds_ent *dds;
7154         int idx;
7155         int single_ent = 0;
7156
7157         find_best_ent(ppd, &sdr_dds, &ddr_dds, &qdr_dds, override);
7158
7159         /* for mez cards or override, use the selected value for all entries */
7160         if (!(ppd->dd->flags & QIB_HAS_QSFP) || override)
7161                 single_ent = 1;
7162
7163         /* Fill in the first entry with the best entry found. */
7164         set_txdds(ppd, 0, sdr_dds);
7165         set_txdds(ppd, TXDDS_TABLE_SZ, ddr_dds);
7166         set_txdds(ppd, 2 * TXDDS_TABLE_SZ, qdr_dds);
7167         if (ppd->lflags & (QIBL_LINKINIT | QIBL_LINKARMED |
7168                 QIBL_LINKACTIVE)) {
7169                 dds = (struct txdds_ent *)(ppd->link_speed_active ==
7170                                            QIB_IB_QDR ?  qdr_dds :
7171                                            (ppd->link_speed_active ==
7172                                             QIB_IB_DDR ? ddr_dds : sdr_dds));
7173                 write_tx_serdes_param(ppd, dds);
7174         }
7175
7176         /* Fill in the remaining entries with the default table values. */
7177         for (idx = 1; idx < ARRAY_SIZE(txdds_sdr); ++idx) {
7178                 set_txdds(ppd, idx, single_ent ? sdr_dds : txdds_sdr + idx);
7179                 set_txdds(ppd, idx + TXDDS_TABLE_SZ,
7180                           single_ent ? ddr_dds : txdds_ddr + idx);
7181                 set_txdds(ppd, idx + 2 * TXDDS_TABLE_SZ,
7182                           single_ent ? qdr_dds : txdds_qdr + idx);
7183         }
7184 }
7185
7186 #define KR_AHB_ACC KREG_IDX(ahb_access_ctrl)
7187 #define KR_AHB_TRANS KREG_IDX(ahb_transaction_reg)
7188 #define AHB_TRANS_RDY SYM_MASK(ahb_transaction_reg, ahb_rdy)
7189 #define AHB_ADDR_LSB SYM_LSB(ahb_transaction_reg, ahb_address)
7190 #define AHB_DATA_LSB SYM_LSB(ahb_transaction_reg, ahb_data)
7191 #define AHB_WR SYM_MASK(ahb_transaction_reg, write_not_read)
7192 #define AHB_TRANS_TRIES 10
7193
7194 /*
7195  * The chan argument is 0=chan0, 1=chan1, 2=pll, 3=chan2, 4=chan4,
7196  * 5=subsystem which is why most calls have "chan + chan >> 1"
7197  * for the channel argument.
7198  */
7199 static u32 ahb_mod(struct qib_devdata *dd, int quad, int chan, int addr,
7200                     u32 data, u32 mask)
7201 {
7202         u32 rd_data, wr_data, sz_mask;
7203         u64 trans, acc, prev_acc;
7204         u32 ret = 0xBAD0BAD;
7205         int tries;
7206
7207         prev_acc = qib_read_kreg64(dd, KR_AHB_ACC);
7208         /* From this point on, make sure we return access */
7209         acc = (quad << 1) | 1;
7210         qib_write_kreg(dd, KR_AHB_ACC, acc);
7211
7212         for (tries = 1; tries < AHB_TRANS_TRIES; ++tries) {
7213                 trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7214                 if (trans & AHB_TRANS_RDY)
7215                         break;
7216         }
7217         if (tries >= AHB_TRANS_TRIES) {
7218                 qib_dev_err(dd, "No ahb_rdy in %d tries\n", AHB_TRANS_TRIES);
7219                 goto bail;
7220         }
7221
7222         /* If mask is not all 1s, we need to read, but different SerDes
7223          * entities have different sizes
7224          */
7225         sz_mask = (1UL << ((quad == 1) ? 32 : 16)) - 1;
7226         wr_data = data & mask & sz_mask;
7227         if ((~mask & sz_mask) != 0) {
7228                 trans = ((chan << 6) | addr) << (AHB_ADDR_LSB + 1);
7229                 qib_write_kreg(dd, KR_AHB_TRANS, trans);
7230
7231                 for (tries = 1; tries < AHB_TRANS_TRIES; ++tries) {
7232                         trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7233                         if (trans & AHB_TRANS_RDY)
7234                                 break;
7235                 }
7236                 if (tries >= AHB_TRANS_TRIES) {
7237                         qib_dev_err(dd, "No Rd ahb_rdy in %d tries\n",
7238                                     AHB_TRANS_TRIES);
7239                         goto bail;
7240                 }
7241                 /* Re-read in case host split reads and read data first */
7242                 trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7243                 rd_data = (uint32_t)(trans >> AHB_DATA_LSB);
7244                 wr_data |= (rd_data & ~mask & sz_mask);
7245         }
7246
7247         /* If mask is not zero, we need to write. */
7248         if (mask & sz_mask) {
7249                 trans = ((chan << 6) | addr) << (AHB_ADDR_LSB + 1);
7250                 trans |= ((uint64_t)wr_data << AHB_DATA_LSB);
7251                 trans |= AHB_WR;
7252                 qib_write_kreg(dd, KR_AHB_TRANS, trans);
7253
7254                 for (tries = 1; tries < AHB_TRANS_TRIES; ++tries) {
7255                         trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7256                         if (trans & AHB_TRANS_RDY)
7257                                 break;
7258                 }
7259                 if (tries >= AHB_TRANS_TRIES) {
7260                         qib_dev_err(dd, "No Wr ahb_rdy in %d tries\n",
7261                                     AHB_TRANS_TRIES);
7262                         goto bail;
7263                 }
7264         }
7265         ret = wr_data;
7266 bail:
7267         qib_write_kreg(dd, KR_AHB_ACC, prev_acc);
7268         return ret;
7269 }
7270
7271 static void ibsd_wr_allchans(struct qib_pportdata *ppd, int addr, unsigned data,
7272                              unsigned mask)
7273 {
7274         struct qib_devdata *dd = ppd->dd;
7275         int chan;
7276         u32 rbc;
7277
7278         for (chan = 0; chan < SERDES_CHANS; ++chan) {
7279                 ahb_mod(dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)), addr,
7280                         data, mask);
7281                 rbc = ahb_mod(dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7282                               addr, 0, 0);
7283         }
7284 }
7285
7286 static void serdes_7322_los_enable(struct qib_pportdata *ppd, int enable)
7287 {
7288         u64 data = qib_read_kreg_port(ppd, krp_serdesctrl);
7289         printk(KERN_INFO QIB_DRV_NAME " Turning LOS %s for port %d\n",
7290                  (enable ? "on" : "off"), ppd->port);
7291         if (enable)
7292                 data |= SYM_MASK(IBSerdesCtrl_0, RXLOSEN);
7293         else
7294                 data &= ~SYM_MASK(IBSerdesCtrl_0, RXLOSEN);
7295         qib_write_kreg_port(ppd, krp_serdesctrl, data);
7296 }
7297
7298 static int serdes_7322_init(struct qib_pportdata *ppd)
7299 {
7300         int ret = 0;
7301         if (ppd->dd->cspec->r1)
7302                 ret = serdes_7322_init_old(ppd);
7303         else
7304                 ret = serdes_7322_init_new(ppd);
7305         return ret;
7306 }
7307
7308 static int serdes_7322_init_old(struct qib_pportdata *ppd)
7309 {
7310         u32 le_val;
7311
7312         /*
7313          * Initialize the Tx DDS tables.  Also done every QSFP event,
7314          * for adapters with QSFP
7315          */
7316         init_txdds_table(ppd, 0);
7317
7318         /* ensure no tx overrides from earlier driver loads */
7319         qib_write_kreg_port(ppd, krp_tx_deemph_override,
7320                 SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7321                 reset_tx_deemphasis_override));
7322
7323         /* Patch some SerDes defaults to "Better for IB" */
7324         /* Timing Loop Bandwidth: cdr_timing[11:9] = 0 */
7325         ibsd_wr_allchans(ppd, 2, 0, BMASK(11, 9));
7326
7327         /* Termination: rxtermctrl_r2d addr 11 bits [12:11] = 1 */
7328         ibsd_wr_allchans(ppd, 11, (1 << 11), BMASK(12, 11));
7329         /* Enable LE2: rxle2en_r2a addr 13 bit [6] = 1 */
7330         ibsd_wr_allchans(ppd, 13, (1 << 6), (1 << 6));
7331
7332         /* May be overridden in qsfp_7322_event */
7333         le_val = IS_QME(ppd->dd) ? LE2_QME : LE2_DEFAULT;
7334         ibsd_wr_allchans(ppd, 13, (le_val << 7), BMASK(9, 7));
7335
7336         /* enable LE1 adaptation for all but QME, which is disabled */
7337         le_val = IS_QME(ppd->dd) ? 0 : 1;
7338         ibsd_wr_allchans(ppd, 13, (le_val << 5), (1 << 5));
7339
7340         /* Clear cmode-override, may be set from older driver */
7341         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 0 << 14, 1 << 14);
7342
7343         /* Timing Recovery: rxtapsel addr 5 bits [9:8] = 0 */
7344         ibsd_wr_allchans(ppd, 5, (0 << 8), BMASK(9, 8));
7345
7346         /* setup LoS params; these are subsystem, so chan == 5 */
7347         /* LoS filter threshold_count on, ch 0-3, set to 8 */
7348         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 5, 8 << 11, BMASK(14, 11));
7349         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 8 << 4, BMASK(7, 4));
7350         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 8, 8 << 11, BMASK(14, 11));
7351         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 8 << 4, BMASK(7, 4));
7352
7353         /* LoS filter threshold_count off, ch 0-3, set to 4 */
7354         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 6, 4 << 0, BMASK(3, 0));
7355         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 4 << 8, BMASK(11, 8));
7356         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 4 << 0, BMASK(3, 0));
7357         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 4 << 8, BMASK(11, 8));
7358
7359         /* LoS filter select enabled */
7360         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 1 << 15, 1 << 15);
7361
7362         /* LoS target data:  SDR=4, DDR=2, QDR=1 */
7363         ibsd_wr_allchans(ppd, 14, (1 << 3), BMASK(5, 3)); /* QDR */
7364         ibsd_wr_allchans(ppd, 20, (2 << 10), BMASK(12, 10)); /* DDR */
7365         ibsd_wr_allchans(ppd, 20, (4 << 13), BMASK(15, 13)); /* SDR */
7366
7367         serdes_7322_los_enable(ppd, 1);
7368
7369         /* rxbistena; set 0 to avoid effects of it switch later */
7370         ibsd_wr_allchans(ppd, 9, 0 << 15, 1 << 15);
7371
7372         /* Configure 4 DFE taps, and only they adapt */
7373         ibsd_wr_allchans(ppd, 16, 0 << 0, BMASK(1, 0));
7374
7375         /* gain hi stop 32 (22) (6:1) lo stop 7 (10:7) target 22 (13) (15:11) */
7376         le_val = (ppd->dd->cspec->r1 || IS_QME(ppd->dd)) ? 0xb6c0 : 0x6bac;
7377         ibsd_wr_allchans(ppd, 21, le_val, 0xfffe);
7378
7379         /*
7380          * Set receive adaptation mode.  SDR and DDR adaptation are
7381          * always on, and QDR is initially enabled; later disabled.
7382          */
7383         qib_write_kreg_port(ppd, krp_static_adapt_dis(0), 0ULL);
7384         qib_write_kreg_port(ppd, krp_static_adapt_dis(1), 0ULL);
7385         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
7386                             ppd->dd->cspec->r1 ?
7387                             QDR_STATIC_ADAPT_DOWN_R1 : QDR_STATIC_ADAPT_DOWN);
7388         ppd->cpspec->qdr_dfe_on = 1;
7389
7390         /* FLoop LOS gate: PPM filter  enabled */
7391         ibsd_wr_allchans(ppd, 38, 0 << 10, 1 << 10);
7392
7393         /* rx offset center enabled */
7394         ibsd_wr_allchans(ppd, 12, 1 << 4, 1 << 4);
7395
7396         if (!ppd->dd->cspec->r1) {
7397                 ibsd_wr_allchans(ppd, 12, 1 << 12, 1 << 12);
7398                 ibsd_wr_allchans(ppd, 12, 2 << 8, 0x0f << 8);
7399         }
7400
7401         /* Set the frequency loop bandwidth to 15 */
7402         ibsd_wr_allchans(ppd, 2, 15 << 5, BMASK(8, 5));
7403
7404         return 0;
7405 }
7406
7407 static int serdes_7322_init_new(struct qib_pportdata *ppd)
7408 {
7409         u64 tstart;
7410         u32 le_val, rxcaldone;
7411         int chan, chan_done = (1 << SERDES_CHANS) - 1;
7412
7413         /*
7414          * Initialize the Tx DDS tables.  Also done every QSFP event,
7415          * for adapters with QSFP
7416          */
7417         init_txdds_table(ppd, 0);
7418
7419         /* Clear cmode-override, may be set from older driver */
7420         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 0 << 14, 1 << 14);
7421
7422         /* ensure no tx overrides from earlier driver loads */
7423         qib_write_kreg_port(ppd, krp_tx_deemph_override,
7424                 SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7425                 reset_tx_deemphasis_override));
7426
7427         /* START OF LSI SUGGESTED SERDES BRINGUP */
7428         /* Reset - Calibration Setup */
7429         /*       Stop DFE adaptaion */
7430         ibsd_wr_allchans(ppd, 1, 0, BMASK(9, 1));
7431         /*       Disable LE1 */
7432         ibsd_wr_allchans(ppd, 13, 0, BMASK(5, 5));
7433         /*       Disable autoadapt for LE1 */
7434         ibsd_wr_allchans(ppd, 1, 0, BMASK(15, 15));
7435         /*       Disable LE2 */
7436         ibsd_wr_allchans(ppd, 13, 0, BMASK(6, 6));
7437         /*       Disable VGA */
7438         ibsd_wr_allchans(ppd, 5, 0, BMASK(0, 0));
7439         /*       Disable AFE Offset Cancel */
7440         ibsd_wr_allchans(ppd, 12, 0, BMASK(12, 12));
7441         /*       Disable Timing Loop */
7442         ibsd_wr_allchans(ppd, 2, 0, BMASK(3, 3));
7443         /*       Disable Frequency Loop */
7444         ibsd_wr_allchans(ppd, 2, 0, BMASK(4, 4));
7445         /*       Disable Baseline Wander Correction */
7446         ibsd_wr_allchans(ppd, 13, 0, BMASK(13, 13));
7447         /*       Disable RX Calibration */
7448         ibsd_wr_allchans(ppd, 4, 0, BMASK(10, 10));
7449         /*       Disable RX Offset Calibration */
7450         ibsd_wr_allchans(ppd, 12, 0, BMASK(4, 4));
7451         /*       Select BB CDR */
7452         ibsd_wr_allchans(ppd, 2, (1 << 15), BMASK(15, 15));
7453         /*       CDR Step Size */
7454         ibsd_wr_allchans(ppd, 5, 0, BMASK(9, 8));
7455         /*       Enable phase Calibration */
7456         ibsd_wr_allchans(ppd, 12, (1 << 5), BMASK(5, 5));
7457         /*       DFE Bandwidth [2:14-12] */
7458         ibsd_wr_allchans(ppd, 2, (4 << 12), BMASK(14, 12));
7459         /*       DFE Config (4 taps only) */
7460         ibsd_wr_allchans(ppd, 16, 0, BMASK(1, 0));
7461         /*       Gain Loop Bandwidth */
7462         if (!ppd->dd->cspec->r1) {
7463                 ibsd_wr_allchans(ppd, 12, 1 << 12, BMASK(12, 12));
7464                 ibsd_wr_allchans(ppd, 12, 2 << 8, BMASK(11, 8));
7465         } else {
7466                 ibsd_wr_allchans(ppd, 19, (3 << 11), BMASK(13, 11));
7467         }
7468         /*       Baseline Wander Correction Gain [13:4-0] (leave as default) */
7469         /*       Baseline Wander Correction Gain [3:7-5] (leave as default) */
7470         /*       Data Rate Select [5:7-6] (leave as default) */
7471         /*       RX Parralel Word Width [3:10-8] (leave as default) */
7472
7473         /* RX REST */
7474         /*       Single- or Multi-channel reset */
7475         /*       RX Analog reset */
7476         /*       RX Digital reset */
7477         ibsd_wr_allchans(ppd, 0, 0, BMASK(15, 13));
7478         msleep(20);
7479         /*       RX Analog reset */
7480         ibsd_wr_allchans(ppd, 0, (1 << 14), BMASK(14, 14));
7481         msleep(20);
7482         /*       RX Digital reset */
7483         ibsd_wr_allchans(ppd, 0, (1 << 13), BMASK(13, 13));
7484         msleep(20);
7485
7486         /* setup LoS params; these are subsystem, so chan == 5 */
7487         /* LoS filter threshold_count on, ch 0-3, set to 8 */
7488         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 5, 8 << 11, BMASK(14, 11));
7489         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 8 << 4, BMASK(7, 4));
7490         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 8, 8 << 11, BMASK(14, 11));
7491         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 8 << 4, BMASK(7, 4));
7492
7493         /* LoS filter threshold_count off, ch 0-3, set to 4 */
7494         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 6, 4 << 0, BMASK(3, 0));
7495         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 4 << 8, BMASK(11, 8));
7496         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 4 << 0, BMASK(3, 0));
7497         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 4 << 8, BMASK(11, 8));
7498
7499         /* LoS filter select enabled */
7500         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 1 << 15, 1 << 15);
7501
7502         /* LoS target data:  SDR=4, DDR=2, QDR=1 */
7503         ibsd_wr_allchans(ppd, 14, (1 << 3), BMASK(5, 3)); /* QDR */
7504         ibsd_wr_allchans(ppd, 20, (2 << 10), BMASK(12, 10)); /* DDR */
7505         ibsd_wr_allchans(ppd, 20, (4 << 13), BMASK(15, 13)); /* SDR */
7506
7507         /* Turn on LOS on initial SERDES init */
7508         serdes_7322_los_enable(ppd, 1);
7509         /* FLoop LOS gate: PPM filter  enabled */
7510         ibsd_wr_allchans(ppd, 38, 0 << 10, 1 << 10);
7511
7512         /* RX LATCH CALIBRATION */
7513         /*       Enable Eyefinder Phase Calibration latch */
7514         ibsd_wr_allchans(ppd, 15, 1, BMASK(0, 0));
7515         /*       Enable RX Offset Calibration latch */
7516         ibsd_wr_allchans(ppd, 12, (1 << 4), BMASK(4, 4));
7517         msleep(20);
7518         /*       Start Calibration */
7519         ibsd_wr_allchans(ppd, 4, (1 << 10), BMASK(10, 10));
7520         tstart = get_jiffies_64();
7521         while (chan_done &&
7522                !time_after64(tstart, tstart + msecs_to_jiffies(500))) {
7523                 msleep(20);
7524                 for (chan = 0; chan < SERDES_CHANS; ++chan) {
7525                         rxcaldone = ahb_mod(ppd->dd, IBSD(ppd->hw_pidx),
7526                                             (chan + (chan >> 1)),
7527                                             25, 0, 0);
7528                         if ((~rxcaldone & (u32)BMASK(9, 9)) == 0 &&
7529                             (~chan_done & (1 << chan)) == 0)
7530                                 chan_done &= ~(1 << chan);
7531                 }
7532         }
7533         if (chan_done) {
7534                 printk(KERN_INFO QIB_DRV_NAME
7535                          " Serdes %d calibration not done after .5 sec: 0x%x\n",
7536                          IBSD(ppd->hw_pidx), chan_done);
7537         } else {
7538                 for (chan = 0; chan < SERDES_CHANS; ++chan) {
7539                         rxcaldone = ahb_mod(ppd->dd, IBSD(ppd->hw_pidx),
7540                                             (chan + (chan >> 1)),
7541                                             25, 0, 0);
7542                         if ((~rxcaldone & (u32)BMASK(10, 10)) == 0)
7543                                 printk(KERN_INFO QIB_DRV_NAME
7544                                          " Serdes %d chan %d calibration "
7545                                          "failed\n", IBSD(ppd->hw_pidx), chan);
7546                 }
7547         }
7548
7549         /*       Turn off Calibration */
7550         ibsd_wr_allchans(ppd, 4, 0, BMASK(10, 10));
7551         msleep(20);
7552
7553         /* BRING RX UP */
7554         /*       Set LE2 value (May be overridden in qsfp_7322_event) */
7555         le_val = IS_QME(ppd->dd) ? LE2_QME : LE2_DEFAULT;
7556         ibsd_wr_allchans(ppd, 13, (le_val << 7), BMASK(9, 7));
7557         /*       Set LE2 Loop bandwidth */
7558         ibsd_wr_allchans(ppd, 3, (7 << 5), BMASK(7, 5));
7559         /*       Enable LE2 */
7560         ibsd_wr_allchans(ppd, 13, (1 << 6), BMASK(6, 6));
7561         msleep(20);
7562         /*       Enable H0 only */
7563         ibsd_wr_allchans(ppd, 1, 1, BMASK(9, 1));
7564         /* gain hi stop 32 (22) (6:1) lo stop 7 (10:7) target 22 (13) (15:11) */
7565         le_val = (ppd->dd->cspec->r1 || IS_QME(ppd->dd)) ? 0xb6c0 : 0x6bac;
7566         ibsd_wr_allchans(ppd, 21, le_val, 0xfffe);
7567         /*       Enable VGA */
7568         ibsd_wr_allchans(ppd, 5, 0, BMASK(0, 0));
7569         msleep(20);
7570         /*       Set Frequency Loop Bandwidth */
7571         ibsd_wr_allchans(ppd, 2, (7 << 5), BMASK(8, 5));
7572         /*       Enable Frequency Loop */
7573         ibsd_wr_allchans(ppd, 2, (1 << 4), BMASK(4, 4));
7574         /*       Set Timing Loop Bandwidth */
7575         ibsd_wr_allchans(ppd, 2, 0, BMASK(11, 9));
7576         /*       Enable Timing Loop */
7577         ibsd_wr_allchans(ppd, 2, (1 << 3), BMASK(3, 3));
7578         msleep(50);
7579         /*       Enable DFE
7580          *       Set receive adaptation mode.  SDR and DDR adaptation are
7581          *       always on, and QDR is initially enabled; later disabled.
7582          */
7583         qib_write_kreg_port(ppd, krp_static_adapt_dis(0), 0ULL);
7584         qib_write_kreg_port(ppd, krp_static_adapt_dis(1), 0ULL);
7585         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
7586                             ppd->dd->cspec->r1 ?
7587                             QDR_STATIC_ADAPT_DOWN_R1 : QDR_STATIC_ADAPT_DOWN);
7588         ppd->cpspec->qdr_dfe_on = 1;
7589         /*       Disable LE1  */
7590         ibsd_wr_allchans(ppd, 13, (0 << 5), (1 << 5));
7591         /*       Disable auto adapt for LE1 */
7592         ibsd_wr_allchans(ppd, 1, (0 << 15), BMASK(15, 15));
7593         msleep(20);
7594         /*       Enable AFE Offset Cancel */
7595         ibsd_wr_allchans(ppd, 12, (1 << 12), BMASK(12, 12));
7596         /*       Enable Baseline Wander Correction */
7597         ibsd_wr_allchans(ppd, 12, (1 << 13), BMASK(13, 13));
7598         /* Termination: rxtermctrl_r2d addr 11 bits [12:11] = 1 */
7599         ibsd_wr_allchans(ppd, 11, (1 << 11), BMASK(12, 11));
7600         /* VGA output common mode */
7601         ibsd_wr_allchans(ppd, 12, (3 << 2), BMASK(3, 2));
7602
7603         return 0;
7604 }
7605
7606 /* start adjust QMH serdes parameters */
7607
7608 static void set_man_code(struct qib_pportdata *ppd, int chan, int code)
7609 {
7610         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7611                 9, code << 9, 0x3f << 9);
7612 }
7613
7614 static void set_man_mode_h1(struct qib_pportdata *ppd, int chan,
7615         int enable, u32 tapenable)
7616 {
7617         if (enable)
7618                 ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7619                         1, 3 << 10, 0x1f << 10);
7620         else
7621                 ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7622                         1, 0, 0x1f << 10);
7623 }
7624
7625 /* Set clock to 1, 0, 1, 0 */
7626 static void clock_man(struct qib_pportdata *ppd, int chan)
7627 {
7628         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7629                 4, 0x4000, 0x4000);
7630         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7631                 4, 0, 0x4000);
7632         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7633                 4, 0x4000, 0x4000);
7634         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7635                 4, 0, 0x4000);
7636 }
7637
7638 /*
7639  * write the current Tx serdes pre,post,main,amp settings into the serdes.
7640  * The caller must pass the settings appropriate for the current speed,
7641  * or not care if they are correct for the current speed.
7642  */
7643 static void write_tx_serdes_param(struct qib_pportdata *ppd,
7644                                   struct txdds_ent *txdds)
7645 {
7646         u64 deemph;
7647
7648         deemph = qib_read_kreg_port(ppd, krp_tx_deemph_override);
7649         /* field names for amp, main, post, pre, respectively */
7650         deemph &= ~(SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txampcntl_d2a) |
7651                     SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txc0_ena) |
7652                     SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txcp1_ena) |
7653                     SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txcn1_ena));
7654
7655         deemph |= SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7656                            tx_override_deemphasis_select);
7657         deemph |= (txdds->amp & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7658                     txampcntl_d2a)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7659                                        txampcntl_d2a);
7660         deemph |= (txdds->main & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7661                      txc0_ena)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7662                                    txc0_ena);
7663         deemph |= (txdds->post & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7664                      txcp1_ena)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7665                                     txcp1_ena);
7666         deemph |= (txdds->pre & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7667                      txcn1_ena)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7668                                     txcn1_ena);
7669         qib_write_kreg_port(ppd, krp_tx_deemph_override, deemph);
7670 }
7671
7672 /*
7673  * Set the parameters for mez cards on link bounce, so they are
7674  * always exactly what was requested.  Similar logic to init_txdds
7675  * but does just the serdes.
7676  */
7677 static void adj_tx_serdes(struct qib_pportdata *ppd)
7678 {
7679         const struct txdds_ent *sdr_dds, *ddr_dds, *qdr_dds;
7680         struct txdds_ent *dds;
7681
7682         find_best_ent(ppd, &sdr_dds, &ddr_dds, &qdr_dds, 1);
7683         dds = (struct txdds_ent *)(ppd->link_speed_active == QIB_IB_QDR ?
7684                 qdr_dds : (ppd->link_speed_active == QIB_IB_DDR ?
7685                                 ddr_dds : sdr_dds));
7686         write_tx_serdes_param(ppd, dds);
7687 }
7688
7689 /* set QDR forced value for H1, if needed */
7690 static void force_h1(struct qib_pportdata *ppd)
7691 {
7692         int chan;
7693
7694         ppd->cpspec->qdr_reforce = 0;
7695         if (!ppd->dd->cspec->r1)
7696                 return;
7697
7698         for (chan = 0; chan < SERDES_CHANS; chan++) {
7699                 set_man_mode_h1(ppd, chan, 1, 0);
7700                 set_man_code(ppd, chan, ppd->cpspec->h1_val);
7701                 clock_man(ppd, chan);
7702                 set_man_mode_h1(ppd, chan, 0, 0);
7703         }
7704 }
7705
7706 #define SJA_EN SYM_MASK(SPC_JTAG_ACCESS_REG, SPC_JTAG_ACCESS_EN)
7707 #define BISTEN_LSB SYM_LSB(SPC_JTAG_ACCESS_REG, bist_en)
7708
7709 #define R_OPCODE_LSB 3
7710 #define R_OP_NOP 0
7711 #define R_OP_SHIFT 2
7712 #define R_OP_UPDATE 3
7713 #define R_TDI_LSB 2
7714 #define R_TDO_LSB 1
7715 #define R_RDY 1
7716
7717 static int qib_r_grab(struct qib_devdata *dd)
7718 {
7719         u64 val;
7720         val = SJA_EN;
7721         qib_write_kreg(dd, kr_r_access, val);
7722         qib_read_kreg32(dd, kr_scratch);
7723         return 0;
7724 }
7725
7726 /* qib_r_wait_for_rdy() not only waits for the ready bit, it
7727  * returns the current state of R_TDO
7728  */
7729 static int qib_r_wait_for_rdy(struct qib_devdata *dd)
7730 {
7731         u64 val;
7732         int timeout;
7733         for (timeout = 0; timeout < 100 ; ++timeout) {
7734                 val = qib_read_kreg32(dd, kr_r_access);
7735                 if (val & R_RDY)
7736                         return (val >> R_TDO_LSB) & 1;
7737         }
7738         return -1;
7739 }
7740
7741 static int qib_r_shift(struct qib_devdata *dd, int bisten,
7742                        int len, u8 *inp, u8 *outp)
7743 {
7744         u64 valbase, val;
7745         int ret, pos;
7746
7747         valbase = SJA_EN | (bisten << BISTEN_LSB) |
7748                 (R_OP_SHIFT << R_OPCODE_LSB);
7749         ret = qib_r_wait_for_rdy(dd);
7750         if (ret < 0)
7751                 goto bail;
7752         for (pos = 0; pos < len; ++pos) {
7753                 val = valbase;
7754                 if (outp) {
7755                         outp[pos >> 3] &= ~(1 << (pos & 7));
7756                         outp[pos >> 3] |= (ret << (pos & 7));
7757                 }
7758                 if (inp) {
7759                         int tdi = inp[pos >> 3] >> (pos & 7);
7760                         val |= ((tdi & 1) << R_TDI_LSB);
7761                 }
7762                 qib_write_kreg(dd, kr_r_access, val);
7763                 qib_read_kreg32(dd, kr_scratch);
7764                 ret = qib_r_wait_for_rdy(dd);
7765                 if (ret < 0)
7766                         break;
7767         }
7768         /* Restore to NOP between operations. */
7769         val =  SJA_EN | (bisten << BISTEN_LSB);
7770         qib_write_kreg(dd, kr_r_access, val);
7771         qib_read_kreg32(dd, kr_scratch);
7772         ret = qib_r_wait_for_rdy(dd);
7773
7774         if (ret >= 0)
7775                 ret = pos;
7776 bail:
7777         return ret;
7778 }
7779
7780 static int qib_r_update(struct qib_devdata *dd, int bisten)
7781 {
7782         u64 val;
7783         int ret;
7784
7785         val = SJA_EN | (bisten << BISTEN_LSB) | (R_OP_UPDATE << R_OPCODE_LSB);
7786         ret = qib_r_wait_for_rdy(dd);
7787         if (ret >= 0) {
7788                 qib_write_kreg(dd, kr_r_access, val);
7789                 qib_read_kreg32(dd, kr_scratch);
7790         }
7791         return ret;
7792 }
7793
7794 #define BISTEN_PORT_SEL 15
7795 #define LEN_PORT_SEL 625
7796 #define BISTEN_AT 17
7797 #define LEN_AT 156
7798 #define BISTEN_ETM 16
7799 #define LEN_ETM 632
7800
7801 #define BIT2BYTE(x) (((x) +  BITS_PER_BYTE - 1) / BITS_PER_BYTE)
7802
7803 /* these are common for all IB port use cases. */
7804 static u8 reset_at[BIT2BYTE(LEN_AT)] = {
7805         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7806         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x20, 0x00,
7807 };
7808 static u8 reset_atetm[BIT2BYTE(LEN_ETM)] = {
7809         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7810         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7811         0x00, 0x00, 0x00, 0x80, 0xe3, 0x81, 0x73, 0x3c, 0x70, 0x8e,
7812         0x07, 0xce, 0xf1, 0xc0, 0x39, 0x1e, 0x38, 0xc7, 0x03, 0xe7,
7813         0x78, 0xe0, 0x1c, 0x0f, 0x9c, 0x7f, 0x80, 0x73, 0x0f, 0x70,
7814         0xde, 0x01, 0xce, 0x39, 0xc0, 0xf9, 0x06, 0x38, 0xd7, 0x00,
7815         0xe7, 0x19, 0xe0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7816         0x00, 0xff, 0xff, 0xff, 0xff, 0x00, 0x00, 0x00, 0x00,
7817 };
7818 static u8 at[BIT2BYTE(LEN_AT)] = {
7819         0x00, 0x00, 0x18, 0x00, 0x00, 0x00, 0x18, 0x00, 0x00, 0x00,
7820         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x20, 0x00,
7821 };
7822
7823 /* used for IB1 or IB2, only one in use */
7824 static u8 atetm_1port[BIT2BYTE(LEN_ETM)] = {
7825         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7826         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7827         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7828         0x00, 0x10, 0xf2, 0x80, 0x83, 0x1e, 0x38, 0x00, 0x00, 0x00,
7829         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7830         0x00, 0x00, 0x50, 0xf4, 0x41, 0x00, 0x18, 0x78, 0xc8, 0x03,
7831         0x07, 0x7b, 0xa0, 0x3e, 0x00, 0x02, 0x00, 0x00, 0x18, 0x00,
7832         0x18, 0x00, 0x00, 0x00, 0x00, 0x4b, 0x00, 0x00, 0x00,
7833 };
7834
7835 /* used when both IB1 and IB2 are in use */
7836 static u8 atetm_2port[BIT2BYTE(LEN_ETM)] = {
7837         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7838         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x79,
7839         0xc0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7840         0x00, 0x00, 0xf8, 0x80, 0x83, 0x1e, 0x38, 0xe0, 0x03, 0x05,
7841         0x7b, 0xa0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80,
7842         0xa2, 0x0f, 0x50, 0xf4, 0x41, 0x00, 0x18, 0x78, 0xd1, 0x07,
7843         0x02, 0x7c, 0x80, 0x3e, 0x00, 0x02, 0x00, 0x00, 0x3e, 0x00,
7844         0x02, 0x00, 0x00, 0x00, 0x00, 0x64, 0x00, 0x00, 0x00,
7845 };
7846
7847 /* used when only IB1 is in use */
7848 static u8 portsel_port1[BIT2BYTE(LEN_PORT_SEL)] = {
7849         0x32, 0x65, 0xa4, 0x7b, 0x10, 0x98, 0xdc, 0xfe, 0x13, 0x13,
7850         0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x73, 0x0c, 0x0c, 0x0c,
7851         0x0c, 0x0c, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
7852         0x13, 0x78, 0x78, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
7853         0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x74, 0x32,
7854         0x32, 0x32, 0x32, 0x32, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14,
7855         0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14,
7856         0x14, 0x14, 0x9f, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00,
7857 };
7858
7859 /* used when only IB2 is in use */
7860 static u8 portsel_port2[BIT2BYTE(LEN_PORT_SEL)] = {
7861         0x32, 0x65, 0xa4, 0x7b, 0x10, 0x98, 0xdc, 0xfe, 0x39, 0x39,
7862         0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x73, 0x32, 0x32, 0x32,
7863         0x32, 0x32, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39,
7864         0x39, 0x78, 0x78, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39,
7865         0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x74, 0x32,
7866         0x32, 0x32, 0x32, 0x32, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a,
7867         0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a,
7868         0x3a, 0x3a, 0x9f, 0x01, 0x00, 0x00, 0x00, 0x00, 0x01,
7869 };
7870
7871 /* used when both IB1 and IB2 are in use */
7872 static u8 portsel_2port[BIT2BYTE(LEN_PORT_SEL)] = {
7873         0x32, 0xba, 0x54, 0x76, 0x10, 0x98, 0xdc, 0xfe, 0x13, 0x13,
7874         0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x73, 0x0c, 0x0c, 0x0c,
7875         0x0c, 0x0c, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
7876         0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
7877         0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x74, 0x32,
7878         0x32, 0x32, 0x32, 0x32, 0x14, 0x14, 0x14, 0x14, 0x14, 0x3a,
7879         0x3a, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14,
7880         0x14, 0x14, 0x9f, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00,
7881 };
7882
7883 /*
7884  * Do setup to properly handle IB link recovery; if port is zero, we
7885  * are initializing to cover both ports; otherwise we are initializing
7886  * to cover a single port card, or the port has reached INIT and we may
7887  * need to switch coverage types.
7888  */
7889 static void setup_7322_link_recovery(struct qib_pportdata *ppd, u32 both)
7890 {
7891         u8 *portsel, *etm;
7892         struct qib_devdata *dd = ppd->dd;
7893
7894         if (!ppd->dd->cspec->r1)
7895                 return;
7896         if (!both) {
7897                 dd->cspec->recovery_ports_initted++;
7898                 ppd->cpspec->recovery_init = 1;
7899         }
7900         if (!both && dd->cspec->recovery_ports_initted == 1) {
7901                 portsel = ppd->port == 1 ? portsel_port1 : portsel_port2;
7902                 etm = atetm_1port;
7903         } else {
7904                 portsel = portsel_2port;
7905                 etm = atetm_2port;
7906         }
7907
7908         if (qib_r_grab(dd) < 0 ||
7909                 qib_r_shift(dd, BISTEN_ETM, LEN_ETM, reset_atetm, NULL) < 0 ||
7910                 qib_r_update(dd, BISTEN_ETM) < 0 ||
7911                 qib_r_shift(dd, BISTEN_AT, LEN_AT, reset_at, NULL) < 0 ||
7912                 qib_r_update(dd, BISTEN_AT) < 0 ||
7913                 qib_r_shift(dd, BISTEN_PORT_SEL, LEN_PORT_SEL,
7914                             portsel, NULL) < 0 ||
7915                 qib_r_update(dd, BISTEN_PORT_SEL) < 0 ||
7916                 qib_r_shift(dd, BISTEN_AT, LEN_AT, at, NULL) < 0 ||
7917                 qib_r_update(dd, BISTEN_AT) < 0 ||
7918                 qib_r_shift(dd, BISTEN_ETM, LEN_ETM, etm, NULL) < 0 ||
7919                 qib_r_update(dd, BISTEN_ETM) < 0)
7920                 qib_dev_err(dd, "Failed IB link recovery setup\n");
7921 }
7922
7923 static void check_7322_rxe_status(struct qib_pportdata *ppd)
7924 {
7925         struct qib_devdata *dd = ppd->dd;
7926         u64 fmask;
7927
7928         if (dd->cspec->recovery_ports_initted != 1)
7929                 return; /* rest doesn't apply to dualport */
7930         qib_write_kreg(dd, kr_control, dd->control |
7931                        SYM_MASK(Control, FreezeMode));
7932         (void)qib_read_kreg64(dd, kr_scratch);
7933         udelay(3); /* ibcreset asserted 400ns, be sure that's over */
7934         fmask = qib_read_kreg64(dd, kr_act_fmask);
7935         if (!fmask) {
7936                 /*
7937                  * require a powercycle before we'll work again, and make
7938                  * sure we get no more interrupts, and don't turn off
7939                  * freeze.
7940                  */
7941                 ppd->dd->cspec->stay_in_freeze = 1;
7942                 qib_7322_set_intr_state(ppd->dd, 0);
7943                 qib_write_kreg(dd, kr_fmask, 0ULL);
7944                 qib_dev_err(dd, "HCA unusable until powercycled\n");
7945                 return; /* eventually reset */
7946         }
7947
7948         qib_write_kreg(ppd->dd, kr_hwerrclear,
7949             SYM_MASK(HwErrClear, IBSerdesPClkNotDetectClear_1));
7950
7951         /* don't do the full clear_freeze(), not needed for this */
7952         qib_write_kreg(dd, kr_control, dd->control);
7953         qib_read_kreg32(dd, kr_scratch);
7954         /* take IBC out of reset */
7955         if (ppd->link_speed_supported) {
7956                 ppd->cpspec->ibcctrl_a &=
7957                         ~SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn);
7958                 qib_write_kreg_port(ppd, krp_ibcctrl_a,
7959                                     ppd->cpspec->ibcctrl_a);
7960                 qib_read_kreg32(dd, kr_scratch);
7961                 if (ppd->lflags & QIBL_IB_LINK_DISABLED)
7962                         qib_set_ib_7322_lstate(ppd, 0,
7963                                 QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
7964         }
7965 }