drivers/ide/pci/siimage.c

   1 /*
   2  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
   3  * Copyright (C) 2003           Red Hat <alan@redhat.com>
   4  * Copyright (C) 2007-2008      MontaVista Software, Inc.
   5  * Copyright (C) 2007-2008      Bartlomiej Zolnierkiewicz
   6  *
   7  *  May be copied or modified under the terms of the GNU General Public License
   8  *
   9  *  Documentation for CMD680:
  10  *  http://gkernel.sourceforge.net/specs/sii/sii-0680a-v1.31.pdf.bz2
  11  *
  12  *  Documentation for SiI 3112:
  13  *  http://gkernel.sourceforge.net/specs/sii/3112A_SiI-DS-0095-B2.pdf.bz2
  14  *
  15  *  Errata and other documentation only available under NDA.
  16  *
  17  *
  18  *  FAQ Items:
  19  *      If you are using Marvell SATA-IDE adapters with Maxtor drives
  20  *      ensure the system is set up for ATA100/UDMA5, not UDMA6.
  21  *
  22  *      If you are using WD drives with SATA bridges you must set the
  23  *      drive to "Single". "Master" will hang.
  24  *
  25  *      If you have strange problems with nVidia chipset systems please
  26  *      see the SI support documentation and update your system BIOS
  27  *      if necessary
  28  *
  29  *  The Dell DRAC4 has some interesting features including effectively hot
  30  *  unplugging/replugging the virtual CD interface when the DRAC is reset.
  31  *  This often causes drivers/ide/siimage to panic but is ok with the rather
  32  *  smarter code in libata.
  33  *
  34  * TODO:
  35  * - IORDY fixes
  36  * - VDMA support
  37  */
  38
  39 #include <linux/types.h>
  40 #include <linux/module.h>
  41 #include <linux/pci.h>
  42 #include <linux/hdreg.h>
  43 #include <linux/ide.h>
  44 #include <linux/init.h>
  45 #include <linux/io.h>
  46
  47 /**
  48  *      pdev_is_sata            -       check if device is SATA
  49  *      @pdev:  PCI device to check
  50  *
  51  *      Returns true if this is a SATA controller
  52  */
  53
  54 static int pdev_is_sata(struct pci_dev *pdev)
  55 {
  56 #ifdef CONFIG_BLK_DEV_IDE_SATA
  57         switch (pdev->device) {
  58         case PCI_DEVICE_ID_SII_3112:
  59         case PCI_DEVICE_ID_SII_1210SA:
  60                 return 1;
  61         case PCI_DEVICE_ID_SII_680:
  62                 return 0;
  63         }
  64         BUG();
  65 #endif
  66         return 0;
  67 }
  68
  69 /**
  70  *      is_sata                 -       check if hwif is SATA
  71  *      @hwif:  interface to check
  72  *
  73  *      Returns true if this is a SATA controller
  74  */
  75
  76 static inline int is_sata(ide_hwif_t *hwif)
  77 {
  78         return pdev_is_sata(to_pci_dev(hwif->dev));
  79 }
  80
  81 /**
  82  *      siimage_selreg          -       return register base
  83  *      @hwif: interface
  84  *      @r: config offset
  85  *
  86  *      Turn a config register offset into the right address in either
  87  *      PCI space or MMIO space to access the control register in question
  88  *      Thankfully this is a configuration operation, so isn't performance
  89  *      critical.
  90  */
  91
  92 static unsigned long siimage_selreg(ide_hwif_t *hwif, int r)
  93 {
  94         unsigned long base = (unsigned long)hwif->hwif_data;
  95
  96         base += 0xA0 + r;
  97         if (hwif->mmio)
  98                 base += hwif->channel << 6;
  99         else
 100                 base += hwif->channel << 4;
 101         return base;
 102 }
 103
 104 /**
 105  *      siimage_seldev          -       return register base
 106  *      @hwif: interface
 107  *      @r: config offset
 108  *
 109  *      Turn a config register offset into the right address in either
 110  *      PCI space or MMIO space to access the control register in question
 111  *      including accounting for the unit shift.
 112  */
 113
 114 static inline unsigned long siimage_seldev(ide_drive_t *drive, int r)
 115 {
 116         ide_hwif_t *hwif        = HWIF(drive);
 117         unsigned long base      = (unsigned long)hwif->hwif_data;
 118
 119         base += 0xA0 + r;
 120         if (hwif->mmio)
 121                 base += hwif->channel << 6;
 122         else
 123                 base += hwif->channel << 4;
 124         base |= drive->select.b.unit << drive->select.b.unit;
 125         return base;
 126 }
 127
 128 static u8 sil_ioread8(struct pci_dev *dev, unsigned long addr)
 129 {
 130         u8 tmp = 0;
 131
 132         if (pci_get_drvdata(dev))
 133                 tmp = readb((void __iomem *)addr);
 134         else
 135                 pci_read_config_byte(dev, addr, &tmp);
 136
 137         return tmp;
 138 }
 139
 140 static u16 sil_ioread16(struct pci_dev *dev, unsigned long addr)
 141 {
 142         u16 tmp = 0;
 143
 144         if (pci_get_drvdata(dev))
 145                 tmp = readw((void __iomem *)addr);
 146         else
 147                 pci_read_config_word(dev, addr, &tmp);
 148
 149         return tmp;
 150 }
 151
 152 static void sil_iowrite8(struct pci_dev *dev, u8 val, unsigned long addr)
 153 {
 154         if (pci_get_drvdata(dev))
 155                 writeb(val, (void __iomem *)addr);
 156         else
 157                 pci_write_config_byte(dev, addr, val);
 158 }
 159
 160 static void sil_iowrite16(struct pci_dev *dev, u16 val, unsigned long addr)
 161 {
 162         if (pci_get_drvdata(dev))
 163                 writew(val, (void __iomem *)addr);
 164         else
 165                 pci_write_config_word(dev, addr, val);
 166 }
 167
 168 static void sil_iowrite32(struct pci_dev *dev, u32 val, unsigned long addr)
 169 {
 170         if (pci_get_drvdata(dev))
 171                 writel(val, (void __iomem *)addr);
 172         else
 173                 pci_write_config_dword(dev, addr, val);
 174 }
 175
 176 /**
 177  *      sil_udma_filter         -       compute UDMA mask
 178  *      @drive: IDE device
 179  *
 180  *      Compute the available UDMA speeds for the device on the interface.
 181  *
 182  *      For the CMD680 this depends on the clocking mode (scsc), for the
 183  *      SI3112 SATA controller life is a bit simpler.
 184  */
 185
 186 static u8 sil_pata_udma_filter(ide_drive_t *drive)
 187 {
 188         ide_hwif_t *hwif        = drive->hwif;
 189         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 190         unsigned long base      = (unsigned long)hwif->hwif_data;
 191         u8 scsc, mask           = 0;
 192
 193         scsc = sil_ioread8(dev, base + (hwif->mmio ? 0x4A : 0x8A));
 194
 195         switch (scsc & 0x30) {
 196         case 0x10:      /* 133 */
 197                 mask = ATA_UDMA6;
 198                 break;
 199         case 0x20:      /* 2xPCI */
 200                 mask = ATA_UDMA6;
 201                 break;
 202         case 0x00:      /* 100 */
 203                 mask = ATA_UDMA5;
 204                 break;
 205         default:        /* Disabled ? */
 206                 BUG();
 207         }
 208
 209         return mask;
 210 }
 211
 212 static u8 sil_sata_udma_filter(ide_drive_t *drive)
 213 {
 214         return strstr(drive->id->model, "Maxtor") ? ATA_UDMA5 : ATA_UDMA6;
 215 }
 216
 217 /**
 218  *      sil_set_pio_mode        -       set host controller for PIO mode
 219  *      @drive: drive
 220  *      @pio: PIO mode number
 221  *
 222  *      Load the timing settings for this device mode into the
 223  *      controller. If we are in PIO mode 3 or 4 turn on IORDY
 224  *      monitoring (bit 9). The TF timing is bits 31:16
 225  */
 226
 227 static void sil_set_pio_mode(ide_drive_t *drive, u8 pio)
 228 {
 229         static const u16 tf_speed[]   = { 0x328a, 0x2283, 0x1281, 0x10c3, 0x10c1 };
 230         static const u16 data_speed[] = { 0x328a, 0x2283, 0x1104, 0x10c3, 0x10c1 };
 231
 232         ide_hwif_t *hwif        = HWIF(drive);
 233         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 234         ide_drive_t *pair       = ide_get_paired_drive(drive);
 235         u32 speedt              = 0;
 236         u16 speedp              = 0;
 237         unsigned long addr      = siimage_seldev(drive, 0x04);
 238         unsigned long tfaddr    = siimage_selreg(hwif,  0x02);
 239         unsigned long base      = (unsigned long)hwif->hwif_data;
 240         u8 tf_pio               = pio;
 241         u8 addr_mask            = hwif->channel ? (hwif->mmio ? 0xF4 : 0x84)
 242                                                 : (hwif->mmio ? 0xB4 : 0x80);
 243         u8 mode                 = 0;
 244         u8 unit                 = drive->select.b.unit;
 245
 246         /* trim *taskfile* PIO to the slowest of the master/slave */
 247         if (pair->present) {
 248                 u8 pair_pio = ide_get_best_pio_mode(pair, 255, 4);
 249
 250                 if (pair_pio < tf_pio)
 251                         tf_pio = pair_pio;
 252         }
 253
 254         /* cheat for now and use the docs */
 255         speedp = data_speed[pio];
 256         speedt = tf_speed[tf_pio];
 257
 258         sil_iowrite16(dev, speedp, addr);
 259         sil_iowrite16(dev, speedt, tfaddr);
 260
 261         /* now set up IORDY */
 262         speedp = sil_ioread16(dev, tfaddr - 2);
 263         speedp &= ~0x200;
 264         if (pio > 2)
 265                 speedp |= 0x200;
 266         sil_iowrite16(dev, speedp, tfaddr - 2);
 267
 268         mode = sil_ioread8(dev, base + addr_mask);
 269         mode &= ~(unit ? 0x30 : 0x03);
 270         mode |= unit ? 0x10 : 0x01;
 271         sil_iowrite8(dev, mode, base + addr_mask);
 272 }
 273
 274 /**
 275  *      sil_set_dma_mode        -       set host controller for DMA mode
 276  *      @drive: drive
 277  *      @speed: DMA mode
 278  *
 279  *      Tune the SiI chipset for the desired DMA mode.
 280  */
 281
 282 static void sil_set_dma_mode(ide_drive_t *drive, const u8 speed)
 283 {
 284         static const u8 ultra6[] = { 0x0F, 0x0B, 0x07, 0x05, 0x03, 0x02, 0x01 };
 285         static const u8 ultra5[] = { 0x0C, 0x07, 0x05, 0x04, 0x02, 0x01 };
 286         static const u16 dma[]   = { 0x2208, 0x10C2, 0x10C1 };
 287
 288         ide_hwif_t *hwif        = HWIF(drive);
 289         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 290         u16 ultra = 0, multi    = 0;
 291         u8 mode = 0, unit       = drive->select.b.unit;
 292         unsigned long base      = (unsigned long)hwif->hwif_data;
 293         u8 scsc = 0, addr_mask  = hwif->channel ?
 294                                         (hwif->mmio ? 0xF4 : 0x84) :
 295                                         (hwif->mmio ? 0xB4 : 0x80);
 296         unsigned long ma        = siimage_seldev(drive, 0x08);
 297         unsigned long ua        = siimage_seldev(drive, 0x0C);
 298
 299         scsc  = sil_ioread8 (dev, base + (hwif->mmio ? 0x4A : 0x8A));
 300         mode  = sil_ioread8 (dev, base + addr_mask);
 301         multi = sil_ioread16(dev, ma);
 302         ultra = sil_ioread16(dev, ua);
 303
 304         mode  &= ~(unit ? 0x30 : 0x03);
 305         ultra &= ~0x3F;
 306         scsc = ((scsc & 0x30) == 0x00) ? 0 : 1;
 307
 308         scsc = is_sata(hwif) ? 1 : scsc;
 309
 310         if (speed >= XFER_UDMA_0) {
 311                 multi  = dma[2];
 312                 ultra |= scsc ? ultra6[speed - XFER_UDMA_0] :
 313                                 ultra5[speed - XFER_UDMA_0];
 314                 mode  |= unit ? 0x30 : 0x03;
 315         } else {
 316                 multi = dma[speed - XFER_MW_DMA_0];
 317                 mode |= unit ? 0x20 : 0x02;
 318         }
 319
 320         sil_iowrite8 (dev, mode, base + addr_mask);
 321         sil_iowrite16(dev, multi, ma);
 322         sil_iowrite16(dev, ultra, ua);
 323 }
 324
 325 /* returns 1 if dma irq issued, 0 otherwise */
 326 static int siimage_io_dma_test_irq(ide_drive_t *drive)
 327 {
 328         ide_hwif_t *hwif        = HWIF(drive);
 329         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 330         u8 dma_altstat          = 0;
 331         unsigned long addr      = siimage_selreg(hwif, 1);
 332
 333         /* return 1 if INTR asserted */
 334         if (hwif->INB(hwif->dma_status) & 4)
 335                 return 1;
 336
 337         /* return 1 if Device INTR asserted */
 338         pci_read_config_byte(dev, addr, &dma_altstat);
 339         if (dma_altstat & 8)
 340                 return 0;       /* return 1; */
 341
 342         return 0;
 343 }
 344
 345 /**
 346  *      siimage_mmio_dma_test_irq       -       check we caused an IRQ
 347  *      @drive: drive we are testing
 348  *
 349  *      Check if we caused an IDE DMA interrupt. We may also have caused
 350  *      SATA status interrupts, if so we clean them up and continue.
 351  */
 352
 353 static int siimage_mmio_dma_test_irq(ide_drive_t *drive)
 354 {
 355         ide_hwif_t *hwif        = HWIF(drive);
 356         unsigned long addr      = siimage_selreg(hwif, 0x1);
 357         void __iomem *sata_error_addr
 358                 = (void __iomem *)hwif->sata_scr[SATA_ERROR_OFFSET];
 359
 360         if (sata_error_addr) {
 361                 unsigned long base      = (unsigned long)hwif->hwif_data;
 362                 u32 ext_stat            = readl((void __iomem *)(base + 0x10));
 363                 u8 watchdog             = 0;
 364
 365                 if (ext_stat & ((hwif->channel) ? 0x40 : 0x10)) {
 366                         u32 sata_error = readl(sata_error_addr);
 367
 368                         writel(sata_error, sata_error_addr);
 369                         watchdog = (sata_error & 0x00680000) ? 1 : 0;
 370                         printk(KERN_WARNING "%s: sata_error = 0x%08x, "
 371                                 "watchdog = %d, %s\n",
 372                                 drive->name, sata_error, watchdog, __func__);
 373                 } else
 374                         watchdog = (ext_stat & 0x8000) ? 1 : 0;
 375
 376                 ext_stat >>= 16;
 377                 if (!(ext_stat & 0x0404) && !watchdog)
 378                         return 0;
 379         }
 380
 381         /* return 1 if INTR asserted */
 382         if (readb((void __iomem *)hwif->dma_status) & 0x04)
 383                 return 1;
 384
 385         /* return 1 if Device INTR asserted */
 386         if (readb((void __iomem *)addr) & 8)
 387                 return 0;       /* return 1; */
 388
 389         return 0;
 390 }
 391
 392 static int siimage_dma_test_irq(ide_drive_t *drive)
 393 {
 394         if (drive->hwif->mmio)
 395                 return siimage_mmio_dma_test_irq(drive);
 396         else
 397                 return siimage_io_dma_test_irq(drive);
 398 }
 399
 400 /**
 401  *      sil_sata_reset_poll     -       wait for SATA reset
 402  *      @drive: drive we are resetting
 403  *
 404  *      Poll the SATA phy and see whether it has come back from the dead
 405  *      yet.
 406  */
 407
 408 static int sil_sata_reset_poll(ide_drive_t *drive)
 409 {
 410         ide_hwif_t *hwif = drive->hwif;
 411         void __iomem *sata_status_addr
 412                 = (void __iomem *)hwif->sata_scr[SATA_STATUS_OFFSET];
 413
 414         if (sata_status_addr) {
 415                 /* SATA Status is available only when in MMIO mode */
 416                 u32 sata_stat = readl(sata_status_addr);
 417
 418                 if ((sata_stat & 0x03) != 0x03) {
 419                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
 420                                             hwif->name, sata_stat);
 421                         HWGROUP(drive)->polling = 0;
 422                         return ide_started;
 423                 }
 424         }
 425
 426         return 0;
 427 }
 428
 429 /**
 430  *      sil_sata_pre_reset      -       reset hook
 431  *      @drive: IDE device being reset
 432  *
 433  *      For the SATA devices we need to handle recalibration/geometry
 434  *      differently
 435  */
 436
 437 static void sil_sata_pre_reset(ide_drive_t *drive)
 438 {
 439         if (drive->media == ide_disk) {
 440                 drive->special.b.set_geometry = 0;
 441                 drive->special.b.recalibrate = 0;
 442         }
 443 }
 444
 445 /**
 446  *      setup_mmio_siimage      -       switch controller into MMIO mode
 447  *      @dev: PCI device we are configuring
 448  *      @name: device name
 449  *
 450  *      Attempt to put the device into MMIO mode. There are some slight
 451  *      complications here with certain systems where the MMIO BAR isn't
 452  *      mapped, so we have to be sure that we can fall back to I/O.
 453  */
 454
 455 static unsigned int setup_mmio_siimage(struct pci_dev *dev, const char *name)
 456 {
 457         resource_size_t bar5    = pci_resource_start(dev, 5);
 458         unsigned long barsize   = pci_resource_len(dev, 5);
 459         void __iomem *ioaddr;
 460
 461         /*
 462          *      Drop back to PIO if we can't map the MMIO. Some systems
 463          *      seem to get terminally confused in the PCI spaces.
 464          */
 465         if (!request_mem_region(bar5, barsize, name)) {
 466                 printk(KERN_WARNING "siimage: IDE controller MMIO ports not "
 467                                     "available.\n");
 468                 return 0;
 469         }
 470
 471         ioaddr = ioremap(bar5, barsize);
 472         if (ioaddr == NULL) {
 473                 release_mem_region(bar5, barsize);
 474                 return 0;
 475         }
 476
 477         pci_set_master(dev);
 478         pci_set_drvdata(dev, (void *) ioaddr);
 479
 480         return 1;
 481 }
 482
 483 /**
 484  *      init_chipset_siimage    -       set up an SI device
 485  *      @dev: PCI device
 486  *      @name: device name
 487  *
 488  *      Perform the initial PCI set up for this device. Attempt to switch
 489  *      to 133 MHz clocking if the system isn't already set up to do it.
 490  */
 491
 492 static unsigned int __devinit init_chipset_siimage(struct pci_dev *dev,
 493                                                    const char *name)
 494 {
 495         unsigned long base, scsc_addr;
 496         void __iomem *ioaddr = NULL;
 497         u8 rev = dev->revision, tmp, BA5_EN;
 498
 499         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, rev ? 1 : 255);
 500
 501         pci_read_config_byte(dev, 0x8A, &BA5_EN);
 502
 503         if ((BA5_EN & 0x01) || pci_resource_start(dev, 5))
 504                 if (setup_mmio_siimage(dev, name))
 505                         ioaddr = pci_get_drvdata(dev);
 506
 507         base = (unsigned long)ioaddr;
 508
 509         if (ioaddr && pdev_is_sata(dev)) {
 510                 u32 tmp32, irq_mask;
 511
 512                 /* make sure IDE0/1 interrupts are not masked */
 513                 irq_mask = (1 << 22) | (1 << 23);
 514                 tmp32 = readl(ioaddr + 0x48);
 515                 if (tmp32 & irq_mask) {
 516                         tmp32 &= ~irq_mask;
 517                         writel(tmp32, ioaddr + 0x48);
 518                         readl(ioaddr + 0x48); /* flush */
 519                 }
 520                 writel(0, ioaddr + 0x148);
 521                 writel(0, ioaddr + 0x1C8);
 522         }
 523
 524         sil_iowrite8(dev, 0, base ? (base + 0xB4) : 0x80);
 525         sil_iowrite8(dev, 0, base ? (base + 0xF4) : 0x84);
 526
 527         scsc_addr = base ? (base + 0x4A) : 0x8A;
 528         tmp = sil_ioread8(dev, scsc_addr);
 529
 530         switch (tmp & 0x30) {
 531         case 0x00:
 532                 /* On 100 MHz clocking, try and switch to 133 MHz */
 533                 sil_iowrite8(dev, tmp | 0x10, scsc_addr);
 534                 break;
 535         case 0x30:
 536                 /* Clocking is disabled, attempt to force 133MHz clocking. */
 537                 sil_iowrite8(dev, tmp & ~0x20, scsc_addr);
 538         case 0x10:
 539                 /* On 133Mhz clocking. */
 540                 break;
 541         case 0x20:
 542                 /* On PCIx2 clocking. */
 543                 break;
 544         }
 545
 546         tmp = sil_ioread8(dev, scsc_addr);
 547
 548         sil_iowrite8 (dev,       0x72, base + 0xA1);
 549         sil_iowrite16(dev,     0x328A, base + 0xA2);
 550         sil_iowrite32(dev, 0x62DD62DD, base + 0xA4);
 551         sil_iowrite32(dev, 0x43924392, base + 0xA8);
 552         sil_iowrite32(dev, 0x40094009, base + 0xAC);
 553         sil_iowrite8 (dev,       0x72, base ? (base + 0xE1) : 0xB1);
 554         sil_iowrite16(dev,     0x328A, base ? (base + 0xE2) : 0xB2);
 555         sil_iowrite32(dev, 0x62DD62DD, base ? (base + 0xE4) : 0xB4);
 556         sil_iowrite32(dev, 0x43924392, base ? (base + 0xE8) : 0xB8);
 557         sil_iowrite32(dev, 0x40094009, base ? (base + 0xEC) : 0xBC);
 558
 559         if (base && pdev_is_sata(dev)) {
 560                 writel(0xFFFF0000, ioaddr + 0x108);
 561                 writel(0xFFFF0000, ioaddr + 0x188);
 562                 writel(0x00680000, ioaddr + 0x148);
 563                 writel(0x00680000, ioaddr + 0x1C8);
 564         }
 565
 566         /* report the clocking mode of the controller */
 567         if (!pdev_is_sata(dev)) {
 568                 static const char *clk_str[] =
 569                         { "== 100", "== 133", "== 2X PCI", "DISABLED!" };
 570
 571                 tmp >>= 4;
 572                 printk(KERN_INFO "%s: BASE CLOCK %s\n", name, clk_str[tmp & 3]);
 573         }
 574
 575         return 0;
 576 }
 577
 578 /**
 579  *      init_mmio_iops_siimage  -       set up the iops for MMIO
 580  *      @hwif: interface to set up
 581  *
 582  *      The basic setup here is fairly simple, we can use standard MMIO
 583  *      operations. However we do have to set the taskfile register offsets
 584  *      by hand as there isn't a standard defined layout for them this time.
 585  *
 586  *      The hardware supports buffered taskfiles and also some rather nice
 587  *      extended PRD tables. For better SI3112 support use the libata driver
 588  */
 589
 590 static void __devinit init_mmio_iops_siimage(ide_hwif_t *hwif)
 591 {
 592         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 593         void *addr              = pci_get_drvdata(dev);
 594         u8 ch                   = hwif->channel;
 595         struct ide_io_ports *io_ports = &hwif->io_ports;
 596         unsigned long base;
 597
 598         /*
 599          *      Fill in the basic hwif bits
 600          */
 601         hwif->host_flags |= IDE_HFLAG_MMIO;
 602         default_hwif_mmiops(hwif);
 603         hwif->hwif_data = addr;
 604
 605         /*
 606          *      Now set up the hw. We have to do this ourselves as the
 607          *      MMIO layout isn't the same as the standard port based I/O.
 608          */
 609         memset(io_ports, 0, sizeof(*io_ports));
 610
 611         base = (unsigned long)addr;
 612         if (ch)
 613                 base += 0xC0;
 614         else
 615                 base += 0x80;
 616
 617         /*
 618          *      The buffered task file doesn't have status/control, so we
 619          *      can't currently use it sanely since we want to use LBA48 mode.
 620          */
 621         io_ports->data_addr     = base;
 622         io_ports->error_addr    = base + 1;
 623         io_ports->nsect_addr    = base + 2;
 624         io_ports->lbal_addr     = base + 3;
 625         io_ports->lbam_addr     = base + 4;
 626         io_ports->lbah_addr     = base + 5;
 627         io_ports->device_addr   = base + 6;
 628         io_ports->status_addr   = base + 7;
 629         io_ports->ctl_addr      = base + 10;
 630
 631         if (pdev_is_sata(dev)) {
 632                 base = (unsigned long)addr;
 633                 if (ch)
 634                         base += 0x80;
 635                 hwif->sata_scr[SATA_STATUS_OFFSET]      = base + 0x104;
 636                 hwif->sata_scr[SATA_ERROR_OFFSET]       = base + 0x108;
 637                 hwif->sata_scr[SATA_CONTROL_OFFSET]     = base + 0x100;
 638         }
 639
 640         hwif->irq = dev->irq;
 641
 642         hwif->dma_base = (unsigned long)addr + (ch ? 0x08 : 0x00);
 643
 644         hwif->mmio = 1;
 645 }
 646
 647 static int is_dev_seagate_sata(ide_drive_t *drive)
 648 {
 649         const char *s   = &drive->id->model[0];
 650         unsigned len    = strnlen(s, sizeof(drive->id->model));
 651
 652         if ((len > 4) && (!memcmp(s, "ST", 2)))
 653                 if ((!memcmp(s + len - 2, "AS", 2)) ||
 654                     (!memcmp(s + len - 3, "ASL", 3))) {
 655                         printk(KERN_INFO "%s: applying pessimistic Seagate "
 656                                          "errata fix\n", drive->name);
 657                         return 1;
 658                 }
 659
 660         return 0;
 661 }
 662
 663 /**
 664  *      sil_quirkproc           -       post probe fixups
 665  *      @drive: drive
 666  *
 667  *      Called after drive probe we use this to decide whether the
 668  *      Seagate fixup must be applied. This used to be in init_iops but
 669  *      that can occur before we know what drives are present.
 670  */
 671
 672 static void __devinit sil_quirkproc(ide_drive_t *drive)
 673 {
 674         ide_hwif_t *hwif = drive->hwif;
 675
 676         /* Try and rise the rqsize */
 677         if (!is_sata(hwif) || !is_dev_seagate_sata(drive))
 678                 hwif->rqsize = 128;
 679 }
 680
 681 /**
 682  *      init_iops_siimage       -       set up iops
 683  *      @hwif: interface to set up
 684  *
 685  *      Do the basic setup for the SIIMAGE hardware interface
 686  *      and then do the MMIO setup if we can. This is the first
 687  *      look in we get for setting up the hwif so that we
 688  *      can get the iops right before using them.
 689  */
 690
 691 static void __devinit init_iops_siimage(ide_hwif_t *hwif)
 692 {
 693         struct pci_dev *dev = to_pci_dev(hwif->dev);
 694
 695         hwif->hwif_data = NULL;
 696
 697         /* Pessimal until we finish probing */
 698         hwif->rqsize = 15;
 699
 700         if (pci_get_drvdata(dev) == NULL)
 701                 return;
 702
 703         init_mmio_iops_siimage(hwif);
 704 }
 705
 706 /**
 707  *      sil_cable_detect        -       cable detection
 708  *      @hwif: interface to check
 709  *
 710  *      Check for the presence of an ATA66 capable cable on the interface.
 711  */
 712
 713 static u8 __devinit sil_cable_detect(ide_hwif_t *hwif)
 714 {
 715         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 716         unsigned long addr      = siimage_selreg(hwif, 0);
 717         u8 ata66                = sil_ioread8(dev, addr);
 718
 719         return (ata66 & 0x01) ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
 720 }
 721
 722 static const struct ide_port_ops sil_pata_port_ops = {
 723         .set_pio_mode           = sil_set_pio_mode,
 724         .set_dma_mode           = sil_set_dma_mode,
 725         .quirkproc              = sil_quirkproc,
 726         .udma_filter            = sil_pata_udma_filter,
 727         .cable_detect           = sil_cable_detect,
 728 };
 729
 730 static const struct ide_port_ops sil_sata_port_ops = {
 731         .set_pio_mode           = sil_set_pio_mode,
 732         .set_dma_mode           = sil_set_dma_mode,
 733         .reset_poll             = sil_sata_reset_poll,
 734         .pre_reset              = sil_sata_pre_reset,
 735         .quirkproc              = sil_quirkproc,
 736         .udma_filter            = sil_sata_udma_filter,
 737         .cable_detect           = sil_cable_detect,
 738 };
 739
 740 static const struct ide_dma_ops sil_dma_ops = {
 741         .dma_host_set           = ide_dma_host_set,
 742         .dma_setup              = ide_dma_setup,
 743         .dma_exec_cmd           = ide_dma_exec_cmd,
 744         .dma_start              = ide_dma_start,
 745         .dma_end                = __ide_dma_end,
 746         .dma_test_irq           = siimage_dma_test_irq,
 747         .dma_timeout            = ide_dma_timeout,
 748         .dma_lost_irq           = ide_dma_lost_irq,
 749 };
 750
 751 #define DECLARE_SII_DEV(name_str, p_ops)                \
 752         {                                               \
 753                 .name           = name_str,             \
 754                 .init_chipset   = init_chipset_siimage, \
 755                 .init_iops      = init_iops_siimage,    \
 756                 .port_ops       = p_ops,                \
 757                 .dma_ops        = &sil_dma_ops,         \
 758                 .pio_mask       = ATA_PIO4,             \
 759                 .mwdma_mask     = ATA_MWDMA2,           \
 760                 .udma_mask      = ATA_UDMA6,            \
 761         }
 762
 763 static const struct ide_port_info siimage_chipsets[] __devinitdata = {
 764         /* 0 */ DECLARE_SII_DEV("SiI680",               &sil_pata_port_ops),
 765         /* 1 */ DECLARE_SII_DEV("SiI3112 Serial ATA",   &sil_sata_port_ops),
 766         /* 2 */ DECLARE_SII_DEV("Adaptec AAR-1210SA",   &sil_sata_port_ops)
 767 };
 768
 769 /**
 770  *      siimage_init_one        -       PCI layer discovery entry
 771  *      @dev: PCI device
 772  *      @id: ident table entry
 773  *
 774  *      Called by the PCI code when it finds an SiI680 or SiI3112 controller.
 775  *      We then use the IDE PCI generic helper to do most of the work.
 776  */
 777
 778 static int __devinit siimage_init_one(struct pci_dev *dev,
 779                                       const struct pci_device_id *id)
 780 {
 781         struct ide_port_info d;
 782         u8 idx = id->driver_data;
 783
 784         d = siimage_chipsets[idx];
 785
 786         if (idx) {
 787                 static int first = 1;
 788
 789                 if (first) {
 790                         printk(KERN_INFO "siimage: For full SATA support you "
 791                                 "should use the libata sata_sil module.\n");
 792                         first = 0;
 793                 }
 794
 795                 d.host_flags |= IDE_HFLAG_NO_ATAPI_DMA;
 796         }
 797
 798         return ide_setup_pci_device(dev, &d);
 799 }
 800
 801 static const struct pci_device_id siimage_pci_tbl[] = {
 802         { PCI_VDEVICE(CMD, PCI_DEVICE_ID_SII_680),    0 },
 803 #ifdef CONFIG_BLK_DEV_IDE_SATA
 804         { PCI_VDEVICE(CMD, PCI_DEVICE_ID_SII_3112),   1 },
 805         { PCI_VDEVICE(CMD, PCI_DEVICE_ID_SII_1210SA), 2 },
 806 #endif
 807         { 0, },
 808 };
 809 MODULE_DEVICE_TABLE(pci, siimage_pci_tbl);
 810
 811 static struct pci_driver driver = {
 812         .name           = "SiI_IDE",
 813         .id_table       = siimage_pci_tbl,
 814         .probe          = siimage_init_one,
 815 };
 816
 817 static int __init siimage_ide_init(void)
 818 {
 819         return ide_pci_register_driver(&driver);
 820 }
 821
 822 module_init(siimage_ide_init);
 823
 824 MODULE_AUTHOR("Andre Hedrick, Alan Cox");
 825 MODULE_DESCRIPTION("PCI driver module for SiI IDE");
 826 MODULE_LICENSE("GPL");