drivers/ide/pci/alim15x3.c

   1 /*
   2  * linux/drivers/ide/pci/alim15x3.c             Version 0.21    2007/02/03
   3  *
   4  *  Copyright (C) 1998-2000 Michel Aubry, Maintainer
   5  *  Copyright (C) 1998-2000 Andrzej Krzysztofowicz, Maintainer
   6  *  Copyright (C) 1999-2000 CJ, cjtsai@ali.com.tw, Maintainer
   7  *
   8  *  Copyright (C) 1998-2000 Andre Hedrick (andre@linux-ide.org)
   9  *  May be copied or modified under the terms of the GNU General Public License
  10  *  Copyright (C) 2002 Alan Cox <alan@redhat.com>
  11  *  ALi (now ULi M5228) support by Clear Zhang <Clear.Zhang@ali.com.tw>
  12  *  Copyright (C) 2007 MontaVista Software, Inc. <source@mvista.com>
  13  *
  14  *  (U)DMA capable version of ali 1533/1543(C), 1535(D)
  15  *
  16  **********************************************************************
  17  *  9/7/99 --Parts from the above author are included and need to be
  18  *  converted into standard interface, once I finish the thought.
  19  *
  20  *  Recent changes
  21  *      Don't use LBA48 mode on ALi <= 0xC4
  22  *      Don't poke 0x79 with a non ALi northbridge
  23  *      Don't flip undefined bits on newer chipsets (fix Fujitsu laptop hang)
  24  *      Allow UDMA6 on revisions > 0xC4
  25  *
  26  *  Documentation
  27  *      Chipset documentation available under NDA only
  28  *
  29  */
  30
  31 #include <linux/module.h>
  32 #include <linux/types.h>
  33 #include <linux/kernel.h>
  34 #include <linux/pci.h>
  35 #include <linux/delay.h>
  36 #include <linux/hdreg.h>
  37 #include <linux/ide.h>
  38 #include <linux/init.h>
  39
  40 #include <asm/io.h>
  41
  42 #define DISPLAY_ALI_TIMINGS
  43
  44 /*
  45  *      ALi devices are not plug in. Otherwise these static values would
  46  *      need to go. They ought to go away anyway
  47  */
  48
  49 static u8 m5229_revision;
  50 static u8 chip_is_1543c_e;
  51 static struct pci_dev *isa_dev;
  52
  53 #if defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS)
  54 #include <linux/stat.h>
  55 #include <linux/proc_fs.h>
  56
  57 static u8 ali_proc = 0;
  58
  59 static struct pci_dev *bmide_dev;
  60
  61 static char *fifo[4] = {
  62         "FIFO Off",
  63         "FIFO On ",
  64         "DMA mode",
  65         "PIO mode" };
  66
  67 static char *udmaT[8] = {
  68         "1.5T",
  69         "  2T",
  70         "2.5T",
  71         "  3T",
  72         "3.5T",
  73         "  4T",
  74         "  6T",
  75         "  8T"
  76 };
  77
  78 static char *channel_status[8] = {
  79         "OK            ",
  80         "busy          ",
  81         "DRQ           ",
  82         "DRQ busy      ",
  83         "error         ",
  84         "error busy    ",
  85         "error DRQ     ",
  86         "error DRQ busy"
  87 };
  88
  89 /**
  90  *      ali_get_info            -       generate proc file for ALi IDE
  91  *      @buffer: buffer to fill
  92  *      @addr: address of user start in buffer
  93  *      @offset: offset into 'file'
  94  *      @count: buffer count
  95  *
  96  *      Walks the Ali devices and outputs summary data on the tuning and
  97  *      anything else that will help with debugging
  98  */
  99
 100 static int ali_get_info (char *buffer, char **addr, off_t offset, int count)
 101 {
 102         unsigned long bibma;
 103         u8 reg53h, reg5xh, reg5yh, reg5xh1, reg5yh1, c0, c1, rev, tmp;
 104         char *q, *p = buffer;
 105
 106         /* fetch rev. */
 107         pci_read_config_byte(bmide_dev, 0x08, &rev);
 108         if (rev >= 0xc1)        /* M1543C or newer */
 109                 udmaT[7] = " ???";
 110         else
 111                 fifo[3]  = "   ???  ";
 112
 113         /* first fetch bibma: */
 114
 115         bibma = pci_resource_start(bmide_dev, 4);
 116
 117         /*
 118          * at that point bibma+0x2 et bibma+0xa are byte
 119          * registers to investigate:
 120          */
 121         c0 = inb(bibma + 0x02);
 122         c1 = inb(bibma + 0x0a);
 123
 124         p += sprintf(p,
 125                 "\n                                Ali M15x3 Chipset.\n");
 126         p += sprintf(p,
 127                 "                                ------------------\n");
 128         pci_read_config_byte(bmide_dev, 0x78, &reg53h);
 129         p += sprintf(p, "PCI Clock: %d.\n", reg53h);
 130
 131         pci_read_config_byte(bmide_dev, 0x53, &reg53h);
 132         p += sprintf(p,
 133                 "CD_ROM FIFO:%s, CD_ROM DMA:%s\n",
 134                 (reg53h & 0x02) ? "Yes" : "No ",
 135                 (reg53h & 0x01) ? "Yes" : "No " );
 136         pci_read_config_byte(bmide_dev, 0x74, &reg53h);
 137         p += sprintf(p,
 138                 "FIFO Status: contains %d Words, runs%s%s\n\n",
 139                 (reg53h & 0x3f),
 140                 (reg53h & 0x40) ? " OVERWR" : "",
 141                 (reg53h & 0x80) ? " OVERRD." : "." );
 142
 143         p += sprintf(p,
 144                 "-------------------primary channel"
 145                 "-------------------secondary channel"
 146                 "---------\n\n");
 147
 148         pci_read_config_byte(bmide_dev, 0x09, &reg53h);
 149         p += sprintf(p,
 150                 "channel status:       %s"
 151                 "                               %s\n",
 152                 (reg53h & 0x20) ? "On " : "Off",
 153                 (reg53h & 0x10) ? "On " : "Off" );
 154
 155         p += sprintf(p,
 156                 "both channels togth:  %s"
 157                 "                               %s\n",
 158                 (c0&0x80) ? "No " : "Yes",
 159                 (c1&0x80) ? "No " : "Yes" );
 160
 161         pci_read_config_byte(bmide_dev, 0x76, &reg53h);
 162         p += sprintf(p,
 163                 "Channel state:        %s                    %s\n",
 164                 channel_status[reg53h & 0x07],
 165                 channel_status[(reg53h & 0x70) >> 4] );
 166
 167         pci_read_config_byte(bmide_dev, 0x58, &reg5xh);
 168         pci_read_config_byte(bmide_dev, 0x5c, &reg5yh);
 169         p += sprintf(p,
 170                 "Add. Setup Timing:    %dT"
 171                 "                                %dT\n",
 172                 (reg5xh & 0x07) ? (reg5xh & 0x07) : 8,
 173                 (reg5yh & 0x07) ? (reg5yh & 0x07) : 8 );
 174
 175         pci_read_config_byte(bmide_dev, 0x59, &reg5xh);
 176         pci_read_config_byte(bmide_dev, 0x5d, &reg5yh);
 177         p += sprintf(p,
 178                 "Command Act. Count:   %dT"
 179                 "                                %dT\n"
 180                 "Command Rec. Count:   %dT"
 181                 "                               %dT\n\n",
 182                 (reg5xh & 0x70) ? ((reg5xh & 0x70) >> 4) : 8,
 183                 (reg5yh & 0x70) ? ((reg5yh & 0x70) >> 4) : 8,
 184                 (reg5xh & 0x0f) ? (reg5xh & 0x0f) : 16,
 185                 (reg5yh & 0x0f) ? (reg5yh & 0x0f) : 16 );
 186
 187         p += sprintf(p,
 188                 "----------------drive0-----------drive1"
 189                 "------------drive0-----------drive1------\n\n");
 190         p += sprintf(p,
 191                 "DMA enabled:      %s              %s"
 192                 "               %s              %s\n",
 193                 (c0&0x20) ? "Yes" : "No ",
 194                 (c0&0x40) ? "Yes" : "No ",
 195                 (c1&0x20) ? "Yes" : "No ",
 196                 (c1&0x40) ? "Yes" : "No " );
 197
 198         pci_read_config_byte(bmide_dev, 0x54, &reg5xh);
 199         pci_read_config_byte(bmide_dev, 0x55, &reg5yh);
 200         q = "FIFO threshold:   %2d Words         %2d Words"
 201                 "          %2d Words         %2d Words\n";
 202         if (rev < 0xc1) {
 203                 if ((rev == 0x20) &&
 204                     (pci_read_config_byte(bmide_dev, 0x4f, &tmp), (tmp &= 0x20))) {
 205                         p += sprintf(p, q, 8, 8, 8, 8);
 206                 } else {
 207                         p += sprintf(p, q,
 208                                 (reg5xh & 0x03) + 12,
 209                                 ((reg5xh & 0x30)>>4) + 12,
 210                                 (reg5yh & 0x03) + 12,
 211                                 ((reg5yh & 0x30)>>4) + 12 );
 212                 }
 213         } else {
 214                 int t1 = (tmp = (reg5xh & 0x03)) ? (tmp << 3) : 4;
 215                 int t2 = (tmp = ((reg5xh & 0x30)>>4)) ? (tmp << 3) : 4;
 216                 int t3 = (tmp = (reg5yh & 0x03)) ? (tmp << 3) : 4;
 217                 int t4 = (tmp = ((reg5yh & 0x30)>>4)) ? (tmp << 3) : 4;
 218                 p += sprintf(p, q, t1, t2, t3, t4);
 219         }
 220
 221 #if 0
 222         p += sprintf(p,
 223                 "FIFO threshold:   %2d Words         %2d Words"
 224                 "          %2d Words         %2d Words\n",
 225                 (reg5xh & 0x03) + 12,
 226                 ((reg5xh & 0x30)>>4) + 12,
 227                 (reg5yh & 0x03) + 12,
 228                 ((reg5yh & 0x30)>>4) + 12 );
 229 #endif
 230
 231         p += sprintf(p,
 232                 "FIFO mode:        %s         %s          %s         %s\n",
 233                 fifo[((reg5xh & 0x0c) >> 2)],
 234                 fifo[((reg5xh & 0xc0) >> 6)],
 235                 fifo[((reg5yh & 0x0c) >> 2)],
 236                 fifo[((reg5yh & 0xc0) >> 6)] );
 237
 238         pci_read_config_byte(bmide_dev, 0x5a, &reg5xh);
 239         pci_read_config_byte(bmide_dev, 0x5b, &reg5xh1);
 240         pci_read_config_byte(bmide_dev, 0x5e, &reg5yh);
 241         pci_read_config_byte(bmide_dev, 0x5f, &reg5yh1);
 242
 243         p += sprintf(p,/*
 244                 "------------------drive0-----------drive1"
 245                 "------------drive0-----------drive1------\n")*/
 246                 "Dt RW act. Cnt    %2dT              %2dT"
 247                 "               %2dT              %2dT\n"
 248                 "Dt RW rec. Cnt    %2dT              %2dT"
 249                 "               %2dT              %2dT\n\n",
 250                 (reg5xh & 0x70) ? ((reg5xh & 0x70) >> 4) : 8,
 251                 (reg5xh1 & 0x70) ? ((reg5xh1 & 0x70) >> 4) : 8,
 252                 (reg5yh & 0x70) ? ((reg5yh & 0x70) >> 4) : 8,
 253                 (reg5yh1 & 0x70) ? ((reg5yh1 & 0x70) >> 4) : 8,
 254                 (reg5xh & 0x0f) ? (reg5xh & 0x0f) : 16,
 255                 (reg5xh1 & 0x0f) ? (reg5xh1 & 0x0f) : 16,
 256                 (reg5yh & 0x0f) ? (reg5yh & 0x0f) : 16,
 257                 (reg5yh1 & 0x0f) ? (reg5yh1 & 0x0f) : 16 );
 258
 259         p += sprintf(p,
 260                 "-----------------------------------UDMA Timings"
 261                 "--------------------------------\n\n");
 262
 263         pci_read_config_byte(bmide_dev, 0x56, &reg5xh);
 264         pci_read_config_byte(bmide_dev, 0x57, &reg5yh);
 265         p += sprintf(p,
 266                 "UDMA:             %s               %s"
 267                 "                %s               %s\n"
 268                 "UDMA timings:     %s             %s"
 269                 "              %s             %s\n\n",
 270                 (reg5xh & 0x08) ? "OK" : "No",
 271                 (reg5xh & 0x80) ? "OK" : "No",
 272                 (reg5yh & 0x08) ? "OK" : "No",
 273                 (reg5yh & 0x80) ? "OK" : "No",
 274                 udmaT[(reg5xh & 0x07)],
 275                 udmaT[(reg5xh & 0x70) >> 4],
 276                 udmaT[reg5yh & 0x07],
 277                 udmaT[(reg5yh & 0x70) >> 4] );
 278
 279         return p-buffer; /* => must be less than 4k! */
 280 }
 281 #endif  /* defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS) */
 282
 283 /**
 284  *      ali15x3_tune_pio        -       set up chipset for PIO mode
 285  *      @drive: drive to tune
 286  *      @pio: desired mode
 287  *
 288  *      Select the best PIO mode for the drive in question.
 289  *      Then program the controller for this mode.
 290  *
 291  *      Returns the PIO mode programmed.
 292  */
 293
 294 static u8 ali15x3_tune_pio (ide_drive_t *drive, u8 pio)
 295 {
 296         ide_pio_data_t d;
 297         ide_hwif_t *hwif = HWIF(drive);
 298         struct pci_dev *dev = hwif->pci_dev;
 299         int s_time, a_time, c_time;
 300         u8 s_clc, a_clc, r_clc;
 301         unsigned long flags;
 302         int bus_speed = system_bus_clock();
 303         int port = hwif->channel ? 0x5c : 0x58;
 304         int portFIFO = hwif->channel ? 0x55 : 0x54;
 305         u8 cd_dma_fifo = 0;
 306         int unit = drive->select.b.unit & 1;
 307
 308         pio = ide_get_best_pio_mode(drive, pio, 5, &d);
 309         s_time = ide_pio_timings[pio].setup_time;
 310         a_time = ide_pio_timings[pio].active_time;
 311         if ((s_clc = (s_time * bus_speed + 999) / 1000) >= 8)
 312                 s_clc = 0;
 313         if ((a_clc = (a_time * bus_speed + 999) / 1000) >= 8)
 314                 a_clc = 0;
 315         c_time = ide_pio_timings[pio].cycle_time;
 316
 317 #if 0
 318         if ((r_clc = ((c_time - s_time - a_time) * bus_speed + 999) / 1000) >= 16)
 319                 r_clc = 0;
 320 #endif
 321
 322         if (!(r_clc = (c_time * bus_speed + 999) / 1000 - a_clc - s_clc)) {
 323                 r_clc = 1;
 324         } else {
 325                 if (r_clc >= 16)
 326                         r_clc = 0;
 327         }
 328         local_irq_save(flags);
 329
 330         /*
 331          * PIO mode => ATA FIFO on, ATAPI FIFO off
 332          */
 333         pci_read_config_byte(dev, portFIFO, &cd_dma_fifo);
 334         if (drive->media==ide_disk) {
 335                 if (unit) {
 336                         pci_write_config_byte(dev, portFIFO, (cd_dma_fifo & 0x0F) | 0x50);
 337                 } else {
 338                         pci_write_config_byte(dev, portFIFO, (cd_dma_fifo & 0xF0) | 0x05);
 339                 }
 340         } else {
 341                 if (unit) {
 342                         pci_write_config_byte(dev, portFIFO, cd_dma_fifo & 0x0F);
 343                 } else {
 344                         pci_write_config_byte(dev, portFIFO, cd_dma_fifo & 0xF0);
 345                 }
 346         }
 347
 348         pci_write_config_byte(dev, port, s_clc);
 349         pci_write_config_byte(dev, port+drive->select.b.unit+2, (a_clc << 4) | r_clc);
 350         local_irq_restore(flags);
 351
 352         /*
 353          * setup   active  rec
 354          * { 70,   165,    365 },   PIO Mode 0
 355          * { 50,   125,    208 },   PIO Mode 1
 356          * { 30,   100,    110 },   PIO Mode 2
 357          * { 30,   80,     70  },   PIO Mode 3 with IORDY
 358          * { 25,   70,     25  },   PIO Mode 4 with IORDY  ns
 359          * { 20,   50,     30  }    PIO Mode 5 with IORDY (nonstandard)
 360          */
 361
 362         return pio;
 363 }
 364
 365 /**
 366  *      ali15x3_tune_drive      -       set up drive for PIO mode
 367  *      @drive: drive to tune
 368  *      @pio: desired mode
 369  *
 370  *      Program the controller with the best PIO timing for the given drive.
 371  *      Then set up the drive itself.
 372  */
 373
 374 static void ali15x3_tune_drive (ide_drive_t *drive, u8 pio)
 375 {
 376         pio = ali15x3_tune_pio(drive, pio);
 377         (void) ide_config_drive_speed(drive, XFER_PIO_0 + pio);
 378 }
 379
 380 /**
 381  *      ali15x3_can_ultra       -       check for ultra DMA support
 382  *      @drive: drive to do the check
 383  *
 384  *      Check the drive and controller revisions. Return 0 if UDMA is
 385  *      not available, or 1 if UDMA can be used. The actual rules for
 386  *      the ALi are
 387  *              No UDMA on revisions <= 0x20
 388  *              Disk only for revisions < 0xC2
 389  *              Not WDC drives for revisions < 0xC2
 390  *
 391  *      FIXME: WDC ifdef needs to die
 392  */
 393
 394 static u8 ali15x3_can_ultra (ide_drive_t *drive)
 395 {
 396 #ifndef CONFIG_WDC_ALI15X3
 397         struct hd_driveid *id   = drive->id;
 398 #endif /* CONFIG_WDC_ALI15X3 */
 399
 400         if (m5229_revision <= 0x20) {
 401                 return 0;
 402         } else if ((m5229_revision < 0xC2) &&
 403 #ifndef CONFIG_WDC_ALI15X3
 404                    ((chip_is_1543c_e && strstr(id->model, "WDC ")) ||
 405                     (drive->media!=ide_disk))) {
 406 #else /* CONFIG_WDC_ALI15X3 */
 407                    (drive->media!=ide_disk)) {
 408 #endif /* CONFIG_WDC_ALI15X3 */
 409                 return 0;
 410         } else {
 411                 return 1;
 412         }
 413 }
 414
 415 /**
 416  *      ali15x3_ratemask        -       generate DMA mode list
 417  *      @drive: drive to compute against
 418  *
 419  *      Generate a list of the available DMA modes for the drive.
 420  *      FIXME: this function contains lots of bogus masking we can dump
 421  *
 422  *      Return the highest available mode (UDMA33, UDMA66, UDMA100,..)
 423  */
 424
 425 static u8 ali15x3_ratemask (ide_drive_t *drive)
 426 {
 427         u8 mode = 0, can_ultra  = ali15x3_can_ultra(drive);
 428
 429         if (m5229_revision > 0xC4 && can_ultra) {
 430                 mode = 4;
 431         } else if (m5229_revision == 0xC4 && can_ultra) {
 432                 mode = 3;
 433         } else if (m5229_revision >= 0xC2 && can_ultra) {
 434                 mode = 2;
 435         } else if (can_ultra) {
 436                 return 1;
 437         } else {
 438                 return 0;
 439         }
 440
 441         /*
 442          *      If the drive sees no suitable cable then UDMA 33
 443          *      is the highest permitted mode
 444          */
 445
 446         if (!eighty_ninty_three(drive))
 447                 mode = min(mode, (u8)1);
 448         return mode;
 449 }
 450
 451 /**
 452  *      ali15x3_tune_chipset    -       set up chipset/drive for new speed
 453  *      @drive: drive to configure for
 454  *      @xferspeed: desired speed
 455  *
 456  *      Configure the hardware for the desired IDE transfer mode.
 457  *      We also do the needed drive configuration through helpers
 458  */
 459
 460 static int ali15x3_tune_chipset (ide_drive_t *drive, u8 xferspeed)
 461 {
 462         ide_hwif_t *hwif        = HWIF(drive);
 463         struct pci_dev *dev     = hwif->pci_dev;
 464         u8 speed                = ide_rate_filter(ali15x3_ratemask(drive), xferspeed);
 465         u8 speed1               = speed;
 466         u8 unit                 = (drive->select.b.unit & 0x01);
 467         u8 tmpbyte              = 0x00;
 468         int m5229_udma          = (hwif->channel) ? 0x57 : 0x56;
 469
 470         if (speed == XFER_UDMA_6)
 471                 speed1 = 0x47;
 472
 473         if (speed < XFER_UDMA_0) {
 474                 u8 ultra_enable = (unit) ? 0x7f : 0xf7;
 475                 /*
 476                  * clear "ultra enable" bit
 477                  */
 478                 pci_read_config_byte(dev, m5229_udma, &tmpbyte);
 479                 tmpbyte &= ultra_enable;
 480                 pci_write_config_byte(dev, m5229_udma, tmpbyte);
 481
 482                 if (speed < XFER_SW_DMA_0)
 483                         (void) ali15x3_tune_pio(drive, speed - XFER_PIO_0);
 484         } else {
 485                 pci_read_config_byte(dev, m5229_udma, &tmpbyte);
 486                 tmpbyte &= (0x0f << ((1-unit) << 2));
 487                 /*
 488                  * enable ultra dma and set timing
 489                  */
 490                 tmpbyte |= ((0x08 | ((4-speed1)&0x07)) << (unit << 2));
 491                 pci_write_config_byte(dev, m5229_udma, tmpbyte);
 492                 if (speed >= XFER_UDMA_3) {
 493                         pci_read_config_byte(dev, 0x4b, &tmpbyte);
 494                         tmpbyte |= 1;
 495                         pci_write_config_byte(dev, 0x4b, tmpbyte);
 496                 }
 497         }
 498         return (ide_config_drive_speed(drive, speed));
 499 }
 500
 501
 502 /**
 503  *      config_chipset_for_dma  -       set up DMA mode
 504  *      @drive: drive to configure for
 505  *
 506  *      Place a drive into DMA mode and tune the chipset for
 507  *      the selected speed.
 508  *
 509  *      Returns true if DMA mode can be used
 510  */
 511
 512 static int config_chipset_for_dma (ide_drive_t *drive)
 513 {
 514         u8 speed = ide_dma_speed(drive, ali15x3_ratemask(drive));
 515
 516         if (!(speed))
 517                 return 0;
 518
 519         (void) ali15x3_tune_chipset(drive, speed);
 520         return ide_dma_enable(drive);
 521 }
 522
 523 /**
 524  *      ali15x3_config_drive_for_dma    -       configure for DMA
 525  *      @drive: drive to configure
 526  *
 527  *      Configure a drive for DMA operation. If DMA is not possible we
 528  *      drop the drive into PIO mode instead.
 529  */
 530
 531 static int ali15x3_config_drive_for_dma(ide_drive_t *drive)
 532 {
 533         ide_hwif_t *hwif        = HWIF(drive);
 534         struct hd_driveid *id   = drive->id;
 535
 536         if ((m5229_revision<=0x20) && (drive->media!=ide_disk))
 537                 goto no_dma_set;
 538
 539         drive->init_speed = 0;
 540
 541         if ((id != NULL) && ((id->capability & 1) != 0) && drive->autodma) {
 542                 /* Consult the list of known "bad" drives */
 543                 if (__ide_dma_bad_drive(drive))
 544                         goto ata_pio;
 545                 if ((id->field_valid & 4) && (m5229_revision >= 0xC2)) {
 546                         if (id->dma_ultra & hwif->ultra_mask) {
 547                                 /* Force if Capable UltraDMA */
 548                                 int dma = config_chipset_for_dma(drive);
 549                                 if ((id->field_valid & 2) && !dma)
 550                                         goto try_dma_modes;
 551                         }
 552                 } else if (id->field_valid & 2) {
 553 try_dma_modes:
 554                         if ((id->dma_mword & hwif->mwdma_mask) ||
 555                             (id->dma_1word & hwif->swdma_mask)) {
 556                                 /* Force if Capable regular DMA modes */
 557                                 if (!config_chipset_for_dma(drive))
 558                                         goto no_dma_set;
 559                         }
 560                 } else if (__ide_dma_good_drive(drive) &&
 561                            (id->eide_dma_time < 150)) {
 562                         /* Consult the list of known "good" drives */
 563                         if (!config_chipset_for_dma(drive))
 564                                 goto no_dma_set;
 565                 } else {
 566                         goto ata_pio;
 567                 }
 568         } else {
 569 ata_pio:
 570                 hwif->tuneproc(drive, 255);
 571 no_dma_set:
 572                 return -1;
 573         }
 574
 575         return 0;
 576 }
 577
 578 /**
 579  *      ali15x3_dma_setup       -       begin a DMA phase
 580  *      @drive: target device
 581  *
 582  *      Returns 1 if the DMA cannot be performed, zero on success.
 583  */
 584
 585 static int ali15x3_dma_setup(ide_drive_t *drive)
 586 {
 587         if (m5229_revision < 0xC2 && drive->media != ide_disk) {
 588                 if (rq_data_dir(drive->hwif->hwgroup->rq))
 589                         return 1;       /* try PIO instead of DMA */
 590         }
 591         return ide_dma_setup(drive);
 592 }
 593
 594 /**
 595  *      init_chipset_ali15x3    -       Initialise an ALi IDE controller
 596  *      @dev: PCI device
 597  *      @name: Name of the controller
 598  *
 599  *      This function initializes the ALI IDE controller and where
 600  *      appropriate also sets up the 1533 southbridge.
 601  */
 602
 603 static unsigned int __devinit init_chipset_ali15x3 (struct pci_dev *dev, const char *name)
 604 {
 605         unsigned long flags;
 606         u8 tmpbyte;
 607         struct pci_dev *north = pci_get_slot(dev->bus, PCI_DEVFN(0,0));
 608
 609         pci_read_config_byte(dev, PCI_REVISION_ID, &m5229_revision);
 610
 611         isa_dev = pci_get_device(PCI_VENDOR_ID_AL, PCI_DEVICE_ID_AL_M1533, NULL);
 612
 613 #if defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS)
 614         if (!ali_proc) {
 615                 ali_proc = 1;
 616                 bmide_dev = dev;
 617                 ide_pci_create_host_proc("ali", ali_get_info);
 618         }
 619 #endif  /* defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS) */
 620
 621         local_irq_save(flags);
 622
 623         if (m5229_revision < 0xC2) {
 624                 /*
 625                  * revision 0x20 (1543-E, 1543-F)
 626                  * revision 0xC0, 0xC1 (1543C-C, 1543C-D, 1543C-E)
 627                  * clear CD-ROM DMA write bit, m5229, 0x4b, bit 7
 628                  */
 629                 pci_read_config_byte(dev, 0x4b, &tmpbyte);
 630                 /*
 631                  * clear bit 7
 632                  */
 633                 pci_write_config_byte(dev, 0x4b, tmpbyte & 0x7F);
 634                 goto out;
 635         }
 636
 637         /*
 638          * 1543C-B?, 1535, 1535D, 1553
 639          * Note 1: not all "motherboard" support this detection
 640          * Note 2: if no udma 66 device, the detection may "error".
 641          *         but in this case, we will not set the device to
 642          *         ultra 66, the detection result is not important
 643          */
 644
 645         /*
 646          * enable "Cable Detection", m5229, 0x4b, bit3
 647          */
 648         pci_read_config_byte(dev, 0x4b, &tmpbyte);
 649         pci_write_config_byte(dev, 0x4b, tmpbyte | 0x08);
 650
 651         /*
 652          * We should only tune the 1533 enable if we are using an ALi
 653          * North bridge. We might have no north found on some zany
 654          * box without a device at 0:0.0. The ALi bridge will be at
 655          * 0:0.0 so if we didn't find one we know what is cooking.
 656          */
 657         if (north && north->vendor != PCI_VENDOR_ID_AL)
 658                 goto out;
 659
 660         if (m5229_revision < 0xC5 && isa_dev)
 661         {
 662                 /*
 663                  * set south-bridge's enable bit, m1533, 0x79
 664                  */
 665
 666                 pci_read_config_byte(isa_dev, 0x79, &tmpbyte);
 667                 if (m5229_revision == 0xC2) {
 668                         /*
 669                          * 1543C-B0 (m1533, 0x79, bit 2)
 670                          */
 671                         pci_write_config_byte(isa_dev, 0x79, tmpbyte | 0x04);
 672                 } else if (m5229_revision >= 0xC3) {
 673                         /*
 674                          * 1553/1535 (m1533, 0x79, bit 1)
 675                          */
 676                         pci_write_config_byte(isa_dev, 0x79, tmpbyte | 0x02);
 677                 }
 678         }
 679 out:
 680         pci_dev_put(north);
 681         pci_dev_put(isa_dev);
 682         local_irq_restore(flags);
 683         return 0;
 684 }
 685
 686 /**
 687  *      ata66_ali15x3   -       check for UDMA 66 support
 688  *      @hwif: IDE interface
 689  *
 690  *      This checks if the controller and the cable are capable
 691  *      of UDMA66 transfers. It doesn't check the drives.
 692  *      But see note 2 below!
 693  *
 694  *      FIXME: frobs bits that are not defined on newer ALi devicea
 695  */
 696
 697 static unsigned int __devinit ata66_ali15x3 (ide_hwif_t *hwif)
 698 {
 699         struct pci_dev *dev     = hwif->pci_dev;
 700         unsigned int ata66      = 0;
 701         u8 cable_80_pin[2]      = { 0, 0 };
 702
 703         unsigned long flags;
 704         u8 tmpbyte;
 705
 706         local_irq_save(flags);
 707
 708         if (m5229_revision >= 0xC2) {
 709                 /*
 710                  * Ultra66 cable detection (from Host View)
 711                  * m5229, 0x4a, bit0: primary, bit1: secondary 80 pin
 712                  */
 713                 pci_read_config_byte(dev, 0x4a, &tmpbyte);
 714                 /*
 715                  * 0x4a, bit0 is 0 => primary channel
 716                  * has 80-pin (from host view)
 717                  */
 718                 if (!(tmpbyte & 0x01)) cable_80_pin[0] = 1;
 719                 /*
 720                  * 0x4a, bit1 is 0 => secondary channel
 721                  * has 80-pin (from host view)
 722                  */
 723                 if (!(tmpbyte & 0x02)) cable_80_pin[1] = 1;
 724                 /*
 725                  * Allow ata66 if cable of current channel has 80 pins
 726                  */
 727                 ata66 = (hwif->channel)?cable_80_pin[1]:cable_80_pin[0];
 728         } else {
 729                 /*
 730                  * check m1533, 0x5e, bit 1~4 == 1001 => & 00011110 = 00010010
 731                  */
 732                 pci_read_config_byte(isa_dev, 0x5e, &tmpbyte);
 733                 chip_is_1543c_e = ((tmpbyte & 0x1e) == 0x12) ? 1: 0;
 734         }
 735
 736         /*
 737          * CD_ROM DMA on (m5229, 0x53, bit0)
 738          *      Enable this bit even if we want to use PIO
 739          * PIO FIFO off (m5229, 0x53, bit1)
 740          *      The hardware will use 0x54h and 0x55h to control PIO FIFO
 741          *      (Not on later devices it seems)
 742          *
 743          *      0x53 changes meaning on later revs - we must no touch
 744          *      bit 1 on them. Need to check if 0x20 is the right break
 745          */
 746
 747         pci_read_config_byte(dev, 0x53, &tmpbyte);
 748
 749         if(m5229_revision <= 0x20)
 750                 tmpbyte = (tmpbyte & (~0x02)) | 0x01;
 751         else if (m5229_revision == 0xc7 || m5229_revision == 0xc8)
 752                 tmpbyte |= 0x03;
 753         else
 754                 tmpbyte |= 0x01;
 755
 756         pci_write_config_byte(dev, 0x53, tmpbyte);
 757
 758         local_irq_restore(flags);
 759
 760         return(ata66);
 761 }
 762
 763 /**
 764  *      init_hwif_common_ali15x3        -       Set up ALI IDE hardware
 765  *      @hwif: IDE interface
 766  *
 767  *      Initialize the IDE structure side of the ALi 15x3 driver.
 768  */
 769
 770 static void __devinit init_hwif_common_ali15x3 (ide_hwif_t *hwif)
 771 {
 772         hwif->autodma = 0;
 773         hwif->tuneproc = &ali15x3_tune_drive;
 774         hwif->speedproc = &ali15x3_tune_chipset;
 775
 776         /* don't use LBA48 DMA on ALi devices before rev 0xC5 */
 777         hwif->no_lba48_dma = (m5229_revision <= 0xC4) ? 1 : 0;
 778
 779         if (!hwif->dma_base) {
 780                 hwif->drives[0].autotune = 1;
 781                 hwif->drives[1].autotune = 1;
 782                 return;
 783         }
 784
 785         hwif->atapi_dma = 1;
 786
 787         if (m5229_revision > 0x20)
 788                 hwif->ultra_mask = 0x7f;
 789         hwif->mwdma_mask = 0x07;
 790         hwif->swdma_mask = 0x07;
 791
 792         if (m5229_revision >= 0x20) {
 793                 /*
 794                  * M1543C or newer for DMAing
 795                  */
 796                 hwif->ide_dma_check = &ali15x3_config_drive_for_dma;
 797                 hwif->dma_setup = &ali15x3_dma_setup;
 798                 if (!noautodma)
 799                         hwif->autodma = 1;
 800                 if (!(hwif->udma_four))
 801                         hwif->udma_four = ata66_ali15x3(hwif);
 802         }
 803         hwif->drives[0].autodma = hwif->autodma;
 804         hwif->drives[1].autodma = hwif->autodma;
 805 }
 806
 807 /**
 808  *      init_hwif_ali15x3       -       Initialize the ALI IDE x86 stuff
 809  *      @hwif: interface to configure
 810  *
 811  *      Obtain the IRQ tables for an ALi based IDE solution on the PC
 812  *      class platforms. This part of the code isn't applicable to the
 813  *      Sparc systems
 814  */
 815
 816 static void __devinit init_hwif_ali15x3 (ide_hwif_t *hwif)
 817 {
 818         u8 ideic, inmir;
 819         s8 irq_routing_table[] = { -1,  9, 3, 10, 4,  5, 7,  6,
 820                                       1, 11, 0, 12, 0, 14, 0, 15 };
 821         int irq = -1;
 822
 823         if (hwif->pci_dev->device == PCI_DEVICE_ID_AL_M5229)
 824                 hwif->irq = hwif->channel ? 15 : 14;
 825
 826         if (isa_dev) {
 827                 /*
 828                  * read IDE interface control
 829                  */
 830                 pci_read_config_byte(isa_dev, 0x58, &ideic);
 831
 832                 /* bit0, bit1 */
 833                 ideic = ideic & 0x03;
 834
 835                 /* get IRQ for IDE Controller */
 836                 if ((hwif->channel && ideic == 0x03) ||
 837                     (!hwif->channel && !ideic)) {
 838                         /*
 839                          * get SIRQ1 routing table
 840                          */
 841                         pci_read_config_byte(isa_dev, 0x44, &inmir);
 842                         inmir = inmir & 0x0f;
 843                         irq = irq_routing_table[inmir];
 844                 } else if (hwif->channel && !(ideic & 0x01)) {
 845                         /*
 846                          * get SIRQ2 routing table
 847                          */
 848                         pci_read_config_byte(isa_dev, 0x75, &inmir);
 849                         inmir = inmir & 0x0f;
 850                         irq = irq_routing_table[inmir];
 851                 }
 852                 if(irq >= 0)
 853                         hwif->irq = irq;
 854         }
 855
 856         init_hwif_common_ali15x3(hwif);
 857 }
 858
 859 /**
 860  *      init_dma_ali15x3        -       set up DMA on ALi15x3
 861  *      @hwif: IDE interface
 862  *      @dmabase: DMA interface base PCI address
 863  *
 864  *      Set up the DMA functionality on the ALi 15x3. For the ALi
 865  *      controllers this is generic so we can let the generic code do
 866  *      the actual work.
 867  */
 868
 869 static void __devinit init_dma_ali15x3 (ide_hwif_t *hwif, unsigned long dmabase)
 870 {
 871         if (m5229_revision < 0x20)
 872                 return;
 873         if (!hwif->channel)
 874                 outb(inb(dmabase + 2) & 0x60, dmabase + 2);
 875         ide_setup_dma(hwif, dmabase, 8);
 876 }
 877
 878 static ide_pci_device_t ali15x3_chipset __devinitdata = {
 879         .name           = "ALI15X3",
 880         .init_chipset   = init_chipset_ali15x3,
 881         .init_hwif      = init_hwif_ali15x3,
 882         .init_dma       = init_dma_ali15x3,
 883         .channels       = 2,
 884         .autodma        = AUTODMA,
 885         .bootable       = ON_BOARD,
 886 };
 887
 888 /**
 889  *      alim15x3_init_one       -       set up an ALi15x3 IDE controller
 890  *      @dev: PCI device to set up
 891  *
 892  *      Perform the actual set up for an ALi15x3 that has been found by the
 893  *      hot plug layer.
 894  */
 895
 896 static int __devinit alim15x3_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 897 {
 898         static struct pci_device_id ati_rs100[] = {
 899                 { PCI_DEVICE(PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RS100) },
 900                 { },
 901         };
 902
 903         ide_pci_device_t *d = &ali15x3_chipset;
 904
 905         if (pci_dev_present(ati_rs100))
 906                 printk(KERN_WARNING "alim15x3: ATI Radeon IGP Northbridge is not yet fully tested.\n");
 907
 908 #if defined(CONFIG_SPARC64)
 909         d->init_hwif = init_hwif_common_ali15x3;
 910 #endif /* CONFIG_SPARC64 */
 911         return ide_setup_pci_device(dev, d);
 912 }
 913
 914
 915 static struct pci_device_id alim15x3_pci_tbl[] = {
 916         { PCI_VENDOR_ID_AL, PCI_DEVICE_ID_AL_M5229, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0 },
 917         { PCI_VENDOR_ID_AL, PCI_DEVICE_ID_AL_M5228, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0 },
 918         { 0, },
 919 };
 920 MODULE_DEVICE_TABLE(pci, alim15x3_pci_tbl);
 921
 922 static struct pci_driver driver = {
 923         .name           = "ALI15x3_IDE",
 924         .id_table       = alim15x3_pci_tbl,
 925         .probe          = alim15x3_init_one,
 926 };
 927
 928 static int __init ali15x3_ide_init(void)
 929 {
 930         return ide_pci_register_driver(&driver);
 931 }
 932
 933 module_init(ali15x3_ide_init);
 934
 935 MODULE_AUTHOR("Michael Aubry, Andrzej Krzysztofowicz, CJ, Andre Hedrick, Alan Cox");
 936 MODULE_DESCRIPTION("PCI driver module for ALi 15x3 IDE");
 937 MODULE_LICENSE("GPL");