drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "dri-devel@lists.sourceforge.net"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20090420"
  34
  35 #define DRIVER_MAJOR            0
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       16
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         struct ttm_object_file *tfile;
  50 };
  51
  52 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  53
  54 #include "nouveau_drm.h"
  55 #include "nouveau_reg.h"
  56 #include "nouveau_bios.h"
  57 #include "nouveau_util.h"
  58
  59 struct nouveau_grctx;
  60 struct nouveau_vram;
  61 #include "nouveau_vm.h"
  62
  63 #define MAX_NUM_DCB_ENTRIES 16
  64
  65 #define NOUVEAU_MAX_CHANNEL_NR 128
  66 #define NOUVEAU_MAX_TILE_NR 15
  67
  68 struct nouveau_vram {
  69         struct drm_device *dev;
  70
  71         struct nouveau_vma bar_vma;
  72         u8  page_shift;
  73
  74         struct list_head regions;
  75         u32 memtype;
  76         u64 offset;
  77         u64 size;
  78 };
  79
  80 struct nouveau_tile_reg {
  81         bool used;
  82         uint32_t addr;
  83         uint32_t limit;
  84         uint32_t pitch;
  85         uint32_t zcomp;
  86         struct drm_mm_node *tag_mem;
  87         struct nouveau_fence *fence;
  88 };
  89
  90 struct nouveau_bo {
  91         struct ttm_buffer_object bo;
  92         struct ttm_placement placement;
  93         u32 placements[3];
  94         u32 busy_placements[3];
  95         struct ttm_bo_kmap_obj kmap;
  96         struct list_head head;
  97
  98         /* protected by ttm_bo_reserve() */
  99         struct drm_file *reserved_by;
 100         struct list_head entry;
 101         int pbbo_index;
 102         bool validate_mapped;
 103
 104         struct nouveau_channel *channel;
 105
 106         struct nouveau_vma vma;
 107         bool mappable;
 108         bool no_vm;
 109
 110         uint32_t tile_mode;
 111         uint32_t tile_flags;
 112         struct nouveau_tile_reg *tile;
 113
 114         struct drm_gem_object *gem;
 115         int pin_refcnt;
 116 };
 117
 118 #define nouveau_bo_tile_layout(nvbo)                            \
 119         ((nvbo)->tile_flags & NOUVEAU_GEM_TILE_LAYOUT_MASK)
 120
 121 static inline struct nouveau_bo *
 122 nouveau_bo(struct ttm_buffer_object *bo)
 123 {
 124         return container_of(bo, struct nouveau_bo, bo);
 125 }
 126
 127 static inline struct nouveau_bo *
 128 nouveau_gem_object(struct drm_gem_object *gem)
 129 {
 130         return gem ? gem->driver_private : NULL;
 131 }
 132
 133 /* TODO: submit equivalent to TTM generic API upstream? */
 134 static inline void __iomem *
 135 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 136 {
 137         bool is_iomem;
 138         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 139                                                 &nvbo->kmap, &is_iomem);
 140         WARN_ON_ONCE(ioptr && !is_iomem);
 141         return ioptr;
 142 }
 143
 144 enum nouveau_flags {
 145         NV_NFORCE   = 0x10000000,
 146         NV_NFORCE2  = 0x20000000
 147 };
 148
 149 #define NVOBJ_ENGINE_SW         0
 150 #define NVOBJ_ENGINE_GR         1
 151 #define NVOBJ_ENGINE_PPP        2
 152 #define NVOBJ_ENGINE_COPY       3
 153 #define NVOBJ_ENGINE_VP         4
 154 #define NVOBJ_ENGINE_CRYPT      5
 155 #define NVOBJ_ENGINE_BSP        6
 156 #define NVOBJ_ENGINE_DISPLAY    0xcafe0001
 157 #define NVOBJ_ENGINE_INT        0xdeadbeef
 158
 159 #define NVOBJ_FLAG_DONT_MAP             (1 << 0)
 160 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 161 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 162 #define NVOBJ_FLAG_VM                   (1 << 3)
 163
 164 #define NVOBJ_CINST_GLOBAL      0xdeadbeef
 165
 166 struct nouveau_gpuobj {
 167         struct drm_device *dev;
 168         struct kref refcount;
 169         struct list_head list;
 170
 171         void *node;
 172         u32 *suspend;
 173
 174         uint32_t flags;
 175
 176         u32 size;
 177         u32 pinst;
 178         u32 cinst;
 179         u64 vinst;
 180
 181         uint32_t engine;
 182         uint32_t class;
 183
 184         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 185         void *priv;
 186 };
 187
 188 struct nouveau_page_flip_state {
 189         struct list_head head;
 190         struct drm_pending_vblank_event *event;
 191         int crtc, bpp, pitch, x, y;
 192         uint64_t offset;
 193 };
 194
 195 enum nouveau_channel_mutex_class {
 196         NOUVEAU_UCHANNEL_MUTEX,
 197         NOUVEAU_KCHANNEL_MUTEX
 198 };
 199
 200 struct nouveau_channel {
 201         struct drm_device *dev;
 202         int id;
 203
 204         /* references to the channel data structure */
 205         struct kref ref;
 206         /* users of the hardware channel resources, the hardware
 207          * context will be kicked off when it reaches zero. */
 208         atomic_t users;
 209         struct mutex mutex;
 210
 211         /* owner of this fifo */
 212         struct drm_file *file_priv;
 213         /* mapping of the fifo itself */
 214         struct drm_local_map *map;
 215
 216         /* mapping of the regs controling the fifo */
 217         void __iomem *user;
 218         uint32_t user_get;
 219         uint32_t user_put;
 220
 221         /* Fencing */
 222         struct {
 223                 /* lock protects the pending list only */
 224                 spinlock_t lock;
 225                 struct list_head pending;
 226                 uint32_t sequence;
 227                 uint32_t sequence_ack;
 228                 atomic_t last_sequence_irq;
 229         } fence;
 230
 231         /* DMA push buffer */
 232         struct nouveau_gpuobj *pushbuf;
 233         struct nouveau_bo     *pushbuf_bo;
 234         uint32_t               pushbuf_base;
 235
 236         /* Notifier memory */
 237         struct nouveau_bo *notifier_bo;
 238         struct drm_mm notifier_heap;
 239
 240         /* PFIFO context */
 241         struct nouveau_gpuobj *ramfc;
 242         struct nouveau_gpuobj *cache;
 243         void *fifo_priv;
 244
 245         /* PGRAPH context */
 246         /* XXX may be merge 2 pointers as private data ??? */
 247         struct nouveau_gpuobj *ramin_grctx;
 248         struct nouveau_gpuobj *crypt_ctx;
 249         void *pgraph_ctx;
 250
 251         /* NV50 VM */
 252         struct nouveau_vm     *vm;
 253         struct nouveau_gpuobj *vm_pd;
 254
 255         /* Objects */
 256         struct nouveau_gpuobj *ramin; /* Private instmem */
 257         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 258         struct nouveau_ramht  *ramht; /* Hash table */
 259
 260         /* GPU object info for stuff used in-kernel (mm_enabled) */
 261         uint32_t m2mf_ntfy;
 262         uint32_t vram_handle;
 263         uint32_t gart_handle;
 264         bool accel_done;
 265
 266         /* Push buffer state (only for drm's channel on !mm_enabled) */
 267         struct {
 268                 int max;
 269                 int free;
 270                 int cur;
 271                 int put;
 272                 /* access via pushbuf_bo */
 273
 274                 int ib_base;
 275                 int ib_max;
 276                 int ib_free;
 277                 int ib_put;
 278         } dma;
 279
 280         uint32_t sw_subchannel[8];
 281
 282         struct {
 283                 struct nouveau_gpuobj *vblsem;
 284                 uint32_t vblsem_head;
 285                 uint32_t vblsem_offset;
 286                 uint32_t vblsem_rval;
 287                 struct list_head vbl_wait;
 288                 struct list_head flip;
 289         } nvsw;
 290
 291         struct {
 292                 bool active;
 293                 char name[32];
 294                 struct drm_info_list info;
 295         } debugfs;
 296 };
 297
 298 struct nouveau_instmem_engine {
 299         void    *priv;
 300
 301         int     (*init)(struct drm_device *dev);
 302         void    (*takedown)(struct drm_device *dev);
 303         int     (*suspend)(struct drm_device *dev);
 304         void    (*resume)(struct drm_device *dev);
 305
 306         int     (*get)(struct nouveau_gpuobj *, u32 size, u32 align);
 307         void    (*put)(struct nouveau_gpuobj *);
 308         int     (*map)(struct nouveau_gpuobj *);
 309         void    (*unmap)(struct nouveau_gpuobj *);
 310
 311         void    (*flush)(struct drm_device *);
 312 };
 313
 314 struct nouveau_mc_engine {
 315         int  (*init)(struct drm_device *dev);
 316         void (*takedown)(struct drm_device *dev);
 317 };
 318
 319 struct nouveau_timer_engine {
 320         int      (*init)(struct drm_device *dev);
 321         void     (*takedown)(struct drm_device *dev);
 322         uint64_t (*read)(struct drm_device *dev);
 323 };
 324
 325 struct nouveau_fb_engine {
 326         int num_tiles;
 327         struct drm_mm tag_heap;
 328         void *priv;
 329
 330         int  (*init)(struct drm_device *dev);
 331         void (*takedown)(struct drm_device *dev);
 332
 333         void (*init_tile_region)(struct drm_device *dev, int i,
 334                                  uint32_t addr, uint32_t size,
 335                                  uint32_t pitch, uint32_t flags);
 336         void (*set_tile_region)(struct drm_device *dev, int i);
 337         void (*free_tile_region)(struct drm_device *dev, int i);
 338 };
 339
 340 struct nouveau_fifo_engine {
 341         void *priv;
 342         int  channels;
 343
 344         struct nouveau_gpuobj *playlist[2];
 345         int cur_playlist;
 346
 347         int  (*init)(struct drm_device *);
 348         void (*takedown)(struct drm_device *);
 349
 350         void (*disable)(struct drm_device *);
 351         void (*enable)(struct drm_device *);
 352         bool (*reassign)(struct drm_device *, bool enable);
 353         bool (*cache_pull)(struct drm_device *dev, bool enable);
 354
 355         int  (*channel_id)(struct drm_device *);
 356
 357         int  (*create_context)(struct nouveau_channel *);
 358         void (*destroy_context)(struct nouveau_channel *);
 359         int  (*load_context)(struct nouveau_channel *);
 360         int  (*unload_context)(struct drm_device *);
 361         void (*tlb_flush)(struct drm_device *dev);
 362 };
 363
 364 struct nouveau_pgraph_engine {
 365         bool accel_blocked;
 366         bool registered;
 367         int grctx_size;
 368         void *priv;
 369
 370         /* NV2x/NV3x context table (0x400780) */
 371         struct nouveau_gpuobj *ctx_table;
 372
 373         int  (*init)(struct drm_device *);
 374         void (*takedown)(struct drm_device *);
 375
 376         void (*fifo_access)(struct drm_device *, bool);
 377
 378         struct nouveau_channel *(*channel)(struct drm_device *);
 379         int  (*create_context)(struct nouveau_channel *);
 380         void (*destroy_context)(struct nouveau_channel *);
 381         int  (*load_context)(struct nouveau_channel *);
 382         int  (*unload_context)(struct drm_device *);
 383         void (*tlb_flush)(struct drm_device *dev);
 384
 385         void (*set_tile_region)(struct drm_device *dev, int i);
 386 };
 387
 388 struct nouveau_display_engine {
 389         int (*early_init)(struct drm_device *);
 390         void (*late_takedown)(struct drm_device *);
 391         int (*create)(struct drm_device *);
 392         int (*init)(struct drm_device *);
 393         void (*destroy)(struct drm_device *);
 394 };
 395
 396 struct nouveau_gpio_engine {
 397         void *priv;
 398
 399         int  (*init)(struct drm_device *);
 400         void (*takedown)(struct drm_device *);
 401
 402         int  (*get)(struct drm_device *, enum dcb_gpio_tag);
 403         int  (*set)(struct drm_device *, enum dcb_gpio_tag, int state);
 404
 405         int  (*irq_register)(struct drm_device *, enum dcb_gpio_tag,
 406                              void (*)(void *, int), void *);
 407         void (*irq_unregister)(struct drm_device *, enum dcb_gpio_tag,
 408                                void (*)(void *, int), void *);
 409         bool (*irq_enable)(struct drm_device *, enum dcb_gpio_tag, bool on);
 410 };
 411
 412 struct nouveau_pm_voltage_level {
 413         u8 voltage;
 414         u8 vid;
 415 };
 416
 417 struct nouveau_pm_voltage {
 418         bool supported;
 419         u8 vid_mask;
 420
 421         struct nouveau_pm_voltage_level *level;
 422         int nr_level;
 423 };
 424
 425 #define NOUVEAU_PM_MAX_LEVEL 8
 426 struct nouveau_pm_level {
 427         struct device_attribute dev_attr;
 428         char name[32];
 429         int id;
 430
 431         u32 core;
 432         u32 memory;
 433         u32 shader;
 434         u32 unk05;
 435
 436         u8 voltage;
 437         u8 fanspeed;
 438
 439         u16 memscript;
 440 };
 441
 442 struct nouveau_pm_temp_sensor_constants {
 443         u16 offset_constant;
 444         s16 offset_mult;
 445         u16 offset_div;
 446         u16 slope_mult;
 447         u16 slope_div;
 448 };
 449
 450 struct nouveau_pm_threshold_temp {
 451         s16 critical;
 452         s16 down_clock;
 453         s16 fan_boost;
 454 };
 455
 456 struct nouveau_pm_memtiming {
 457         u32 reg_100220;
 458         u32 reg_100224;
 459         u32 reg_100228;
 460         u32 reg_10022c;
 461         u32 reg_100230;
 462         u32 reg_100234;
 463         u32 reg_100238;
 464         u32 reg_10023c;
 465 };
 466
 467 struct nouveau_pm_memtimings {
 468         bool supported;
 469         struct nouveau_pm_memtiming *timing;
 470         int nr_timing;
 471 };
 472
 473 struct nouveau_pm_engine {
 474         struct nouveau_pm_voltage voltage;
 475         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 476         int nr_perflvl;
 477         struct nouveau_pm_memtimings memtimings;
 478         struct nouveau_pm_temp_sensor_constants sensor_constants;
 479         struct nouveau_pm_threshold_temp threshold_temp;
 480
 481         struct nouveau_pm_level boot;
 482         struct nouveau_pm_level *cur;
 483
 484         struct device *hwmon;
 485         struct notifier_block acpi_nb;
 486
 487         int (*clock_get)(struct drm_device *, u32 id);
 488         void *(*clock_pre)(struct drm_device *, struct nouveau_pm_level *,
 489                            u32 id, int khz);
 490         void (*clock_set)(struct drm_device *, void *);
 491         int (*voltage_get)(struct drm_device *);
 492         int (*voltage_set)(struct drm_device *, int voltage);
 493         int (*fanspeed_get)(struct drm_device *);
 494         int (*fanspeed_set)(struct drm_device *, int fanspeed);
 495         int (*temp_get)(struct drm_device *);
 496 };
 497
 498 struct nouveau_crypt_engine {
 499         bool registered;
 500
 501         int  (*init)(struct drm_device *);
 502         void (*takedown)(struct drm_device *);
 503         int  (*create_context)(struct nouveau_channel *);
 504         void (*destroy_context)(struct nouveau_channel *);
 505         void (*tlb_flush)(struct drm_device *dev);
 506 };
 507
 508 struct nouveau_vram_engine {
 509         int  (*init)(struct drm_device *);
 510         int  (*get)(struct drm_device *, u64, u32 align, u32 size_nc,
 511                     u32 type, struct nouveau_vram **);
 512         void (*put)(struct drm_device *, struct nouveau_vram **);
 513
 514         bool (*flags_valid)(struct drm_device *, u32 tile_flags);
 515 };
 516
 517 struct nouveau_engine {
 518         struct nouveau_instmem_engine instmem;
 519         struct nouveau_mc_engine      mc;
 520         struct nouveau_timer_engine   timer;
 521         struct nouveau_fb_engine      fb;
 522         struct nouveau_pgraph_engine  graph;
 523         struct nouveau_fifo_engine    fifo;
 524         struct nouveau_display_engine display;
 525         struct nouveau_gpio_engine    gpio;
 526         struct nouveau_pm_engine      pm;
 527         struct nouveau_crypt_engine   crypt;
 528         struct nouveau_vram_engine    vram;
 529 };
 530
 531 struct nouveau_pll_vals {
 532         union {
 533                 struct {
 534 #ifdef __BIG_ENDIAN
 535                         uint8_t N1, M1, N2, M2;
 536 #else
 537                         uint8_t M1, N1, M2, N2;
 538 #endif
 539                 };
 540                 struct {
 541                         uint16_t NM1, NM2;
 542                 } __attribute__((packed));
 543         };
 544         int log2P;
 545
 546         int refclk;
 547 };
 548
 549 enum nv04_fp_display_regs {
 550         FP_DISPLAY_END,
 551         FP_TOTAL,
 552         FP_CRTC,
 553         FP_SYNC_START,
 554         FP_SYNC_END,
 555         FP_VALID_START,
 556         FP_VALID_END
 557 };
 558
 559 struct nv04_crtc_reg {
 560         unsigned char MiscOutReg;
 561         uint8_t CRTC[0xa0];
 562         uint8_t CR58[0x10];
 563         uint8_t Sequencer[5];
 564         uint8_t Graphics[9];
 565         uint8_t Attribute[21];
 566         unsigned char DAC[768];
 567
 568         /* PCRTC regs */
 569         uint32_t fb_start;
 570         uint32_t crtc_cfg;
 571         uint32_t cursor_cfg;
 572         uint32_t gpio_ext;
 573         uint32_t crtc_830;
 574         uint32_t crtc_834;
 575         uint32_t crtc_850;
 576         uint32_t crtc_eng_ctrl;
 577
 578         /* PRAMDAC regs */
 579         uint32_t nv10_cursync;
 580         struct nouveau_pll_vals pllvals;
 581         uint32_t ramdac_gen_ctrl;
 582         uint32_t ramdac_630;
 583         uint32_t ramdac_634;
 584         uint32_t tv_setup;
 585         uint32_t tv_vtotal;
 586         uint32_t tv_vskew;
 587         uint32_t tv_vsync_delay;
 588         uint32_t tv_htotal;
 589         uint32_t tv_hskew;
 590         uint32_t tv_hsync_delay;
 591         uint32_t tv_hsync_delay2;
 592         uint32_t fp_horiz_regs[7];
 593         uint32_t fp_vert_regs[7];
 594         uint32_t dither;
 595         uint32_t fp_control;
 596         uint32_t dither_regs[6];
 597         uint32_t fp_debug_0;
 598         uint32_t fp_debug_1;
 599         uint32_t fp_debug_2;
 600         uint32_t fp_margin_color;
 601         uint32_t ramdac_8c0;
 602         uint32_t ramdac_a20;
 603         uint32_t ramdac_a24;
 604         uint32_t ramdac_a34;
 605         uint32_t ctv_regs[38];
 606 };
 607
 608 struct nv04_output_reg {
 609         uint32_t output;
 610         int head;
 611 };
 612
 613 struct nv04_mode_state {
 614         struct nv04_crtc_reg crtc_reg[2];
 615         uint32_t pllsel;
 616         uint32_t sel_clk;
 617 };
 618
 619 enum nouveau_card_type {
 620         NV_04      = 0x00,
 621         NV_10      = 0x10,
 622         NV_20      = 0x20,
 623         NV_30      = 0x30,
 624         NV_40      = 0x40,
 625         NV_50      = 0x50,
 626         NV_C0      = 0xc0,
 627 };
 628
 629 struct drm_nouveau_private {
 630         struct drm_device *dev;
 631
 632         /* the card type, takes NV_* as values */
 633         enum nouveau_card_type card_type;
 634         /* exact chipset, derived from NV_PMC_BOOT_0 */
 635         int chipset;
 636         int flags;
 637
 638         void __iomem *mmio;
 639
 640         spinlock_t ramin_lock;
 641         void __iomem *ramin;
 642         u32 ramin_size;
 643         u32 ramin_base;
 644         bool ramin_available;
 645         struct drm_mm ramin_heap;
 646         struct list_head gpuobj_list;
 647         struct list_head classes;
 648
 649         struct nouveau_bo *vga_ram;
 650
 651         /* interrupt handling */
 652         void (*irq_handler[32])(struct drm_device *);
 653         bool msi_enabled;
 654         struct workqueue_struct *wq;
 655         struct work_struct irq_work;
 656
 657         struct list_head vbl_waiting;
 658
 659         struct {
 660                 struct drm_global_reference mem_global_ref;
 661                 struct ttm_bo_global_ref bo_global_ref;
 662                 struct ttm_bo_device bdev;
 663                 atomic_t validate_sequence;
 664         } ttm;
 665
 666         struct {
 667                 spinlock_t lock;
 668                 struct drm_mm heap;
 669                 struct nouveau_bo *bo;
 670         } fence;
 671
 672         struct {
 673                 spinlock_t lock;
 674                 struct nouveau_channel *ptr[NOUVEAU_MAX_CHANNEL_NR];
 675         } channels;
 676
 677         struct nouveau_engine engine;
 678         struct nouveau_channel *channel;
 679
 680         /* For PFIFO and PGRAPH. */
 681         spinlock_t context_switch_lock;
 682
 683         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 684         struct nouveau_ramht  *ramht;
 685         struct nouveau_gpuobj *ramfc;
 686         struct nouveau_gpuobj *ramro;
 687
 688         uint32_t ramin_rsvd_vram;
 689
 690         struct {
 691                 enum {
 692                         NOUVEAU_GART_NONE = 0,
 693                         NOUVEAU_GART_AGP,
 694                         NOUVEAU_GART_SGDMA
 695                 } type;
 696                 uint64_t aper_base;
 697                 uint64_t aper_size;
 698                 uint64_t aper_free;
 699
 700                 struct nouveau_gpuobj *sg_ctxdma;
 701                 struct nouveau_vma vma;
 702         } gart_info;
 703
 704         /* nv10-nv40 tiling regions */
 705         struct {
 706                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 707                 spinlock_t lock;
 708         } tile;
 709
 710         /* VRAM/fb configuration */
 711         uint64_t vram_size;
 712         uint64_t vram_sys_base;
 713         u32 vram_rblock_size;
 714
 715         uint64_t fb_phys;
 716         uint64_t fb_available_size;
 717         uint64_t fb_mappable_pages;
 718         uint64_t fb_aper_free;
 719         int fb_mtrr;
 720
 721         /* BAR control (NV50-) */
 722         struct nouveau_vm *bar1_vm;
 723         struct nouveau_vm *bar3_vm;
 724
 725         /* G8x/G9x virtual address space */
 726         struct nouveau_vm *chan_vm;
 727
 728         struct nvbios vbios;
 729
 730         struct nv04_mode_state mode_reg;
 731         struct nv04_mode_state saved_reg;
 732         uint32_t saved_vga_font[4][16384];
 733         uint32_t crtc_owner;
 734         uint32_t dac_users[4];
 735
 736         struct nouveau_suspend_resume {
 737                 uint32_t *ramin_copy;
 738         } susres;
 739
 740         struct backlight_device *backlight;
 741
 742         struct nouveau_channel *evo;
 743         u32 evo_alloc;
 744         struct {
 745                 struct dcb_entry *dcb;
 746                 u16 script;
 747                 u32 pclk;
 748         } evo_irq;
 749
 750         struct {
 751                 struct dentry *channel_root;
 752         } debugfs;
 753
 754         struct nouveau_fbdev *nfbdev;
 755         struct apertures_struct *apertures;
 756
 757         bool powered_down;
 758 };
 759
 760 static inline struct drm_nouveau_private *
 761 nouveau_private(struct drm_device *dev)
 762 {
 763         return dev->dev_private;
 764 }
 765
 766 static inline struct drm_nouveau_private *
 767 nouveau_bdev(struct ttm_bo_device *bd)
 768 {
 769         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 770 }
 771
 772 static inline int
 773 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 774 {
 775         struct nouveau_bo *prev;
 776
 777         if (!pnvbo)
 778                 return -EINVAL;
 779         prev = *pnvbo;
 780
 781         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 782         if (prev) {
 783                 struct ttm_buffer_object *bo = &prev->bo;
 784
 785                 ttm_bo_unref(&bo);
 786         }
 787
 788         return 0;
 789 }
 790
 791 /* nouveau_drv.c */
 792 extern int nouveau_agpmode;
 793 extern int nouveau_duallink;
 794 extern int nouveau_uscript_lvds;
 795 extern int nouveau_uscript_tmds;
 796 extern int nouveau_vram_pushbuf;
 797 extern int nouveau_vram_notify;
 798 extern int nouveau_fbpercrtc;
 799 extern int nouveau_tv_disable;
 800 extern char *nouveau_tv_norm;
 801 extern int nouveau_reg_debug;
 802 extern char *nouveau_vbios;
 803 extern int nouveau_ignorelid;
 804 extern int nouveau_nofbaccel;
 805 extern int nouveau_noaccel;
 806 extern int nouveau_force_post;
 807 extern int nouveau_override_conntype;
 808 extern char *nouveau_perflvl;
 809 extern int nouveau_perflvl_wr;
 810 extern int nouveau_msi;
 811
 812 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 813 extern int nouveau_pci_resume(struct pci_dev *pdev);
 814
 815 /* nouveau_state.c */
 816 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 817 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 818 extern int  nouveau_firstopen(struct drm_device *);
 819 extern void nouveau_lastclose(struct drm_device *);
 820 extern int  nouveau_unload(struct drm_device *);
 821 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 822                                    struct drm_file *);
 823 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 824                                    struct drm_file *);
 825 extern bool nouveau_wait_eq(struct drm_device *, uint64_t timeout,
 826                             uint32_t reg, uint32_t mask, uint32_t val);
 827 extern bool nouveau_wait_ne(struct drm_device *, uint64_t timeout,
 828                             uint32_t reg, uint32_t mask, uint32_t val);
 829 extern bool nouveau_wait_for_idle(struct drm_device *);
 830 extern int  nouveau_card_init(struct drm_device *);
 831
 832 /* nouveau_mem.c */
 833 extern int  nouveau_mem_vram_init(struct drm_device *);
 834 extern void nouveau_mem_vram_fini(struct drm_device *);
 835 extern int  nouveau_mem_gart_init(struct drm_device *);
 836 extern void nouveau_mem_gart_fini(struct drm_device *);
 837 extern int  nouveau_mem_init_agp(struct drm_device *);
 838 extern int  nouveau_mem_reset_agp(struct drm_device *);
 839 extern void nouveau_mem_close(struct drm_device *);
 840 extern int  nouveau_mem_detect(struct drm_device *);
 841 extern bool nouveau_mem_flags_valid(struct drm_device *, u32 tile_flags);
 842 extern struct nouveau_tile_reg *nv10_mem_set_tiling(
 843         struct drm_device *dev, uint32_t addr, uint32_t size,
 844         uint32_t pitch, uint32_t flags);
 845 extern void nv10_mem_put_tile_region(struct drm_device *dev,
 846                                      struct nouveau_tile_reg *tile,
 847                                      struct nouveau_fence *fence);
 848 extern const struct ttm_mem_type_manager_func nouveau_vram_manager;
 849
 850 /* nvc0_vram.c */
 851 extern const struct ttm_mem_type_manager_func nvc0_vram_manager;
 852
 853 /* nouveau_notifier.c */
 854 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 855 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 856 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 857                                    int cout, uint32_t *offset);
 858 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 859 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 860                                          struct drm_file *);
 861 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 862                                         struct drm_file *);
 863
 864 /* nouveau_channel.c */
 865 extern struct drm_ioctl_desc nouveau_ioctls[];
 866 extern int nouveau_max_ioctl;
 867 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 868 extern int  nouveau_channel_alloc(struct drm_device *dev,
 869                                   struct nouveau_channel **chan,
 870                                   struct drm_file *file_priv,
 871                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 872 extern struct nouveau_channel *
 873 nouveau_channel_get_unlocked(struct nouveau_channel *);
 874 extern struct nouveau_channel *
 875 nouveau_channel_get(struct drm_device *, struct drm_file *, int id);
 876 extern void nouveau_channel_put_unlocked(struct nouveau_channel **);
 877 extern void nouveau_channel_put(struct nouveau_channel **);
 878 extern void nouveau_channel_ref(struct nouveau_channel *chan,
 879                                 struct nouveau_channel **pchan);
 880 extern void nouveau_channel_idle(struct nouveau_channel *chan);
 881
 882 /* nouveau_object.c */
 883 #define NVOBJ_CLASS(d,c,e) do {                                                \
 884         int ret = nouveau_gpuobj_class_new((d), (c), NVOBJ_ENGINE_##e);        \
 885         if (ret)                                                               \
 886                 return ret;                                                    \
 887 } while(0)
 888
 889 #define NVOBJ_MTHD(d,c,m,e) do {                                               \
 890         int ret = nouveau_gpuobj_mthd_new((d), (c), (m), (e));                 \
 891         if (ret)                                                               \
 892                 return ret;                                                    \
 893 } while(0)
 894
 895 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 896 extern int  nouveau_gpuobj_init(struct drm_device *);
 897 extern void nouveau_gpuobj_takedown(struct drm_device *);
 898 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 899 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 900 extern int  nouveau_gpuobj_class_new(struct drm_device *, u32 class, u32 eng);
 901 extern int  nouveau_gpuobj_mthd_new(struct drm_device *, u32 class, u32 mthd,
 902                                     int (*exec)(struct nouveau_channel *,
 903                                                 u32 class, u32 mthd, u32 data));
 904 extern int  nouveau_gpuobj_mthd_call(struct nouveau_channel *, u32, u32, u32);
 905 extern int  nouveau_gpuobj_mthd_call2(struct drm_device *, int, u32, u32, u32);
 906 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 907                                        uint32_t vram_h, uint32_t tt_h);
 908 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 909 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 910                               uint32_t size, int align, uint32_t flags,
 911                               struct nouveau_gpuobj **);
 912 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
 913                                struct nouveau_gpuobj **);
 914 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
 915                                    u32 size, u32 flags,
 916                                    struct nouveau_gpuobj **);
 917 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
 918                                   uint64_t offset, uint64_t size, int access,
 919                                   int target, struct nouveau_gpuobj **);
 920 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, u32 handle, int class);
 921 extern int nv50_gpuobj_dma_new(struct nouveau_channel *, int class, u64 base,
 922                                u64 size, int target, int access, u32 type,
 923                                u32 comp, struct nouveau_gpuobj **pobj);
 924 extern void nv50_gpuobj_dma_init(struct nouveau_gpuobj *, u32 offset,
 925                                  int class, u64 base, u64 size, int target,
 926                                  int access, u32 type, u32 comp);
 927 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
 928                                      struct drm_file *);
 929 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
 930                                      struct drm_file *);
 931
 932 /* nouveau_irq.c */
 933 extern int         nouveau_irq_init(struct drm_device *);
 934 extern void        nouveau_irq_fini(struct drm_device *);
 935 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
 936 extern void        nouveau_irq_register(struct drm_device *, int status_bit,
 937                                         void (*)(struct drm_device *));
 938 extern void        nouveau_irq_unregister(struct drm_device *, int status_bit);
 939 extern void        nouveau_irq_preinstall(struct drm_device *);
 940 extern int         nouveau_irq_postinstall(struct drm_device *);
 941 extern void        nouveau_irq_uninstall(struct drm_device *);
 942
 943 /* nouveau_sgdma.c */
 944 extern int nouveau_sgdma_init(struct drm_device *);
 945 extern void nouveau_sgdma_takedown(struct drm_device *);
 946 extern uint32_t nouveau_sgdma_get_physical(struct drm_device *,
 947                                            uint32_t offset);
 948 extern struct ttm_backend *nouveau_sgdma_init_ttm(struct drm_device *);
 949
 950 /* nouveau_debugfs.c */
 951 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
 952 extern int  nouveau_debugfs_init(struct drm_minor *);
 953 extern void nouveau_debugfs_takedown(struct drm_minor *);
 954 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
 955 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
 956 #else
 957 static inline int
 958 nouveau_debugfs_init(struct drm_minor *minor)
 959 {
 960         return 0;
 961 }
 962
 963 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
 964 {
 965 }
 966
 967 static inline int
 968 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
 969 {
 970         return 0;
 971 }
 972
 973 static inline void
 974 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
 975 {
 976 }
 977 #endif
 978
 979 /* nouveau_dma.c */
 980 extern void nouveau_dma_pre_init(struct nouveau_channel *);
 981 extern int  nouveau_dma_init(struct nouveau_channel *);
 982 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
 983
 984 /* nouveau_acpi.c */
 985 #define ROM_BIOS_PAGE 4096
 986 #if defined(CONFIG_ACPI)
 987 void nouveau_register_dsm_handler(void);
 988 void nouveau_unregister_dsm_handler(void);
 989 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
 990 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
 991 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
 992 #else
 993 static inline void nouveau_register_dsm_handler(void) {}
 994 static inline void nouveau_unregister_dsm_handler(void) {}
 995 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
 996 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
 997 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
 998 #endif
 999
1000 /* nouveau_backlight.c */
1001 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
1002 extern int nouveau_backlight_init(struct drm_device *);
1003 extern void nouveau_backlight_exit(struct drm_device *);
1004 #else
1005 static inline int nouveau_backlight_init(struct drm_device *dev)
1006 {
1007         return 0;
1008 }
1009
1010 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
1011 #endif
1012
1013 /* nouveau_bios.c */
1014 extern int nouveau_bios_init(struct drm_device *);
1015 extern void nouveau_bios_takedown(struct drm_device *dev);
1016 extern int nouveau_run_vbios_init(struct drm_device *);
1017 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
1018                                         struct dcb_entry *);
1019 extern struct dcb_gpio_entry *nouveau_bios_gpio_entry(struct drm_device *,
1020                                                       enum dcb_gpio_tag);
1021 extern struct dcb_connector_table_entry *
1022 nouveau_bios_connector_entry(struct drm_device *, int index);
1023 extern u32 get_pll_register(struct drm_device *, enum pll_types);
1024 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
1025                           struct pll_lims *);
1026 extern int nouveau_bios_run_display_table(struct drm_device *,
1027                                           struct dcb_entry *,
1028                                           uint32_t script, int pxclk);
1029 extern void *nouveau_bios_dp_table(struct drm_device *, struct dcb_entry *,
1030                                    int *length);
1031 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
1032 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
1033 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
1034                                          bool *dl, bool *if_is_24bit);
1035 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
1036                           int head, int pxclk);
1037 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
1038                             enum LVDS_script, int pxclk);
1039
1040 /* nouveau_ttm.c */
1041 int nouveau_ttm_global_init(struct drm_nouveau_private *);
1042 void nouveau_ttm_global_release(struct drm_nouveau_private *);
1043 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
1044
1045 /* nouveau_dp.c */
1046 int nouveau_dp_auxch(struct nouveau_i2c_chan *auxch, int cmd, int addr,
1047                      uint8_t *data, int data_nr);
1048 bool nouveau_dp_detect(struct drm_encoder *);
1049 bool nouveau_dp_link_train(struct drm_encoder *);
1050
1051 /* nv04_fb.c */
1052 extern int  nv04_fb_init(struct drm_device *);
1053 extern void nv04_fb_takedown(struct drm_device *);
1054
1055 /* nv10_fb.c */
1056 extern int  nv10_fb_init(struct drm_device *);
1057 extern void nv10_fb_takedown(struct drm_device *);
1058 extern void nv10_fb_init_tile_region(struct drm_device *dev, int i,
1059                                      uint32_t addr, uint32_t size,
1060                                      uint32_t pitch, uint32_t flags);
1061 extern void nv10_fb_set_tile_region(struct drm_device *dev, int i);
1062 extern void nv10_fb_free_tile_region(struct drm_device *dev, int i);
1063
1064 /* nv30_fb.c */
1065 extern int  nv30_fb_init(struct drm_device *);
1066 extern void nv30_fb_takedown(struct drm_device *);
1067 extern void nv30_fb_init_tile_region(struct drm_device *dev, int i,
1068                                      uint32_t addr, uint32_t size,
1069                                      uint32_t pitch, uint32_t flags);
1070 extern void nv30_fb_free_tile_region(struct drm_device *dev, int i);
1071
1072 /* nv40_fb.c */
1073 extern int  nv40_fb_init(struct drm_device *);
1074 extern void nv40_fb_takedown(struct drm_device *);
1075 extern void nv40_fb_set_tile_region(struct drm_device *dev, int i);
1076
1077 /* nv50_fb.c */
1078 extern int  nv50_fb_init(struct drm_device *);
1079 extern void nv50_fb_takedown(struct drm_device *);
1080 extern void nv50_fb_vm_trap(struct drm_device *, int display, const char *);
1081
1082 /* nvc0_fb.c */
1083 extern int  nvc0_fb_init(struct drm_device *);
1084 extern void nvc0_fb_takedown(struct drm_device *);
1085
1086 /* nv04_fifo.c */
1087 extern int  nv04_fifo_init(struct drm_device *);
1088 extern void nv04_fifo_fini(struct drm_device *);
1089 extern void nv04_fifo_disable(struct drm_device *);
1090 extern void nv04_fifo_enable(struct drm_device *);
1091 extern bool nv04_fifo_reassign(struct drm_device *, bool);
1092 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
1093 extern int  nv04_fifo_channel_id(struct drm_device *);
1094 extern int  nv04_fifo_create_context(struct nouveau_channel *);
1095 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
1096 extern int  nv04_fifo_load_context(struct nouveau_channel *);
1097 extern int  nv04_fifo_unload_context(struct drm_device *);
1098 extern void nv04_fifo_isr(struct drm_device *);
1099
1100 /* nv10_fifo.c */
1101 extern int  nv10_fifo_init(struct drm_device *);
1102 extern int  nv10_fifo_channel_id(struct drm_device *);
1103 extern int  nv10_fifo_create_context(struct nouveau_channel *);
1104 extern int  nv10_fifo_load_context(struct nouveau_channel *);
1105 extern int  nv10_fifo_unload_context(struct drm_device *);
1106
1107 /* nv40_fifo.c */
1108 extern int  nv40_fifo_init(struct drm_device *);
1109 extern int  nv40_fifo_create_context(struct nouveau_channel *);
1110 extern int  nv40_fifo_load_context(struct nouveau_channel *);
1111 extern int  nv40_fifo_unload_context(struct drm_device *);
1112
1113 /* nv50_fifo.c */
1114 extern int  nv50_fifo_init(struct drm_device *);
1115 extern void nv50_fifo_takedown(struct drm_device *);
1116 extern int  nv50_fifo_channel_id(struct drm_device *);
1117 extern int  nv50_fifo_create_context(struct nouveau_channel *);
1118 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
1119 extern int  nv50_fifo_load_context(struct nouveau_channel *);
1120 extern int  nv50_fifo_unload_context(struct drm_device *);
1121 extern void nv50_fifo_tlb_flush(struct drm_device *dev);
1122
1123 /* nvc0_fifo.c */
1124 extern int  nvc0_fifo_init(struct drm_device *);
1125 extern void nvc0_fifo_takedown(struct drm_device *);
1126 extern void nvc0_fifo_disable(struct drm_device *);
1127 extern void nvc0_fifo_enable(struct drm_device *);
1128 extern bool nvc0_fifo_reassign(struct drm_device *, bool);
1129 extern bool nvc0_fifo_cache_pull(struct drm_device *, bool);
1130 extern int  nvc0_fifo_channel_id(struct drm_device *);
1131 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1132 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1133 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1134 extern int  nvc0_fifo_unload_context(struct drm_device *);
1135
1136 /* nv04_graph.c */
1137 extern int  nv04_graph_init(struct drm_device *);
1138 extern void nv04_graph_takedown(struct drm_device *);
1139 extern void nv04_graph_fifo_access(struct drm_device *, bool);
1140 extern struct nouveau_channel *nv04_graph_channel(struct drm_device *);
1141 extern int  nv04_graph_create_context(struct nouveau_channel *);
1142 extern void nv04_graph_destroy_context(struct nouveau_channel *);
1143 extern int  nv04_graph_load_context(struct nouveau_channel *);
1144 extern int  nv04_graph_unload_context(struct drm_device *);
1145 extern int  nv04_graph_mthd_page_flip(struct nouveau_channel *chan,
1146                                       u32 class, u32 mthd, u32 data);
1147 extern struct nouveau_bitfield nv04_graph_nsource[];
1148
1149 /* nv10_graph.c */
1150 extern int  nv10_graph_init(struct drm_device *);
1151 extern void nv10_graph_takedown(struct drm_device *);
1152 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1153 extern int  nv10_graph_create_context(struct nouveau_channel *);
1154 extern void nv10_graph_destroy_context(struct nouveau_channel *);
1155 extern int  nv10_graph_load_context(struct nouveau_channel *);
1156 extern int  nv10_graph_unload_context(struct drm_device *);
1157 extern void nv10_graph_set_tile_region(struct drm_device *dev, int i);
1158 extern struct nouveau_bitfield nv10_graph_intr[];
1159 extern struct nouveau_bitfield nv10_graph_nstatus[];
1160
1161 /* nv20_graph.c */
1162 extern int  nv20_graph_create_context(struct nouveau_channel *);
1163 extern void nv20_graph_destroy_context(struct nouveau_channel *);
1164 extern int  nv20_graph_load_context(struct nouveau_channel *);
1165 extern int  nv20_graph_unload_context(struct drm_device *);
1166 extern int  nv20_graph_init(struct drm_device *);
1167 extern void nv20_graph_takedown(struct drm_device *);
1168 extern int  nv30_graph_init(struct drm_device *);
1169 extern void nv20_graph_set_tile_region(struct drm_device *dev, int i);
1170
1171 /* nv40_graph.c */
1172 extern int  nv40_graph_init(struct drm_device *);
1173 extern void nv40_graph_takedown(struct drm_device *);
1174 extern struct nouveau_channel *nv40_graph_channel(struct drm_device *);
1175 extern int  nv40_graph_create_context(struct nouveau_channel *);
1176 extern void nv40_graph_destroy_context(struct nouveau_channel *);
1177 extern int  nv40_graph_load_context(struct nouveau_channel *);
1178 extern int  nv40_graph_unload_context(struct drm_device *);
1179 extern void nv40_grctx_init(struct nouveau_grctx *);
1180 extern void nv40_graph_set_tile_region(struct drm_device *dev, int i);
1181
1182 /* nv50_graph.c */
1183 extern int  nv50_graph_init(struct drm_device *);
1184 extern void nv50_graph_takedown(struct drm_device *);
1185 extern void nv50_graph_fifo_access(struct drm_device *, bool);
1186 extern struct nouveau_channel *nv50_graph_channel(struct drm_device *);
1187 extern int  nv50_graph_create_context(struct nouveau_channel *);
1188 extern void nv50_graph_destroy_context(struct nouveau_channel *);
1189 extern int  nv50_graph_load_context(struct nouveau_channel *);
1190 extern int  nv50_graph_unload_context(struct drm_device *);
1191 extern int  nv50_grctx_init(struct nouveau_grctx *);
1192 extern void nv50_graph_tlb_flush(struct drm_device *dev);
1193 extern void nv86_graph_tlb_flush(struct drm_device *dev);
1194 extern struct nouveau_enum nv50_data_error_names[];
1195
1196 /* nvc0_graph.c */
1197 extern int  nvc0_graph_init(struct drm_device *);
1198 extern void nvc0_graph_takedown(struct drm_device *);
1199 extern void nvc0_graph_fifo_access(struct drm_device *, bool);
1200 extern struct nouveau_channel *nvc0_graph_channel(struct drm_device *);
1201 extern int  nvc0_graph_create_context(struct nouveau_channel *);
1202 extern void nvc0_graph_destroy_context(struct nouveau_channel *);
1203 extern int  nvc0_graph_load_context(struct nouveau_channel *);
1204 extern int  nvc0_graph_unload_context(struct drm_device *);
1205
1206 /* nv84_crypt.c */
1207 extern int  nv84_crypt_init(struct drm_device *dev);
1208 extern void nv84_crypt_fini(struct drm_device *dev);
1209 extern int  nv84_crypt_create_context(struct nouveau_channel *);
1210 extern void nv84_crypt_destroy_context(struct nouveau_channel *);
1211 extern void nv84_crypt_tlb_flush(struct drm_device *dev);
1212
1213 /* nv04_instmem.c */
1214 extern int  nv04_instmem_init(struct drm_device *);
1215 extern void nv04_instmem_takedown(struct drm_device *);
1216 extern int  nv04_instmem_suspend(struct drm_device *);
1217 extern void nv04_instmem_resume(struct drm_device *);
1218 extern int  nv04_instmem_get(struct nouveau_gpuobj *, u32 size, u32 align);
1219 extern void nv04_instmem_put(struct nouveau_gpuobj *);
1220 extern int  nv04_instmem_map(struct nouveau_gpuobj *);
1221 extern void nv04_instmem_unmap(struct nouveau_gpuobj *);
1222 extern void nv04_instmem_flush(struct drm_device *);
1223
1224 /* nv50_instmem.c */
1225 extern int  nv50_instmem_init(struct drm_device *);
1226 extern void nv50_instmem_takedown(struct drm_device *);
1227 extern int  nv50_instmem_suspend(struct drm_device *);
1228 extern void nv50_instmem_resume(struct drm_device *);
1229 extern int  nv50_instmem_get(struct nouveau_gpuobj *, u32 size, u32 align);
1230 extern void nv50_instmem_put(struct nouveau_gpuobj *);
1231 extern int  nv50_instmem_map(struct nouveau_gpuobj *);
1232 extern void nv50_instmem_unmap(struct nouveau_gpuobj *);
1233 extern void nv50_instmem_flush(struct drm_device *);
1234 extern void nv84_instmem_flush(struct drm_device *);
1235
1236 /* nvc0_instmem.c */
1237 extern int  nvc0_instmem_init(struct drm_device *);
1238 extern void nvc0_instmem_takedown(struct drm_device *);
1239 extern int  nvc0_instmem_suspend(struct drm_device *);
1240 extern void nvc0_instmem_resume(struct drm_device *);
1241
1242 /* nv04_mc.c */
1243 extern int  nv04_mc_init(struct drm_device *);
1244 extern void nv04_mc_takedown(struct drm_device *);
1245
1246 /* nv40_mc.c */
1247 extern int  nv40_mc_init(struct drm_device *);
1248 extern void nv40_mc_takedown(struct drm_device *);
1249
1250 /* nv50_mc.c */
1251 extern int  nv50_mc_init(struct drm_device *);
1252 extern void nv50_mc_takedown(struct drm_device *);
1253
1254 /* nv04_timer.c */
1255 extern int  nv04_timer_init(struct drm_device *);
1256 extern uint64_t nv04_timer_read(struct drm_device *);
1257 extern void nv04_timer_takedown(struct drm_device *);
1258
1259 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1260                                  unsigned long arg);
1261
1262 /* nv04_dac.c */
1263 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1264 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1265 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1266 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1267 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1268
1269 /* nv04_dfp.c */
1270 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1271 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1272 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1273                                int head, bool dl);
1274 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1275 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1276
1277 /* nv04_tv.c */
1278 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1279 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1280
1281 /* nv17_tv.c */
1282 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1283
1284 /* nv04_display.c */
1285 extern int nv04_display_early_init(struct drm_device *);
1286 extern void nv04_display_late_takedown(struct drm_device *);
1287 extern int nv04_display_create(struct drm_device *);
1288 extern int nv04_display_init(struct drm_device *);
1289 extern void nv04_display_destroy(struct drm_device *);
1290
1291 /* nv04_crtc.c */
1292 extern int nv04_crtc_create(struct drm_device *, int index);
1293
1294 /* nouveau_bo.c */
1295 extern struct ttm_bo_driver nouveau_bo_driver;
1296 extern int nouveau_bo_new(struct drm_device *, struct nouveau_channel *,
1297                           int size, int align, uint32_t flags,
1298                           uint32_t tile_mode, uint32_t tile_flags,
1299                           bool no_vm, bool mappable, struct nouveau_bo **);
1300 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1301 extern int nouveau_bo_unpin(struct nouveau_bo *);
1302 extern int nouveau_bo_map(struct nouveau_bo *);
1303 extern void nouveau_bo_unmap(struct nouveau_bo *);
1304 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1305                                      uint32_t busy);
1306 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1307 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1308 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1309 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1310 extern void nouveau_bo_fence(struct nouveau_bo *, struct nouveau_fence *);
1311 extern int nouveau_bo_validate(struct nouveau_bo *, bool interruptible,
1312                                bool no_wait_reserve, bool no_wait_gpu);
1313
1314 /* nouveau_fence.c */
1315 struct nouveau_fence;
1316 extern int nouveau_fence_init(struct drm_device *);
1317 extern void nouveau_fence_fini(struct drm_device *);
1318 extern int nouveau_fence_channel_init(struct nouveau_channel *);
1319 extern void nouveau_fence_channel_fini(struct nouveau_channel *);
1320 extern void nouveau_fence_update(struct nouveau_channel *);
1321 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1322                              bool emit);
1323 extern int nouveau_fence_emit(struct nouveau_fence *);
1324 extern void nouveau_fence_work(struct nouveau_fence *fence,
1325                                void (*work)(void *priv, bool signalled),
1326                                void *priv);
1327 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1328
1329 extern bool __nouveau_fence_signalled(void *obj, void *arg);
1330 extern int __nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1331 extern int __nouveau_fence_flush(void *obj, void *arg);
1332 extern void __nouveau_fence_unref(void **obj);
1333 extern void *__nouveau_fence_ref(void *obj);
1334
1335 static inline bool nouveau_fence_signalled(struct nouveau_fence *obj)
1336 {
1337         return __nouveau_fence_signalled(obj, NULL);
1338 }
1339 static inline int
1340 nouveau_fence_wait(struct nouveau_fence *obj, bool lazy, bool intr)
1341 {
1342         return __nouveau_fence_wait(obj, NULL, lazy, intr);
1343 }
1344 extern int nouveau_fence_sync(struct nouveau_fence *, struct nouveau_channel *);
1345 static inline int nouveau_fence_flush(struct nouveau_fence *obj)
1346 {
1347         return __nouveau_fence_flush(obj, NULL);
1348 }
1349 static inline void nouveau_fence_unref(struct nouveau_fence **obj)
1350 {
1351         __nouveau_fence_unref((void **)obj);
1352 }
1353 static inline struct nouveau_fence *nouveau_fence_ref(struct nouveau_fence *obj)
1354 {
1355         return __nouveau_fence_ref(obj);
1356 }
1357
1358 /* nouveau_gem.c */
1359 extern int nouveau_gem_new(struct drm_device *, struct nouveau_channel *,
1360                            int size, int align, uint32_t flags,
1361                            uint32_t tile_mode, uint32_t tile_flags,
1362                            bool no_vm, bool mappable, struct nouveau_bo **);
1363 extern int nouveau_gem_object_new(struct drm_gem_object *);
1364 extern void nouveau_gem_object_del(struct drm_gem_object *);
1365 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1366                                  struct drm_file *);
1367 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1368                                      struct drm_file *);
1369 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1370                                       struct drm_file *);
1371 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1372                                       struct drm_file *);
1373 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1374                                   struct drm_file *);
1375
1376 /* nouveau_display.c */
1377 int nouveau_vblank_enable(struct drm_device *dev, int crtc);
1378 void nouveau_vblank_disable(struct drm_device *dev, int crtc);
1379 int nouveau_crtc_page_flip(struct drm_crtc *crtc, struct drm_framebuffer *fb,
1380                            struct drm_pending_vblank_event *event);
1381 int nouveau_finish_page_flip(struct nouveau_channel *,
1382                              struct nouveau_page_flip_state *);
1383
1384 /* nv10_gpio.c */
1385 int nv10_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1386 int nv10_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1387
1388 /* nv50_gpio.c */
1389 int nv50_gpio_init(struct drm_device *dev);
1390 void nv50_gpio_fini(struct drm_device *dev);
1391 int nv50_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1392 int nv50_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1393 int  nv50_gpio_irq_register(struct drm_device *, enum dcb_gpio_tag,
1394                             void (*)(void *, int), void *);
1395 void nv50_gpio_irq_unregister(struct drm_device *, enum dcb_gpio_tag,
1396                               void (*)(void *, int), void *);
1397 bool nv50_gpio_irq_enable(struct drm_device *, enum dcb_gpio_tag, bool on);
1398
1399 /* nv50_calc. */
1400 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1401                   int *N1, int *M1, int *N2, int *M2, int *P);
1402 int nv50_calc_pll2(struct drm_device *, struct pll_lims *,
1403                    int clk, int *N, int *fN, int *M, int *P);
1404
1405 #ifndef ioread32_native
1406 #ifdef __BIG_ENDIAN
1407 #define ioread16_native ioread16be
1408 #define iowrite16_native iowrite16be
1409 #define ioread32_native  ioread32be
1410 #define iowrite32_native iowrite32be
1411 #else /* def __BIG_ENDIAN */
1412 #define ioread16_native ioread16
1413 #define iowrite16_native iowrite16
1414 #define ioread32_native  ioread32
1415 #define iowrite32_native iowrite32
1416 #endif /* def __BIG_ENDIAN else */
1417 #endif /* !ioread32_native */
1418
1419 /* channel control reg access */
1420 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1421 {
1422         return ioread32_native(chan->user + reg);
1423 }
1424
1425 static inline void nvchan_wr32(struct nouveau_channel *chan,
1426                                                         unsigned reg, u32 val)
1427 {
1428         iowrite32_native(val, chan->user + reg);
1429 }
1430
1431 /* register access */
1432 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1433 {
1434         struct drm_nouveau_private *dev_priv = dev->dev_private;
1435         return ioread32_native(dev_priv->mmio + reg);
1436 }
1437
1438 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1439 {
1440         struct drm_nouveau_private *dev_priv = dev->dev_private;
1441         iowrite32_native(val, dev_priv->mmio + reg);
1442 }
1443
1444 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1445 {
1446         u32 tmp = nv_rd32(dev, reg);
1447         nv_wr32(dev, reg, (tmp & ~mask) | val);
1448         return tmp;
1449 }
1450
1451 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1452 {
1453         struct drm_nouveau_private *dev_priv = dev->dev_private;
1454         return ioread8(dev_priv->mmio + reg);
1455 }
1456
1457 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1458 {
1459         struct drm_nouveau_private *dev_priv = dev->dev_private;
1460         iowrite8(val, dev_priv->mmio + reg);
1461 }
1462
1463 #define nv_wait(dev, reg, mask, val) \
1464         nouveau_wait_eq(dev, 2000000000ULL, (reg), (mask), (val))
1465 #define nv_wait_ne(dev, reg, mask, val) \
1466         nouveau_wait_ne(dev, 2000000000ULL, (reg), (mask), (val))
1467
1468 /* PRAMIN access */
1469 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1470 {
1471         struct drm_nouveau_private *dev_priv = dev->dev_private;
1472         return ioread32_native(dev_priv->ramin + offset);
1473 }
1474
1475 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1476 {
1477         struct drm_nouveau_private *dev_priv = dev->dev_private;
1478         iowrite32_native(val, dev_priv->ramin + offset);
1479 }
1480
1481 /* object access */
1482 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1483 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1484
1485 /*
1486  * Logging
1487  * Argument d is (struct drm_device *).
1488  */
1489 #define NV_PRINTK(level, d, fmt, arg...) \
1490         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1491                                         pci_name(d->pdev), ##arg)
1492 #ifndef NV_DEBUG_NOTRACE
1493 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1494         if (drm_debug & DRM_UT_DRIVER) {                                       \
1495                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1496                           __LINE__, ##arg);                                    \
1497         }                                                                      \
1498 } while (0)
1499 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1500         if (drm_debug & DRM_UT_KMS) {                                          \
1501                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1502                           __LINE__, ##arg);                                    \
1503         }                                                                      \
1504 } while (0)
1505 #else
1506 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1507         if (drm_debug & DRM_UT_DRIVER)                                         \
1508                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1509 } while (0)
1510 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1511         if (drm_debug & DRM_UT_KMS)                                            \
1512                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1513 } while (0)
1514 #endif
1515 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1516 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1517 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1518 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1519 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1520
1521 /* nouveau_reg_debug bitmask */
1522 enum {
1523         NOUVEAU_REG_DEBUG_MC             = 0x1,
1524         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1525         NOUVEAU_REG_DEBUG_FB             = 0x4,
1526         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1527         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1528         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1529         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1530         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1531         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1532         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1533 };
1534
1535 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1536         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1537                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1538 } while (0)
1539
1540 static inline bool
1541 nv_two_heads(struct drm_device *dev)
1542 {
1543         struct drm_nouveau_private *dev_priv = dev->dev_private;
1544         const int impl = dev->pci_device & 0x0ff0;
1545
1546         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1547             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1548                 return true;
1549
1550         return false;
1551 }
1552
1553 static inline bool
1554 nv_gf4_disp_arch(struct drm_device *dev)
1555 {
1556         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1557 }
1558
1559 static inline bool
1560 nv_two_reg_pll(struct drm_device *dev)
1561 {
1562         struct drm_nouveau_private *dev_priv = dev->dev_private;
1563         const int impl = dev->pci_device & 0x0ff0;
1564
1565         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1566                 return true;
1567         return false;
1568 }
1569
1570 static inline bool
1571 nv_match_device(struct drm_device *dev, unsigned device,
1572                 unsigned sub_vendor, unsigned sub_device)
1573 {
1574         return dev->pdev->device == device &&
1575                 dev->pdev->subsystem_vendor == sub_vendor &&
1576                 dev->pdev->subsystem_device == sub_device;
1577 }
1578
1579 /* memory type/access flags, do not match hardware values */
1580 #define NV_MEM_ACCESS_RO  1
1581 #define NV_MEM_ACCESS_WO  2
1582 #define NV_MEM_ACCESS_RW (NV_MEM_ACCESS_RO | NV_MEM_ACCESS_WO)
1583 #define NV_MEM_ACCESS_SYS 4
1584 #define NV_MEM_ACCESS_VM  8
1585
1586 #define NV_MEM_TARGET_VRAM        0
1587 #define NV_MEM_TARGET_PCI         1
1588 #define NV_MEM_TARGET_PCI_NOSNOOP 2
1589 #define NV_MEM_TARGET_VM          3
1590 #define NV_MEM_TARGET_GART        4
1591
1592 #define NV_MEM_TYPE_VM 0x7f
1593 #define NV_MEM_COMP_VM 0x03
1594
1595 /* NV_SW object class */
1596 #define NV_SW                                                        0x0000506e
1597 #define NV_SW_DMA_SEMAPHORE                                          0x00000060
1598 #define NV_SW_SEMAPHORE_OFFSET                                       0x00000064
1599 #define NV_SW_SEMAPHORE_ACQUIRE                                      0x00000068
1600 #define NV_SW_SEMAPHORE_RELEASE                                      0x0000006c
1601 #define NV_SW_YIELD                                                  0x00000080
1602 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1603 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1604 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1605 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1606 #define NV_SW_PAGE_FLIP                                              0x00000500
1607
1608 #endif /* __NOUVEAU_DRV_H__ */