drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nomsi,
  65         board_ahci_noncq,
  66         board_ahci_nosntf,
  67         board_ahci_yes_fbs,
  68
  69         /* board IDs for specific chipsets in alphabetical order */
  70         board_ahci_avn,
  71         board_ahci_mcp65,
  72         board_ahci_mcp77,
  73         board_ahci_mcp89,
  74         board_ahci_mv,
  75         board_ahci_sb600,
  76         board_ahci_sb700,       /* for SB700 and SB800 */
  77         board_ahci_vt8251,
  78
  79         /* aliases */
  80         board_ahci_mcp_linux    = board_ahci_mcp65,
  81         board_ahci_mcp67        = board_ahci_mcp65,
  82         board_ahci_mcp73        = board_ahci_mcp65,
  83         board_ahci_mcp79        = board_ahci_mcp77,
  84 };
  85
  86 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  87 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  88                                  unsigned long deadline);
  89 static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
  90                               unsigned long deadline);
  91 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  92                                 unsigned long deadline);
  93 #ifdef CONFIG_PM
  94 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  95 static int ahci_pci_device_resume(struct pci_dev *pdev);
  96 #endif
  97
  98 static struct scsi_host_template ahci_sht = {
  99         AHCI_SHT("ahci"),
 100 };
 101
 102 static struct ata_port_operations ahci_vt8251_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_vt8251_hardreset,
 105 };
 106
 107 static struct ata_port_operations ahci_p5wdh_ops = {
 108         .inherits               = &ahci_ops,
 109         .hardreset              = ahci_p5wdh_hardreset,
 110 };
 111
 112 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 113
 114 static struct ata_port_operations ahci_avn_ops = {
 115         .inherits               = &ahci_ops,
 116         .hardreset              = ahci_avn_hardreset,
 117 };
 118
 119 static const struct ata_port_info ahci_port_info[] = {
 120         /* by features */
 121         [board_ahci] =
 122         {
 123                 .flags          = AHCI_FLAG_COMMON,
 124                 .pio_mask       = ATA_PIO4,
 125                 .udma_mask      = ATA_UDMA6,
 126                 .port_ops       = &ahci_ops,
 127         },
 128         [board_ahci_ign_iferr] =
 129         {
 130                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 131                 .flags          = AHCI_FLAG_COMMON,
 132                 .pio_mask       = ATA_PIO4,
 133                 .udma_mask      = ATA_UDMA6,
 134                 .port_ops       = &ahci_ops,
 135         },
 136         [board_ahci_nomsi] = {
 137                 AHCI_HFLAGS     (AHCI_HFLAG_NO_MSI),
 138                 .flags          = AHCI_FLAG_COMMON,
 139                 .pio_mask       = ATA_PIO4,
 140                 .udma_mask      = ATA_UDMA6,
 141                 .port_ops       = &ahci_ops,
 142         },
 143         [board_ahci_noncq] = {
 144                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ),
 145                 .flags          = AHCI_FLAG_COMMON,
 146                 .pio_mask       = ATA_PIO4,
 147                 .udma_mask      = ATA_UDMA6,
 148                 .port_ops       = &ahci_ops,
 149         },
 150         [board_ahci_nosntf] =
 151         {
 152                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 153                 .flags          = AHCI_FLAG_COMMON,
 154                 .pio_mask       = ATA_PIO4,
 155                 .udma_mask      = ATA_UDMA6,
 156                 .port_ops       = &ahci_ops,
 157         },
 158         [board_ahci_yes_fbs] =
 159         {
 160                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 161                 .flags          = AHCI_FLAG_COMMON,
 162                 .pio_mask       = ATA_PIO4,
 163                 .udma_mask      = ATA_UDMA6,
 164                 .port_ops       = &ahci_ops,
 165         },
 166         /* by chipsets */
 167         [board_ahci_avn] = {
 168                 .flags          = AHCI_FLAG_COMMON,
 169                 .pio_mask       = ATA_PIO4,
 170                 .udma_mask      = ATA_UDMA6,
 171                 .port_ops       = &ahci_avn_ops,
 172         },
 173         [board_ahci_mcp65] =
 174         {
 175                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 176                                  AHCI_HFLAG_YES_NCQ),
 177                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 178                 .pio_mask       = ATA_PIO4,
 179                 .udma_mask      = ATA_UDMA6,
 180                 .port_ops       = &ahci_ops,
 181         },
 182         [board_ahci_mcp77] =
 183         {
 184                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 185                 .flags          = AHCI_FLAG_COMMON,
 186                 .pio_mask       = ATA_PIO4,
 187                 .udma_mask      = ATA_UDMA6,
 188                 .port_ops       = &ahci_ops,
 189         },
 190         [board_ahci_mcp89] =
 191         {
 192                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 193                 .flags          = AHCI_FLAG_COMMON,
 194                 .pio_mask       = ATA_PIO4,
 195                 .udma_mask      = ATA_UDMA6,
 196                 .port_ops       = &ahci_ops,
 197         },
 198         [board_ahci_mv] =
 199         {
 200                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 201                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 202                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 203                 .pio_mask       = ATA_PIO4,
 204                 .udma_mask      = ATA_UDMA6,
 205                 .port_ops       = &ahci_ops,
 206         },
 207         [board_ahci_sb600] =
 208         {
 209                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 210                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 211                                  AHCI_HFLAG_32BIT_ONLY),
 212                 .flags          = AHCI_FLAG_COMMON,
 213                 .pio_mask       = ATA_PIO4,
 214                 .udma_mask      = ATA_UDMA6,
 215                 .port_ops       = &ahci_pmp_retry_srst_ops,
 216         },
 217         [board_ahci_sb700] =    /* for SB700 and SB800 */
 218         {
 219                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 220                 .flags          = AHCI_FLAG_COMMON,
 221                 .pio_mask       = ATA_PIO4,
 222                 .udma_mask      = ATA_UDMA6,
 223                 .port_ops       = &ahci_pmp_retry_srst_ops,
 224         },
 225         [board_ahci_vt8251] =
 226         {
 227                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 228                 .flags          = AHCI_FLAG_COMMON,
 229                 .pio_mask       = ATA_PIO4,
 230                 .udma_mask      = ATA_UDMA6,
 231                 .port_ops       = &ahci_vt8251_ops,
 232         },
 233 };
 234
 235 static const struct pci_device_id ahci_pci_tbl[] = {
 236         /* Intel */
 237         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 238         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 239         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 240         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 241         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 242         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 243         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 244         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 245         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 246         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 247         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 248         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 249         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 250         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 251         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 252         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 253         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 254         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 255         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 256         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 257         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 258         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 259         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 260         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 261         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 262         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 263         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 264         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 265         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 266         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 267         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 268         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 269         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 270         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 271         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 272         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 273         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 274         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 275         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 276         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 277         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 278         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 279         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 280         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 281         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 282         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 283         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 284         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 285         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 286         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 287         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 288         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 289         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 290         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 291         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 292         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 293         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 294         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 295         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 296         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 297         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 298         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 299         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 300         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 301         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 302         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 303         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 304         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 305         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 306         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 307         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 308         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 309         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 310         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 311         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 312         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 313         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 314         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 315         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 316         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 317         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 318         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 319         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci_avn }, /* Avoton AHCI */
 320         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci_avn }, /* Avoton AHCI */
 321         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci_avn }, /* Avoton RAID */
 322         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci_avn }, /* Avoton RAID */
 323         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci_avn }, /* Avoton RAID */
 324         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci_avn }, /* Avoton RAID */
 325         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci_avn }, /* Avoton RAID */
 326         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci_avn }, /* Avoton RAID */
 327         { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Wellsburg RAID */
 328         { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Wellsburg RAID */
 329         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
 330         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
 331         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
 332         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
 333         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
 334         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
 335         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
 336         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
 337         { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
 338         { PCI_VDEVICE(INTEL, 0x9c83), board_ahci }, /* Wildcat Point-LP AHCI */
 339         { PCI_VDEVICE(INTEL, 0x9c85), board_ahci }, /* Wildcat Point-LP RAID */
 340         { PCI_VDEVICE(INTEL, 0x9c87), board_ahci }, /* Wildcat Point-LP RAID */
 341         { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci }, /* Wildcat Point-LP RAID */
 342         { PCI_VDEVICE(INTEL, 0x8c82), board_ahci }, /* 9 Series AHCI */
 343         { PCI_VDEVICE(INTEL, 0x8c83), board_ahci }, /* 9 Series AHCI */
 344         { PCI_VDEVICE(INTEL, 0x8c84), board_ahci }, /* 9 Series RAID */
 345         { PCI_VDEVICE(INTEL, 0x8c85), board_ahci }, /* 9 Series RAID */
 346         { PCI_VDEVICE(INTEL, 0x8c86), board_ahci }, /* 9 Series RAID */
 347         { PCI_VDEVICE(INTEL, 0x8c87), board_ahci }, /* 9 Series RAID */
 348         { PCI_VDEVICE(INTEL, 0x8c8e), board_ahci }, /* 9 Series RAID */
 349         { PCI_VDEVICE(INTEL, 0x8c8f), board_ahci }, /* 9 Series RAID */
 350         { PCI_VDEVICE(INTEL, 0x9d03), board_ahci }, /* Sunrise Point-LP AHCI */
 351         { PCI_VDEVICE(INTEL, 0x9d05), board_ahci }, /* Sunrise Point-LP RAID */
 352         { PCI_VDEVICE(INTEL, 0x9d07), board_ahci }, /* Sunrise Point-LP RAID */
 353         { PCI_VDEVICE(INTEL, 0xa103), board_ahci }, /* Sunrise Point-H AHCI */
 354         { PCI_VDEVICE(INTEL, 0xa105), board_ahci }, /* Sunrise Point-H RAID */
 355         { PCI_VDEVICE(INTEL, 0xa107), board_ahci }, /* Sunrise Point-H RAID */
 356         { PCI_VDEVICE(INTEL, 0xa10f), board_ahci }, /* Sunrise Point-H RAID */
 357
 358         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 359         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 360           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 361         /* JMicron 362B and 362C have an AHCI function with IDE class code */
 362         { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
 363         { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
 364
 365         /* ATI */
 366         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 367         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 368         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 369         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 370         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 371         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 372         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 373
 374         /* AMD */
 375         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 376         { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
 377         /* AMD is using RAID class only for ahci controllers */
 378         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 379           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 380
 381         /* VIA */
 382         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 383         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 384
 385         /* NVIDIA */
 386         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 387         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 388         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 389         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 390         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 391         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 392         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 393         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 394         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 395         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 396         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 397         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 398         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 399         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 400         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 401         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 402         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 403         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 404         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 405         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 406         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 407         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 408         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 409         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 410         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 411         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 412         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 413         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 414         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 415         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 416         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 417         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 418         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 419         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 420         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 421         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 422         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 423         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 424         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 425         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 426         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 427         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 428         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 429         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 430         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 431         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 432         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 433         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 434         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 435         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 436         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 437         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 438         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 439         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 440         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 441         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 442         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 443         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 444         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 445         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 446         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 447         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 448         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 449         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 450         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 451         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 452         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 453         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 454         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 455         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 456         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 457         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 458         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 459         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 460         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 461         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 462         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 463         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 464         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 465         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 466         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 467         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 468         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 469         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 470
 471         /* SiS */
 472         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 473         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 474         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 475
 476         /* ST Microelectronics */
 477         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 478
 479         /* Marvell */
 480         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 481         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 482         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
 483           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 484           .class_mask = 0xffffff,
 485           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 486         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
 487           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 488         { PCI_DEVICE_SUB(PCI_VENDOR_ID_MARVELL_EXT, 0x9178,
 489                          PCI_VENDOR_ID_MARVELL_EXT, 0x9170),
 490           .driver_data = board_ahci_yes_fbs },                  /* 88se9170 */
 491         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
 492           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 493         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
 494           .driver_data = board_ahci_yes_fbs },                  /* 88se9182 */
 495         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9182),
 496           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 497         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
 498           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 499         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a0),
 500           .driver_data = board_ahci_yes_fbs },
 501         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
 502           .driver_data = board_ahci_yes_fbs },
 503         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9230),
 504           .driver_data = board_ahci_yes_fbs },
 505         { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0642),
 506           .driver_data = board_ahci_yes_fbs },
 507
 508         /* Promise */
 509         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 510         { PCI_VDEVICE(PROMISE, 0x3781), board_ahci },   /* FastTrak TX8660 ahci-mode */
 511
 512         /* Asmedia */
 513         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 514         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 515         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 516         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 517
 518         /*
 519          * Samsung SSDs found on some macbooks.  NCQ times out if MSI is
 520          * enabled.  https://bugzilla.kernel.org/show_bug.cgi?id=60731
 521          */
 522         { PCI_VDEVICE(SAMSUNG, 0x1600), board_ahci_nomsi },
 523         { PCI_VDEVICE(SAMSUNG, 0xa800), board_ahci_nomsi },
 524
 525         /* Enmotus */
 526         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 527
 528         /* Generic, PCI class code for AHCI */
 529         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 530           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 531
 532         { }     /* terminate list */
 533 };
 534
 535
 536 static struct pci_driver ahci_pci_driver = {
 537         .name                   = DRV_NAME,
 538         .id_table               = ahci_pci_tbl,
 539         .probe                  = ahci_init_one,
 540         .remove                 = ata_pci_remove_one,
 541 #ifdef CONFIG_PM
 542         .suspend                = ahci_pci_device_suspend,
 543         .resume                 = ahci_pci_device_resume,
 544 #endif
 545 };
 546
 547 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 548 static int marvell_enable;
 549 #else
 550 static int marvell_enable = 1;
 551 #endif
 552 module_param(marvell_enable, int, 0644);
 553 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 554
 555
 556 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 557                                          struct ahci_host_priv *hpriv)
 558 {
 559         unsigned int force_port_map = 0;
 560         unsigned int mask_port_map = 0;
 561
 562         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 563                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 564                 force_port_map = 1;
 565         }
 566
 567         /*
 568          * Temporary Marvell 6145 hack: PATA port presence
 569          * is asserted through the standard AHCI port
 570          * presence register, as bit 4 (counting from 0)
 571          */
 572         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 573                 if (pdev->device == 0x6121)
 574                         mask_port_map = 0x3;
 575                 else
 576                         mask_port_map = 0xf;
 577                 dev_info(&pdev->dev,
 578                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 579         }
 580
 581         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 582                                  mask_port_map);
 583 }
 584
 585 static int ahci_pci_reset_controller(struct ata_host *host)
 586 {
 587         struct pci_dev *pdev = to_pci_dev(host->dev);
 588
 589         ahci_reset_controller(host);
 590
 591         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 592                 struct ahci_host_priv *hpriv = host->private_data;
 593                 u16 tmp16;
 594
 595                 /* configure PCS */
 596                 pci_read_config_word(pdev, 0x92, &tmp16);
 597                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 598                         tmp16 |= hpriv->port_map;
 599                         pci_write_config_word(pdev, 0x92, tmp16);
 600                 }
 601         }
 602
 603         return 0;
 604 }
 605
 606 static void ahci_pci_init_controller(struct ata_host *host)
 607 {
 608         struct ahci_host_priv *hpriv = host->private_data;
 609         struct pci_dev *pdev = to_pci_dev(host->dev);
 610         void __iomem *port_mmio;
 611         u32 tmp;
 612         int mv;
 613
 614         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 615                 if (pdev->device == 0x6121)
 616                         mv = 2;
 617                 else
 618                         mv = 4;
 619                 port_mmio = __ahci_port_base(host, mv);
 620
 621                 writel(0, port_mmio + PORT_IRQ_MASK);
 622
 623                 /* clear port IRQ */
 624                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 625                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 626                 if (tmp)
 627                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 628         }
 629
 630         ahci_init_controller(host);
 631 }
 632
 633 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 634                                  unsigned long deadline)
 635 {
 636         struct ata_port *ap = link->ap;
 637         bool online;
 638         int rc;
 639
 640         DPRINTK("ENTER\n");
 641
 642         ahci_stop_engine(ap);
 643
 644         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 645                                  deadline, &online, NULL);
 646
 647         ahci_start_engine(ap);
 648
 649         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 650
 651         /* vt8251 doesn't clear BSY on signature FIS reception,
 652          * request follow-up softreset.
 653          */
 654         return online ? -EAGAIN : rc;
 655 }
 656
 657 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 658                                 unsigned long deadline)
 659 {
 660         struct ata_port *ap = link->ap;
 661         struct ahci_port_priv *pp = ap->private_data;
 662         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 663         struct ata_taskfile tf;
 664         bool online;
 665         int rc;
 666
 667         ahci_stop_engine(ap);
 668
 669         /* clear D2H reception area to properly wait for D2H FIS */
 670         ata_tf_init(link->device, &tf);
 671         tf.command = 0x80;
 672         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 673
 674         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 675                                  deadline, &online, NULL);
 676
 677         ahci_start_engine(ap);
 678
 679         /* The pseudo configuration device on SIMG4726 attached to
 680          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 681          * hardreset if no device is attached to the first downstream
 682          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 683          * work around this, wait for !BSY only briefly.  If BSY isn't
 684          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 685          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 686          *
 687          * Wait for two seconds.  Devices attached to downstream port
 688          * which can't process the following IDENTIFY after this will
 689          * have to be reset again.  For most cases, this should
 690          * suffice while making probing snappish enough.
 691          */
 692         if (online) {
 693                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 694                                           ahci_check_ready);
 695                 if (rc)
 696                         ahci_kick_engine(ap);
 697         }
 698         return rc;
 699 }
 700
 701 /*
 702  * ahci_avn_hardreset - attempt more aggressive recovery of Avoton ports.
 703  *
 704  * It has been observed with some SSDs that the timing of events in the
 705  * link synchronization phase can leave the port in a state that can not
 706  * be recovered by a SATA-hard-reset alone.  The failing signature is
 707  * SStatus.DET stuck at 1 ("Device presence detected but Phy
 708  * communication not established").  It was found that unloading and
 709  * reloading the driver when this problem occurs allows the drive
 710  * connection to be recovered (DET advanced to 0x3).  The critical
 711  * component of reloading the driver is that the port state machines are
 712  * reset by bouncing "port enable" in the AHCI PCS configuration
 713  * register.  So, reproduce that effect by bouncing a port whenever we
 714  * see DET==1 after a reset.
 715  */
 716 static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
 717                               unsigned long deadline)
 718 {
 719         const unsigned long *timing = sata_ehc_deb_timing(&link->eh_context);
 720         struct ata_port *ap = link->ap;
 721         struct ahci_port_priv *pp = ap->private_data;
 722         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 723         unsigned long tmo = deadline - jiffies;
 724         struct ata_taskfile tf;
 725         bool online;
 726         int rc, i;
 727
 728         DPRINTK("ENTER\n");
 729
 730         ahci_stop_engine(ap);
 731
 732         for (i = 0; i < 2; i++) {
 733                 u16 val;
 734                 u32 sstatus;
 735                 int port = ap->port_no;
 736                 struct ata_host *host = ap->host;
 737                 struct pci_dev *pdev = to_pci_dev(host->dev);
 738
 739                 /* clear D2H reception area to properly wait for D2H FIS */
 740                 ata_tf_init(link->device, &tf);
 741                 tf.command = ATA_BUSY;
 742                 ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 743
 744                 rc = sata_link_hardreset(link, timing, deadline, &online,
 745                                 ahci_check_ready);
 746
 747                 if (sata_scr_read(link, SCR_STATUS, &sstatus) != 0 ||
 748                                 (sstatus & 0xf) != 1)
 749                         break;
 750
 751                 ata_link_printk(link, KERN_INFO, "avn bounce port%d\n",
 752                                 port);
 753
 754                 pci_read_config_word(pdev, 0x92, &val);
 755                 val &= ~(1 << port);
 756                 pci_write_config_word(pdev, 0x92, val);
 757                 ata_msleep(ap, 1000);
 758                 val |= 1 << port;
 759                 pci_write_config_word(pdev, 0x92, val);
 760                 deadline += tmo;
 761         }
 762
 763         ahci_start_engine(ap);
 764
 765         if (online)
 766                 *class = ahci_dev_classify(ap);
 767
 768         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 769         return rc;
 770 }
 771
 772
 773 #ifdef CONFIG_PM
 774 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 775 {
 776         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 777         struct ahci_host_priv *hpriv = host->private_data;
 778         void __iomem *mmio = hpriv->mmio;
 779         u32 ctl;
 780
 781         if (mesg.event & PM_EVENT_SUSPEND &&
 782             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 783                 dev_err(&pdev->dev,
 784                         "BIOS update required for suspend/resume\n");
 785                 return -EIO;
 786         }
 787
 788         if (mesg.event & PM_EVENT_SLEEP) {
 789                 /* AHCI spec rev1.1 section 8.3.3:
 790                  * Software must disable interrupts prior to requesting a
 791                  * transition of the HBA to D3 state.
 792                  */
 793                 ctl = readl(mmio + HOST_CTL);
 794                 ctl &= ~HOST_IRQ_EN;
 795                 writel(ctl, mmio + HOST_CTL);
 796                 readl(mmio + HOST_CTL); /* flush */
 797         }
 798
 799         return ata_pci_device_suspend(pdev, mesg);
 800 }
 801
 802 static int ahci_pci_device_resume(struct pci_dev *pdev)
 803 {
 804         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 805         int rc;
 806
 807         rc = ata_pci_device_do_resume(pdev);
 808         if (rc)
 809                 return rc;
 810
 811         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 812                 rc = ahci_pci_reset_controller(host);
 813                 if (rc)
 814                         return rc;
 815
 816                 ahci_pci_init_controller(host);
 817         }
 818
 819         ata_host_resume(host);
 820
 821         return 0;
 822 }
 823 #endif
 824
 825 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 826 {
 827         int rc;
 828
 829         /*
 830          * If the device fixup already set the dma_mask to some non-standard
 831          * value, don't extend it here. This happens on STA2X11, for example.
 832          */
 833         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 834                 return 0;
 835
 836         if (using_dac &&
 837             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 838                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 839                 if (rc) {
 840                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 841                         if (rc) {
 842                                 dev_err(&pdev->dev,
 843                                         "64-bit DMA enable failed\n");
 844                                 return rc;
 845                         }
 846                 }
 847         } else {
 848                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 849                 if (rc) {
 850                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 851                         return rc;
 852                 }
 853                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 854                 if (rc) {
 855                         dev_err(&pdev->dev,
 856                                 "32-bit consistent DMA enable failed\n");
 857                         return rc;
 858                 }
 859         }
 860         return 0;
 861 }
 862
 863 static void ahci_pci_print_info(struct ata_host *host)
 864 {
 865         struct pci_dev *pdev = to_pci_dev(host->dev);
 866         u16 cc;
 867         const char *scc_s;
 868
 869         pci_read_config_word(pdev, 0x0a, &cc);
 870         if (cc == PCI_CLASS_STORAGE_IDE)
 871                 scc_s = "IDE";
 872         else if (cc == PCI_CLASS_STORAGE_SATA)
 873                 scc_s = "SATA";
 874         else if (cc == PCI_CLASS_STORAGE_RAID)
 875                 scc_s = "RAID";
 876         else
 877                 scc_s = "unknown";
 878
 879         ahci_print_info(host, scc_s);
 880 }
 881
 882 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 883  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 884  * support PMP and the 4726 either directly exports the device
 885  * attached to the first downstream port or acts as a hardware storage
 886  * controller and emulate a single ATA device (can be RAID 0/1 or some
 887  * other configuration).
 888  *
 889  * When there's no device attached to the first downstream port of the
 890  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 891  * configure the 4726.  However, ATA emulation of the device is very
 892  * lame.  It doesn't send signature D2H Reg FIS after the initial
 893  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 894  *
 895  * The following function works around the problem by always using
 896  * hardreset on the port and not depending on receiving signature FIS
 897  * afterward.  If signature FIS isn't received soon, ATA class is
 898  * assumed without follow-up softreset.
 899  */
 900 static void ahci_p5wdh_workaround(struct ata_host *host)
 901 {
 902         static struct dmi_system_id sysids[] = {
 903                 {
 904                         .ident = "P5W DH Deluxe",
 905                         .matches = {
 906                                 DMI_MATCH(DMI_SYS_VENDOR,
 907                                           "ASUSTEK COMPUTER INC"),
 908                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 909                         },
 910                 },
 911                 { }
 912         };
 913         struct pci_dev *pdev = to_pci_dev(host->dev);
 914
 915         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 916             dmi_check_system(sysids)) {
 917                 struct ata_port *ap = host->ports[1];
 918
 919                 dev_info(&pdev->dev,
 920                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 921
 922                 ap->ops = &ahci_p5wdh_ops;
 923                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 924         }
 925 }
 926
 927 /* only some SB600 ahci controllers can do 64bit DMA */
 928 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 929 {
 930         static const struct dmi_system_id sysids[] = {
 931                 /*
 932                  * The oldest version known to be broken is 0901 and
 933                  * working is 1501 which was released on 2007-10-26.
 934                  * Enable 64bit DMA on 1501 and anything newer.
 935                  *
 936                  * Please read bko#9412 for more info.
 937                  */
 938                 {
 939                         .ident = "ASUS M2A-VM",
 940                         .matches = {
 941                                 DMI_MATCH(DMI_BOARD_VENDOR,
 942                                           "ASUSTeK Computer INC."),
 943                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 944                         },
 945                         .driver_data = "20071026",      /* yyyymmdd */
 946                 },
 947                 /*
 948                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 949                  * support 64bit DMA.
 950                  *
 951                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 952                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 953                  * This spelling mistake was fixed in BIOS version 1.5, so
 954                  * 1.5 and later have the Manufacturer as
 955                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 956                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 957                  *
 958                  * BIOS versions earlier than 1.9 had a Board Product Name
 959                  * DMI field of "MS-7376". This was changed to be
 960                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 961                  * match on DMI_BOARD_NAME of "MS-7376".
 962                  */
 963                 {
 964                         .ident = "MSI K9A2 Platinum",
 965                         .matches = {
 966                                 DMI_MATCH(DMI_BOARD_VENDOR,
 967                                           "MICRO-STAR INTER"),
 968                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 969                         },
 970                 },
 971                 /*
 972                  * All BIOS versions for the Asus M3A support 64bit DMA.
 973                  * (all release versions from 0301 to 1206 were tested)
 974                  */
 975                 {
 976                         .ident = "ASUS M3A",
 977                         .matches = {
 978                                 DMI_MATCH(DMI_BOARD_VENDOR,
 979                                           "ASUSTeK Computer INC."),
 980                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 981                         },
 982                 },
 983                 { }
 984         };
 985         const struct dmi_system_id *match;
 986         int year, month, date;
 987         char buf[9];
 988
 989         match = dmi_first_match(sysids);
 990         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 991             !match)
 992                 return false;
 993
 994         if (!match->driver_data)
 995                 goto enable_64bit;
 996
 997         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 998         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 999
1000         if (strcmp(buf, match->driver_data) >= 0)
1001                 goto enable_64bit;
1002         else {
1003                 dev_warn(&pdev->dev,
1004                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
1005                          match->ident);
1006                 return false;
1007         }
1008
1009 enable_64bit:
1010         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
1011         return true;
1012 }
1013
1014 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
1015 {
1016         static const struct dmi_system_id broken_systems[] = {
1017                 {
1018                         .ident = "HP Compaq nx6310",
1019                         .matches = {
1020                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1021                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
1022                         },
1023                         /* PCI slot number of the controller */
1024                         .driver_data = (void *)0x1FUL,
1025                 },
1026                 {
1027                         .ident = "HP Compaq 6720s",
1028                         .matches = {
1029                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1030                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
1031                         },
1032                         /* PCI slot number of the controller */
1033                         .driver_data = (void *)0x1FUL,
1034                 },
1035
1036                 { }     /* terminate list */
1037         };
1038         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
1039
1040         if (dmi) {
1041                 unsigned long slot = (unsigned long)dmi->driver_data;
1042                 /* apply the quirk only to on-board controllers */
1043                 return slot == PCI_SLOT(pdev->devfn);
1044         }
1045
1046         return false;
1047 }
1048
1049 static bool ahci_broken_suspend(struct pci_dev *pdev)
1050 {
1051         static const struct dmi_system_id sysids[] = {
1052                 /*
1053                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
1054                  * to the harddisk doesn't become online after
1055                  * resuming from STR.  Warn and fail suspend.
1056                  *
1057                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
1058                  *
1059                  * Use dates instead of versions to match as HP is
1060                  * apparently recycling both product and version
1061                  * strings.
1062                  *
1063                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
1064                  */
1065                 {
1066                         .ident = "dv4",
1067                         .matches = {
1068                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1069                                 DMI_MATCH(DMI_PRODUCT_NAME,
1070                                           "HP Pavilion dv4 Notebook PC"),
1071                         },
1072                         .driver_data = "20090105",      /* F.30 */
1073                 },
1074                 {
1075                         .ident = "dv5",
1076                         .matches = {
1077                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1078                                 DMI_MATCH(DMI_PRODUCT_NAME,
1079                                           "HP Pavilion dv5 Notebook PC"),
1080                         },
1081                         .driver_data = "20090506",      /* F.16 */
1082                 },
1083                 {
1084                         .ident = "dv6",
1085                         .matches = {
1086                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1087                                 DMI_MATCH(DMI_PRODUCT_NAME,
1088                                           "HP Pavilion dv6 Notebook PC"),
1089                         },
1090                         .driver_data = "20090423",      /* F.21 */
1091                 },
1092                 {
1093                         .ident = "HDX18",
1094                         .matches = {
1095                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1096                                 DMI_MATCH(DMI_PRODUCT_NAME,
1097                                           "HP HDX18 Notebook PC"),
1098                         },
1099                         .driver_data = "20090430",      /* F.23 */
1100                 },
1101                 /*
1102                  * Acer eMachines G725 has the same problem.  BIOS
1103                  * V1.03 is known to be broken.  V3.04 is known to
1104                  * work.  Between, there are V1.06, V2.06 and V3.03
1105                  * that we don't have much idea about.  For now,
1106                  * blacklist anything older than V3.04.
1107                  *
1108                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
1109                  */
1110                 {
1111                         .ident = "G725",
1112                         .matches = {
1113                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
1114                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
1115                         },
1116                         .driver_data = "20091216",      /* V3.04 */
1117                 },
1118                 { }     /* terminate list */
1119         };
1120         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1121         int year, month, date;
1122         char buf[9];
1123
1124         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
1125                 return false;
1126
1127         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1128         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1129
1130         return strcmp(buf, dmi->driver_data) < 0;
1131 }
1132
1133 static bool ahci_broken_online(struct pci_dev *pdev)
1134 {
1135 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
1136         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1137         static const struct dmi_system_id sysids[] = {
1138                 /*
1139                  * There are several gigabyte boards which use
1140                  * SIMG5723s configured as hardware RAID.  Certain
1141                  * 5723 firmware revisions shipped there keep the link
1142                  * online but fail to answer properly to SRST or
1143                  * IDENTIFY when no device is attached downstream
1144                  * causing libata to retry quite a few times leading
1145                  * to excessive detection delay.
1146                  *
1147                  * As these firmwares respond to the second reset try
1148                  * with invalid device signature, considering unknown
1149                  * sig as offline works around the problem acceptably.
1150                  */
1151                 {
1152                         .ident = "EP45-DQ6",
1153                         .matches = {
1154                                 DMI_MATCH(DMI_BOARD_VENDOR,
1155                                           "Gigabyte Technology Co., Ltd."),
1156                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1157                         },
1158                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1159                 },
1160                 {
1161                         .ident = "EP45-DS5",
1162                         .matches = {
1163                                 DMI_MATCH(DMI_BOARD_VENDOR,
1164                                           "Gigabyte Technology Co., Ltd."),
1165                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1166                         },
1167                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1168                 },
1169                 { }     /* terminate list */
1170         };
1171 #undef ENCODE_BUSDEVFN
1172         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1173         unsigned int val;
1174
1175         if (!dmi)
1176                 return false;
1177
1178         val = (unsigned long)dmi->driver_data;
1179
1180         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1181 }
1182
1183 #ifdef CONFIG_ATA_ACPI
1184 static void ahci_gtf_filter_workaround(struct ata_host *host)
1185 {
1186         static const struct dmi_system_id sysids[] = {
1187                 /*
1188                  * Aspire 3810T issues a bunch of SATA enable commands
1189                  * via _GTF including an invalid one and one which is
1190                  * rejected by the device.  Among the successful ones
1191                  * is FPDMA non-zero offset enable which when enabled
1192                  * only on the drive side leads to NCQ command
1193                  * failures.  Filter it out.
1194                  */
1195                 {
1196                         .ident = "Aspire 3810T",
1197                         .matches = {
1198                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1199                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1200                         },
1201                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1202                 },
1203                 { }
1204         };
1205         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1206         unsigned int filter;
1207         int i;
1208
1209         if (!dmi)
1210                 return;
1211
1212         filter = (unsigned long)dmi->driver_data;
1213         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1214                  filter, dmi->ident);
1215
1216         for (i = 0; i < host->n_ports; i++) {
1217                 struct ata_port *ap = host->ports[i];
1218                 struct ata_link *link;
1219                 struct ata_device *dev;
1220
1221                 ata_for_each_link(link, ap, EDGE)
1222                         ata_for_each_dev(dev, link, ALL)
1223                                 dev->gtf_filter |= filter;
1224         }
1225 }
1226 #else
1227 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1228 {}
1229 #endif
1230
1231 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1232 {
1233         unsigned int board_id = ent->driver_data;
1234         struct ata_port_info pi = ahci_port_info[board_id];
1235         const struct ata_port_info *ppi[] = { &pi, NULL };
1236         struct device *dev = &pdev->dev;
1237         struct ahci_host_priv *hpriv;
1238         struct ata_host *host;
1239         int n_ports, i, rc;
1240         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1241
1242         VPRINTK("ENTER\n");
1243
1244         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1245
1246         ata_print_version_once(&pdev->dev, DRV_VERSION);
1247
1248         /* The AHCI driver can only drive the SATA ports, the PATA driver
1249            can drive them all so if both drivers are selected make sure
1250            AHCI stays out of the way */
1251         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1252                 return -ENODEV;
1253
1254         /*
1255          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1256          * ahci, use ata_generic instead.
1257          */
1258         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1259             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1260             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1261             pdev->subsystem_device == 0xcb89)
1262                 return -ENODEV;
1263
1264         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1265          * At the moment, we can only use the AHCI mode. Let the users know
1266          * that for SAS drives they're out of luck.
1267          */
1268         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1269                 dev_info(&pdev->dev,
1270                          "PDC42819 can only drive SATA devices with this driver\n");
1271
1272         /* Both Connext and Enmotus devices use non-standard BARs */
1273         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1274                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1275         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1276                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1277
1278         /* acquire resources */
1279         rc = pcim_enable_device(pdev);
1280         if (rc)
1281                 return rc;
1282
1283         /* AHCI controllers often implement SFF compatible interface.
1284          * Grab all PCI BARs just in case.
1285          */
1286         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1287         if (rc == -EBUSY)
1288                 pcim_pin_device(pdev);
1289         if (rc)
1290                 return rc;
1291
1292         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1293             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1294                 u8 map;
1295
1296                 /* ICH6s share the same PCI ID for both piix and ahci
1297                  * modes.  Enabling ahci mode while MAP indicates
1298                  * combined mode is a bad idea.  Yield to ata_piix.
1299                  */
1300                 pci_read_config_byte(pdev, ICH_MAP, &map);
1301                 if (map & 0x3) {
1302                         dev_info(&pdev->dev,
1303                                  "controller is in combined mode, can't enable AHCI mode\n");
1304                         return -ENODEV;
1305                 }
1306         }
1307
1308         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1309         if (!hpriv)
1310                 return -ENOMEM;
1311         hpriv->flags |= (unsigned long)pi.private_data;
1312
1313         /* MCP65 revision A1 and A2 can't do MSI */
1314         if (board_id == board_ahci_mcp65 &&
1315             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1316                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1317
1318         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1319         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1320                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1321
1322         /* only some SB600s can do 64bit DMA */
1323         if (ahci_sb600_enable_64bit(pdev))
1324                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1325
1326         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1327                 pci_intx(pdev, 1);
1328
1329         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1330
1331         /* save initial config */
1332         ahci_pci_save_initial_config(pdev, hpriv);
1333
1334         /* prepare host */
1335         if (hpriv->cap & HOST_CAP_NCQ) {
1336                 pi.flags |= ATA_FLAG_NCQ;
1337                 /*
1338                  * Auto-activate optimization is supposed to be
1339                  * supported on all AHCI controllers indicating NCQ
1340                  * capability, but it seems to be broken on some
1341                  * chipsets including NVIDIAs.
1342                  */
1343                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1344                         pi.flags |= ATA_FLAG_FPDMA_AA;
1345         }
1346
1347         if (hpriv->cap & HOST_CAP_PMP)
1348                 pi.flags |= ATA_FLAG_PMP;
1349
1350         ahci_set_em_messages(hpriv, &pi);
1351
1352         if (ahci_broken_system_poweroff(pdev)) {
1353                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1354                 dev_info(&pdev->dev,
1355                         "quirky BIOS, skipping spindown on poweroff\n");
1356         }
1357
1358         if (ahci_broken_suspend(pdev)) {
1359                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1360                 dev_warn(&pdev->dev,
1361                          "BIOS update required for suspend/resume\n");
1362         }
1363
1364         if (ahci_broken_online(pdev)) {
1365                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1366                 dev_info(&pdev->dev,
1367                          "online status unreliable, applying workaround\n");
1368         }
1369
1370         /* CAP.NP sometimes indicate the index of the last enabled
1371          * port, at other times, that of the last possible port, so
1372          * determining the maximum port number requires looking at
1373          * both CAP.NP and port_map.
1374          */
1375         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1376
1377         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1378         if (!host)
1379                 return -ENOMEM;
1380         host->private_data = hpriv;
1381
1382         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1383                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1384         else
1385                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1386
1387         if (pi.flags & ATA_FLAG_EM)
1388                 ahci_reset_em(host);
1389
1390         for (i = 0; i < host->n_ports; i++) {
1391                 struct ata_port *ap = host->ports[i];
1392
1393                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1394                 ata_port_pbar_desc(ap, ahci_pci_bar,
1395                                    0x100 + ap->port_no * 0x80, "port");
1396
1397                 /* set enclosure management message type */
1398                 if (ap->flags & ATA_FLAG_EM)
1399                         ap->em_message_type = hpriv->em_msg_type;
1400
1401
1402                 /* disabled/not-implemented port */
1403                 if (!(hpriv->port_map & (1 << i)))
1404                         ap->ops = &ata_dummy_port_ops;
1405         }
1406
1407         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1408         ahci_p5wdh_workaround(host);
1409
1410         /* apply gtf filter quirk */
1411         ahci_gtf_filter_workaround(host);
1412
1413         /* initialize adapter */
1414         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1415         if (rc)
1416                 return rc;
1417
1418         rc = ahci_pci_reset_controller(host);
1419         if (rc)
1420                 return rc;
1421
1422         ahci_pci_init_controller(host);
1423         ahci_pci_print_info(host);
1424
1425         pci_set_master(pdev);
1426         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1427                                  &ahci_sht);
1428 }
1429
1430 static int __init ahci_init(void)
1431 {
1432         return pci_register_driver(&ahci_pci_driver);
1433 }
1434
1435 static void __exit ahci_exit(void)
1436 {
1437         pci_unregister_driver(&ahci_pci_driver);
1438 }
1439
1440
1441 MODULE_AUTHOR("Jeff Garzik");
1442 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1443 MODULE_LICENSE("GPL");
1444 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1445 MODULE_VERSION(DRV_VERSION);
1446
1447 module_init(ahci_init);
1448 module_exit(ahci_exit);