ahci: Add Device IDs for Intel 9 Series PCH
[pandora-kernel.git] / drivers / ata / ahci.c
1 /*
2  *  ahci.c - AHCI SATA support
3  *
4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *  Copyright 2004-2005 Red Hat, Inc.
9  *
10  *
11  *  This program is free software; you can redistribute it and/or modify
12  *  it under the terms of the GNU General Public License as published by
13  *  the Free Software Foundation; either version 2, or (at your option)
14  *  any later version.
15  *
16  *  This program is distributed in the hope that it will be useful,
17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  *  GNU General Public License for more details.
20  *
21  *  You should have received a copy of the GNU General Public License
22  *  along with this program; see the file COPYING.  If not, write to
23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
24  *
25  *
26  * libata documentation is available via 'make {ps|pdf}docs',
27  * as Documentation/DocBook/libata.*
28  *
29  * AHCI hardware documentation:
30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
32  *
33  */
34
35 #include <linux/kernel.h>
36 #include <linux/module.h>
37 #include <linux/pci.h>
38 #include <linux/init.h>
39 #include <linux/blkdev.h>
40 #include <linux/delay.h>
41 #include <linux/interrupt.h>
42 #include <linux/dma-mapping.h>
43 #include <linux/device.h>
44 #include <linux/dmi.h>
45 #include <linux/gfp.h>
46 #include <scsi/scsi_host.h>
47 #include <scsi/scsi_cmnd.h>
48 #include <linux/libata.h>
49 #include "ahci.h"
50
51 #define DRV_NAME        "ahci"
52 #define DRV_VERSION     "3.0"
53
54 enum {
55         AHCI_PCI_BAR_STA2X11    = 0,
56         AHCI_PCI_BAR_ENMOTUS    = 2,
57         AHCI_PCI_BAR_STANDARD   = 5,
58 };
59
60 enum board_ids {
61         /* board IDs by feature in alphabetical order */
62         board_ahci,
63         board_ahci_ign_iferr,
64         board_ahci_noncq,
65         board_ahci_nosntf,
66         board_ahci_yes_fbs,
67
68         /* board IDs for specific chipsets in alphabetical order */
69         board_ahci_mcp65,
70         board_ahci_mcp77,
71         board_ahci_mcp89,
72         board_ahci_mv,
73         board_ahci_sb600,
74         board_ahci_sb700,       /* for SB700 and SB800 */
75         board_ahci_vt8251,
76
77         /* aliases */
78         board_ahci_mcp_linux    = board_ahci_mcp65,
79         board_ahci_mcp67        = board_ahci_mcp65,
80         board_ahci_mcp73        = board_ahci_mcp65,
81         board_ahci_mcp79        = board_ahci_mcp77,
82 };
83
84 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
85 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
86                                  unsigned long deadline);
87 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
88                                 unsigned long deadline);
89 #ifdef CONFIG_PM
90 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
91 static int ahci_pci_device_resume(struct pci_dev *pdev);
92 #endif
93
94 static struct scsi_host_template ahci_sht = {
95         AHCI_SHT("ahci"),
96 };
97
98 static struct ata_port_operations ahci_vt8251_ops = {
99         .inherits               = &ahci_ops,
100         .hardreset              = ahci_vt8251_hardreset,
101 };
102
103 static struct ata_port_operations ahci_p5wdh_ops = {
104         .inherits               = &ahci_ops,
105         .hardreset              = ahci_p5wdh_hardreset,
106 };
107
108 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
109
110 static const struct ata_port_info ahci_port_info[] = {
111         /* by features */
112         [board_ahci] =
113         {
114                 .flags          = AHCI_FLAG_COMMON,
115                 .pio_mask       = ATA_PIO4,
116                 .udma_mask      = ATA_UDMA6,
117                 .port_ops       = &ahci_ops,
118         },
119         [board_ahci_ign_iferr] =
120         {
121                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
122                 .flags          = AHCI_FLAG_COMMON,
123                 .pio_mask       = ATA_PIO4,
124                 .udma_mask      = ATA_UDMA6,
125                 .port_ops       = &ahci_ops,
126         },
127         [board_ahci_noncq] = {
128                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ),
129                 .flags          = AHCI_FLAG_COMMON,
130                 .pio_mask       = ATA_PIO4,
131                 .udma_mask      = ATA_UDMA6,
132                 .port_ops       = &ahci_ops,
133         },
134         [board_ahci_nosntf] =
135         {
136                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
137                 .flags          = AHCI_FLAG_COMMON,
138                 .pio_mask       = ATA_PIO4,
139                 .udma_mask      = ATA_UDMA6,
140                 .port_ops       = &ahci_ops,
141         },
142         [board_ahci_yes_fbs] =
143         {
144                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
145                 .flags          = AHCI_FLAG_COMMON,
146                 .pio_mask       = ATA_PIO4,
147                 .udma_mask      = ATA_UDMA6,
148                 .port_ops       = &ahci_ops,
149         },
150         /* by chipsets */
151         [board_ahci_mcp65] =
152         {
153                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
154                                  AHCI_HFLAG_YES_NCQ),
155                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
156                 .pio_mask       = ATA_PIO4,
157                 .udma_mask      = ATA_UDMA6,
158                 .port_ops       = &ahci_ops,
159         },
160         [board_ahci_mcp77] =
161         {
162                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
163                 .flags          = AHCI_FLAG_COMMON,
164                 .pio_mask       = ATA_PIO4,
165                 .udma_mask      = ATA_UDMA6,
166                 .port_ops       = &ahci_ops,
167         },
168         [board_ahci_mcp89] =
169         {
170                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
171                 .flags          = AHCI_FLAG_COMMON,
172                 .pio_mask       = ATA_PIO4,
173                 .udma_mask      = ATA_UDMA6,
174                 .port_ops       = &ahci_ops,
175         },
176         [board_ahci_mv] =
177         {
178                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
179                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
180                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
181                 .pio_mask       = ATA_PIO4,
182                 .udma_mask      = ATA_UDMA6,
183                 .port_ops       = &ahci_ops,
184         },
185         [board_ahci_sb600] =
186         {
187                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
188                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
189                                  AHCI_HFLAG_32BIT_ONLY),
190                 .flags          = AHCI_FLAG_COMMON,
191                 .pio_mask       = ATA_PIO4,
192                 .udma_mask      = ATA_UDMA6,
193                 .port_ops       = &ahci_pmp_retry_srst_ops,
194         },
195         [board_ahci_sb700] =    /* for SB700 and SB800 */
196         {
197                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
198                 .flags          = AHCI_FLAG_COMMON,
199                 .pio_mask       = ATA_PIO4,
200                 .udma_mask      = ATA_UDMA6,
201                 .port_ops       = &ahci_pmp_retry_srst_ops,
202         },
203         [board_ahci_vt8251] =
204         {
205                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
206                 .flags          = AHCI_FLAG_COMMON,
207                 .pio_mask       = ATA_PIO4,
208                 .udma_mask      = ATA_UDMA6,
209                 .port_ops       = &ahci_vt8251_ops,
210         },
211 };
212
213 static const struct pci_device_id ahci_pci_tbl[] = {
214         /* Intel */
215         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
216         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
217         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
218         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
219         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
220         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
221         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
222         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
223         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
224         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
225         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
226         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
227         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
228         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
229         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
230         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
231         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
232         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
233         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
234         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
235         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
236         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
237         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
238         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
239         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
240         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
241         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
242         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
243         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
244         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
245         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
246         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
247         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
248         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
249         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
250         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
251         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
252         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
253         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
254         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
255         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
256         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
257         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
258         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
259         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
260         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
261         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
262         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
263         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
264         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
265         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
266         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
267         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
268         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
269         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
270         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
271         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
272         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
273         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
274         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
275         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
276         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
277         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
278         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
279         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
280         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
281         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
282         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
283         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
284         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
285         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
286         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
287         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
288         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
289         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
290         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
291         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
292         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
293         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
294         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
295         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
296         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
297         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci }, /* Avoton AHCI */
298         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci }, /* Avoton AHCI */
299         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci }, /* Avoton RAID */
300         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci }, /* Avoton RAID */
301         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci }, /* Avoton RAID */
302         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci }, /* Avoton RAID */
303         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci }, /* Avoton RAID */
304         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci }, /* Avoton RAID */
305         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
306         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
307         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
308         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
309         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
310         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
311         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
312         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
313         { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
314         { PCI_VDEVICE(INTEL, 0x9c83), board_ahci }, /* Wildcat Point-LP AHCI */
315         { PCI_VDEVICE(INTEL, 0x9c85), board_ahci }, /* Wildcat Point-LP RAID */
316         { PCI_VDEVICE(INTEL, 0x9c87), board_ahci }, /* Wildcat Point-LP RAID */
317         { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci }, /* Wildcat Point-LP RAID */
318         { PCI_VDEVICE(INTEL, 0x8c82), board_ahci }, /* 9 Series AHCI */
319         { PCI_VDEVICE(INTEL, 0x8c83), board_ahci }, /* 9 Series AHCI */
320         { PCI_VDEVICE(INTEL, 0x8c84), board_ahci }, /* 9 Series RAID */
321         { PCI_VDEVICE(INTEL, 0x8c85), board_ahci }, /* 9 Series RAID */
322         { PCI_VDEVICE(INTEL, 0x8c86), board_ahci }, /* 9 Series RAID */
323         { PCI_VDEVICE(INTEL, 0x8c87), board_ahci }, /* 9 Series RAID */
324         { PCI_VDEVICE(INTEL, 0x8c8e), board_ahci }, /* 9 Series RAID */
325         { PCI_VDEVICE(INTEL, 0x8c8f), board_ahci }, /* 9 Series RAID */
326
327         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
328         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
329           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
330
331         /* ATI */
332         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
333         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
334         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
335         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
336         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
337         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
338         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
339
340         /* AMD */
341         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
342         { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
343         /* AMD is using RAID class only for ahci controllers */
344         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
345           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
346
347         /* VIA */
348         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
349         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
350
351         /* NVIDIA */
352         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
353         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
354         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
355         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
356         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
357         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
358         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
359         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
360         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
361         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
362         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
363         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
364         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
365         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
366         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
367         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
368         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
369         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
370         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
371         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
372         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
373         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
374         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
375         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
376         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
377         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
378         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
379         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
380         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
381         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
382         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
383         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
384         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
385         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
386         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
387         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
388         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
389         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
390         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
391         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
392         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
393         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
394         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
395         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
396         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
397         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
398         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
399         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
400         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
401         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
402         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
403         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
404         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
405         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
406         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
407         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
408         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
409         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
410         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
411         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
412         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
413         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
414         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
415         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
416         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
417         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
418         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
419         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
420         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
421         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
422         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
423         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
424         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
425         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
426         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
427         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
428         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
429         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
430         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
431         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
432         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
433         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
434         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
435         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
436
437         /* SiS */
438         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
439         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
440         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
441
442         /* ST Microelectronics */
443         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
444
445         /* Marvell */
446         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
447         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
448         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
449           .class = PCI_CLASS_STORAGE_SATA_AHCI,
450           .class_mask = 0xffffff,
451           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
452         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
453           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
454         { PCI_DEVICE_SUB(PCI_VENDOR_ID_MARVELL_EXT, 0x9178,
455                          PCI_VENDOR_ID_MARVELL_EXT, 0x9170),
456           .driver_data = board_ahci_yes_fbs },                  /* 88se9170 */
457         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
458           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
459         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
460           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
461         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
462           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
463         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a0),
464           .driver_data = board_ahci_yes_fbs },
465         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
466           .driver_data = board_ahci_yes_fbs },
467         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9230),
468           .driver_data = board_ahci_yes_fbs },
469         { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0642),
470           .driver_data = board_ahci_yes_fbs },
471
472         /* Promise */
473         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
474         { PCI_VDEVICE(PROMISE, 0x3781), board_ahci },   /* FastTrak TX8660 ahci-mode */
475
476         /* Asmedia */
477         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
478         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
479         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
480         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
481
482         /*
483          * Samsung SSDs found on some macbooks.  NCQ times out.
484          * https://bugzilla.kernel.org/show_bug.cgi?id=60731
485          */
486         { PCI_VDEVICE(SAMSUNG, 0x1600), board_ahci_noncq },
487
488         /* Enmotus */
489         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
490
491         /* Generic, PCI class code for AHCI */
492         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
493           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
494
495         { }     /* terminate list */
496 };
497
498
499 static struct pci_driver ahci_pci_driver = {
500         .name                   = DRV_NAME,
501         .id_table               = ahci_pci_tbl,
502         .probe                  = ahci_init_one,
503         .remove                 = ata_pci_remove_one,
504 #ifdef CONFIG_PM
505         .suspend                = ahci_pci_device_suspend,
506         .resume                 = ahci_pci_device_resume,
507 #endif
508 };
509
510 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
511 static int marvell_enable;
512 #else
513 static int marvell_enable = 1;
514 #endif
515 module_param(marvell_enable, int, 0644);
516 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
517
518
519 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
520                                          struct ahci_host_priv *hpriv)
521 {
522         unsigned int force_port_map = 0;
523         unsigned int mask_port_map = 0;
524
525         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
526                 dev_info(&pdev->dev, "JMB361 has only one port\n");
527                 force_port_map = 1;
528         }
529
530         /*
531          * Temporary Marvell 6145 hack: PATA port presence
532          * is asserted through the standard AHCI port
533          * presence register, as bit 4 (counting from 0)
534          */
535         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
536                 if (pdev->device == 0x6121)
537                         mask_port_map = 0x3;
538                 else
539                         mask_port_map = 0xf;
540                 dev_info(&pdev->dev,
541                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
542         }
543
544         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
545                                  mask_port_map);
546 }
547
548 static int ahci_pci_reset_controller(struct ata_host *host)
549 {
550         struct pci_dev *pdev = to_pci_dev(host->dev);
551
552         ahci_reset_controller(host);
553
554         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
555                 struct ahci_host_priv *hpriv = host->private_data;
556                 u16 tmp16;
557
558                 /* configure PCS */
559                 pci_read_config_word(pdev, 0x92, &tmp16);
560                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
561                         tmp16 |= hpriv->port_map;
562                         pci_write_config_word(pdev, 0x92, tmp16);
563                 }
564         }
565
566         return 0;
567 }
568
569 static void ahci_pci_init_controller(struct ata_host *host)
570 {
571         struct ahci_host_priv *hpriv = host->private_data;
572         struct pci_dev *pdev = to_pci_dev(host->dev);
573         void __iomem *port_mmio;
574         u32 tmp;
575         int mv;
576
577         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
578                 if (pdev->device == 0x6121)
579                         mv = 2;
580                 else
581                         mv = 4;
582                 port_mmio = __ahci_port_base(host, mv);
583
584                 writel(0, port_mmio + PORT_IRQ_MASK);
585
586                 /* clear port IRQ */
587                 tmp = readl(port_mmio + PORT_IRQ_STAT);
588                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
589                 if (tmp)
590                         writel(tmp, port_mmio + PORT_IRQ_STAT);
591         }
592
593         ahci_init_controller(host);
594 }
595
596 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
597                                  unsigned long deadline)
598 {
599         struct ata_port *ap = link->ap;
600         bool online;
601         int rc;
602
603         DPRINTK("ENTER\n");
604
605         ahci_stop_engine(ap);
606
607         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
608                                  deadline, &online, NULL);
609
610         ahci_start_engine(ap);
611
612         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
613
614         /* vt8251 doesn't clear BSY on signature FIS reception,
615          * request follow-up softreset.
616          */
617         return online ? -EAGAIN : rc;
618 }
619
620 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
621                                 unsigned long deadline)
622 {
623         struct ata_port *ap = link->ap;
624         struct ahci_port_priv *pp = ap->private_data;
625         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
626         struct ata_taskfile tf;
627         bool online;
628         int rc;
629
630         ahci_stop_engine(ap);
631
632         /* clear D2H reception area to properly wait for D2H FIS */
633         ata_tf_init(link->device, &tf);
634         tf.command = 0x80;
635         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
636
637         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
638                                  deadline, &online, NULL);
639
640         ahci_start_engine(ap);
641
642         /* The pseudo configuration device on SIMG4726 attached to
643          * ASUS P5W-DH Deluxe doesn't send signature FIS after
644          * hardreset if no device is attached to the first downstream
645          * port && the pseudo device locks up on SRST w/ PMP==0.  To
646          * work around this, wait for !BSY only briefly.  If BSY isn't
647          * cleared, perform CLO and proceed to IDENTIFY (achieved by
648          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
649          *
650          * Wait for two seconds.  Devices attached to downstream port
651          * which can't process the following IDENTIFY after this will
652          * have to be reset again.  For most cases, this should
653          * suffice while making probing snappish enough.
654          */
655         if (online) {
656                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
657                                           ahci_check_ready);
658                 if (rc)
659                         ahci_kick_engine(ap);
660         }
661         return rc;
662 }
663
664 #ifdef CONFIG_PM
665 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
666 {
667         struct ata_host *host = dev_get_drvdata(&pdev->dev);
668         struct ahci_host_priv *hpriv = host->private_data;
669         void __iomem *mmio = hpriv->mmio;
670         u32 ctl;
671
672         if (mesg.event & PM_EVENT_SUSPEND &&
673             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
674                 dev_err(&pdev->dev,
675                         "BIOS update required for suspend/resume\n");
676                 return -EIO;
677         }
678
679         if (mesg.event & PM_EVENT_SLEEP) {
680                 /* AHCI spec rev1.1 section 8.3.3:
681                  * Software must disable interrupts prior to requesting a
682                  * transition of the HBA to D3 state.
683                  */
684                 ctl = readl(mmio + HOST_CTL);
685                 ctl &= ~HOST_IRQ_EN;
686                 writel(ctl, mmio + HOST_CTL);
687                 readl(mmio + HOST_CTL); /* flush */
688         }
689
690         return ata_pci_device_suspend(pdev, mesg);
691 }
692
693 static int ahci_pci_device_resume(struct pci_dev *pdev)
694 {
695         struct ata_host *host = dev_get_drvdata(&pdev->dev);
696         int rc;
697
698         rc = ata_pci_device_do_resume(pdev);
699         if (rc)
700                 return rc;
701
702         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
703                 rc = ahci_pci_reset_controller(host);
704                 if (rc)
705                         return rc;
706
707                 ahci_pci_init_controller(host);
708         }
709
710         ata_host_resume(host);
711
712         return 0;
713 }
714 #endif
715
716 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
717 {
718         int rc;
719
720         /*
721          * If the device fixup already set the dma_mask to some non-standard
722          * value, don't extend it here. This happens on STA2X11, for example.
723          */
724         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
725                 return 0;
726
727         if (using_dac &&
728             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
729                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
730                 if (rc) {
731                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
732                         if (rc) {
733                                 dev_err(&pdev->dev,
734                                         "64-bit DMA enable failed\n");
735                                 return rc;
736                         }
737                 }
738         } else {
739                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
740                 if (rc) {
741                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
742                         return rc;
743                 }
744                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
745                 if (rc) {
746                         dev_err(&pdev->dev,
747                                 "32-bit consistent DMA enable failed\n");
748                         return rc;
749                 }
750         }
751         return 0;
752 }
753
754 static void ahci_pci_print_info(struct ata_host *host)
755 {
756         struct pci_dev *pdev = to_pci_dev(host->dev);
757         u16 cc;
758         const char *scc_s;
759
760         pci_read_config_word(pdev, 0x0a, &cc);
761         if (cc == PCI_CLASS_STORAGE_IDE)
762                 scc_s = "IDE";
763         else if (cc == PCI_CLASS_STORAGE_SATA)
764                 scc_s = "SATA";
765         else if (cc == PCI_CLASS_STORAGE_RAID)
766                 scc_s = "RAID";
767         else
768                 scc_s = "unknown";
769
770         ahci_print_info(host, scc_s);
771 }
772
773 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
774  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
775  * support PMP and the 4726 either directly exports the device
776  * attached to the first downstream port or acts as a hardware storage
777  * controller and emulate a single ATA device (can be RAID 0/1 or some
778  * other configuration).
779  *
780  * When there's no device attached to the first downstream port of the
781  * 4726, "Config Disk" appears, which is a pseudo ATA device to
782  * configure the 4726.  However, ATA emulation of the device is very
783  * lame.  It doesn't send signature D2H Reg FIS after the initial
784  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
785  *
786  * The following function works around the problem by always using
787  * hardreset on the port and not depending on receiving signature FIS
788  * afterward.  If signature FIS isn't received soon, ATA class is
789  * assumed without follow-up softreset.
790  */
791 static void ahci_p5wdh_workaround(struct ata_host *host)
792 {
793         static struct dmi_system_id sysids[] = {
794                 {
795                         .ident = "P5W DH Deluxe",
796                         .matches = {
797                                 DMI_MATCH(DMI_SYS_VENDOR,
798                                           "ASUSTEK COMPUTER INC"),
799                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
800                         },
801                 },
802                 { }
803         };
804         struct pci_dev *pdev = to_pci_dev(host->dev);
805
806         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
807             dmi_check_system(sysids)) {
808                 struct ata_port *ap = host->ports[1];
809
810                 dev_info(&pdev->dev,
811                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
812
813                 ap->ops = &ahci_p5wdh_ops;
814                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
815         }
816 }
817
818 /* only some SB600 ahci controllers can do 64bit DMA */
819 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
820 {
821         static const struct dmi_system_id sysids[] = {
822                 /*
823                  * The oldest version known to be broken is 0901 and
824                  * working is 1501 which was released on 2007-10-26.
825                  * Enable 64bit DMA on 1501 and anything newer.
826                  *
827                  * Please read bko#9412 for more info.
828                  */
829                 {
830                         .ident = "ASUS M2A-VM",
831                         .matches = {
832                                 DMI_MATCH(DMI_BOARD_VENDOR,
833                                           "ASUSTeK Computer INC."),
834                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
835                         },
836                         .driver_data = "20071026",      /* yyyymmdd */
837                 },
838                 /*
839                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
840                  * support 64bit DMA.
841                  *
842                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
843                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
844                  * This spelling mistake was fixed in BIOS version 1.5, so
845                  * 1.5 and later have the Manufacturer as
846                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
847                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
848                  *
849                  * BIOS versions earlier than 1.9 had a Board Product Name
850                  * DMI field of "MS-7376". This was changed to be
851                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
852                  * match on DMI_BOARD_NAME of "MS-7376".
853                  */
854                 {
855                         .ident = "MSI K9A2 Platinum",
856                         .matches = {
857                                 DMI_MATCH(DMI_BOARD_VENDOR,
858                                           "MICRO-STAR INTER"),
859                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
860                         },
861                 },
862                 /*
863                  * All BIOS versions for the Asus M3A support 64bit DMA.
864                  * (all release versions from 0301 to 1206 were tested)
865                  */
866                 {
867                         .ident = "ASUS M3A",
868                         .matches = {
869                                 DMI_MATCH(DMI_BOARD_VENDOR,
870                                           "ASUSTeK Computer INC."),
871                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
872                         },
873                 },
874                 { }
875         };
876         const struct dmi_system_id *match;
877         int year, month, date;
878         char buf[9];
879
880         match = dmi_first_match(sysids);
881         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
882             !match)
883                 return false;
884
885         if (!match->driver_data)
886                 goto enable_64bit;
887
888         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
889         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
890
891         if (strcmp(buf, match->driver_data) >= 0)
892                 goto enable_64bit;
893         else {
894                 dev_warn(&pdev->dev,
895                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
896                          match->ident);
897                 return false;
898         }
899
900 enable_64bit:
901         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
902         return true;
903 }
904
905 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
906 {
907         static const struct dmi_system_id broken_systems[] = {
908                 {
909                         .ident = "HP Compaq nx6310",
910                         .matches = {
911                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
912                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
913                         },
914                         /* PCI slot number of the controller */
915                         .driver_data = (void *)0x1FUL,
916                 },
917                 {
918                         .ident = "HP Compaq 6720s",
919                         .matches = {
920                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
921                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
922                         },
923                         /* PCI slot number of the controller */
924                         .driver_data = (void *)0x1FUL,
925                 },
926
927                 { }     /* terminate list */
928         };
929         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
930
931         if (dmi) {
932                 unsigned long slot = (unsigned long)dmi->driver_data;
933                 /* apply the quirk only to on-board controllers */
934                 return slot == PCI_SLOT(pdev->devfn);
935         }
936
937         return false;
938 }
939
940 static bool ahci_broken_suspend(struct pci_dev *pdev)
941 {
942         static const struct dmi_system_id sysids[] = {
943                 /*
944                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
945                  * to the harddisk doesn't become online after
946                  * resuming from STR.  Warn and fail suspend.
947                  *
948                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
949                  *
950                  * Use dates instead of versions to match as HP is
951                  * apparently recycling both product and version
952                  * strings.
953                  *
954                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
955                  */
956                 {
957                         .ident = "dv4",
958                         .matches = {
959                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
960                                 DMI_MATCH(DMI_PRODUCT_NAME,
961                                           "HP Pavilion dv4 Notebook PC"),
962                         },
963                         .driver_data = "20090105",      /* F.30 */
964                 },
965                 {
966                         .ident = "dv5",
967                         .matches = {
968                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
969                                 DMI_MATCH(DMI_PRODUCT_NAME,
970                                           "HP Pavilion dv5 Notebook PC"),
971                         },
972                         .driver_data = "20090506",      /* F.16 */
973                 },
974                 {
975                         .ident = "dv6",
976                         .matches = {
977                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
978                                 DMI_MATCH(DMI_PRODUCT_NAME,
979                                           "HP Pavilion dv6 Notebook PC"),
980                         },
981                         .driver_data = "20090423",      /* F.21 */
982                 },
983                 {
984                         .ident = "HDX18",
985                         .matches = {
986                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
987                                 DMI_MATCH(DMI_PRODUCT_NAME,
988                                           "HP HDX18 Notebook PC"),
989                         },
990                         .driver_data = "20090430",      /* F.23 */
991                 },
992                 /*
993                  * Acer eMachines G725 has the same problem.  BIOS
994                  * V1.03 is known to be broken.  V3.04 is known to
995                  * work.  Between, there are V1.06, V2.06 and V3.03
996                  * that we don't have much idea about.  For now,
997                  * blacklist anything older than V3.04.
998                  *
999                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
1000                  */
1001                 {
1002                         .ident = "G725",
1003                         .matches = {
1004                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
1005                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
1006                         },
1007                         .driver_data = "20091216",      /* V3.04 */
1008                 },
1009                 { }     /* terminate list */
1010         };
1011         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1012         int year, month, date;
1013         char buf[9];
1014
1015         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
1016                 return false;
1017
1018         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1019         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1020
1021         return strcmp(buf, dmi->driver_data) < 0;
1022 }
1023
1024 static bool ahci_broken_online(struct pci_dev *pdev)
1025 {
1026 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
1027         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1028         static const struct dmi_system_id sysids[] = {
1029                 /*
1030                  * There are several gigabyte boards which use
1031                  * SIMG5723s configured as hardware RAID.  Certain
1032                  * 5723 firmware revisions shipped there keep the link
1033                  * online but fail to answer properly to SRST or
1034                  * IDENTIFY when no device is attached downstream
1035                  * causing libata to retry quite a few times leading
1036                  * to excessive detection delay.
1037                  *
1038                  * As these firmwares respond to the second reset try
1039                  * with invalid device signature, considering unknown
1040                  * sig as offline works around the problem acceptably.
1041                  */
1042                 {
1043                         .ident = "EP45-DQ6",
1044                         .matches = {
1045                                 DMI_MATCH(DMI_BOARD_VENDOR,
1046                                           "Gigabyte Technology Co., Ltd."),
1047                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1048                         },
1049                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1050                 },
1051                 {
1052                         .ident = "EP45-DS5",
1053                         .matches = {
1054                                 DMI_MATCH(DMI_BOARD_VENDOR,
1055                                           "Gigabyte Technology Co., Ltd."),
1056                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1057                         },
1058                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1059                 },
1060                 { }     /* terminate list */
1061         };
1062 #undef ENCODE_BUSDEVFN
1063         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1064         unsigned int val;
1065
1066         if (!dmi)
1067                 return false;
1068
1069         val = (unsigned long)dmi->driver_data;
1070
1071         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1072 }
1073
1074 #ifdef CONFIG_ATA_ACPI
1075 static void ahci_gtf_filter_workaround(struct ata_host *host)
1076 {
1077         static const struct dmi_system_id sysids[] = {
1078                 /*
1079                  * Aspire 3810T issues a bunch of SATA enable commands
1080                  * via _GTF including an invalid one and one which is
1081                  * rejected by the device.  Among the successful ones
1082                  * is FPDMA non-zero offset enable which when enabled
1083                  * only on the drive side leads to NCQ command
1084                  * failures.  Filter it out.
1085                  */
1086                 {
1087                         .ident = "Aspire 3810T",
1088                         .matches = {
1089                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1090                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1091                         },
1092                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1093                 },
1094                 { }
1095         };
1096         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1097         unsigned int filter;
1098         int i;
1099
1100         if (!dmi)
1101                 return;
1102
1103         filter = (unsigned long)dmi->driver_data;
1104         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1105                  filter, dmi->ident);
1106
1107         for (i = 0; i < host->n_ports; i++) {
1108                 struct ata_port *ap = host->ports[i];
1109                 struct ata_link *link;
1110                 struct ata_device *dev;
1111
1112                 ata_for_each_link(link, ap, EDGE)
1113                         ata_for_each_dev(dev, link, ALL)
1114                                 dev->gtf_filter |= filter;
1115         }
1116 }
1117 #else
1118 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1119 {}
1120 #endif
1121
1122 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1123 {
1124         unsigned int board_id = ent->driver_data;
1125         struct ata_port_info pi = ahci_port_info[board_id];
1126         const struct ata_port_info *ppi[] = { &pi, NULL };
1127         struct device *dev = &pdev->dev;
1128         struct ahci_host_priv *hpriv;
1129         struct ata_host *host;
1130         int n_ports, i, rc;
1131         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1132
1133         VPRINTK("ENTER\n");
1134
1135         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1136
1137         ata_print_version_once(&pdev->dev, DRV_VERSION);
1138
1139         /* The AHCI driver can only drive the SATA ports, the PATA driver
1140            can drive them all so if both drivers are selected make sure
1141            AHCI stays out of the way */
1142         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1143                 return -ENODEV;
1144
1145         /*
1146          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1147          * ahci, use ata_generic instead.
1148          */
1149         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1150             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1151             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1152             pdev->subsystem_device == 0xcb89)
1153                 return -ENODEV;
1154
1155         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1156          * At the moment, we can only use the AHCI mode. Let the users know
1157          * that for SAS drives they're out of luck.
1158          */
1159         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1160                 dev_info(&pdev->dev,
1161                          "PDC42819 can only drive SATA devices with this driver\n");
1162
1163         /* Both Connext and Enmotus devices use non-standard BARs */
1164         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1165                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1166         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1167                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1168
1169         /* acquire resources */
1170         rc = pcim_enable_device(pdev);
1171         if (rc)
1172                 return rc;
1173
1174         /* AHCI controllers often implement SFF compatible interface.
1175          * Grab all PCI BARs just in case.
1176          */
1177         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1178         if (rc == -EBUSY)
1179                 pcim_pin_device(pdev);
1180         if (rc)
1181                 return rc;
1182
1183         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1184             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1185                 u8 map;
1186
1187                 /* ICH6s share the same PCI ID for both piix and ahci
1188                  * modes.  Enabling ahci mode while MAP indicates
1189                  * combined mode is a bad idea.  Yield to ata_piix.
1190                  */
1191                 pci_read_config_byte(pdev, ICH_MAP, &map);
1192                 if (map & 0x3) {
1193                         dev_info(&pdev->dev,
1194                                  "controller is in combined mode, can't enable AHCI mode\n");
1195                         return -ENODEV;
1196                 }
1197         }
1198
1199         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1200         if (!hpriv)
1201                 return -ENOMEM;
1202         hpriv->flags |= (unsigned long)pi.private_data;
1203
1204         /* MCP65 revision A1 and A2 can't do MSI */
1205         if (board_id == board_ahci_mcp65 &&
1206             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1207                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1208
1209         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1210         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1211                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1212
1213         /* only some SB600s can do 64bit DMA */
1214         if (ahci_sb600_enable_64bit(pdev))
1215                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1216
1217         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1218                 pci_intx(pdev, 1);
1219
1220         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1221
1222         /* save initial config */
1223         ahci_pci_save_initial_config(pdev, hpriv);
1224
1225         /* prepare host */
1226         if (hpriv->cap & HOST_CAP_NCQ) {
1227                 pi.flags |= ATA_FLAG_NCQ;
1228                 /*
1229                  * Auto-activate optimization is supposed to be
1230                  * supported on all AHCI controllers indicating NCQ
1231                  * capability, but it seems to be broken on some
1232                  * chipsets including NVIDIAs.
1233                  */
1234                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1235                         pi.flags |= ATA_FLAG_FPDMA_AA;
1236         }
1237
1238         if (hpriv->cap & HOST_CAP_PMP)
1239                 pi.flags |= ATA_FLAG_PMP;
1240
1241         ahci_set_em_messages(hpriv, &pi);
1242
1243         if (ahci_broken_system_poweroff(pdev)) {
1244                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1245                 dev_info(&pdev->dev,
1246                         "quirky BIOS, skipping spindown on poweroff\n");
1247         }
1248
1249         if (ahci_broken_suspend(pdev)) {
1250                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1251                 dev_warn(&pdev->dev,
1252                          "BIOS update required for suspend/resume\n");
1253         }
1254
1255         if (ahci_broken_online(pdev)) {
1256                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1257                 dev_info(&pdev->dev,
1258                          "online status unreliable, applying workaround\n");
1259         }
1260
1261         /* CAP.NP sometimes indicate the index of the last enabled
1262          * port, at other times, that of the last possible port, so
1263          * determining the maximum port number requires looking at
1264          * both CAP.NP and port_map.
1265          */
1266         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1267
1268         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1269         if (!host)
1270                 return -ENOMEM;
1271         host->private_data = hpriv;
1272
1273         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1274                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1275         else
1276                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1277
1278         if (pi.flags & ATA_FLAG_EM)
1279                 ahci_reset_em(host);
1280
1281         for (i = 0; i < host->n_ports; i++) {
1282                 struct ata_port *ap = host->ports[i];
1283
1284                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1285                 ata_port_pbar_desc(ap, ahci_pci_bar,
1286                                    0x100 + ap->port_no * 0x80, "port");
1287
1288                 /* set enclosure management message type */
1289                 if (ap->flags & ATA_FLAG_EM)
1290                         ap->em_message_type = hpriv->em_msg_type;
1291
1292
1293                 /* disabled/not-implemented port */
1294                 if (!(hpriv->port_map & (1 << i)))
1295                         ap->ops = &ata_dummy_port_ops;
1296         }
1297
1298         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1299         ahci_p5wdh_workaround(host);
1300
1301         /* apply gtf filter quirk */
1302         ahci_gtf_filter_workaround(host);
1303
1304         /* initialize adapter */
1305         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1306         if (rc)
1307                 return rc;
1308
1309         rc = ahci_pci_reset_controller(host);
1310         if (rc)
1311                 return rc;
1312
1313         ahci_pci_init_controller(host);
1314         ahci_pci_print_info(host);
1315
1316         pci_set_master(pdev);
1317         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1318                                  &ahci_sht);
1319 }
1320
1321 static int __init ahci_init(void)
1322 {
1323         return pci_register_driver(&ahci_pci_driver);
1324 }
1325
1326 static void __exit ahci_exit(void)
1327 {
1328         pci_unregister_driver(&ahci_pci_driver);
1329 }
1330
1331
1332 MODULE_AUTHOR("Jeff Garzik");
1333 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1334 MODULE_LICENSE("GPL");
1335 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1336 MODULE_VERSION(DRV_VERSION);
1337
1338 module_init(ahci_init);
1339 module_exit(ahci_exit);