drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nosntf,
  65         board_ahci_yes_fbs,
  66
  67         /* board IDs for specific chipsets in alphabetical order */
  68         board_ahci_mcp65,
  69         board_ahci_mcp77,
  70         board_ahci_mcp89,
  71         board_ahci_mv,
  72         board_ahci_sb600,
  73         board_ahci_sb700,       /* for SB700 and SB800 */
  74         board_ahci_vt8251,
  75
  76         /* aliases */
  77         board_ahci_mcp_linux    = board_ahci_mcp65,
  78         board_ahci_mcp67        = board_ahci_mcp65,
  79         board_ahci_mcp73        = board_ahci_mcp65,
  80         board_ahci_mcp79        = board_ahci_mcp77,
  81 };
  82
  83 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  84 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  85                                  unsigned long deadline);
  86 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  87                                 unsigned long deadline);
  88 #ifdef CONFIG_PM
  89 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  90 static int ahci_pci_device_resume(struct pci_dev *pdev);
  91 #endif
  92
  93 static struct scsi_host_template ahci_sht = {
  94         AHCI_SHT("ahci"),
  95 };
  96
  97 static struct ata_port_operations ahci_vt8251_ops = {
  98         .inherits               = &ahci_ops,
  99         .hardreset              = ahci_vt8251_hardreset,
 100 };
 101
 102 static struct ata_port_operations ahci_p5wdh_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_p5wdh_hardreset,
 105 };
 106
 107 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 108
 109 static const struct ata_port_info ahci_port_info[] = {
 110         /* by features */
 111         [board_ahci] =
 112         {
 113                 .flags          = AHCI_FLAG_COMMON,
 114                 .pio_mask       = ATA_PIO4,
 115                 .udma_mask      = ATA_UDMA6,
 116                 .port_ops       = &ahci_ops,
 117         },
 118         [board_ahci_ign_iferr] =
 119         {
 120                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 121                 .flags          = AHCI_FLAG_COMMON,
 122                 .pio_mask       = ATA_PIO4,
 123                 .udma_mask      = ATA_UDMA6,
 124                 .port_ops       = &ahci_ops,
 125         },
 126         [board_ahci_nosntf] =
 127         {
 128                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 129                 .flags          = AHCI_FLAG_COMMON,
 130                 .pio_mask       = ATA_PIO4,
 131                 .udma_mask      = ATA_UDMA6,
 132                 .port_ops       = &ahci_ops,
 133         },
 134         [board_ahci_yes_fbs] =
 135         {
 136                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 137                 .flags          = AHCI_FLAG_COMMON,
 138                 .pio_mask       = ATA_PIO4,
 139                 .udma_mask      = ATA_UDMA6,
 140                 .port_ops       = &ahci_ops,
 141         },
 142         /* by chipsets */
 143         [board_ahci_mcp65] =
 144         {
 145                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 146                                  AHCI_HFLAG_YES_NCQ),
 147                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 148                 .pio_mask       = ATA_PIO4,
 149                 .udma_mask      = ATA_UDMA6,
 150                 .port_ops       = &ahci_ops,
 151         },
 152         [board_ahci_mcp77] =
 153         {
 154                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 155                 .flags          = AHCI_FLAG_COMMON,
 156                 .pio_mask       = ATA_PIO4,
 157                 .udma_mask      = ATA_UDMA6,
 158                 .port_ops       = &ahci_ops,
 159         },
 160         [board_ahci_mcp89] =
 161         {
 162                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 163                 .flags          = AHCI_FLAG_COMMON,
 164                 .pio_mask       = ATA_PIO4,
 165                 .udma_mask      = ATA_UDMA6,
 166                 .port_ops       = &ahci_ops,
 167         },
 168         [board_ahci_mv] =
 169         {
 170                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 171                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 172                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 173                 .pio_mask       = ATA_PIO4,
 174                 .udma_mask      = ATA_UDMA6,
 175                 .port_ops       = &ahci_ops,
 176         },
 177         [board_ahci_sb600] =
 178         {
 179                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 180                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 181                                  AHCI_HFLAG_32BIT_ONLY),
 182                 .flags          = AHCI_FLAG_COMMON,
 183                 .pio_mask       = ATA_PIO4,
 184                 .udma_mask      = ATA_UDMA6,
 185                 .port_ops       = &ahci_pmp_retry_srst_ops,
 186         },
 187         [board_ahci_sb700] =    /* for SB700 and SB800 */
 188         {
 189                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 190                 .flags          = AHCI_FLAG_COMMON,
 191                 .pio_mask       = ATA_PIO4,
 192                 .udma_mask      = ATA_UDMA6,
 193                 .port_ops       = &ahci_pmp_retry_srst_ops,
 194         },
 195         [board_ahci_vt8251] =
 196         {
 197                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 198                 .flags          = AHCI_FLAG_COMMON,
 199                 .pio_mask       = ATA_PIO4,
 200                 .udma_mask      = ATA_UDMA6,
 201                 .port_ops       = &ahci_vt8251_ops,
 202         },
 203 };
 204
 205 static const struct pci_device_id ahci_pci_tbl[] = {
 206         /* Intel */
 207         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 208         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 209         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 210         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 211         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 212         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 213         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 214         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 215         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 216         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 217         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 218         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 219         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 220         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 221         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 222         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 223         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 224         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 225         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 226         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 227         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 228         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 229         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 230         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 231         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 232         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 233         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 234         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 235         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 236         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 237         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 238         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 239         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 240         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 241         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 242         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 243         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 244         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 245         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 246         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 247         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 248         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 249         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 250         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 251         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 252         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 253         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 254         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 255         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 256         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 257         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 258         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 259         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 260         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 261         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 262         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 263         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 264         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 265         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 266         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 267         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 268         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 269         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 270         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 271         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 272         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 273         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 274         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 275         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 276         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 277         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 278         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 279         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 280         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 281         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 282         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 283         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 284         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 285         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 286         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 287         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 288         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 289         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci }, /* Avoton AHCI */
 290         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci }, /* Avoton AHCI */
 291         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci }, /* Avoton RAID */
 292         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci }, /* Avoton RAID */
 293         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci }, /* Avoton RAID */
 294         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci }, /* Avoton RAID */
 295         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci }, /* Avoton RAID */
 296         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci }, /* Avoton RAID */
 297
 298         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 299         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 300           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 301
 302         /* ATI */
 303         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 304         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 305         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 306         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 307         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 308         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 309         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 310
 311         /* AMD */
 312         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 313         /* AMD is using RAID class only for ahci controllers */
 314         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 315           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 316
 317         /* VIA */
 318         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 319         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 320
 321         /* NVIDIA */
 322         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 323         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 324         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 325         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 326         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 327         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 328         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 329         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 330         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 331         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 332         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 333         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 334         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 335         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 336         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 337         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 338         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 339         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 340         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 341         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 342         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 343         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 344         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 345         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 346         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 347         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 348         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 349         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 350         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 351         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 352         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 353         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 354         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 355         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 356         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 357         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 358         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 359         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 360         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 361         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 362         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 363         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 364         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 365         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 366         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 367         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 368         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 369         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 370         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 371         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 372         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 373         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 374         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 375         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 376         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 377         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 378         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 379         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 380         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 381         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 382         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 383         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 384         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 385         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 386         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 387         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 388         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 389         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 390         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 391         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 392         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 393         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 394         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 395         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 396         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 397         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 398         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 399         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 400         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 401         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 402         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 403         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 404         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 405         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 406
 407         /* SiS */
 408         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 409         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 410         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 411
 412         /* ST Microelectronics */
 413         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 414
 415         /* Marvell */
 416         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 417         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 418         { PCI_DEVICE(0x1b4b, 0x9123),
 419           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 420           .class_mask = 0xffffff,
 421           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 422         { PCI_DEVICE(0x1b4b, 0x9125),
 423           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 424         { PCI_DEVICE(0x1b4b, 0x917a),
 425           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 426         { PCI_DEVICE(0x1b4b, 0x9192),
 427           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 428         { PCI_DEVICE(0x1b4b, 0x91a3),
 429           .driver_data = board_ahci_yes_fbs },
 430
 431         /* Promise */
 432         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 433
 434         /* Asmedia */
 435         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 436         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 437         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 438         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 439
 440         /* Enmotus */
 441         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 442
 443         /* Generic, PCI class code for AHCI */
 444         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 445           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 446
 447         { }     /* terminate list */
 448 };
 449
 450
 451 static struct pci_driver ahci_pci_driver = {
 452         .name                   = DRV_NAME,
 453         .id_table               = ahci_pci_tbl,
 454         .probe                  = ahci_init_one,
 455         .remove                 = ata_pci_remove_one,
 456 #ifdef CONFIG_PM
 457         .suspend                = ahci_pci_device_suspend,
 458         .resume                 = ahci_pci_device_resume,
 459 #endif
 460 };
 461
 462 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 463 static int marvell_enable;
 464 #else
 465 static int marvell_enable = 1;
 466 #endif
 467 module_param(marvell_enable, int, 0644);
 468 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 469
 470
 471 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 472                                          struct ahci_host_priv *hpriv)
 473 {
 474         unsigned int force_port_map = 0;
 475         unsigned int mask_port_map = 0;
 476
 477         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 478                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 479                 force_port_map = 1;
 480         }
 481
 482         /*
 483          * Temporary Marvell 6145 hack: PATA port presence
 484          * is asserted through the standard AHCI port
 485          * presence register, as bit 4 (counting from 0)
 486          */
 487         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 488                 if (pdev->device == 0x6121)
 489                         mask_port_map = 0x3;
 490                 else
 491                         mask_port_map = 0xf;
 492                 dev_info(&pdev->dev,
 493                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 494         }
 495
 496         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 497                                  mask_port_map);
 498 }
 499
 500 static int ahci_pci_reset_controller(struct ata_host *host)
 501 {
 502         struct pci_dev *pdev = to_pci_dev(host->dev);
 503
 504         ahci_reset_controller(host);
 505
 506         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 507                 struct ahci_host_priv *hpriv = host->private_data;
 508                 u16 tmp16;
 509
 510                 /* configure PCS */
 511                 pci_read_config_word(pdev, 0x92, &tmp16);
 512                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 513                         tmp16 |= hpriv->port_map;
 514                         pci_write_config_word(pdev, 0x92, tmp16);
 515                 }
 516         }
 517
 518         return 0;
 519 }
 520
 521 static void ahci_pci_init_controller(struct ata_host *host)
 522 {
 523         struct ahci_host_priv *hpriv = host->private_data;
 524         struct pci_dev *pdev = to_pci_dev(host->dev);
 525         void __iomem *port_mmio;
 526         u32 tmp;
 527         int mv;
 528
 529         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 530                 if (pdev->device == 0x6121)
 531                         mv = 2;
 532                 else
 533                         mv = 4;
 534                 port_mmio = __ahci_port_base(host, mv);
 535
 536                 writel(0, port_mmio + PORT_IRQ_MASK);
 537
 538                 /* clear port IRQ */
 539                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 540                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 541                 if (tmp)
 542                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 543         }
 544
 545         ahci_init_controller(host);
 546 }
 547
 548 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 549                                  unsigned long deadline)
 550 {
 551         struct ata_port *ap = link->ap;
 552         bool online;
 553         int rc;
 554
 555         DPRINTK("ENTER\n");
 556
 557         ahci_stop_engine(ap);
 558
 559         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 560                                  deadline, &online, NULL);
 561
 562         ahci_start_engine(ap);
 563
 564         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 565
 566         /* vt8251 doesn't clear BSY on signature FIS reception,
 567          * request follow-up softreset.
 568          */
 569         return online ? -EAGAIN : rc;
 570 }
 571
 572 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 573                                 unsigned long deadline)
 574 {
 575         struct ata_port *ap = link->ap;
 576         struct ahci_port_priv *pp = ap->private_data;
 577         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 578         struct ata_taskfile tf;
 579         bool online;
 580         int rc;
 581
 582         ahci_stop_engine(ap);
 583
 584         /* clear D2H reception area to properly wait for D2H FIS */
 585         ata_tf_init(link->device, &tf);
 586         tf.command = 0x80;
 587         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 588
 589         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 590                                  deadline, &online, NULL);
 591
 592         ahci_start_engine(ap);
 593
 594         /* The pseudo configuration device on SIMG4726 attached to
 595          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 596          * hardreset if no device is attached to the first downstream
 597          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 598          * work around this, wait for !BSY only briefly.  If BSY isn't
 599          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 600          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 601          *
 602          * Wait for two seconds.  Devices attached to downstream port
 603          * which can't process the following IDENTIFY after this will
 604          * have to be reset again.  For most cases, this should
 605          * suffice while making probing snappish enough.
 606          */
 607         if (online) {
 608                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 609                                           ahci_check_ready);
 610                 if (rc)
 611                         ahci_kick_engine(ap);
 612         }
 613         return rc;
 614 }
 615
 616 #ifdef CONFIG_PM
 617 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 618 {
 619         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 620         struct ahci_host_priv *hpriv = host->private_data;
 621         void __iomem *mmio = hpriv->mmio;
 622         u32 ctl;
 623
 624         if (mesg.event & PM_EVENT_SUSPEND &&
 625             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 626                 dev_err(&pdev->dev,
 627                         "BIOS update required for suspend/resume\n");
 628                 return -EIO;
 629         }
 630
 631         if (mesg.event & PM_EVENT_SLEEP) {
 632                 /* AHCI spec rev1.1 section 8.3.3:
 633                  * Software must disable interrupts prior to requesting a
 634                  * transition of the HBA to D3 state.
 635                  */
 636                 ctl = readl(mmio + HOST_CTL);
 637                 ctl &= ~HOST_IRQ_EN;
 638                 writel(ctl, mmio + HOST_CTL);
 639                 readl(mmio + HOST_CTL); /* flush */
 640         }
 641
 642         return ata_pci_device_suspend(pdev, mesg);
 643 }
 644
 645 static int ahci_pci_device_resume(struct pci_dev *pdev)
 646 {
 647         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 648         int rc;
 649
 650         rc = ata_pci_device_do_resume(pdev);
 651         if (rc)
 652                 return rc;
 653
 654         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 655                 rc = ahci_pci_reset_controller(host);
 656                 if (rc)
 657                         return rc;
 658
 659                 ahci_pci_init_controller(host);
 660         }
 661
 662         ata_host_resume(host);
 663
 664         return 0;
 665 }
 666 #endif
 667
 668 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 669 {
 670         int rc;
 671
 672         /*
 673          * If the device fixup already set the dma_mask to some non-standard
 674          * value, don't extend it here. This happens on STA2X11, for example.
 675          */
 676         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 677                 return 0;
 678
 679         if (using_dac &&
 680             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 681                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 682                 if (rc) {
 683                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 684                         if (rc) {
 685                                 dev_err(&pdev->dev,
 686                                         "64-bit DMA enable failed\n");
 687                                 return rc;
 688                         }
 689                 }
 690         } else {
 691                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 692                 if (rc) {
 693                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 694                         return rc;
 695                 }
 696                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 697                 if (rc) {
 698                         dev_err(&pdev->dev,
 699                                 "32-bit consistent DMA enable failed\n");
 700                         return rc;
 701                 }
 702         }
 703         return 0;
 704 }
 705
 706 static void ahci_pci_print_info(struct ata_host *host)
 707 {
 708         struct pci_dev *pdev = to_pci_dev(host->dev);
 709         u16 cc;
 710         const char *scc_s;
 711
 712         pci_read_config_word(pdev, 0x0a, &cc);
 713         if (cc == PCI_CLASS_STORAGE_IDE)
 714                 scc_s = "IDE";
 715         else if (cc == PCI_CLASS_STORAGE_SATA)
 716                 scc_s = "SATA";
 717         else if (cc == PCI_CLASS_STORAGE_RAID)
 718                 scc_s = "RAID";
 719         else
 720                 scc_s = "unknown";
 721
 722         ahci_print_info(host, scc_s);
 723 }
 724
 725 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 726  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 727  * support PMP and the 4726 either directly exports the device
 728  * attached to the first downstream port or acts as a hardware storage
 729  * controller and emulate a single ATA device (can be RAID 0/1 or some
 730  * other configuration).
 731  *
 732  * When there's no device attached to the first downstream port of the
 733  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 734  * configure the 4726.  However, ATA emulation of the device is very
 735  * lame.  It doesn't send signature D2H Reg FIS after the initial
 736  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 737  *
 738  * The following function works around the problem by always using
 739  * hardreset on the port and not depending on receiving signature FIS
 740  * afterward.  If signature FIS isn't received soon, ATA class is
 741  * assumed without follow-up softreset.
 742  */
 743 static void ahci_p5wdh_workaround(struct ata_host *host)
 744 {
 745         static struct dmi_system_id sysids[] = {
 746                 {
 747                         .ident = "P5W DH Deluxe",
 748                         .matches = {
 749                                 DMI_MATCH(DMI_SYS_VENDOR,
 750                                           "ASUSTEK COMPUTER INC"),
 751                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 752                         },
 753                 },
 754                 { }
 755         };
 756         struct pci_dev *pdev = to_pci_dev(host->dev);
 757
 758         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 759             dmi_check_system(sysids)) {
 760                 struct ata_port *ap = host->ports[1];
 761
 762                 dev_info(&pdev->dev,
 763                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 764
 765                 ap->ops = &ahci_p5wdh_ops;
 766                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 767         }
 768 }
 769
 770 /* only some SB600 ahci controllers can do 64bit DMA */
 771 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 772 {
 773         static const struct dmi_system_id sysids[] = {
 774                 /*
 775                  * The oldest version known to be broken is 0901 and
 776                  * working is 1501 which was released on 2007-10-26.
 777                  * Enable 64bit DMA on 1501 and anything newer.
 778                  *
 779                  * Please read bko#9412 for more info.
 780                  */
 781                 {
 782                         .ident = "ASUS M2A-VM",
 783                         .matches = {
 784                                 DMI_MATCH(DMI_BOARD_VENDOR,
 785                                           "ASUSTeK Computer INC."),
 786                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 787                         },
 788                         .driver_data = "20071026",      /* yyyymmdd */
 789                 },
 790                 /*
 791                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 792                  * support 64bit DMA.
 793                  *
 794                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 795                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 796                  * This spelling mistake was fixed in BIOS version 1.5, so
 797                  * 1.5 and later have the Manufacturer as
 798                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 799                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 800                  *
 801                  * BIOS versions earlier than 1.9 had a Board Product Name
 802                  * DMI field of "MS-7376". This was changed to be
 803                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 804                  * match on DMI_BOARD_NAME of "MS-7376".
 805                  */
 806                 {
 807                         .ident = "MSI K9A2 Platinum",
 808                         .matches = {
 809                                 DMI_MATCH(DMI_BOARD_VENDOR,
 810                                           "MICRO-STAR INTER"),
 811                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 812                         },
 813                 },
 814                 /*
 815                  * All BIOS versions for the Asus M3A support 64bit DMA.
 816                  * (all release versions from 0301 to 1206 were tested)
 817                  */
 818                 {
 819                         .ident = "ASUS M3A",
 820                         .matches = {
 821                                 DMI_MATCH(DMI_BOARD_VENDOR,
 822                                           "ASUSTeK Computer INC."),
 823                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 824                         },
 825                 },
 826                 { }
 827         };
 828         const struct dmi_system_id *match;
 829         int year, month, date;
 830         char buf[9];
 831
 832         match = dmi_first_match(sysids);
 833         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 834             !match)
 835                 return false;
 836
 837         if (!match->driver_data)
 838                 goto enable_64bit;
 839
 840         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 841         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 842
 843         if (strcmp(buf, match->driver_data) >= 0)
 844                 goto enable_64bit;
 845         else {
 846                 dev_warn(&pdev->dev,
 847                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 848                          match->ident);
 849                 return false;
 850         }
 851
 852 enable_64bit:
 853         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 854         return true;
 855 }
 856
 857 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 858 {
 859         static const struct dmi_system_id broken_systems[] = {
 860                 {
 861                         .ident = "HP Compaq nx6310",
 862                         .matches = {
 863                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 864                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 865                         },
 866                         /* PCI slot number of the controller */
 867                         .driver_data = (void *)0x1FUL,
 868                 },
 869                 {
 870                         .ident = "HP Compaq 6720s",
 871                         .matches = {
 872                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 873                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 874                         },
 875                         /* PCI slot number of the controller */
 876                         .driver_data = (void *)0x1FUL,
 877                 },
 878
 879                 { }     /* terminate list */
 880         };
 881         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 882
 883         if (dmi) {
 884                 unsigned long slot = (unsigned long)dmi->driver_data;
 885                 /* apply the quirk only to on-board controllers */
 886                 return slot == PCI_SLOT(pdev->devfn);
 887         }
 888
 889         return false;
 890 }
 891
 892 static bool ahci_broken_suspend(struct pci_dev *pdev)
 893 {
 894         static const struct dmi_system_id sysids[] = {
 895                 /*
 896                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
 897                  * to the harddisk doesn't become online after
 898                  * resuming from STR.  Warn and fail suspend.
 899                  *
 900                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
 901                  *
 902                  * Use dates instead of versions to match as HP is
 903                  * apparently recycling both product and version
 904                  * strings.
 905                  *
 906                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
 907                  */
 908                 {
 909                         .ident = "dv4",
 910                         .matches = {
 911                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 912                                 DMI_MATCH(DMI_PRODUCT_NAME,
 913                                           "HP Pavilion dv4 Notebook PC"),
 914                         },
 915                         .driver_data = "20090105",      /* F.30 */
 916                 },
 917                 {
 918                         .ident = "dv5",
 919                         .matches = {
 920                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 921                                 DMI_MATCH(DMI_PRODUCT_NAME,
 922                                           "HP Pavilion dv5 Notebook PC"),
 923                         },
 924                         .driver_data = "20090506",      /* F.16 */
 925                 },
 926                 {
 927                         .ident = "dv6",
 928                         .matches = {
 929                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 930                                 DMI_MATCH(DMI_PRODUCT_NAME,
 931                                           "HP Pavilion dv6 Notebook PC"),
 932                         },
 933                         .driver_data = "20090423",      /* F.21 */
 934                 },
 935                 {
 936                         .ident = "HDX18",
 937                         .matches = {
 938                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 939                                 DMI_MATCH(DMI_PRODUCT_NAME,
 940                                           "HP HDX18 Notebook PC"),
 941                         },
 942                         .driver_data = "20090430",      /* F.23 */
 943                 },
 944                 /*
 945                  * Acer eMachines G725 has the same problem.  BIOS
 946                  * V1.03 is known to be broken.  V3.04 is known to
 947                  * work.  Between, there are V1.06, V2.06 and V3.03
 948                  * that we don't have much idea about.  For now,
 949                  * blacklist anything older than V3.04.
 950                  *
 951                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
 952                  */
 953                 {
 954                         .ident = "G725",
 955                         .matches = {
 956                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
 957                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
 958                         },
 959                         .driver_data = "20091216",      /* V3.04 */
 960                 },
 961                 { }     /* terminate list */
 962         };
 963         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 964         int year, month, date;
 965         char buf[9];
 966
 967         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
 968                 return false;
 969
 970         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 971         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 972
 973         return strcmp(buf, dmi->driver_data) < 0;
 974 }
 975
 976 static bool ahci_broken_online(struct pci_dev *pdev)
 977 {
 978 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
 979         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
 980         static const struct dmi_system_id sysids[] = {
 981                 /*
 982                  * There are several gigabyte boards which use
 983                  * SIMG5723s configured as hardware RAID.  Certain
 984                  * 5723 firmware revisions shipped there keep the link
 985                  * online but fail to answer properly to SRST or
 986                  * IDENTIFY when no device is attached downstream
 987                  * causing libata to retry quite a few times leading
 988                  * to excessive detection delay.
 989                  *
 990                  * As these firmwares respond to the second reset try
 991                  * with invalid device signature, considering unknown
 992                  * sig as offline works around the problem acceptably.
 993                  */
 994                 {
 995                         .ident = "EP45-DQ6",
 996                         .matches = {
 997                                 DMI_MATCH(DMI_BOARD_VENDOR,
 998                                           "Gigabyte Technology Co., Ltd."),
 999                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1000                         },
1001                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1002                 },
1003                 {
1004                         .ident = "EP45-DS5",
1005                         .matches = {
1006                                 DMI_MATCH(DMI_BOARD_VENDOR,
1007                                           "Gigabyte Technology Co., Ltd."),
1008                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1009                         },
1010                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1011                 },
1012                 { }     /* terminate list */
1013         };
1014 #undef ENCODE_BUSDEVFN
1015         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1016         unsigned int val;
1017
1018         if (!dmi)
1019                 return false;
1020
1021         val = (unsigned long)dmi->driver_data;
1022
1023         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1024 }
1025
1026 #ifdef CONFIG_ATA_ACPI
1027 static void ahci_gtf_filter_workaround(struct ata_host *host)
1028 {
1029         static const struct dmi_system_id sysids[] = {
1030                 /*
1031                  * Aspire 3810T issues a bunch of SATA enable commands
1032                  * via _GTF including an invalid one and one which is
1033                  * rejected by the device.  Among the successful ones
1034                  * is FPDMA non-zero offset enable which when enabled
1035                  * only on the drive side leads to NCQ command
1036                  * failures.  Filter it out.
1037                  */
1038                 {
1039                         .ident = "Aspire 3810T",
1040                         .matches = {
1041                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1042                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1043                         },
1044                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1045                 },
1046                 { }
1047         };
1048         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1049         unsigned int filter;
1050         int i;
1051
1052         if (!dmi)
1053                 return;
1054
1055         filter = (unsigned long)dmi->driver_data;
1056         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1057                  filter, dmi->ident);
1058
1059         for (i = 0; i < host->n_ports; i++) {
1060                 struct ata_port *ap = host->ports[i];
1061                 struct ata_link *link;
1062                 struct ata_device *dev;
1063
1064                 ata_for_each_link(link, ap, EDGE)
1065                         ata_for_each_dev(dev, link, ALL)
1066                                 dev->gtf_filter |= filter;
1067         }
1068 }
1069 #else
1070 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1071 {}
1072 #endif
1073
1074 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1075 {
1076         unsigned int board_id = ent->driver_data;
1077         struct ata_port_info pi = ahci_port_info[board_id];
1078         const struct ata_port_info *ppi[] = { &pi, NULL };
1079         struct device *dev = &pdev->dev;
1080         struct ahci_host_priv *hpriv;
1081         struct ata_host *host;
1082         int n_ports, i, rc;
1083         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1084
1085         VPRINTK("ENTER\n");
1086
1087         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1088
1089         ata_print_version_once(&pdev->dev, DRV_VERSION);
1090
1091         /* The AHCI driver can only drive the SATA ports, the PATA driver
1092            can drive them all so if both drivers are selected make sure
1093            AHCI stays out of the way */
1094         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1095                 return -ENODEV;
1096
1097         /*
1098          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1099          * ahci, use ata_generic instead.
1100          */
1101         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1102             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1103             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1104             pdev->subsystem_device == 0xcb89)
1105                 return -ENODEV;
1106
1107         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1108          * At the moment, we can only use the AHCI mode. Let the users know
1109          * that for SAS drives they're out of luck.
1110          */
1111         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1112                 dev_info(&pdev->dev,
1113                          "PDC42819 can only drive SATA devices with this driver\n");
1114
1115         /* Both Connext and Enmotus devices use non-standard BARs */
1116         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1117                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1118         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1119                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1120
1121         /* acquire resources */
1122         rc = pcim_enable_device(pdev);
1123         if (rc)
1124                 return rc;
1125
1126         /* AHCI controllers often implement SFF compatible interface.
1127          * Grab all PCI BARs just in case.
1128          */
1129         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1130         if (rc == -EBUSY)
1131                 pcim_pin_device(pdev);
1132         if (rc)
1133                 return rc;
1134
1135         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1136             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1137                 u8 map;
1138
1139                 /* ICH6s share the same PCI ID for both piix and ahci
1140                  * modes.  Enabling ahci mode while MAP indicates
1141                  * combined mode is a bad idea.  Yield to ata_piix.
1142                  */
1143                 pci_read_config_byte(pdev, ICH_MAP, &map);
1144                 if (map & 0x3) {
1145                         dev_info(&pdev->dev,
1146                                  "controller is in combined mode, can't enable AHCI mode\n");
1147                         return -ENODEV;
1148                 }
1149         }
1150
1151         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1152         if (!hpriv)
1153                 return -ENOMEM;
1154         hpriv->flags |= (unsigned long)pi.private_data;
1155
1156         /* MCP65 revision A1 and A2 can't do MSI */
1157         if (board_id == board_ahci_mcp65 &&
1158             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1159                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1160
1161         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1162         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1163                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1164
1165         /* only some SB600s can do 64bit DMA */
1166         if (ahci_sb600_enable_64bit(pdev))
1167                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1168
1169         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1170                 pci_intx(pdev, 1);
1171
1172         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1173
1174         /* save initial config */
1175         ahci_pci_save_initial_config(pdev, hpriv);
1176
1177         /* prepare host */
1178         if (hpriv->cap & HOST_CAP_NCQ) {
1179                 pi.flags |= ATA_FLAG_NCQ;
1180                 /*
1181                  * Auto-activate optimization is supposed to be
1182                  * supported on all AHCI controllers indicating NCQ
1183                  * capability, but it seems to be broken on some
1184                  * chipsets including NVIDIAs.
1185                  */
1186                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1187                         pi.flags |= ATA_FLAG_FPDMA_AA;
1188         }
1189
1190         if (hpriv->cap & HOST_CAP_PMP)
1191                 pi.flags |= ATA_FLAG_PMP;
1192
1193         ahci_set_em_messages(hpriv, &pi);
1194
1195         if (ahci_broken_system_poweroff(pdev)) {
1196                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1197                 dev_info(&pdev->dev,
1198                         "quirky BIOS, skipping spindown on poweroff\n");
1199         }
1200
1201         if (ahci_broken_suspend(pdev)) {
1202                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1203                 dev_warn(&pdev->dev,
1204                          "BIOS update required for suspend/resume\n");
1205         }
1206
1207         if (ahci_broken_online(pdev)) {
1208                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1209                 dev_info(&pdev->dev,
1210                          "online status unreliable, applying workaround\n");
1211         }
1212
1213         /* CAP.NP sometimes indicate the index of the last enabled
1214          * port, at other times, that of the last possible port, so
1215          * determining the maximum port number requires looking at
1216          * both CAP.NP and port_map.
1217          */
1218         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1219
1220         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1221         if (!host)
1222                 return -ENOMEM;
1223         host->private_data = hpriv;
1224
1225         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1226                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1227         else
1228                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1229
1230         if (pi.flags & ATA_FLAG_EM)
1231                 ahci_reset_em(host);
1232
1233         for (i = 0; i < host->n_ports; i++) {
1234                 struct ata_port *ap = host->ports[i];
1235
1236                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1237                 ata_port_pbar_desc(ap, ahci_pci_bar,
1238                                    0x100 + ap->port_no * 0x80, "port");
1239
1240                 /* set enclosure management message type */
1241                 if (ap->flags & ATA_FLAG_EM)
1242                         ap->em_message_type = hpriv->em_msg_type;
1243
1244
1245                 /* disabled/not-implemented port */
1246                 if (!(hpriv->port_map & (1 << i)))
1247                         ap->ops = &ata_dummy_port_ops;
1248         }
1249
1250         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1251         ahci_p5wdh_workaround(host);
1252
1253         /* apply gtf filter quirk */
1254         ahci_gtf_filter_workaround(host);
1255
1256         /* initialize adapter */
1257         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1258         if (rc)
1259                 return rc;
1260
1261         rc = ahci_pci_reset_controller(host);
1262         if (rc)
1263                 return rc;
1264
1265         ahci_pci_init_controller(host);
1266         ahci_pci_print_info(host);
1267
1268         pci_set_master(pdev);
1269         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1270                                  &ahci_sht);
1271 }
1272
1273 static int __init ahci_init(void)
1274 {
1275         return pci_register_driver(&ahci_pci_driver);
1276 }
1277
1278 static void __exit ahci_exit(void)
1279 {
1280         pci_unregister_driver(&ahci_pci_driver);
1281 }
1282
1283
1284 MODULE_AUTHOR("Jeff Garzik");
1285 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1286 MODULE_LICENSE("GPL");
1287 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1288 MODULE_VERSION(DRV_VERSION);
1289
1290 module_init(ahci_init);
1291 module_exit(ahci_exit);