drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nosntf,
  65         board_ahci_yes_fbs,
  66
  67         /* board IDs for specific chipsets in alphabetical order */
  68         board_ahci_mcp65,
  69         board_ahci_mcp77,
  70         board_ahci_mcp89,
  71         board_ahci_mv,
  72         board_ahci_sb600,
  73         board_ahci_sb700,       /* for SB700 and SB800 */
  74         board_ahci_vt8251,
  75
  76         /* aliases */
  77         board_ahci_mcp_linux    = board_ahci_mcp65,
  78         board_ahci_mcp67        = board_ahci_mcp65,
  79         board_ahci_mcp73        = board_ahci_mcp65,
  80         board_ahci_mcp79        = board_ahci_mcp77,
  81 };
  82
  83 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  84 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  85                                  unsigned long deadline);
  86 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  87                                 unsigned long deadline);
  88 #ifdef CONFIG_PM
  89 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  90 static int ahci_pci_device_resume(struct pci_dev *pdev);
  91 #endif
  92
  93 static struct scsi_host_template ahci_sht = {
  94         AHCI_SHT("ahci"),
  95 };
  96
  97 static struct ata_port_operations ahci_vt8251_ops = {
  98         .inherits               = &ahci_ops,
  99         .hardreset              = ahci_vt8251_hardreset,
 100 };
 101
 102 static struct ata_port_operations ahci_p5wdh_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_p5wdh_hardreset,
 105 };
 106
 107 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 108
 109 static const struct ata_port_info ahci_port_info[] = {
 110         /* by features */
 111         [board_ahci] =
 112         {
 113                 .flags          = AHCI_FLAG_COMMON,
 114                 .pio_mask       = ATA_PIO4,
 115                 .udma_mask      = ATA_UDMA6,
 116                 .port_ops       = &ahci_ops,
 117         },
 118         [board_ahci_ign_iferr] =
 119         {
 120                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 121                 .flags          = AHCI_FLAG_COMMON,
 122                 .pio_mask       = ATA_PIO4,
 123                 .udma_mask      = ATA_UDMA6,
 124                 .port_ops       = &ahci_ops,
 125         },
 126         [board_ahci_nosntf] =
 127         {
 128                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 129                 .flags          = AHCI_FLAG_COMMON,
 130                 .pio_mask       = ATA_PIO4,
 131                 .udma_mask      = ATA_UDMA6,
 132                 .port_ops       = &ahci_ops,
 133         },
 134         [board_ahci_yes_fbs] =
 135         {
 136                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 137                 .flags          = AHCI_FLAG_COMMON,
 138                 .pio_mask       = ATA_PIO4,
 139                 .udma_mask      = ATA_UDMA6,
 140                 .port_ops       = &ahci_ops,
 141         },
 142         /* by chipsets */
 143         [board_ahci_mcp65] =
 144         {
 145                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 146                                  AHCI_HFLAG_YES_NCQ),
 147                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 148                 .pio_mask       = ATA_PIO4,
 149                 .udma_mask      = ATA_UDMA6,
 150                 .port_ops       = &ahci_ops,
 151         },
 152         [board_ahci_mcp77] =
 153         {
 154                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 155                 .flags          = AHCI_FLAG_COMMON,
 156                 .pio_mask       = ATA_PIO4,
 157                 .udma_mask      = ATA_UDMA6,
 158                 .port_ops       = &ahci_ops,
 159         },
 160         [board_ahci_mcp89] =
 161         {
 162                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 163                 .flags          = AHCI_FLAG_COMMON,
 164                 .pio_mask       = ATA_PIO4,
 165                 .udma_mask      = ATA_UDMA6,
 166                 .port_ops       = &ahci_ops,
 167         },
 168         [board_ahci_mv] =
 169         {
 170                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 171                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 172                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 173                 .pio_mask       = ATA_PIO4,
 174                 .udma_mask      = ATA_UDMA6,
 175                 .port_ops       = &ahci_ops,
 176         },
 177         [board_ahci_sb600] =
 178         {
 179                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 180                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 181                                  AHCI_HFLAG_32BIT_ONLY),
 182                 .flags          = AHCI_FLAG_COMMON,
 183                 .pio_mask       = ATA_PIO4,
 184                 .udma_mask      = ATA_UDMA6,
 185                 .port_ops       = &ahci_pmp_retry_srst_ops,
 186         },
 187         [board_ahci_sb700] =    /* for SB700 and SB800 */
 188         {
 189                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 190                 .flags          = AHCI_FLAG_COMMON,
 191                 .pio_mask       = ATA_PIO4,
 192                 .udma_mask      = ATA_UDMA6,
 193                 .port_ops       = &ahci_pmp_retry_srst_ops,
 194         },
 195         [board_ahci_vt8251] =
 196         {
 197                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 198                 .flags          = AHCI_FLAG_COMMON,
 199                 .pio_mask       = ATA_PIO4,
 200                 .udma_mask      = ATA_UDMA6,
 201                 .port_ops       = &ahci_vt8251_ops,
 202         },
 203 };
 204
 205 static const struct pci_device_id ahci_pci_tbl[] = {
 206         /* Intel */
 207         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 208         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 209         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 210         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 211         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 212         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 213         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 214         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 215         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 216         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 217         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 218         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 219         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 220         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 221         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 222         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 223         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 224         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 225         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 226         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 227         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 228         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 229         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 230         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 231         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 232         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 233         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 234         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 235         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 236         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 237         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 238         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 239         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 240         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 241         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 242         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 243         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 244         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 245         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 246         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 247         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 248         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 249         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 250         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 251         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 252         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 253         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 254         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 255         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 256         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 257         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 258         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 259         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 260         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 261         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 262         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 263         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 264         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 265         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 266         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 267         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 268         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 269         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 270         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 271         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 272         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 273         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 274         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 275         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 276         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 277         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 278         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 279         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 280         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 281
 282         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 283         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 284           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 285
 286         /* ATI */
 287         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 288         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 289         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 290         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 291         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 292         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 293         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 294
 295         /* AMD */
 296         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 297         /* AMD is using RAID class only for ahci controllers */
 298         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 299           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 300
 301         /* VIA */
 302         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 303         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 304
 305         /* NVIDIA */
 306         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 307         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 308         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 309         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 310         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 311         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 312         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 313         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 314         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 315         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 316         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 317         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 318         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 319         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 320         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 321         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 322         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 323         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 324         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 325         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 326         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 327         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 328         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 329         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 330         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 331         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 332         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 333         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 334         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 335         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 336         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 337         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 338         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 339         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 340         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 341         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 342         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 343         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 344         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 345         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 346         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 347         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 348         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 349         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 350         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 351         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 352         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 353         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 354         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 355         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 356         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 357         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 358         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 359         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 360         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 361         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 362         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 363         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 364         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 365         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 366         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 367         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 368         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 369         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 370         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 371         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 372         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 373         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 374         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 375         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 376         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 377         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 378         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 379         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 380         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 381         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 382         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 383         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 384         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 385         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 386         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 387         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 388         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 389         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 390
 391         /* SiS */
 392         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 393         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 394         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 395
 396         /* ST Microelectronics */
 397         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 398
 399         /* Marvell */
 400         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 401         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 402         { PCI_DEVICE(0x1b4b, 0x9123),
 403           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 404           .class_mask = 0xffffff,
 405           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 406         { PCI_DEVICE(0x1b4b, 0x9125),
 407           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 408         { PCI_DEVICE(0x1b4b, 0x917a),
 409           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 410         { PCI_DEVICE(0x1b4b, 0x9192),
 411           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 412         { PCI_DEVICE(0x1b4b, 0x91a3),
 413           .driver_data = board_ahci_yes_fbs },
 414
 415         /* Promise */
 416         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 417
 418         /* Asmedia */
 419         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 420         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 421         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 422         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 423
 424         /* Enmotus */
 425         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 426
 427         /* Generic, PCI class code for AHCI */
 428         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 429           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 430
 431         { }     /* terminate list */
 432 };
 433
 434
 435 static struct pci_driver ahci_pci_driver = {
 436         .name                   = DRV_NAME,
 437         .id_table               = ahci_pci_tbl,
 438         .probe                  = ahci_init_one,
 439         .remove                 = ata_pci_remove_one,
 440 #ifdef CONFIG_PM
 441         .suspend                = ahci_pci_device_suspend,
 442         .resume                 = ahci_pci_device_resume,
 443 #endif
 444 };
 445
 446 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 447 static int marvell_enable;
 448 #else
 449 static int marvell_enable = 1;
 450 #endif
 451 module_param(marvell_enable, int, 0644);
 452 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 453
 454
 455 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 456                                          struct ahci_host_priv *hpriv)
 457 {
 458         unsigned int force_port_map = 0;
 459         unsigned int mask_port_map = 0;
 460
 461         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 462                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 463                 force_port_map = 1;
 464         }
 465
 466         /*
 467          * Temporary Marvell 6145 hack: PATA port presence
 468          * is asserted through the standard AHCI port
 469          * presence register, as bit 4 (counting from 0)
 470          */
 471         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 472                 if (pdev->device == 0x6121)
 473                         mask_port_map = 0x3;
 474                 else
 475                         mask_port_map = 0xf;
 476                 dev_info(&pdev->dev,
 477                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 478         }
 479
 480         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 481                                  mask_port_map);
 482 }
 483
 484 static int ahci_pci_reset_controller(struct ata_host *host)
 485 {
 486         struct pci_dev *pdev = to_pci_dev(host->dev);
 487
 488         ahci_reset_controller(host);
 489
 490         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 491                 struct ahci_host_priv *hpriv = host->private_data;
 492                 u16 tmp16;
 493
 494                 /* configure PCS */
 495                 pci_read_config_word(pdev, 0x92, &tmp16);
 496                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 497                         tmp16 |= hpriv->port_map;
 498                         pci_write_config_word(pdev, 0x92, tmp16);
 499                 }
 500         }
 501
 502         return 0;
 503 }
 504
 505 static void ahci_pci_init_controller(struct ata_host *host)
 506 {
 507         struct ahci_host_priv *hpriv = host->private_data;
 508         struct pci_dev *pdev = to_pci_dev(host->dev);
 509         void __iomem *port_mmio;
 510         u32 tmp;
 511         int mv;
 512
 513         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 514                 if (pdev->device == 0x6121)
 515                         mv = 2;
 516                 else
 517                         mv = 4;
 518                 port_mmio = __ahci_port_base(host, mv);
 519
 520                 writel(0, port_mmio + PORT_IRQ_MASK);
 521
 522                 /* clear port IRQ */
 523                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 524                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 525                 if (tmp)
 526                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 527         }
 528
 529         ahci_init_controller(host);
 530 }
 531
 532 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 533                                  unsigned long deadline)
 534 {
 535         struct ata_port *ap = link->ap;
 536         bool online;
 537         int rc;
 538
 539         DPRINTK("ENTER\n");
 540
 541         ahci_stop_engine(ap);
 542
 543         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 544                                  deadline, &online, NULL);
 545
 546         ahci_start_engine(ap);
 547
 548         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 549
 550         /* vt8251 doesn't clear BSY on signature FIS reception,
 551          * request follow-up softreset.
 552          */
 553         return online ? -EAGAIN : rc;
 554 }
 555
 556 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 557                                 unsigned long deadline)
 558 {
 559         struct ata_port *ap = link->ap;
 560         struct ahci_port_priv *pp = ap->private_data;
 561         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 562         struct ata_taskfile tf;
 563         bool online;
 564         int rc;
 565
 566         ahci_stop_engine(ap);
 567
 568         /* clear D2H reception area to properly wait for D2H FIS */
 569         ata_tf_init(link->device, &tf);
 570         tf.command = 0x80;
 571         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 572
 573         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 574                                  deadline, &online, NULL);
 575
 576         ahci_start_engine(ap);
 577
 578         /* The pseudo configuration device on SIMG4726 attached to
 579          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 580          * hardreset if no device is attached to the first downstream
 581          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 582          * work around this, wait for !BSY only briefly.  If BSY isn't
 583          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 584          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 585          *
 586          * Wait for two seconds.  Devices attached to downstream port
 587          * which can't process the following IDENTIFY after this will
 588          * have to be reset again.  For most cases, this should
 589          * suffice while making probing snappish enough.
 590          */
 591         if (online) {
 592                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 593                                           ahci_check_ready);
 594                 if (rc)
 595                         ahci_kick_engine(ap);
 596         }
 597         return rc;
 598 }
 599
 600 #ifdef CONFIG_PM
 601 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 602 {
 603         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 604         struct ahci_host_priv *hpriv = host->private_data;
 605         void __iomem *mmio = hpriv->mmio;
 606         u32 ctl;
 607
 608         if (mesg.event & PM_EVENT_SUSPEND &&
 609             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 610                 dev_err(&pdev->dev,
 611                         "BIOS update required for suspend/resume\n");
 612                 return -EIO;
 613         }
 614
 615         if (mesg.event & PM_EVENT_SLEEP) {
 616                 /* AHCI spec rev1.1 section 8.3.3:
 617                  * Software must disable interrupts prior to requesting a
 618                  * transition of the HBA to D3 state.
 619                  */
 620                 ctl = readl(mmio + HOST_CTL);
 621                 ctl &= ~HOST_IRQ_EN;
 622                 writel(ctl, mmio + HOST_CTL);
 623                 readl(mmio + HOST_CTL); /* flush */
 624         }
 625
 626         return ata_pci_device_suspend(pdev, mesg);
 627 }
 628
 629 static int ahci_pci_device_resume(struct pci_dev *pdev)
 630 {
 631         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 632         int rc;
 633
 634         rc = ata_pci_device_do_resume(pdev);
 635         if (rc)
 636                 return rc;
 637
 638         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 639                 rc = ahci_pci_reset_controller(host);
 640                 if (rc)
 641                         return rc;
 642
 643                 ahci_pci_init_controller(host);
 644         }
 645
 646         ata_host_resume(host);
 647
 648         return 0;
 649 }
 650 #endif
 651
 652 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 653 {
 654         int rc;
 655
 656         /*
 657          * If the device fixup already set the dma_mask to some non-standard
 658          * value, don't extend it here. This happens on STA2X11, for example.
 659          */
 660         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 661                 return 0;
 662
 663         if (using_dac &&
 664             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 665                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 666                 if (rc) {
 667                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 668                         if (rc) {
 669                                 dev_err(&pdev->dev,
 670                                         "64-bit DMA enable failed\n");
 671                                 return rc;
 672                         }
 673                 }
 674         } else {
 675                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 676                 if (rc) {
 677                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 678                         return rc;
 679                 }
 680                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 681                 if (rc) {
 682                         dev_err(&pdev->dev,
 683                                 "32-bit consistent DMA enable failed\n");
 684                         return rc;
 685                 }
 686         }
 687         return 0;
 688 }
 689
 690 static void ahci_pci_print_info(struct ata_host *host)
 691 {
 692         struct pci_dev *pdev = to_pci_dev(host->dev);
 693         u16 cc;
 694         const char *scc_s;
 695
 696         pci_read_config_word(pdev, 0x0a, &cc);
 697         if (cc == PCI_CLASS_STORAGE_IDE)
 698                 scc_s = "IDE";
 699         else if (cc == PCI_CLASS_STORAGE_SATA)
 700                 scc_s = "SATA";
 701         else if (cc == PCI_CLASS_STORAGE_RAID)
 702                 scc_s = "RAID";
 703         else
 704                 scc_s = "unknown";
 705
 706         ahci_print_info(host, scc_s);
 707 }
 708
 709 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 710  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 711  * support PMP and the 4726 either directly exports the device
 712  * attached to the first downstream port or acts as a hardware storage
 713  * controller and emulate a single ATA device (can be RAID 0/1 or some
 714  * other configuration).
 715  *
 716  * When there's no device attached to the first downstream port of the
 717  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 718  * configure the 4726.  However, ATA emulation of the device is very
 719  * lame.  It doesn't send signature D2H Reg FIS after the initial
 720  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 721  *
 722  * The following function works around the problem by always using
 723  * hardreset on the port and not depending on receiving signature FIS
 724  * afterward.  If signature FIS isn't received soon, ATA class is
 725  * assumed without follow-up softreset.
 726  */
 727 static void ahci_p5wdh_workaround(struct ata_host *host)
 728 {
 729         static struct dmi_system_id sysids[] = {
 730                 {
 731                         .ident = "P5W DH Deluxe",
 732                         .matches = {
 733                                 DMI_MATCH(DMI_SYS_VENDOR,
 734                                           "ASUSTEK COMPUTER INC"),
 735                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 736                         },
 737                 },
 738                 { }
 739         };
 740         struct pci_dev *pdev = to_pci_dev(host->dev);
 741
 742         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 743             dmi_check_system(sysids)) {
 744                 struct ata_port *ap = host->ports[1];
 745
 746                 dev_info(&pdev->dev,
 747                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 748
 749                 ap->ops = &ahci_p5wdh_ops;
 750                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 751         }
 752 }
 753
 754 /* only some SB600 ahci controllers can do 64bit DMA */
 755 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 756 {
 757         static const struct dmi_system_id sysids[] = {
 758                 /*
 759                  * The oldest version known to be broken is 0901 and
 760                  * working is 1501 which was released on 2007-10-26.
 761                  * Enable 64bit DMA on 1501 and anything newer.
 762                  *
 763                  * Please read bko#9412 for more info.
 764                  */
 765                 {
 766                         .ident = "ASUS M2A-VM",
 767                         .matches = {
 768                                 DMI_MATCH(DMI_BOARD_VENDOR,
 769                                           "ASUSTeK Computer INC."),
 770                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 771                         },
 772                         .driver_data = "20071026",      /* yyyymmdd */
 773                 },
 774                 /*
 775                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 776                  * support 64bit DMA.
 777                  *
 778                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 779                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 780                  * This spelling mistake was fixed in BIOS version 1.5, so
 781                  * 1.5 and later have the Manufacturer as
 782                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 783                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 784                  *
 785                  * BIOS versions earlier than 1.9 had a Board Product Name
 786                  * DMI field of "MS-7376". This was changed to be
 787                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 788                  * match on DMI_BOARD_NAME of "MS-7376".
 789                  */
 790                 {
 791                         .ident = "MSI K9A2 Platinum",
 792                         .matches = {
 793                                 DMI_MATCH(DMI_BOARD_VENDOR,
 794                                           "MICRO-STAR INTER"),
 795                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 796                         },
 797                 },
 798                 /*
 799                  * All BIOS versions for the Asus M3A support 64bit DMA.
 800                  * (all release versions from 0301 to 1206 were tested)
 801                  */
 802                 {
 803                         .ident = "ASUS M3A",
 804                         .matches = {
 805                                 DMI_MATCH(DMI_BOARD_VENDOR,
 806                                           "ASUSTeK Computer INC."),
 807                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 808                         },
 809                 },
 810                 { }
 811         };
 812         const struct dmi_system_id *match;
 813         int year, month, date;
 814         char buf[9];
 815
 816         match = dmi_first_match(sysids);
 817         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 818             !match)
 819                 return false;
 820
 821         if (!match->driver_data)
 822                 goto enable_64bit;
 823
 824         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 825         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 826
 827         if (strcmp(buf, match->driver_data) >= 0)
 828                 goto enable_64bit;
 829         else {
 830                 dev_warn(&pdev->dev,
 831                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 832                          match->ident);
 833                 return false;
 834         }
 835
 836 enable_64bit:
 837         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 838         return true;
 839 }
 840
 841 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 842 {
 843         static const struct dmi_system_id broken_systems[] = {
 844                 {
 845                         .ident = "HP Compaq nx6310",
 846                         .matches = {
 847                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 848                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 849                         },
 850                         /* PCI slot number of the controller */
 851                         .driver_data = (void *)0x1FUL,
 852                 },
 853                 {
 854                         .ident = "HP Compaq 6720s",
 855                         .matches = {
 856                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 857                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 858                         },
 859                         /* PCI slot number of the controller */
 860                         .driver_data = (void *)0x1FUL,
 861                 },
 862
 863                 { }     /* terminate list */
 864         };
 865         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 866
 867         if (dmi) {
 868                 unsigned long slot = (unsigned long)dmi->driver_data;
 869                 /* apply the quirk only to on-board controllers */
 870                 return slot == PCI_SLOT(pdev->devfn);
 871         }
 872
 873         return false;
 874 }
 875
 876 static bool ahci_broken_suspend(struct pci_dev *pdev)
 877 {
 878         static const struct dmi_system_id sysids[] = {
 879                 /*
 880                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
 881                  * to the harddisk doesn't become online after
 882                  * resuming from STR.  Warn and fail suspend.
 883                  *
 884                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
 885                  *
 886                  * Use dates instead of versions to match as HP is
 887                  * apparently recycling both product and version
 888                  * strings.
 889                  *
 890                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
 891                  */
 892                 {
 893                         .ident = "dv4",
 894                         .matches = {
 895                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 896                                 DMI_MATCH(DMI_PRODUCT_NAME,
 897                                           "HP Pavilion dv4 Notebook PC"),
 898                         },
 899                         .driver_data = "20090105",      /* F.30 */
 900                 },
 901                 {
 902                         .ident = "dv5",
 903                         .matches = {
 904                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 905                                 DMI_MATCH(DMI_PRODUCT_NAME,
 906                                           "HP Pavilion dv5 Notebook PC"),
 907                         },
 908                         .driver_data = "20090506",      /* F.16 */
 909                 },
 910                 {
 911                         .ident = "dv6",
 912                         .matches = {
 913                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 914                                 DMI_MATCH(DMI_PRODUCT_NAME,
 915                                           "HP Pavilion dv6 Notebook PC"),
 916                         },
 917                         .driver_data = "20090423",      /* F.21 */
 918                 },
 919                 {
 920                         .ident = "HDX18",
 921                         .matches = {
 922                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 923                                 DMI_MATCH(DMI_PRODUCT_NAME,
 924                                           "HP HDX18 Notebook PC"),
 925                         },
 926                         .driver_data = "20090430",      /* F.23 */
 927                 },
 928                 /*
 929                  * Acer eMachines G725 has the same problem.  BIOS
 930                  * V1.03 is known to be broken.  V3.04 is known to
 931                  * work.  Between, there are V1.06, V2.06 and V3.03
 932                  * that we don't have much idea about.  For now,
 933                  * blacklist anything older than V3.04.
 934                  *
 935                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
 936                  */
 937                 {
 938                         .ident = "G725",
 939                         .matches = {
 940                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
 941                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
 942                         },
 943                         .driver_data = "20091216",      /* V3.04 */
 944                 },
 945                 { }     /* terminate list */
 946         };
 947         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 948         int year, month, date;
 949         char buf[9];
 950
 951         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
 952                 return false;
 953
 954         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 955         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 956
 957         return strcmp(buf, dmi->driver_data) < 0;
 958 }
 959
 960 static bool ahci_broken_online(struct pci_dev *pdev)
 961 {
 962 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
 963         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
 964         static const struct dmi_system_id sysids[] = {
 965                 /*
 966                  * There are several gigabyte boards which use
 967                  * SIMG5723s configured as hardware RAID.  Certain
 968                  * 5723 firmware revisions shipped there keep the link
 969                  * online but fail to answer properly to SRST or
 970                  * IDENTIFY when no device is attached downstream
 971                  * causing libata to retry quite a few times leading
 972                  * to excessive detection delay.
 973                  *
 974                  * As these firmwares respond to the second reset try
 975                  * with invalid device signature, considering unknown
 976                  * sig as offline works around the problem acceptably.
 977                  */
 978                 {
 979                         .ident = "EP45-DQ6",
 980                         .matches = {
 981                                 DMI_MATCH(DMI_BOARD_VENDOR,
 982                                           "Gigabyte Technology Co., Ltd."),
 983                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
 984                         },
 985                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
 986                 },
 987                 {
 988                         .ident = "EP45-DS5",
 989                         .matches = {
 990                                 DMI_MATCH(DMI_BOARD_VENDOR,
 991                                           "Gigabyte Technology Co., Ltd."),
 992                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
 993                         },
 994                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
 995                 },
 996                 { }     /* terminate list */
 997         };
 998 #undef ENCODE_BUSDEVFN
 999         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1000         unsigned int val;
1001
1002         if (!dmi)
1003                 return false;
1004
1005         val = (unsigned long)dmi->driver_data;
1006
1007         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1008 }
1009
1010 #ifdef CONFIG_ATA_ACPI
1011 static void ahci_gtf_filter_workaround(struct ata_host *host)
1012 {
1013         static const struct dmi_system_id sysids[] = {
1014                 /*
1015                  * Aspire 3810T issues a bunch of SATA enable commands
1016                  * via _GTF including an invalid one and one which is
1017                  * rejected by the device.  Among the successful ones
1018                  * is FPDMA non-zero offset enable which when enabled
1019                  * only on the drive side leads to NCQ command
1020                  * failures.  Filter it out.
1021                  */
1022                 {
1023                         .ident = "Aspire 3810T",
1024                         .matches = {
1025                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1026                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1027                         },
1028                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1029                 },
1030                 { }
1031         };
1032         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1033         unsigned int filter;
1034         int i;
1035
1036         if (!dmi)
1037                 return;
1038
1039         filter = (unsigned long)dmi->driver_data;
1040         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1041                  filter, dmi->ident);
1042
1043         for (i = 0; i < host->n_ports; i++) {
1044                 struct ata_port *ap = host->ports[i];
1045                 struct ata_link *link;
1046                 struct ata_device *dev;
1047
1048                 ata_for_each_link(link, ap, EDGE)
1049                         ata_for_each_dev(dev, link, ALL)
1050                                 dev->gtf_filter |= filter;
1051         }
1052 }
1053 #else
1054 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1055 {}
1056 #endif
1057
1058 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1059 {
1060         unsigned int board_id = ent->driver_data;
1061         struct ata_port_info pi = ahci_port_info[board_id];
1062         const struct ata_port_info *ppi[] = { &pi, NULL };
1063         struct device *dev = &pdev->dev;
1064         struct ahci_host_priv *hpriv;
1065         struct ata_host *host;
1066         int n_ports, i, rc;
1067         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1068
1069         VPRINTK("ENTER\n");
1070
1071         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1072
1073         ata_print_version_once(&pdev->dev, DRV_VERSION);
1074
1075         /* The AHCI driver can only drive the SATA ports, the PATA driver
1076            can drive them all so if both drivers are selected make sure
1077            AHCI stays out of the way */
1078         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1079                 return -ENODEV;
1080
1081         /*
1082          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1083          * ahci, use ata_generic instead.
1084          */
1085         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1086             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1087             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1088             pdev->subsystem_device == 0xcb89)
1089                 return -ENODEV;
1090
1091         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1092          * At the moment, we can only use the AHCI mode. Let the users know
1093          * that for SAS drives they're out of luck.
1094          */
1095         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1096                 dev_info(&pdev->dev,
1097                          "PDC42819 can only drive SATA devices with this driver\n");
1098
1099         /* Both Connext and Enmotus devices use non-standard BARs */
1100         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1101                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1102         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1103                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1104
1105         /* acquire resources */
1106         rc = pcim_enable_device(pdev);
1107         if (rc)
1108                 return rc;
1109
1110         /* AHCI controllers often implement SFF compatible interface.
1111          * Grab all PCI BARs just in case.
1112          */
1113         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1114         if (rc == -EBUSY)
1115                 pcim_pin_device(pdev);
1116         if (rc)
1117                 return rc;
1118
1119         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1120             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1121                 u8 map;
1122
1123                 /* ICH6s share the same PCI ID for both piix and ahci
1124                  * modes.  Enabling ahci mode while MAP indicates
1125                  * combined mode is a bad idea.  Yield to ata_piix.
1126                  */
1127                 pci_read_config_byte(pdev, ICH_MAP, &map);
1128                 if (map & 0x3) {
1129                         dev_info(&pdev->dev,
1130                                  "controller is in combined mode, can't enable AHCI mode\n");
1131                         return -ENODEV;
1132                 }
1133         }
1134
1135         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1136         if (!hpriv)
1137                 return -ENOMEM;
1138         hpriv->flags |= (unsigned long)pi.private_data;
1139
1140         /* MCP65 revision A1 and A2 can't do MSI */
1141         if (board_id == board_ahci_mcp65 &&
1142             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1143                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1144
1145         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1146         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1147                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1148
1149         /* only some SB600s can do 64bit DMA */
1150         if (ahci_sb600_enable_64bit(pdev))
1151                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1152
1153         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1154                 pci_intx(pdev, 1);
1155
1156         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1157
1158         /* save initial config */
1159         ahci_pci_save_initial_config(pdev, hpriv);
1160
1161         /* prepare host */
1162         if (hpriv->cap & HOST_CAP_NCQ) {
1163                 pi.flags |= ATA_FLAG_NCQ;
1164                 /*
1165                  * Auto-activate optimization is supposed to be
1166                  * supported on all AHCI controllers indicating NCQ
1167                  * capability, but it seems to be broken on some
1168                  * chipsets including NVIDIAs.
1169                  */
1170                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1171                         pi.flags |= ATA_FLAG_FPDMA_AA;
1172         }
1173
1174         if (hpriv->cap & HOST_CAP_PMP)
1175                 pi.flags |= ATA_FLAG_PMP;
1176
1177         ahci_set_em_messages(hpriv, &pi);
1178
1179         if (ahci_broken_system_poweroff(pdev)) {
1180                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1181                 dev_info(&pdev->dev,
1182                         "quirky BIOS, skipping spindown on poweroff\n");
1183         }
1184
1185         if (ahci_broken_suspend(pdev)) {
1186                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1187                 dev_warn(&pdev->dev,
1188                          "BIOS update required for suspend/resume\n");
1189         }
1190
1191         if (ahci_broken_online(pdev)) {
1192                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1193                 dev_info(&pdev->dev,
1194                          "online status unreliable, applying workaround\n");
1195         }
1196
1197         /* CAP.NP sometimes indicate the index of the last enabled
1198          * port, at other times, that of the last possible port, so
1199          * determining the maximum port number requires looking at
1200          * both CAP.NP and port_map.
1201          */
1202         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1203
1204         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1205         if (!host)
1206                 return -ENOMEM;
1207         host->private_data = hpriv;
1208
1209         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1210                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1211         else
1212                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1213
1214         if (pi.flags & ATA_FLAG_EM)
1215                 ahci_reset_em(host);
1216
1217         for (i = 0; i < host->n_ports; i++) {
1218                 struct ata_port *ap = host->ports[i];
1219
1220                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1221                 ata_port_pbar_desc(ap, ahci_pci_bar,
1222                                    0x100 + ap->port_no * 0x80, "port");
1223
1224                 /* set enclosure management message type */
1225                 if (ap->flags & ATA_FLAG_EM)
1226                         ap->em_message_type = hpriv->em_msg_type;
1227
1228
1229                 /* disabled/not-implemented port */
1230                 if (!(hpriv->port_map & (1 << i)))
1231                         ap->ops = &ata_dummy_port_ops;
1232         }
1233
1234         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1235         ahci_p5wdh_workaround(host);
1236
1237         /* apply gtf filter quirk */
1238         ahci_gtf_filter_workaround(host);
1239
1240         /* initialize adapter */
1241         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1242         if (rc)
1243                 return rc;
1244
1245         rc = ahci_pci_reset_controller(host);
1246         if (rc)
1247                 return rc;
1248
1249         ahci_pci_init_controller(host);
1250         ahci_pci_print_info(host);
1251
1252         pci_set_master(pdev);
1253         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1254                                  &ahci_sht);
1255 }
1256
1257 static int __init ahci_init(void)
1258 {
1259         return pci_register_driver(&ahci_pci_driver);
1260 }
1261
1262 static void __exit ahci_exit(void)
1263 {
1264         pci_unregister_driver(&ahci_pci_driver);
1265 }
1266
1267
1268 MODULE_AUTHOR("Jeff Garzik");
1269 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1270 MODULE_LICENSE("GPL");
1271 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1272 MODULE_VERSION(DRV_VERSION);
1273
1274 module_init(ahci_init);
1275 module_exit(ahci_exit);