arch/x86/pci/i386.c

   1 /*
   2  *      Low-Level PCI Access for i386 machines
   3  *
   4  * Copyright 1993, 1994 Drew Eckhardt
   5  *      Visionary Computing
   6  *      (Unix and Linux consulting and custom programming)
   7  *      Drew@Colorado.EDU
   8  *      +1 (303) 786-7975
   9  *
  10  * Drew's work was sponsored by:
  11  *      iX Multiuser Multitasking Magazine
  12  *      Hannover, Germany
  13  *      hm@ix.de
  14  *
  15  * Copyright 1997--2000 Martin Mares <mj@ucw.cz>
  16  *
  17  * For more information, please consult the following manuals (look at
  18  * http://www.pcisig.com/ for how to get them):
  19  *
  20  * PCI BIOS Specification
  21  * PCI Local Bus Specification
  22  * PCI to PCI Bridge Specification
  23  * PCI System Design Guide
  24  *
  25  */
  26
  27 #include <linux/types.h>
  28 #include <linux/kernel.h>
  29 #include <linux/pci.h>
  30 #include <linux/init.h>
  31 #include <linux/ioport.h>
  32 #include <linux/errno.h>
  33 #include <linux/bootmem.h>
  34
  35 #include <asm/pat.h>
  36 #include <asm/e820.h>
  37 #include <asm/pci_x86.h>
  38 #include <asm/io_apic.h>
  39
  40
  41 static int
  42 skip_isa_ioresource_align(struct pci_dev *dev) {
  43
  44         if ((pci_probe & PCI_CAN_SKIP_ISA_ALIGN) &&
  45             !(dev->bus->bridge_ctl & PCI_BRIDGE_CTL_ISA))
  46                 return 1;
  47         return 0;
  48 }
  49
  50 /*
  51  * We need to avoid collisions with `mirrored' VGA ports
  52  * and other strange ISA hardware, so we always want the
  53  * addresses to be allocated in the 0x000-0x0ff region
  54  * modulo 0x400.
  55  *
  56  * Why? Because some silly external IO cards only decode
  57  * the low 10 bits of the IO address. The 0x00-0xff region
  58  * is reserved for motherboard devices that decode all 16
  59  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
  60  * but we want to try to avoid allocating at 0x2900-0x2bff
  61  * which might have be mirrored at 0x0100-0x03ff..
  62  */
  63 resource_size_t
  64 pcibios_align_resource(void *data, const struct resource *res,
  65                         resource_size_t size, resource_size_t align)
  66 {
  67         struct pci_dev *dev = data;
  68         resource_size_t start = res->start;
  69
  70         if (res->flags & IORESOURCE_IO) {
  71                 if (skip_isa_ioresource_align(dev))
  72                         return start;
  73                 if (start & 0x300)
  74                         start = (start + 0x3ff) & ~0x3ff;
  75         }
  76         return start;
  77 }
  78 EXPORT_SYMBOL(pcibios_align_resource);
  79
  80 /*
  81  *  Handle resources of PCI devices.  If the world were perfect, we could
  82  *  just allocate all the resource regions and do nothing more.  It isn't.
  83  *  On the other hand, we cannot just re-allocate all devices, as it would
  84  *  require us to know lots of host bridge internals.  So we attempt to
  85  *  keep as much of the original configuration as possible, but tweak it
  86  *  when it's found to be wrong.
  87  *
  88  *  Known BIOS problems we have to work around:
  89  *      - I/O or memory regions not configured
  90  *      - regions configured, but not enabled in the command register
  91  *      - bogus I/O addresses above 64K used
  92  *      - expansion ROMs left enabled (this may sound harmless, but given
  93  *        the fact the PCI specs explicitly allow address decoders to be
  94  *        shared between expansion ROMs and other resource regions, it's
  95  *        at least dangerous)
  96  *
  97  *  Our solution:
  98  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
  99  *          This gives us fixed barriers on where we can allocate.
 100  *      (2) Allocate resources for all enabled devices.  If there is
 101  *          a collision, just mark the resource as unallocated. Also
 102  *          disable expansion ROMs during this step.
 103  *      (3) Try to allocate resources for disabled devices.  If the
 104  *          resources were assigned correctly, everything goes well,
 105  *          if they weren't, they won't disturb allocation of other
 106  *          resources.
 107  *      (4) Assign new addresses to resources which were either
 108  *          not configured at all or misconfigured.  If explicitly
 109  *          requested by the user, configure expansion ROM address
 110  *          as well.
 111  */
 112
 113 static void __init pcibios_allocate_bus_resources(struct list_head *bus_list)
 114 {
 115         struct pci_bus *bus;
 116         struct pci_dev *dev;
 117         int idx;
 118         struct resource *r;
 119
 120         /* Depth-First Search on bus tree */
 121         list_for_each_entry(bus, bus_list, node) {
 122                 if ((dev = bus->self)) {
 123                         for (idx = PCI_BRIDGE_RESOURCES;
 124                             idx < PCI_NUM_RESOURCES; idx++) {
 125                                 r = &dev->resource[idx];
 126                                 if (!r->flags)
 127                                         continue;
 128                                 if (!r->start ||
 129                                     pci_claim_resource(dev, idx) < 0) {
 130                                         /*
 131                                          * Something is wrong with the region.
 132                                          * Invalidate the resource to prevent
 133                                          * child resource allocations in this
 134                                          * range.
 135                                          */
 136                                         r->flags = 0;
 137                                 }
 138                         }
 139                 }
 140                 pcibios_allocate_bus_resources(&bus->children);
 141         }
 142 }
 143
 144 struct pci_check_idx_range {
 145         int start;
 146         int end;
 147 };
 148
 149 static void __init pcibios_allocate_resources(int pass)
 150 {
 151         struct pci_dev *dev = NULL;
 152         int idx, disabled, i;
 153         u16 command;
 154         struct resource *r;
 155
 156         struct pci_check_idx_range idx_range[] = {
 157                 { PCI_STD_RESOURCES, PCI_STD_RESOURCE_END },
 158 #ifdef CONFIG_PCI_IOV
 159                 { PCI_IOV_RESOURCES, PCI_IOV_RESOURCE_END },
 160 #endif
 161         };
 162
 163         for_each_pci_dev(dev) {
 164                 pci_read_config_word(dev, PCI_COMMAND, &command);
 165                 for (i = 0; i < ARRAY_SIZE(idx_range); i++)
 166                 for (idx = idx_range[i].start; idx <= idx_range[i].end; idx++) {
 167                         r = &dev->resource[idx];
 168                         if (r->parent)          /* Already allocated */
 169                                 continue;
 170                         if (!r->start)          /* Address not assigned at all */
 171                                 continue;
 172                         if (r->flags & IORESOURCE_IO)
 173                                 disabled = !(command & PCI_COMMAND_IO);
 174                         else
 175                                 disabled = !(command & PCI_COMMAND_MEMORY);
 176                         if (pass == disabled) {
 177                                 dev_dbg(&dev->dev,
 178                                         "BAR %d: reserving %pr (d=%d, p=%d)\n",
 179                                         idx, r, disabled, pass);
 180                                 if (pci_claim_resource(dev, idx) < 0) {
 181                                         /* We'll assign a new address later */
 182                                         r->end -= r->start;
 183                                         r->start = 0;
 184                                 }
 185                         }
 186                 }
 187                 if (!pass) {
 188                         r = &dev->resource[PCI_ROM_RESOURCE];
 189                         if (r->flags & IORESOURCE_ROM_ENABLE) {
 190                                 /* Turn the ROM off, leave the resource region,
 191                                  * but keep it unregistered. */
 192                                 u32 reg;
 193                                 dev_dbg(&dev->dev, "disabling ROM %pR\n", r);
 194                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
 195                                 pci_read_config_dword(dev,
 196                                                 dev->rom_base_reg, &reg);
 197                                 pci_write_config_dword(dev, dev->rom_base_reg,
 198                                                 reg & ~PCI_ROM_ADDRESS_ENABLE);
 199                         }
 200                 }
 201         }
 202 }
 203
 204 static int __init pcibios_assign_resources(void)
 205 {
 206         struct pci_dev *dev = NULL;
 207         struct resource *r;
 208
 209         if (!(pci_probe & PCI_ASSIGN_ROMS)) {
 210                 /*
 211                  * Try to use BIOS settings for ROMs, otherwise let
 212                  * pci_assign_unassigned_resources() allocate the new
 213                  * addresses.
 214                  */
 215                 for_each_pci_dev(dev) {
 216                         r = &dev->resource[PCI_ROM_RESOURCE];
 217                         if (!r->flags || !r->start)
 218                                 continue;
 219                         if (pci_claim_resource(dev, PCI_ROM_RESOURCE) < 0) {
 220                                 r->end -= r->start;
 221                                 r->start = 0;
 222                         }
 223                 }
 224         }
 225
 226         pci_assign_unassigned_resources();
 227
 228         return 0;
 229 }
 230
 231 void __init pcibios_resource_survey(void)
 232 {
 233         DBG("PCI: Allocating resources\n");
 234         pcibios_allocate_bus_resources(&pci_root_buses);
 235         pcibios_allocate_resources(0);
 236         pcibios_allocate_resources(1);
 237
 238         e820_reserve_resources_late();
 239         /*
 240          * Insert the IO APIC resources after PCI initialization has
 241          * occured to handle IO APICS that are mapped in on a BAR in
 242          * PCI space, but before trying to assign unassigned pci res.
 243          */
 244         ioapic_insert_resources();
 245 }
 246
 247 /**
 248  * called in fs_initcall (one below subsys_initcall),
 249  * give a chance for motherboard reserve resources
 250  */
 251 fs_initcall(pcibios_assign_resources);
 252
 253 /*
 254  *  If we set up a device for bus mastering, we need to check the latency
 255  *  timer as certain crappy BIOSes forget to set it properly.
 256  */
 257 unsigned int pcibios_max_latency = 255;
 258
 259 void pcibios_set_master(struct pci_dev *dev)
 260 {
 261         u8 lat;
 262         pci_read_config_byte(dev, PCI_LATENCY_TIMER, &lat);
 263         if (lat < 16)
 264                 lat = (64 <= pcibios_max_latency) ? 64 : pcibios_max_latency;
 265         else if (lat > pcibios_max_latency)
 266                 lat = pcibios_max_latency;
 267         else
 268                 return;
 269         dev_printk(KERN_DEBUG, &dev->dev, "setting latency timer to %d\n", lat);
 270         pci_write_config_byte(dev, PCI_LATENCY_TIMER, lat);
 271 }
 272
 273 static const struct vm_operations_struct pci_mmap_ops = {
 274         .access = generic_access_phys,
 275 };
 276
 277 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 278                         enum pci_mmap_state mmap_state, int write_combine)
 279 {
 280         unsigned long prot;
 281
 282         /* I/O space cannot be accessed via normal processor loads and
 283          * stores on this platform.
 284          */
 285         if (mmap_state == pci_mmap_io)
 286                 return -EINVAL;
 287
 288         prot = pgprot_val(vma->vm_page_prot);
 289
 290         /*
 291          * Return error if pat is not enabled and write_combine is requested.
 292          * Caller can followup with UC MINUS request and add a WC mtrr if there
 293          * is a free mtrr slot.
 294          */
 295         if (!pat_enabled && write_combine)
 296                 return -EINVAL;
 297
 298         if (pat_enabled && write_combine)
 299                 prot |= _PAGE_CACHE_WC;
 300         else if (pat_enabled || boot_cpu_data.x86 > 3)
 301                 /*
 302                  * ioremap() and ioremap_nocache() defaults to UC MINUS for now.
 303                  * To avoid attribute conflicts, request UC MINUS here
 304                  * aswell.
 305                  */
 306                 prot |= _PAGE_CACHE_UC_MINUS;
 307
 308         vma->vm_page_prot = __pgprot(prot);
 309
 310         if (io_remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 311                                vma->vm_end - vma->vm_start,
 312                                vma->vm_page_prot))
 313                 return -EAGAIN;
 314
 315         vma->vm_ops = &pci_mmap_ops;
 316
 317         return 0;
 318 }