arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Operand types
  33  */
  34 #define OpNone             0ull
  35 #define OpImplicit         1ull  /* No generic decode */
  36 #define OpReg              2ull  /* Register */
  37 #define OpMem              3ull  /* Memory */
  38 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  39 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  40 #define OpMem64            6ull  /* Memory, 64-bit */
  41 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  42 #define OpDX               8ull  /* DX register */
  43 #define OpCL               9ull  /* CL register (for shifts) */
  44 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  45 #define OpOne             11ull  /* Implied 1 */
  46 #define OpImm             12ull  /* Sign extended immediate */
  47 #define OpMem16           13ull  /* Memory operand (16-bit). */
  48 #define OpMem32           14ull  /* Memory operand (32-bit). */
  49 #define OpImmU            15ull  /* Immediate operand, zero extended */
  50 #define OpSI              16ull  /* SI/ESI/RSI */
  51 #define OpImmFAddr        17ull  /* Immediate far address */
  52 #define OpMemFAddr        18ull  /* Far address in memory */
  53 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  54 #define OpES              20ull  /* ES */
  55 #define OpCS              21ull  /* CS */
  56 #define OpSS              22ull  /* SS */
  57 #define OpDS              23ull  /* DS */
  58 #define OpFS              24ull  /* FS */
  59 #define OpGS              25ull  /* GS */
  60 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  61
  62 #define OpBits             5  /* Width of operand field */
  63 #define OpMask             ((1ull << OpBits) - 1)
  64
  65 /*
  66  * Opcode effective-address decode tables.
  67  * Note that we only emulate instructions that have at least one memory
  68  * operand (excluding implicit stack references). We assume that stack
  69  * references and instruction fetches will never occur in special memory
  70  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  71  * not be handled.
  72  */
  73
  74 /* Operand sizes: 8-bit operands or specified/overridden size. */
  75 #define ByteOp      (1<<0)      /* 8-bit operands. */
  76 /* Destination operand type. */
  77 #define DstShift    1
  78 #define ImplicitOps (OpImplicit << DstShift)
  79 #define DstReg      (OpReg << DstShift)
  80 #define DstMem      (OpMem << DstShift)
  81 #define DstAcc      (OpAcc << DstShift)
  82 #define DstDI       (OpDI << DstShift)
  83 #define DstMem64    (OpMem64 << DstShift)
  84 #define DstImmUByte (OpImmUByte << DstShift)
  85 #define DstDX       (OpDX << DstShift)
  86 #define DstMask     (OpMask << DstShift)
  87 /* Source operand type. */
  88 #define SrcShift    6
  89 #define SrcNone     (OpNone << SrcShift)
  90 #define SrcReg      (OpReg << SrcShift)
  91 #define SrcMem      (OpMem << SrcShift)
  92 #define SrcMem16    (OpMem16 << SrcShift)
  93 #define SrcMem32    (OpMem32 << SrcShift)
  94 #define SrcImm      (OpImm << SrcShift)
  95 #define SrcImmByte  (OpImmByte << SrcShift)
  96 #define SrcOne      (OpOne << SrcShift)
  97 #define SrcImmUByte (OpImmUByte << SrcShift)
  98 #define SrcImmU     (OpImmU << SrcShift)
  99 #define SrcSI       (OpSI << SrcShift)
 100 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 101 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 102 #define SrcAcc      (OpAcc << SrcShift)
 103 #define SrcImmU16   (OpImmU16 << SrcShift)
 104 #define SrcDX       (OpDX << SrcShift)
 105 #define SrcMem8     (OpMem8 << SrcShift)
 106 #define SrcMask     (OpMask << SrcShift)
 107 #define BitOp       (1<<11)
 108 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 109 #define String      (1<<13)     /* String instruction (rep capable) */
 110 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 111 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 112 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 113 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 114 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 115 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 116 #define Sse         (1<<18)     /* SSE Vector instruction */
 117 /* Generic ModRM decode. */
 118 #define ModRM       (1<<19)
 119 /* Destination is only written; never read. */
 120 #define Mov         (1<<20)
 121 /* Misc flags */
 122 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 123 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 124 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 125 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 126 #define Undefined   (1<<25) /* No Such Instruction */
 127 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 128 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 129 #define No64        (1<<28)
 130 #define PageTable   (1 << 29)   /* instruction used to write page table */
 131 /* Source 2 operand type */
 132 #define Src2Shift   (30)
 133 #define Src2None    (OpNone << Src2Shift)
 134 #define Src2CL      (OpCL << Src2Shift)
 135 #define Src2ImmByte (OpImmByte << Src2Shift)
 136 #define Src2One     (OpOne << Src2Shift)
 137 #define Src2Imm     (OpImm << Src2Shift)
 138 #define Src2ES      (OpES << Src2Shift)
 139 #define Src2CS      (OpCS << Src2Shift)
 140 #define Src2SS      (OpSS << Src2Shift)
 141 #define Src2DS      (OpDS << Src2Shift)
 142 #define Src2FS      (OpFS << Src2Shift)
 143 #define Src2GS      (OpGS << Src2Shift)
 144 #define Src2Mask    (OpMask << Src2Shift)
 145
 146 #define X2(x...) x, x
 147 #define X3(x...) X2(x), x
 148 #define X4(x...) X2(x), X2(x)
 149 #define X5(x...) X4(x), x
 150 #define X6(x...) X4(x), X2(x)
 151 #define X7(x...) X4(x), X3(x)
 152 #define X8(x...) X4(x), X4(x)
 153 #define X16(x...) X8(x), X8(x)
 154
 155 struct opcode {
 156         u64 flags : 56;
 157         u64 intercept : 8;
 158         union {
 159                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 160                 struct opcode *group;
 161                 struct group_dual *gdual;
 162                 struct gprefix *gprefix;
 163         } u;
 164         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 165 };
 166
 167 struct group_dual {
 168         struct opcode mod012[8];
 169         struct opcode mod3[8];
 170 };
 171
 172 struct gprefix {
 173         struct opcode pfx_no;
 174         struct opcode pfx_66;
 175         struct opcode pfx_f2;
 176         struct opcode pfx_f3;
 177 };
 178
 179 /* EFLAGS bit definitions. */
 180 #define EFLG_ID (1<<21)
 181 #define EFLG_VIP (1<<20)
 182 #define EFLG_VIF (1<<19)
 183 #define EFLG_AC (1<<18)
 184 #define EFLG_VM (1<<17)
 185 #define EFLG_RF (1<<16)
 186 #define EFLG_IOPL (3<<12)
 187 #define EFLG_NT (1<<14)
 188 #define EFLG_OF (1<<11)
 189 #define EFLG_DF (1<<10)
 190 #define EFLG_IF (1<<9)
 191 #define EFLG_TF (1<<8)
 192 #define EFLG_SF (1<<7)
 193 #define EFLG_ZF (1<<6)
 194 #define EFLG_AF (1<<4)
 195 #define EFLG_PF (1<<2)
 196 #define EFLG_CF (1<<0)
 197
 198 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 199 #define EFLG_RESERVED_ONE_MASK 2
 200
 201 /*
 202  * Instruction emulation:
 203  * Most instructions are emulated directly via a fragment of inline assembly
 204  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 205  * any modified flags.
 206  */
 207
 208 #if defined(CONFIG_X86_64)
 209 #define _LO32 "k"               /* force 32-bit operand */
 210 #define _STK  "%%rsp"           /* stack pointer */
 211 #elif defined(__i386__)
 212 #define _LO32 ""                /* force 32-bit operand */
 213 #define _STK  "%%esp"           /* stack pointer */
 214 #endif
 215
 216 /*
 217  * These EFLAGS bits are restored from saved value during emulation, and
 218  * any changes are written back to the saved value after emulation.
 219  */
 220 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 221
 222 /* Before executing instruction: restore necessary bits in EFLAGS. */
 223 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 224         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 225         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 226         "push %"_tmp"; "                                                \
 227         "push %"_tmp"; "                                                \
 228         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 229         "andl %"_LO32 _tmp",("_STK"); "                                 \
 230         "pushf; "                                                       \
 231         "notl %"_LO32 _tmp"; "                                          \
 232         "andl %"_LO32 _tmp",("_STK"); "                                 \
 233         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 234         "pop  %"_tmp"; "                                                \
 235         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 236         "popf; "                                                        \
 237         "pop  %"_sav"; "
 238
 239 /* After executing instruction: write-back necessary bits in EFLAGS. */
 240 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 241         /* _sav |= EFLAGS & _msk; */            \
 242         "pushf; "                               \
 243         "pop  %"_tmp"; "                        \
 244         "andl %"_msk",%"_LO32 _tmp"; "          \
 245         "orl  %"_LO32 _tmp",%"_sav"; "
 246
 247 #ifdef CONFIG_X86_64
 248 #define ON64(x) x
 249 #else
 250 #define ON64(x)
 251 #endif
 252
 253 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 254         do {                                                            \
 255                 __asm__ __volatile__ (                                  \
 256                         _PRE_EFLAGS("0", "4", "2")                      \
 257                         _op _suffix " %"_x"3,%1; "                      \
 258                         _POST_EFLAGS("0", "4", "2")                     \
 259                         : "=m" ((ctxt)->eflags),                        \
 260                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 261                           "=&r" (_tmp)                                  \
 262                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 263         } while (0)
 264
 265
 266 /* Raw emulation: instruction has two explicit operands. */
 267 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 268         do {                                                            \
 269                 unsigned long _tmp;                                     \
 270                                                                         \
 271                 switch ((ctxt)->dst.bytes) {                            \
 272                 case 2:                                                 \
 273                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 274                         break;                                          \
 275                 case 4:                                                 \
 276                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 277                         break;                                          \
 278                 case 8:                                                 \
 279                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 280                         break;                                          \
 281                 }                                                       \
 282         } while (0)
 283
 284 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 285         do {                                                                 \
 286                 unsigned long _tmp;                                          \
 287                 switch ((ctxt)->dst.bytes) {                                 \
 288                 case 1:                                                      \
 289                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 290                         break;                                               \
 291                 default:                                                     \
 292                         __emulate_2op_nobyte(ctxt, _op,                      \
 293                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 294                         break;                                               \
 295                 }                                                            \
 296         } while (0)
 297
 298 /* Source operand is byte-sized and may be restricted to just %cl. */
 299 #define emulate_2op_SrcB(ctxt, _op)                                     \
 300         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 301
 302 /* Source operand is byte, word, long or quad sized. */
 303 #define emulate_2op_SrcV(ctxt, _op)                                     \
 304         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 305
 306 /* Source operand is word, long or quad sized. */
 307 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 308         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 309
 310 /* Instruction has three operands and one operand is stored in ECX register */
 311 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 312         do {                                                            \
 313                 unsigned long _tmp;                                     \
 314                 _type _clv  = (ctxt)->src2.val;                         \
 315                 _type _srcv = (ctxt)->src.val;                          \
 316                 _type _dstv = (ctxt)->dst.val;                          \
 317                                                                         \
 318                 __asm__ __volatile__ (                                  \
 319                         _PRE_EFLAGS("0", "5", "2")                      \
 320                         _op _suffix " %4,%1 \n"                         \
 321                         _POST_EFLAGS("0", "5", "2")                     \
 322                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 323                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 324                         );                                              \
 325                                                                         \
 326                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 327                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 328                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 329         } while (0)
 330
 331 #define emulate_2op_cl(ctxt, _op)                                       \
 332         do {                                                            \
 333                 switch ((ctxt)->dst.bytes) {                            \
 334                 case 2:                                                 \
 335                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 336                         break;                                          \
 337                 case 4:                                                 \
 338                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 339                         break;                                          \
 340                 case 8:                                                 \
 341                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 342                         break;                                          \
 343                 }                                                       \
 344         } while (0)
 345
 346 #define __emulate_1op(ctxt, _op, _suffix)                               \
 347         do {                                                            \
 348                 unsigned long _tmp;                                     \
 349                                                                         \
 350                 __asm__ __volatile__ (                                  \
 351                         _PRE_EFLAGS("0", "3", "2")                      \
 352                         _op _suffix " %1; "                             \
 353                         _POST_EFLAGS("0", "3", "2")                     \
 354                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 355                           "=&r" (_tmp)                                  \
 356                         : "i" (EFLAGS_MASK));                           \
 357         } while (0)
 358
 359 /* Instruction has only one explicit operand (no source operand). */
 360 #define emulate_1op(ctxt, _op)                                          \
 361         do {                                                            \
 362                 switch ((ctxt)->dst.bytes) {                            \
 363                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 364                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 365                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 366                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 367                 }                                                       \
 368         } while (0)
 369
 370 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 371         do {                                                            \
 372                 unsigned long _tmp;                                     \
 373                 ulong *rax = &(ctxt)->regs[VCPU_REGS_RAX];              \
 374                 ulong *rdx = &(ctxt)->regs[VCPU_REGS_RDX];              \
 375                                                                         \
 376                 __asm__ __volatile__ (                                  \
 377                         _PRE_EFLAGS("0", "5", "1")                      \
 378                         "1: \n\t"                                       \
 379                         _op _suffix " %6; "                             \
 380                         "2: \n\t"                                       \
 381                         _POST_EFLAGS("0", "5", "1")                     \
 382                         ".pushsection .fixup,\"ax\" \n\t"               \
 383                         "3: movb $1, %4 \n\t"                           \
 384                         "jmp 2b \n\t"                                   \
 385                         ".popsection \n\t"                              \
 386                         _ASM_EXTABLE(1b, 3b)                            \
 387                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 388                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 389                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val),     \
 390                           "a" (*rax), "d" (*rdx));                      \
 391         } while (0)
 392
 393 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 394 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 395         do {                                                            \
 396                 switch((ctxt)->src.bytes) {                             \
 397                 case 1:                                                 \
 398                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 399                         break;                                          \
 400                 case 2:                                                 \
 401                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 402                         break;                                          \
 403                 case 4:                                                 \
 404                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 405                         break;                                          \
 406                 case 8: ON64(                                           \
 407                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 408                         break;                                          \
 409                 }                                                       \
 410         } while (0)
 411
 412 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 413                                     enum x86_intercept intercept,
 414                                     enum x86_intercept_stage stage)
 415 {
 416         struct x86_instruction_info info = {
 417                 .intercept  = intercept,
 418                 .rep_prefix = ctxt->rep_prefix,
 419                 .modrm_mod  = ctxt->modrm_mod,
 420                 .modrm_reg  = ctxt->modrm_reg,
 421                 .modrm_rm   = ctxt->modrm_rm,
 422                 .src_val    = ctxt->src.val64,
 423                 .src_bytes  = ctxt->src.bytes,
 424                 .dst_bytes  = ctxt->dst.bytes,
 425                 .ad_bytes   = ctxt->ad_bytes,
 426                 .next_rip   = ctxt->eip,
 427         };
 428
 429         return ctxt->ops->intercept(ctxt, &info, stage);
 430 }
 431
 432 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 433 {
 434         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 435 }
 436
 437 /* Access/update address held in a register, based on addressing mode. */
 438 static inline unsigned long
 439 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 440 {
 441         if (ctxt->ad_bytes == sizeof(unsigned long))
 442                 return reg;
 443         else
 444                 return reg & ad_mask(ctxt);
 445 }
 446
 447 static inline unsigned long
 448 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 449 {
 450         return address_mask(ctxt, reg);
 451 }
 452
 453 static inline void
 454 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 455 {
 456         if (ctxt->ad_bytes == sizeof(unsigned long))
 457                 *reg += inc;
 458         else
 459                 *reg = (*reg & ~ad_mask(ctxt)) | ((*reg + inc) & ad_mask(ctxt));
 460 }
 461
 462 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 463 {
 464         register_address_increment(ctxt, &ctxt->_eip, rel);
 465 }
 466
 467 static u32 desc_limit_scaled(struct desc_struct *desc)
 468 {
 469         u32 limit = get_desc_limit(desc);
 470
 471         return desc->g ? (limit << 12) | 0xfff : limit;
 472 }
 473
 474 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 475 {
 476         ctxt->has_seg_override = true;
 477         ctxt->seg_override = seg;
 478 }
 479
 480 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 481 {
 482         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 483                 return 0;
 484
 485         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 486 }
 487
 488 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 489 {
 490         if (!ctxt->has_seg_override)
 491                 return 0;
 492
 493         return ctxt->seg_override;
 494 }
 495
 496 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 497                              u32 error, bool valid)
 498 {
 499         ctxt->exception.vector = vec;
 500         ctxt->exception.error_code = error;
 501         ctxt->exception.error_code_valid = valid;
 502         return X86EMUL_PROPAGATE_FAULT;
 503 }
 504
 505 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 506 {
 507         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 508 }
 509
 510 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 511 {
 512         return emulate_exception(ctxt, GP_VECTOR, err, true);
 513 }
 514
 515 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 516 {
 517         return emulate_exception(ctxt, SS_VECTOR, err, true);
 518 }
 519
 520 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 521 {
 522         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 523 }
 524
 525 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 526 {
 527         return emulate_exception(ctxt, TS_VECTOR, err, true);
 528 }
 529
 530 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 531 {
 532         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 533 }
 534
 535 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 536 {
 537         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 538 }
 539
 540 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 541 {
 542         u16 selector;
 543         struct desc_struct desc;
 544
 545         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 546         return selector;
 547 }
 548
 549 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 550                                  unsigned seg)
 551 {
 552         u16 dummy;
 553         u32 base3;
 554         struct desc_struct desc;
 555
 556         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 557         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 558 }
 559
 560 static int __linearize(struct x86_emulate_ctxt *ctxt,
 561                      struct segmented_address addr,
 562                      unsigned size, bool write, bool fetch,
 563                      ulong *linear)
 564 {
 565         struct desc_struct desc;
 566         bool usable;
 567         ulong la;
 568         u32 lim;
 569         u16 sel;
 570         unsigned cpl, rpl;
 571
 572         la = seg_base(ctxt, addr.seg) + addr.ea;
 573         switch (ctxt->mode) {
 574         case X86EMUL_MODE_REAL:
 575                 break;
 576         case X86EMUL_MODE_PROT64:
 577                 if (((signed long)la << 16) >> 16 != la)
 578                         return emulate_gp(ctxt, 0);
 579                 break;
 580         default:
 581                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 582                                                 addr.seg);
 583                 if (!usable)
 584                         goto bad;
 585                 /* code segment or read-only data segment */
 586                 if (((desc.type & 8) || !(desc.type & 2)) && write)
 587                         goto bad;
 588                 /* unreadable code segment */
 589                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 590                         goto bad;
 591                 lim = desc_limit_scaled(&desc);
 592                 if ((desc.type & 8) || !(desc.type & 4)) {
 593                         /* expand-up segment */
 594                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 595                                 goto bad;
 596                 } else {
 597                         /* exapand-down segment */
 598                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 599                                 goto bad;
 600                         lim = desc.d ? 0xffffffff : 0xffff;
 601                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 602                                 goto bad;
 603                 }
 604                 cpl = ctxt->ops->cpl(ctxt);
 605                 rpl = sel & 3;
 606                 cpl = max(cpl, rpl);
 607                 if (!(desc.type & 8)) {
 608                         /* data segment */
 609                         if (cpl > desc.dpl)
 610                                 goto bad;
 611                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 612                         /* nonconforming code segment */
 613                         if (cpl != desc.dpl)
 614                                 goto bad;
 615                 } else if ((desc.type & 8) && (desc.type & 4)) {
 616                         /* conforming code segment */
 617                         if (cpl < desc.dpl)
 618                                 goto bad;
 619                 }
 620                 break;
 621         }
 622         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 623                 la &= (u32)-1;
 624         *linear = la;
 625         return X86EMUL_CONTINUE;
 626 bad:
 627         if (addr.seg == VCPU_SREG_SS)
 628                 return emulate_ss(ctxt, addr.seg);
 629         else
 630                 return emulate_gp(ctxt, addr.seg);
 631 }
 632
 633 static int linearize(struct x86_emulate_ctxt *ctxt,
 634                      struct segmented_address addr,
 635                      unsigned size, bool write,
 636                      ulong *linear)
 637 {
 638         return __linearize(ctxt, addr, size, write, false, linear);
 639 }
 640
 641
 642 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 643                               struct segmented_address addr,
 644                               void *data,
 645                               unsigned size)
 646 {
 647         int rc;
 648         ulong linear;
 649
 650         rc = linearize(ctxt, addr, size, false, &linear);
 651         if (rc != X86EMUL_CONTINUE)
 652                 return rc;
 653         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 654 }
 655
 656 /*
 657  * Fetch the next byte of the instruction being emulated which is pointed to
 658  * by ctxt->_eip, then increment ctxt->_eip.
 659  *
 660  * Also prefetch the remaining bytes of the instruction without crossing page
 661  * boundary if they are not in fetch_cache yet.
 662  */
 663 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 664 {
 665         struct fetch_cache *fc = &ctxt->fetch;
 666         int rc;
 667         int size, cur_size;
 668
 669         if (ctxt->_eip == fc->end) {
 670                 unsigned long linear;
 671                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 672                                                   .ea  = ctxt->_eip };
 673                 cur_size = fc->end - fc->start;
 674                 size = min(15UL - cur_size,
 675                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 676                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 677                 if (unlikely(rc != X86EMUL_CONTINUE))
 678                         return rc;
 679                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 680                                       size, &ctxt->exception);
 681                 if (unlikely(rc != X86EMUL_CONTINUE))
 682                         return rc;
 683                 fc->end += size;
 684         }
 685         *dest = fc->data[ctxt->_eip - fc->start];
 686         ctxt->_eip++;
 687         return X86EMUL_CONTINUE;
 688 }
 689
 690 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 691                          void *dest, unsigned size)
 692 {
 693         int rc;
 694
 695         /* x86 instructions are limited to 15 bytes. */
 696         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 697                 return X86EMUL_UNHANDLEABLE;
 698         while (size--) {
 699                 rc = do_insn_fetch_byte(ctxt, dest++);
 700                 if (rc != X86EMUL_CONTINUE)
 701                         return rc;
 702         }
 703         return X86EMUL_CONTINUE;
 704 }
 705
 706 /* Fetch next part of the instruction being emulated. */
 707 #define insn_fetch(_type, _ctxt)                                        \
 708 ({      unsigned long _x;                                               \
 709         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 710         if (rc != X86EMUL_CONTINUE)                                     \
 711                 goto done;                                              \
 712         (_type)_x;                                                      \
 713 })
 714
 715 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 716 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 717         if (rc != X86EMUL_CONTINUE)                                     \
 718                 goto done;                                              \
 719 })
 720
 721 /*
 722  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 723  * pointer into the block that addresses the relevant register.
 724  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 725  */
 726 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 727                              int highbyte_regs)
 728 {
 729         void *p;
 730
 731         p = &regs[modrm_reg];
 732         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 733                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 734         return p;
 735 }
 736
 737 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 738                            struct segmented_address addr,
 739                            u16 *size, unsigned long *address, int op_bytes)
 740 {
 741         int rc;
 742
 743         if (op_bytes == 2)
 744                 op_bytes = 3;
 745         *address = 0;
 746         rc = segmented_read_std(ctxt, addr, size, 2);
 747         if (rc != X86EMUL_CONTINUE)
 748                 return rc;
 749         addr.ea += 2;
 750         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 751         return rc;
 752 }
 753
 754 static int test_cc(unsigned int condition, unsigned int flags)
 755 {
 756         int rc = 0;
 757
 758         switch ((condition & 15) >> 1) {
 759         case 0: /* o */
 760                 rc |= (flags & EFLG_OF);
 761                 break;
 762         case 1: /* b/c/nae */
 763                 rc |= (flags & EFLG_CF);
 764                 break;
 765         case 2: /* z/e */
 766                 rc |= (flags & EFLG_ZF);
 767                 break;
 768         case 3: /* be/na */
 769                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 770                 break;
 771         case 4: /* s */
 772                 rc |= (flags & EFLG_SF);
 773                 break;
 774         case 5: /* p/pe */
 775                 rc |= (flags & EFLG_PF);
 776                 break;
 777         case 7: /* le/ng */
 778                 rc |= (flags & EFLG_ZF);
 779                 /* fall through */
 780         case 6: /* l/nge */
 781                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 782                 break;
 783         }
 784
 785         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 786         return (!!rc ^ (condition & 1));
 787 }
 788
 789 static void fetch_register_operand(struct operand *op)
 790 {
 791         switch (op->bytes) {
 792         case 1:
 793                 op->val = *(u8 *)op->addr.reg;
 794                 break;
 795         case 2:
 796                 op->val = *(u16 *)op->addr.reg;
 797                 break;
 798         case 4:
 799                 op->val = *(u32 *)op->addr.reg;
 800                 break;
 801         case 8:
 802                 op->val = *(u64 *)op->addr.reg;
 803                 break;
 804         }
 805 }
 806
 807 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 808 {
 809         ctxt->ops->get_fpu(ctxt);
 810         switch (reg) {
 811         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
 812         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
 813         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
 814         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
 815         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
 816         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
 817         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
 818         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
 819 #ifdef CONFIG_X86_64
 820         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
 821         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
 822         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
 823         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
 824         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
 825         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
 826         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
 827         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
 828 #endif
 829         default: BUG();
 830         }
 831         ctxt->ops->put_fpu(ctxt);
 832 }
 833
 834 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 835                           int reg)
 836 {
 837         ctxt->ops->get_fpu(ctxt);
 838         switch (reg) {
 839         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
 840         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
 841         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
 842         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
 843         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
 844         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
 845         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
 846         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
 847 #ifdef CONFIG_X86_64
 848         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
 849         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
 850         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
 851         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
 852         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
 853         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
 854         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
 855         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
 856 #endif
 857         default: BUG();
 858         }
 859         ctxt->ops->put_fpu(ctxt);
 860 }
 861
 862 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
 863                                     struct operand *op)
 864 {
 865         unsigned reg = ctxt->modrm_reg;
 866         int highbyte_regs = ctxt->rex_prefix == 0;
 867
 868         if (!(ctxt->d & ModRM))
 869                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
 870
 871         if (ctxt->d & Sse) {
 872                 op->type = OP_XMM;
 873                 op->bytes = 16;
 874                 op->addr.xmm = reg;
 875                 read_sse_reg(ctxt, &op->vec_val, reg);
 876                 return;
 877         }
 878
 879         op->type = OP_REG;
 880         if (ctxt->d & ByteOp) {
 881                 op->addr.reg = decode_register(reg, ctxt->regs, highbyte_regs);
 882                 op->bytes = 1;
 883         } else {
 884                 op->addr.reg = decode_register(reg, ctxt->regs, 0);
 885                 op->bytes = ctxt->op_bytes;
 886         }
 887         fetch_register_operand(op);
 888         op->orig_val = op->val;
 889 }
 890
 891 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 892                         struct operand *op)
 893 {
 894         u8 sib;
 895         int index_reg = 0, base_reg = 0, scale;
 896         int rc = X86EMUL_CONTINUE;
 897         ulong modrm_ea = 0;
 898
 899         if (ctxt->rex_prefix) {
 900                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
 901                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
 902                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
 903         }
 904
 905         ctxt->modrm = insn_fetch(u8, ctxt);
 906         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
 907         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
 908         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
 909         ctxt->modrm_seg = VCPU_SREG_DS;
 910
 911         if (ctxt->modrm_mod == 3) {
 912                 op->type = OP_REG;
 913                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
 914                 op->addr.reg = decode_register(ctxt->modrm_rm,
 915                                                ctxt->regs, ctxt->d & ByteOp);
 916                 if (ctxt->d & Sse) {
 917                         op->type = OP_XMM;
 918                         op->bytes = 16;
 919                         op->addr.xmm = ctxt->modrm_rm;
 920                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
 921                         return rc;
 922                 }
 923                 fetch_register_operand(op);
 924                 return rc;
 925         }
 926
 927         op->type = OP_MEM;
 928
 929         if (ctxt->ad_bytes == 2) {
 930                 unsigned bx = ctxt->regs[VCPU_REGS_RBX];
 931                 unsigned bp = ctxt->regs[VCPU_REGS_RBP];
 932                 unsigned si = ctxt->regs[VCPU_REGS_RSI];
 933                 unsigned di = ctxt->regs[VCPU_REGS_RDI];
 934
 935                 /* 16-bit ModR/M decode. */
 936                 switch (ctxt->modrm_mod) {
 937                 case 0:
 938                         if (ctxt->modrm_rm == 6)
 939                                 modrm_ea += insn_fetch(u16, ctxt);
 940                         break;
 941                 case 1:
 942                         modrm_ea += insn_fetch(s8, ctxt);
 943                         break;
 944                 case 2:
 945                         modrm_ea += insn_fetch(u16, ctxt);
 946                         break;
 947                 }
 948                 switch (ctxt->modrm_rm) {
 949                 case 0:
 950                         modrm_ea += bx + si;
 951                         break;
 952                 case 1:
 953                         modrm_ea += bx + di;
 954                         break;
 955                 case 2:
 956                         modrm_ea += bp + si;
 957                         break;
 958                 case 3:
 959                         modrm_ea += bp + di;
 960                         break;
 961                 case 4:
 962                         modrm_ea += si;
 963                         break;
 964                 case 5:
 965                         modrm_ea += di;
 966                         break;
 967                 case 6:
 968                         if (ctxt->modrm_mod != 0)
 969                                 modrm_ea += bp;
 970                         break;
 971                 case 7:
 972                         modrm_ea += bx;
 973                         break;
 974                 }
 975                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
 976                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
 977                         ctxt->modrm_seg = VCPU_SREG_SS;
 978                 modrm_ea = (u16)modrm_ea;
 979         } else {
 980                 /* 32/64-bit ModR/M decode. */
 981                 if ((ctxt->modrm_rm & 7) == 4) {
 982                         sib = insn_fetch(u8, ctxt);
 983                         index_reg |= (sib >> 3) & 7;
 984                         base_reg |= sib & 7;
 985                         scale = sib >> 6;
 986
 987                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
 988                                 modrm_ea += insn_fetch(s32, ctxt);
 989                         else
 990                                 modrm_ea += ctxt->regs[base_reg];
 991                         if (index_reg != 4)
 992                                 modrm_ea += ctxt->regs[index_reg] << scale;
 993                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
 994                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 995                                 ctxt->rip_relative = 1;
 996                 } else
 997                         modrm_ea += ctxt->regs[ctxt->modrm_rm];
 998                 switch (ctxt->modrm_mod) {
 999                 case 0:
1000                         if (ctxt->modrm_rm == 5)
1001                                 modrm_ea += insn_fetch(s32, ctxt);
1002                         break;
1003                 case 1:
1004                         modrm_ea += insn_fetch(s8, ctxt);
1005                         break;
1006                 case 2:
1007                         modrm_ea += insn_fetch(s32, ctxt);
1008                         break;
1009                 }
1010         }
1011         op->addr.mem.ea = modrm_ea;
1012 done:
1013         return rc;
1014 }
1015
1016 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1017                       struct operand *op)
1018 {
1019         int rc = X86EMUL_CONTINUE;
1020
1021         op->type = OP_MEM;
1022         switch (ctxt->ad_bytes) {
1023         case 2:
1024                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1025                 break;
1026         case 4:
1027                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1028                 break;
1029         case 8:
1030                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1031                 break;
1032         }
1033 done:
1034         return rc;
1035 }
1036
1037 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1038 {
1039         long sv = 0, mask;
1040
1041         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1042                 mask = ~(ctxt->dst.bytes * 8 - 1);
1043
1044                 if (ctxt->src.bytes == 2)
1045                         sv = (s16)ctxt->src.val & (s16)mask;
1046                 else if (ctxt->src.bytes == 4)
1047                         sv = (s32)ctxt->src.val & (s32)mask;
1048
1049                 ctxt->dst.addr.mem.ea += (sv >> 3);
1050         }
1051
1052         /* only subword offset */
1053         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1054 }
1055
1056 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1057                          unsigned long addr, void *dest, unsigned size)
1058 {
1059         int rc;
1060         struct read_cache *mc = &ctxt->mem_read;
1061
1062         while (size) {
1063                 int n = min(size, 8u);
1064                 size -= n;
1065                 if (mc->pos < mc->end)
1066                         goto read_cached;
1067
1068                 rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, n,
1069                                               &ctxt->exception);
1070                 if (rc != X86EMUL_CONTINUE)
1071                         return rc;
1072                 mc->end += n;
1073
1074         read_cached:
1075                 memcpy(dest, mc->data + mc->pos, n);
1076                 mc->pos += n;
1077                 dest += n;
1078                 addr += n;
1079         }
1080         return X86EMUL_CONTINUE;
1081 }
1082
1083 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1084                           struct segmented_address addr,
1085                           void *data,
1086                           unsigned size)
1087 {
1088         int rc;
1089         ulong linear;
1090
1091         rc = linearize(ctxt, addr, size, false, &linear);
1092         if (rc != X86EMUL_CONTINUE)
1093                 return rc;
1094         return read_emulated(ctxt, linear, data, size);
1095 }
1096
1097 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1098                            struct segmented_address addr,
1099                            const void *data,
1100                            unsigned size)
1101 {
1102         int rc;
1103         ulong linear;
1104
1105         rc = linearize(ctxt, addr, size, true, &linear);
1106         if (rc != X86EMUL_CONTINUE)
1107                 return rc;
1108         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1109                                          &ctxt->exception);
1110 }
1111
1112 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1113                              struct segmented_address addr,
1114                              const void *orig_data, const void *data,
1115                              unsigned size)
1116 {
1117         int rc;
1118         ulong linear;
1119
1120         rc = linearize(ctxt, addr, size, true, &linear);
1121         if (rc != X86EMUL_CONTINUE)
1122                 return rc;
1123         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1124                                            size, &ctxt->exception);
1125 }
1126
1127 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1128                            unsigned int size, unsigned short port,
1129                            void *dest)
1130 {
1131         struct read_cache *rc = &ctxt->io_read;
1132
1133         if (rc->pos == rc->end) { /* refill pio read ahead */
1134                 unsigned int in_page, n;
1135                 unsigned int count = ctxt->rep_prefix ?
1136                         address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) : 1;
1137                 in_page = (ctxt->eflags & EFLG_DF) ?
1138                         offset_in_page(ctxt->regs[VCPU_REGS_RDI]) :
1139                         PAGE_SIZE - offset_in_page(ctxt->regs[VCPU_REGS_RDI]);
1140                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1141                         count);
1142                 if (n == 0)
1143                         n = 1;
1144                 rc->pos = rc->end = 0;
1145                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1146                         return 0;
1147                 rc->end = n * size;
1148         }
1149
1150         memcpy(dest, rc->data + rc->pos, size);
1151         rc->pos += size;
1152         return 1;
1153 }
1154
1155 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1156                                      u16 selector, struct desc_ptr *dt)
1157 {
1158         struct x86_emulate_ops *ops = ctxt->ops;
1159
1160         if (selector & 1 << 2) {
1161                 struct desc_struct desc;
1162                 u16 sel;
1163
1164                 memset (dt, 0, sizeof *dt);
1165                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1166                         return;
1167
1168                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1169                 dt->address = get_desc_base(&desc);
1170         } else
1171                 ops->get_gdt(ctxt, dt);
1172 }
1173
1174 /* allowed just for 8 bytes segments */
1175 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1176                                    u16 selector, struct desc_struct *desc)
1177 {
1178         struct desc_ptr dt;
1179         u16 index = selector >> 3;
1180         ulong addr;
1181
1182         get_descriptor_table_ptr(ctxt, selector, &dt);
1183
1184         if (dt.size < index * 8 + 7)
1185                 return emulate_gp(ctxt, selector & 0xfffc);
1186
1187         addr = dt.address + index * 8;
1188         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1189                                    &ctxt->exception);
1190 }
1191
1192 /* allowed just for 8 bytes segments */
1193 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1194                                     u16 selector, struct desc_struct *desc)
1195 {
1196         struct desc_ptr dt;
1197         u16 index = selector >> 3;
1198         ulong addr;
1199
1200         get_descriptor_table_ptr(ctxt, selector, &dt);
1201
1202         if (dt.size < index * 8 + 7)
1203                 return emulate_gp(ctxt, selector & 0xfffc);
1204
1205         addr = dt.address + index * 8;
1206         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1207                                     &ctxt->exception);
1208 }
1209
1210 /* Does not support long mode */
1211 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1212                                    u16 selector, int seg)
1213 {
1214         struct desc_struct seg_desc;
1215         u8 dpl, rpl, cpl;
1216         unsigned err_vec = GP_VECTOR;
1217         u32 err_code = 0;
1218         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1219         int ret;
1220
1221         memset(&seg_desc, 0, sizeof seg_desc);
1222
1223         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1224             || ctxt->mode == X86EMUL_MODE_REAL) {
1225                 /* set real mode segment descriptor */
1226                 set_desc_base(&seg_desc, selector << 4);
1227                 set_desc_limit(&seg_desc, 0xffff);
1228                 seg_desc.type = 3;
1229                 seg_desc.p = 1;
1230                 seg_desc.s = 1;
1231                 goto load;
1232         }
1233
1234         /* NULL selector is not valid for TR, CS and SS */
1235         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1236             && null_selector)
1237                 goto exception;
1238
1239         /* TR should be in GDT only */
1240         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1241                 goto exception;
1242
1243         if (null_selector) /* for NULL selector skip all following checks */
1244                 goto load;
1245
1246         ret = read_segment_descriptor(ctxt, selector, &seg_desc);
1247         if (ret != X86EMUL_CONTINUE)
1248                 return ret;
1249
1250         err_code = selector & 0xfffc;
1251         err_vec = GP_VECTOR;
1252
1253         /* can't load system descriptor into segment selecor */
1254         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1255                 goto exception;
1256
1257         if (!seg_desc.p) {
1258                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1259                 goto exception;
1260         }
1261
1262         rpl = selector & 3;
1263         dpl = seg_desc.dpl;
1264         cpl = ctxt->ops->cpl(ctxt);
1265
1266         switch (seg) {
1267         case VCPU_SREG_SS:
1268                 /*
1269                  * segment is not a writable data segment or segment
1270                  * selector's RPL != CPL or segment selector's RPL != CPL
1271                  */
1272                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1273                         goto exception;
1274                 break;
1275         case VCPU_SREG_CS:
1276                 if (!(seg_desc.type & 8))
1277                         goto exception;
1278
1279                 if (seg_desc.type & 4) {
1280                         /* conforming */
1281                         if (dpl > cpl)
1282                                 goto exception;
1283                 } else {
1284                         /* nonconforming */
1285                         if (rpl > cpl || dpl != cpl)
1286                                 goto exception;
1287                 }
1288                 /* CS(RPL) <- CPL */
1289                 selector = (selector & 0xfffc) | cpl;
1290                 break;
1291         case VCPU_SREG_TR:
1292                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1293                         goto exception;
1294                 break;
1295         case VCPU_SREG_LDTR:
1296                 if (seg_desc.s || seg_desc.type != 2)
1297                         goto exception;
1298                 break;
1299         default: /*  DS, ES, FS, or GS */
1300                 /*
1301                  * segment is not a data or readable code segment or
1302                  * ((segment is a data or nonconforming code segment)
1303                  * and (both RPL and CPL > DPL))
1304                  */
1305                 if ((seg_desc.type & 0xa) == 0x8 ||
1306                     (((seg_desc.type & 0xc) != 0xc) &&
1307                      (rpl > dpl && cpl > dpl)))
1308                         goto exception;
1309                 break;
1310         }
1311
1312         if (seg_desc.s) {
1313                 /* mark segment as accessed */
1314                 seg_desc.type |= 1;
1315                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1316                 if (ret != X86EMUL_CONTINUE)
1317                         return ret;
1318         }
1319 load:
1320         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1321         return X86EMUL_CONTINUE;
1322 exception:
1323         emulate_exception(ctxt, err_vec, err_code, true);
1324         return X86EMUL_PROPAGATE_FAULT;
1325 }
1326
1327 static void write_register_operand(struct operand *op)
1328 {
1329         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1330         switch (op->bytes) {
1331         case 1:
1332                 *(u8 *)op->addr.reg = (u8)op->val;
1333                 break;
1334         case 2:
1335                 *(u16 *)op->addr.reg = (u16)op->val;
1336                 break;
1337         case 4:
1338                 *op->addr.reg = (u32)op->val;
1339                 break;  /* 64b: zero-extend */
1340         case 8:
1341                 *op->addr.reg = op->val;
1342                 break;
1343         }
1344 }
1345
1346 static int writeback(struct x86_emulate_ctxt *ctxt)
1347 {
1348         int rc;
1349
1350         switch (ctxt->dst.type) {
1351         case OP_REG:
1352                 write_register_operand(&ctxt->dst);
1353                 break;
1354         case OP_MEM:
1355                 if (ctxt->lock_prefix)
1356                         rc = segmented_cmpxchg(ctxt,
1357                                                ctxt->dst.addr.mem,
1358                                                &ctxt->dst.orig_val,
1359                                                &ctxt->dst.val,
1360                                                ctxt->dst.bytes);
1361                 else
1362                         rc = segmented_write(ctxt,
1363                                              ctxt->dst.addr.mem,
1364                                              &ctxt->dst.val,
1365                                              ctxt->dst.bytes);
1366                 if (rc != X86EMUL_CONTINUE)
1367                         return rc;
1368                 break;
1369         case OP_XMM:
1370                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1371                 break;
1372         case OP_NONE:
1373                 /* no writeback */
1374                 break;
1375         default:
1376                 break;
1377         }
1378         return X86EMUL_CONTINUE;
1379 }
1380
1381 static int em_push(struct x86_emulate_ctxt *ctxt)
1382 {
1383         struct segmented_address addr;
1384
1385         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], -ctxt->op_bytes);
1386         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1387         addr.seg = VCPU_SREG_SS;
1388
1389         /* Disable writeback. */
1390         ctxt->dst.type = OP_NONE;
1391         return segmented_write(ctxt, addr, &ctxt->src.val, ctxt->op_bytes);
1392 }
1393
1394 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1395                        void *dest, int len)
1396 {
1397         int rc;
1398         struct segmented_address addr;
1399
1400         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1401         addr.seg = VCPU_SREG_SS;
1402         rc = segmented_read(ctxt, addr, dest, len);
1403         if (rc != X86EMUL_CONTINUE)
1404                 return rc;
1405
1406         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], len);
1407         return rc;
1408 }
1409
1410 static int em_pop(struct x86_emulate_ctxt *ctxt)
1411 {
1412         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1413 }
1414
1415 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1416                         void *dest, int len)
1417 {
1418         int rc;
1419         unsigned long val, change_mask;
1420         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1421         int cpl = ctxt->ops->cpl(ctxt);
1422
1423         rc = emulate_pop(ctxt, &val, len);
1424         if (rc != X86EMUL_CONTINUE)
1425                 return rc;
1426
1427         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1428                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1429
1430         switch(ctxt->mode) {
1431         case X86EMUL_MODE_PROT64:
1432         case X86EMUL_MODE_PROT32:
1433         case X86EMUL_MODE_PROT16:
1434                 if (cpl == 0)
1435                         change_mask |= EFLG_IOPL;
1436                 if (cpl <= iopl)
1437                         change_mask |= EFLG_IF;
1438                 break;
1439         case X86EMUL_MODE_VM86:
1440                 if (iopl < 3)
1441                         return emulate_gp(ctxt, 0);
1442                 change_mask |= EFLG_IF;
1443                 break;
1444         default: /* real mode */
1445                 change_mask |= (EFLG_IOPL | EFLG_IF);
1446                 break;
1447         }
1448
1449         *(unsigned long *)dest =
1450                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1451
1452         return rc;
1453 }
1454
1455 static int em_popf(struct x86_emulate_ctxt *ctxt)
1456 {
1457         ctxt->dst.type = OP_REG;
1458         ctxt->dst.addr.reg = &ctxt->eflags;
1459         ctxt->dst.bytes = ctxt->op_bytes;
1460         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1461 }
1462
1463 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1464 {
1465         int seg = ctxt->src2.val;
1466
1467         ctxt->src.val = get_segment_selector(ctxt, seg);
1468
1469         return em_push(ctxt);
1470 }
1471
1472 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1473 {
1474         int seg = ctxt->src2.val;
1475         unsigned long selector;
1476         int rc;
1477
1478         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1479         if (rc != X86EMUL_CONTINUE)
1480                 return rc;
1481
1482         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1483         return rc;
1484 }
1485
1486 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1487 {
1488         unsigned long old_esp = ctxt->regs[VCPU_REGS_RSP];
1489         int rc = X86EMUL_CONTINUE;
1490         int reg = VCPU_REGS_RAX;
1491
1492         while (reg <= VCPU_REGS_RDI) {
1493                 (reg == VCPU_REGS_RSP) ?
1494                 (ctxt->src.val = old_esp) : (ctxt->src.val = ctxt->regs[reg]);
1495
1496                 rc = em_push(ctxt);
1497                 if (rc != X86EMUL_CONTINUE)
1498                         return rc;
1499
1500                 ++reg;
1501         }
1502
1503         return rc;
1504 }
1505
1506 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1507 {
1508         ctxt->src.val =  (unsigned long)ctxt->eflags;
1509         return em_push(ctxt);
1510 }
1511
1512 static int em_popa(struct x86_emulate_ctxt *ctxt)
1513 {
1514         int rc = X86EMUL_CONTINUE;
1515         int reg = VCPU_REGS_RDI;
1516
1517         while (reg >= VCPU_REGS_RAX) {
1518                 if (reg == VCPU_REGS_RSP) {
1519                         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP],
1520                                                         ctxt->op_bytes);
1521                         --reg;
1522                 }
1523
1524                 rc = emulate_pop(ctxt, &ctxt->regs[reg], ctxt->op_bytes);
1525                 if (rc != X86EMUL_CONTINUE)
1526                         break;
1527                 --reg;
1528         }
1529         return rc;
1530 }
1531
1532 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1533 {
1534         struct x86_emulate_ops *ops = ctxt->ops;
1535         int rc;
1536         struct desc_ptr dt;
1537         gva_t cs_addr;
1538         gva_t eip_addr;
1539         u16 cs, eip;
1540
1541         /* TODO: Add limit checks */
1542         ctxt->src.val = ctxt->eflags;
1543         rc = em_push(ctxt);
1544         if (rc != X86EMUL_CONTINUE)
1545                 return rc;
1546
1547         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1548
1549         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1550         rc = em_push(ctxt);
1551         if (rc != X86EMUL_CONTINUE)
1552                 return rc;
1553
1554         ctxt->src.val = ctxt->_eip;
1555         rc = em_push(ctxt);
1556         if (rc != X86EMUL_CONTINUE)
1557                 return rc;
1558
1559         ops->get_idt(ctxt, &dt);
1560
1561         eip_addr = dt.address + (irq << 2);
1562         cs_addr = dt.address + (irq << 2) + 2;
1563
1564         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1565         if (rc != X86EMUL_CONTINUE)
1566                 return rc;
1567
1568         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1569         if (rc != X86EMUL_CONTINUE)
1570                 return rc;
1571
1572         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1573         if (rc != X86EMUL_CONTINUE)
1574                 return rc;
1575
1576         ctxt->_eip = eip;
1577
1578         return rc;
1579 }
1580
1581 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1582 {
1583         switch(ctxt->mode) {
1584         case X86EMUL_MODE_REAL:
1585                 return emulate_int_real(ctxt, irq);
1586         case X86EMUL_MODE_VM86:
1587         case X86EMUL_MODE_PROT16:
1588         case X86EMUL_MODE_PROT32:
1589         case X86EMUL_MODE_PROT64:
1590         default:
1591                 /* Protected mode interrupts unimplemented yet */
1592                 return X86EMUL_UNHANDLEABLE;
1593         }
1594 }
1595
1596 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1597 {
1598         int rc = X86EMUL_CONTINUE;
1599         unsigned long temp_eip = 0;
1600         unsigned long temp_eflags = 0;
1601         unsigned long cs = 0;
1602         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1603                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1604                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1605         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1606
1607         /* TODO: Add stack limit check */
1608
1609         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1610
1611         if (rc != X86EMUL_CONTINUE)
1612                 return rc;
1613
1614         if (temp_eip & ~0xffff)
1615                 return emulate_gp(ctxt, 0);
1616
1617         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1618
1619         if (rc != X86EMUL_CONTINUE)
1620                 return rc;
1621
1622         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1623
1624         if (rc != X86EMUL_CONTINUE)
1625                 return rc;
1626
1627         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1628
1629         if (rc != X86EMUL_CONTINUE)
1630                 return rc;
1631
1632         ctxt->_eip = temp_eip;
1633
1634
1635         if (ctxt->op_bytes == 4)
1636                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1637         else if (ctxt->op_bytes == 2) {
1638                 ctxt->eflags &= ~0xffff;
1639                 ctxt->eflags |= temp_eflags;
1640         }
1641
1642         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1643         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1644
1645         return rc;
1646 }
1647
1648 static int em_iret(struct x86_emulate_ctxt *ctxt)
1649 {
1650         switch(ctxt->mode) {
1651         case X86EMUL_MODE_REAL:
1652                 return emulate_iret_real(ctxt);
1653         case X86EMUL_MODE_VM86:
1654         case X86EMUL_MODE_PROT16:
1655         case X86EMUL_MODE_PROT32:
1656         case X86EMUL_MODE_PROT64:
1657         default:
1658                 /* iret from protected mode unimplemented yet */
1659                 return X86EMUL_UNHANDLEABLE;
1660         }
1661 }
1662
1663 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1664 {
1665         int rc;
1666         unsigned short sel;
1667
1668         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1669
1670         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1671         if (rc != X86EMUL_CONTINUE)
1672                 return rc;
1673
1674         ctxt->_eip = 0;
1675         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1676         return X86EMUL_CONTINUE;
1677 }
1678
1679 static int em_grp2(struct x86_emulate_ctxt *ctxt)
1680 {
1681         switch (ctxt->modrm_reg) {
1682         case 0: /* rol */
1683                 emulate_2op_SrcB(ctxt, "rol");
1684                 break;
1685         case 1: /* ror */
1686                 emulate_2op_SrcB(ctxt, "ror");
1687                 break;
1688         case 2: /* rcl */
1689                 emulate_2op_SrcB(ctxt, "rcl");
1690                 break;
1691         case 3: /* rcr */
1692                 emulate_2op_SrcB(ctxt, "rcr");
1693                 break;
1694         case 4: /* sal/shl */
1695         case 6: /* sal/shl */
1696                 emulate_2op_SrcB(ctxt, "sal");
1697                 break;
1698         case 5: /* shr */
1699                 emulate_2op_SrcB(ctxt, "shr");
1700                 break;
1701         case 7: /* sar */
1702                 emulate_2op_SrcB(ctxt, "sar");
1703                 break;
1704         }
1705         return X86EMUL_CONTINUE;
1706 }
1707
1708 static int em_not(struct x86_emulate_ctxt *ctxt)
1709 {
1710         ctxt->dst.val = ~ctxt->dst.val;
1711         return X86EMUL_CONTINUE;
1712 }
1713
1714 static int em_neg(struct x86_emulate_ctxt *ctxt)
1715 {
1716         emulate_1op(ctxt, "neg");
1717         return X86EMUL_CONTINUE;
1718 }
1719
1720 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
1721 {
1722         u8 ex = 0;
1723
1724         emulate_1op_rax_rdx(ctxt, "mul", ex);
1725         return X86EMUL_CONTINUE;
1726 }
1727
1728 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
1729 {
1730         u8 ex = 0;
1731
1732         emulate_1op_rax_rdx(ctxt, "imul", ex);
1733         return X86EMUL_CONTINUE;
1734 }
1735
1736 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
1737 {
1738         u8 de = 0;
1739
1740         emulate_1op_rax_rdx(ctxt, "div", de);
1741         if (de)
1742                 return emulate_de(ctxt);
1743         return X86EMUL_CONTINUE;
1744 }
1745
1746 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
1747 {
1748         u8 de = 0;
1749
1750         emulate_1op_rax_rdx(ctxt, "idiv", de);
1751         if (de)
1752                 return emulate_de(ctxt);
1753         return X86EMUL_CONTINUE;
1754 }
1755
1756 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1757 {
1758         int rc = X86EMUL_CONTINUE;
1759
1760         switch (ctxt->modrm_reg) {
1761         case 0: /* inc */
1762                 emulate_1op(ctxt, "inc");
1763                 break;
1764         case 1: /* dec */
1765                 emulate_1op(ctxt, "dec");
1766                 break;
1767         case 2: /* call near abs */ {
1768                 long int old_eip;
1769                 old_eip = ctxt->_eip;
1770                 ctxt->_eip = ctxt->src.val;
1771                 ctxt->src.val = old_eip;
1772                 rc = em_push(ctxt);
1773                 break;
1774         }
1775         case 4: /* jmp abs */
1776                 ctxt->_eip = ctxt->src.val;
1777                 break;
1778         case 5: /* jmp far */
1779                 rc = em_jmp_far(ctxt);
1780                 break;
1781         case 6: /* push */
1782                 rc = em_push(ctxt);
1783                 break;
1784         }
1785         return rc;
1786 }
1787
1788 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1789 {
1790         u64 old = ctxt->dst.orig_val64;
1791
1792         if (((u32) (old >> 0) != (u32) ctxt->regs[VCPU_REGS_RAX]) ||
1793             ((u32) (old >> 32) != (u32) ctxt->regs[VCPU_REGS_RDX])) {
1794                 ctxt->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1795                 ctxt->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1796                 ctxt->eflags &= ~EFLG_ZF;
1797         } else {
1798                 ctxt->dst.val64 = ((u64)ctxt->regs[VCPU_REGS_RCX] << 32) |
1799                         (u32) ctxt->regs[VCPU_REGS_RBX];
1800
1801                 ctxt->eflags |= EFLG_ZF;
1802         }
1803         return X86EMUL_CONTINUE;
1804 }
1805
1806 static int em_ret(struct x86_emulate_ctxt *ctxt)
1807 {
1808         ctxt->dst.type = OP_REG;
1809         ctxt->dst.addr.reg = &ctxt->_eip;
1810         ctxt->dst.bytes = ctxt->op_bytes;
1811         return em_pop(ctxt);
1812 }
1813
1814 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
1815 {
1816         int rc;
1817         unsigned long cs;
1818
1819         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
1820         if (rc != X86EMUL_CONTINUE)
1821                 return rc;
1822         if (ctxt->op_bytes == 4)
1823                 ctxt->_eip = (u32)ctxt->_eip;
1824         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1825         if (rc != X86EMUL_CONTINUE)
1826                 return rc;
1827         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1828         return rc;
1829 }
1830
1831 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
1832 {
1833         /* Save real source value, then compare EAX against destination. */
1834         ctxt->src.orig_val = ctxt->src.val;
1835         ctxt->src.val = ctxt->regs[VCPU_REGS_RAX];
1836         emulate_2op_SrcV(ctxt, "cmp");
1837
1838         if (ctxt->eflags & EFLG_ZF) {
1839                 /* Success: write back to memory. */
1840                 ctxt->dst.val = ctxt->src.orig_val;
1841         } else {
1842                 /* Failure: write the value we saw to EAX. */
1843                 ctxt->dst.type = OP_REG;
1844                 ctxt->dst.addr.reg = (unsigned long *)&ctxt->regs[VCPU_REGS_RAX];
1845         }
1846         return X86EMUL_CONTINUE;
1847 }
1848
1849 static int em_lseg(struct x86_emulate_ctxt *ctxt)
1850 {
1851         int seg = ctxt->src2.val;
1852         unsigned short sel;
1853         int rc;
1854
1855         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1856
1857         rc = load_segment_descriptor(ctxt, sel, seg);
1858         if (rc != X86EMUL_CONTINUE)
1859                 return rc;
1860
1861         ctxt->dst.val = ctxt->src.val;
1862         return rc;
1863 }
1864
1865 static void
1866 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1867                         struct desc_struct *cs, struct desc_struct *ss)
1868 {
1869         u16 selector;
1870
1871         memset(cs, 0, sizeof(struct desc_struct));
1872         ctxt->ops->get_segment(ctxt, &selector, cs, NULL, VCPU_SREG_CS);
1873         memset(ss, 0, sizeof(struct desc_struct));
1874
1875         cs->l = 0;              /* will be adjusted later */
1876         set_desc_base(cs, 0);   /* flat segment */
1877         cs->g = 1;              /* 4kb granularity */
1878         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1879         cs->type = 0x0b;        /* Read, Execute, Accessed */
1880         cs->s = 1;
1881         cs->dpl = 0;            /* will be adjusted later */
1882         cs->p = 1;
1883         cs->d = 1;
1884
1885         set_desc_base(ss, 0);   /* flat segment */
1886         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1887         ss->g = 1;              /* 4kb granularity */
1888         ss->s = 1;
1889         ss->type = 0x03;        /* Read/Write, Accessed */
1890         ss->d = 1;              /* 32bit stack segment */
1891         ss->dpl = 0;
1892         ss->p = 1;
1893 }
1894
1895 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
1896 {
1897         u32 eax, ebx, ecx, edx;
1898
1899         eax = ecx = 0;
1900         return ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx)
1901                 && ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
1902                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
1903                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
1904 }
1905
1906 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
1907 {
1908         struct x86_emulate_ops *ops = ctxt->ops;
1909         u32 eax, ebx, ecx, edx;
1910
1911         /*
1912          * syscall should always be enabled in longmode - so only become
1913          * vendor specific (cpuid) if other modes are active...
1914          */
1915         if (ctxt->mode == X86EMUL_MODE_PROT64)
1916                 return true;
1917
1918         eax = 0x00000000;
1919         ecx = 0x00000000;
1920         if (ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx)) {
1921                 /*
1922                  * Intel ("GenuineIntel")
1923                  * remark: Intel CPUs only support "syscall" in 64bit
1924                  * longmode. Also an 64bit guest with a
1925                  * 32bit compat-app running will #UD !! While this
1926                  * behaviour can be fixed (by emulating) into AMD
1927                  * response - CPUs of AMD can't behave like Intel.
1928                  */
1929                 if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
1930                     ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
1931                     edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
1932                         return false;
1933
1934                 /* AMD ("AuthenticAMD") */
1935                 if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
1936                     ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
1937                     edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
1938                         return true;
1939
1940                 /* AMD ("AMDisbetter!") */
1941                 if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
1942                     ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
1943                     edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
1944                         return true;
1945         }
1946
1947         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
1948         return false;
1949 }
1950
1951 static int em_syscall(struct x86_emulate_ctxt *ctxt)
1952 {
1953         struct x86_emulate_ops *ops = ctxt->ops;
1954         struct desc_struct cs, ss;
1955         u64 msr_data;
1956         u16 cs_sel, ss_sel;
1957         u64 efer = 0;
1958
1959         /* syscall is not available in real mode */
1960         if (ctxt->mode == X86EMUL_MODE_REAL ||
1961             ctxt->mode == X86EMUL_MODE_VM86)
1962                 return emulate_ud(ctxt);
1963
1964         if (!(em_syscall_is_enabled(ctxt)))
1965                 return emulate_ud(ctxt);
1966
1967         ops->get_msr(ctxt, MSR_EFER, &efer);
1968         setup_syscalls_segments(ctxt, &cs, &ss);
1969
1970         if (!(efer & EFER_SCE))
1971                 return emulate_ud(ctxt);
1972
1973         ops->get_msr(ctxt, MSR_STAR, &msr_data);
1974         msr_data >>= 32;
1975         cs_sel = (u16)(msr_data & 0xfffc);
1976         ss_sel = (u16)(msr_data + 8);
1977
1978         if (efer & EFER_LMA) {
1979                 cs.d = 0;
1980                 cs.l = 1;
1981         }
1982         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
1983         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
1984
1985         ctxt->regs[VCPU_REGS_RCX] = ctxt->_eip;
1986         if (efer & EFER_LMA) {
1987 #ifdef CONFIG_X86_64
1988                 ctxt->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1989
1990                 ops->get_msr(ctxt,
1991                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1992                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1993                 ctxt->_eip = msr_data;
1994
1995                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
1996                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1997 #endif
1998         } else {
1999                 /* legacy mode */
2000                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2001                 ctxt->_eip = (u32)msr_data;
2002
2003                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2004         }
2005
2006         return X86EMUL_CONTINUE;
2007 }
2008
2009 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2010 {
2011         struct x86_emulate_ops *ops = ctxt->ops;
2012         struct desc_struct cs, ss;
2013         u64 msr_data;
2014         u16 cs_sel, ss_sel;
2015         u64 efer = 0;
2016
2017         ops->get_msr(ctxt, MSR_EFER, &efer);
2018         /* inject #GP if in real mode */
2019         if (ctxt->mode == X86EMUL_MODE_REAL)
2020                 return emulate_gp(ctxt, 0);
2021
2022         /*
2023          * Not recognized on AMD in compat mode (but is recognized in legacy
2024          * mode).
2025          */
2026         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2027             && !vendor_intel(ctxt))
2028                 return emulate_ud(ctxt);
2029
2030         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2031         * Therefore, we inject an #UD.
2032         */
2033         if (ctxt->mode == X86EMUL_MODE_PROT64)
2034                 return emulate_ud(ctxt);
2035
2036         setup_syscalls_segments(ctxt, &cs, &ss);
2037
2038         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2039         switch (ctxt->mode) {
2040         case X86EMUL_MODE_PROT32:
2041                 if ((msr_data & 0xfffc) == 0x0)
2042                         return emulate_gp(ctxt, 0);
2043                 break;
2044         case X86EMUL_MODE_PROT64:
2045                 if (msr_data == 0x0)
2046                         return emulate_gp(ctxt, 0);
2047                 break;
2048         }
2049
2050         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2051         cs_sel = (u16)msr_data;
2052         cs_sel &= ~SELECTOR_RPL_MASK;
2053         ss_sel = cs_sel + 8;
2054         ss_sel &= ~SELECTOR_RPL_MASK;
2055         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2056                 cs.d = 0;
2057                 cs.l = 1;
2058         }
2059
2060         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2061         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2062
2063         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2064         ctxt->_eip = msr_data;
2065
2066         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2067         ctxt->regs[VCPU_REGS_RSP] = msr_data;
2068
2069         return X86EMUL_CONTINUE;
2070 }
2071
2072 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2073 {
2074         struct x86_emulate_ops *ops = ctxt->ops;
2075         struct desc_struct cs, ss;
2076         u64 msr_data;
2077         int usermode;
2078         u16 cs_sel = 0, ss_sel = 0;
2079
2080         /* inject #GP if in real mode or Virtual 8086 mode */
2081         if (ctxt->mode == X86EMUL_MODE_REAL ||
2082             ctxt->mode == X86EMUL_MODE_VM86)
2083                 return emulate_gp(ctxt, 0);
2084
2085         setup_syscalls_segments(ctxt, &cs, &ss);
2086
2087         if ((ctxt->rex_prefix & 0x8) != 0x0)
2088                 usermode = X86EMUL_MODE_PROT64;
2089         else
2090                 usermode = X86EMUL_MODE_PROT32;
2091
2092         cs.dpl = 3;
2093         ss.dpl = 3;
2094         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2095         switch (usermode) {
2096         case X86EMUL_MODE_PROT32:
2097                 cs_sel = (u16)(msr_data + 16);
2098                 if ((msr_data & 0xfffc) == 0x0)
2099                         return emulate_gp(ctxt, 0);
2100                 ss_sel = (u16)(msr_data + 24);
2101                 break;
2102         case X86EMUL_MODE_PROT64:
2103                 cs_sel = (u16)(msr_data + 32);
2104                 if (msr_data == 0x0)
2105                         return emulate_gp(ctxt, 0);
2106                 ss_sel = cs_sel + 8;
2107                 cs.d = 0;
2108                 cs.l = 1;
2109                 break;
2110         }
2111         cs_sel |= SELECTOR_RPL_MASK;
2112         ss_sel |= SELECTOR_RPL_MASK;
2113
2114         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2115         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2116
2117         ctxt->_eip = ctxt->regs[VCPU_REGS_RDX];
2118         ctxt->regs[VCPU_REGS_RSP] = ctxt->regs[VCPU_REGS_RCX];
2119
2120         return X86EMUL_CONTINUE;
2121 }
2122
2123 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2124 {
2125         int iopl;
2126         if (ctxt->mode == X86EMUL_MODE_REAL)
2127                 return false;
2128         if (ctxt->mode == X86EMUL_MODE_VM86)
2129                 return true;
2130         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2131         return ctxt->ops->cpl(ctxt) > iopl;
2132 }
2133
2134 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2135                                             u16 port, u16 len)
2136 {
2137         struct x86_emulate_ops *ops = ctxt->ops;
2138         struct desc_struct tr_seg;
2139         u32 base3;
2140         int r;
2141         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2142         unsigned mask = (1 << len) - 1;
2143         unsigned long base;
2144
2145         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2146         if (!tr_seg.p)
2147                 return false;
2148         if (desc_limit_scaled(&tr_seg) < 103)
2149                 return false;
2150         base = get_desc_base(&tr_seg);
2151 #ifdef CONFIG_X86_64
2152         base |= ((u64)base3) << 32;
2153 #endif
2154         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2155         if (r != X86EMUL_CONTINUE)
2156                 return false;
2157         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2158                 return false;
2159         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2160         if (r != X86EMUL_CONTINUE)
2161                 return false;
2162         if ((perm >> bit_idx) & mask)
2163                 return false;
2164         return true;
2165 }
2166
2167 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2168                                  u16 port, u16 len)
2169 {
2170         if (ctxt->perm_ok)
2171                 return true;
2172
2173         if (emulator_bad_iopl(ctxt))
2174                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2175                         return false;
2176
2177         ctxt->perm_ok = true;
2178
2179         return true;
2180 }
2181
2182 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2183                                 struct tss_segment_16 *tss)
2184 {
2185         tss->ip = ctxt->_eip;
2186         tss->flag = ctxt->eflags;
2187         tss->ax = ctxt->regs[VCPU_REGS_RAX];
2188         tss->cx = ctxt->regs[VCPU_REGS_RCX];
2189         tss->dx = ctxt->regs[VCPU_REGS_RDX];
2190         tss->bx = ctxt->regs[VCPU_REGS_RBX];
2191         tss->sp = ctxt->regs[VCPU_REGS_RSP];
2192         tss->bp = ctxt->regs[VCPU_REGS_RBP];
2193         tss->si = ctxt->regs[VCPU_REGS_RSI];
2194         tss->di = ctxt->regs[VCPU_REGS_RDI];
2195
2196         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2197         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2198         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2199         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2200         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2201 }
2202
2203 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2204                                  struct tss_segment_16 *tss)
2205 {
2206         int ret;
2207
2208         ctxt->_eip = tss->ip;
2209         ctxt->eflags = tss->flag | 2;
2210         ctxt->regs[VCPU_REGS_RAX] = tss->ax;
2211         ctxt->regs[VCPU_REGS_RCX] = tss->cx;
2212         ctxt->regs[VCPU_REGS_RDX] = tss->dx;
2213         ctxt->regs[VCPU_REGS_RBX] = tss->bx;
2214         ctxt->regs[VCPU_REGS_RSP] = tss->sp;
2215         ctxt->regs[VCPU_REGS_RBP] = tss->bp;
2216         ctxt->regs[VCPU_REGS_RSI] = tss->si;
2217         ctxt->regs[VCPU_REGS_RDI] = tss->di;
2218
2219         /*
2220          * SDM says that segment selectors are loaded before segment
2221          * descriptors
2222          */
2223         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2224         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2225         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2226         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2227         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2228
2229         /*
2230          * Now load segment descriptors. If fault happenes at this stage
2231          * it is handled in a context of new task
2232          */
2233         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2234         if (ret != X86EMUL_CONTINUE)
2235                 return ret;
2236         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2237         if (ret != X86EMUL_CONTINUE)
2238                 return ret;
2239         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2240         if (ret != X86EMUL_CONTINUE)
2241                 return ret;
2242         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2243         if (ret != X86EMUL_CONTINUE)
2244                 return ret;
2245         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2246         if (ret != X86EMUL_CONTINUE)
2247                 return ret;
2248
2249         return X86EMUL_CONTINUE;
2250 }
2251
2252 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2253                           u16 tss_selector, u16 old_tss_sel,
2254                           ulong old_tss_base, struct desc_struct *new_desc)
2255 {
2256         struct x86_emulate_ops *ops = ctxt->ops;
2257         struct tss_segment_16 tss_seg;
2258         int ret;
2259         u32 new_tss_base = get_desc_base(new_desc);
2260
2261         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2262                             &ctxt->exception);
2263         if (ret != X86EMUL_CONTINUE)
2264                 /* FIXME: need to provide precise fault address */
2265                 return ret;
2266
2267         save_state_to_tss16(ctxt, &tss_seg);
2268
2269         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2270                              &ctxt->exception);
2271         if (ret != X86EMUL_CONTINUE)
2272                 /* FIXME: need to provide precise fault address */
2273                 return ret;
2274
2275         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2276                             &ctxt->exception);
2277         if (ret != X86EMUL_CONTINUE)
2278                 /* FIXME: need to provide precise fault address */
2279                 return ret;
2280
2281         if (old_tss_sel != 0xffff) {
2282                 tss_seg.prev_task_link = old_tss_sel;
2283
2284                 ret = ops->write_std(ctxt, new_tss_base,
2285                                      &tss_seg.prev_task_link,
2286                                      sizeof tss_seg.prev_task_link,
2287                                      &ctxt->exception);
2288                 if (ret != X86EMUL_CONTINUE)
2289                         /* FIXME: need to provide precise fault address */
2290                         return ret;
2291         }
2292
2293         return load_state_from_tss16(ctxt, &tss_seg);
2294 }
2295
2296 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2297                                 struct tss_segment_32 *tss)
2298 {
2299         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2300         tss->eip = ctxt->_eip;
2301         tss->eflags = ctxt->eflags;
2302         tss->eax = ctxt->regs[VCPU_REGS_RAX];
2303         tss->ecx = ctxt->regs[VCPU_REGS_RCX];
2304         tss->edx = ctxt->regs[VCPU_REGS_RDX];
2305         tss->ebx = ctxt->regs[VCPU_REGS_RBX];
2306         tss->esp = ctxt->regs[VCPU_REGS_RSP];
2307         tss->ebp = ctxt->regs[VCPU_REGS_RBP];
2308         tss->esi = ctxt->regs[VCPU_REGS_RSI];
2309         tss->edi = ctxt->regs[VCPU_REGS_RDI];
2310
2311         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2312         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2313         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2314         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2315         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2316         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2317         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2318 }
2319
2320 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2321                                  struct tss_segment_32 *tss)
2322 {
2323         int ret;
2324
2325         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2326                 return emulate_gp(ctxt, 0);
2327         ctxt->_eip = tss->eip;
2328         ctxt->eflags = tss->eflags | 2;
2329         ctxt->regs[VCPU_REGS_RAX] = tss->eax;
2330         ctxt->regs[VCPU_REGS_RCX] = tss->ecx;
2331         ctxt->regs[VCPU_REGS_RDX] = tss->edx;
2332         ctxt->regs[VCPU_REGS_RBX] = tss->ebx;
2333         ctxt->regs[VCPU_REGS_RSP] = tss->esp;
2334         ctxt->regs[VCPU_REGS_RBP] = tss->ebp;
2335         ctxt->regs[VCPU_REGS_RSI] = tss->esi;
2336         ctxt->regs[VCPU_REGS_RDI] = tss->edi;
2337
2338         /*
2339          * SDM says that segment selectors are loaded before segment
2340          * descriptors
2341          */
2342         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2343         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2344         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2345         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2346         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2347         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2348         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2349
2350         /*
2351          * Now load segment descriptors. If fault happenes at this stage
2352          * it is handled in a context of new task
2353          */
2354         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2355         if (ret != X86EMUL_CONTINUE)
2356                 return ret;
2357         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2358         if (ret != X86EMUL_CONTINUE)
2359                 return ret;
2360         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2361         if (ret != X86EMUL_CONTINUE)
2362                 return ret;
2363         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2364         if (ret != X86EMUL_CONTINUE)
2365                 return ret;
2366         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2367         if (ret != X86EMUL_CONTINUE)
2368                 return ret;
2369         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2370         if (ret != X86EMUL_CONTINUE)
2371                 return ret;
2372         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2373         if (ret != X86EMUL_CONTINUE)
2374                 return ret;
2375
2376         return X86EMUL_CONTINUE;
2377 }
2378
2379 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2380                           u16 tss_selector, u16 old_tss_sel,
2381                           ulong old_tss_base, struct desc_struct *new_desc)
2382 {
2383         struct x86_emulate_ops *ops = ctxt->ops;
2384         struct tss_segment_32 tss_seg;
2385         int ret;
2386         u32 new_tss_base = get_desc_base(new_desc);
2387
2388         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2389                             &ctxt->exception);
2390         if (ret != X86EMUL_CONTINUE)
2391                 /* FIXME: need to provide precise fault address */
2392                 return ret;
2393
2394         save_state_to_tss32(ctxt, &tss_seg);
2395
2396         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2397                              &ctxt->exception);
2398         if (ret != X86EMUL_CONTINUE)
2399                 /* FIXME: need to provide precise fault address */
2400                 return ret;
2401
2402         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2403                             &ctxt->exception);
2404         if (ret != X86EMUL_CONTINUE)
2405                 /* FIXME: need to provide precise fault address */
2406                 return ret;
2407
2408         if (old_tss_sel != 0xffff) {
2409                 tss_seg.prev_task_link = old_tss_sel;
2410
2411                 ret = ops->write_std(ctxt, new_tss_base,
2412                                      &tss_seg.prev_task_link,
2413                                      sizeof tss_seg.prev_task_link,
2414                                      &ctxt->exception);
2415                 if (ret != X86EMUL_CONTINUE)
2416                         /* FIXME: need to provide precise fault address */
2417                         return ret;
2418         }
2419
2420         return load_state_from_tss32(ctxt, &tss_seg);
2421 }
2422
2423 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2424                                    u16 tss_selector, int reason,
2425                                    bool has_error_code, u32 error_code)
2426 {
2427         struct x86_emulate_ops *ops = ctxt->ops;
2428         struct desc_struct curr_tss_desc, next_tss_desc;
2429         int ret;
2430         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2431         ulong old_tss_base =
2432                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2433         u32 desc_limit;
2434
2435         /* FIXME: old_tss_base == ~0 ? */
2436
2437         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2438         if (ret != X86EMUL_CONTINUE)
2439                 return ret;
2440         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2441         if (ret != X86EMUL_CONTINUE)
2442                 return ret;
2443
2444         /* FIXME: check that next_tss_desc is tss */
2445
2446         if (reason != TASK_SWITCH_IRET) {
2447                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2448                     ops->cpl(ctxt) > next_tss_desc.dpl)
2449                         return emulate_gp(ctxt, 0);
2450         }
2451
2452         desc_limit = desc_limit_scaled(&next_tss_desc);
2453         if (!next_tss_desc.p ||
2454             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2455              desc_limit < 0x2b)) {
2456                 emulate_ts(ctxt, tss_selector & 0xfffc);
2457                 return X86EMUL_PROPAGATE_FAULT;
2458         }
2459
2460         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2461                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2462                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2463         }
2464
2465         if (reason == TASK_SWITCH_IRET)
2466                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2467
2468         /* set back link to prev task only if NT bit is set in eflags
2469            note that old_tss_sel is not used afetr this point */
2470         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2471                 old_tss_sel = 0xffff;
2472
2473         if (next_tss_desc.type & 8)
2474                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2475                                      old_tss_base, &next_tss_desc);
2476         else
2477                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2478                                      old_tss_base, &next_tss_desc);
2479         if (ret != X86EMUL_CONTINUE)
2480                 return ret;
2481
2482         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2483                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2484
2485         if (reason != TASK_SWITCH_IRET) {
2486                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2487                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2488         }
2489
2490         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2491         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2492
2493         if (has_error_code) {
2494                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2495                 ctxt->lock_prefix = 0;
2496                 ctxt->src.val = (unsigned long) error_code;
2497                 ret = em_push(ctxt);
2498         }
2499
2500         return ret;
2501 }
2502
2503 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2504                          u16 tss_selector, int reason,
2505                          bool has_error_code, u32 error_code)
2506 {
2507         int rc;
2508
2509         ctxt->_eip = ctxt->eip;
2510         ctxt->dst.type = OP_NONE;
2511
2512         rc = emulator_do_task_switch(ctxt, tss_selector, reason,
2513                                      has_error_code, error_code);
2514
2515         if (rc == X86EMUL_CONTINUE)
2516                 ctxt->eip = ctxt->_eip;
2517
2518         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2519 }
2520
2521 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2522                             int reg, struct operand *op)
2523 {
2524         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2525
2526         register_address_increment(ctxt, &ctxt->regs[reg], df * op->bytes);
2527         op->addr.mem.ea = register_address(ctxt, ctxt->regs[reg]);
2528         op->addr.mem.seg = seg;
2529 }
2530
2531 static int em_das(struct x86_emulate_ctxt *ctxt)
2532 {
2533         u8 al, old_al;
2534         bool af, cf, old_cf;
2535
2536         cf = ctxt->eflags & X86_EFLAGS_CF;
2537         al = ctxt->dst.val;
2538
2539         old_al = al;
2540         old_cf = cf;
2541         cf = false;
2542         af = ctxt->eflags & X86_EFLAGS_AF;
2543         if ((al & 0x0f) > 9 || af) {
2544                 al -= 6;
2545                 cf = old_cf | (al >= 250);
2546                 af = true;
2547         } else {
2548                 af = false;
2549         }
2550         if (old_al > 0x99 || old_cf) {
2551                 al -= 0x60;
2552                 cf = true;
2553         }
2554
2555         ctxt->dst.val = al;
2556         /* Set PF, ZF, SF */
2557         ctxt->src.type = OP_IMM;
2558         ctxt->src.val = 0;
2559         ctxt->src.bytes = 1;
2560         emulate_2op_SrcV(ctxt, "or");
2561         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2562         if (cf)
2563                 ctxt->eflags |= X86_EFLAGS_CF;
2564         if (af)
2565                 ctxt->eflags |= X86_EFLAGS_AF;
2566         return X86EMUL_CONTINUE;
2567 }
2568
2569 static int em_call(struct x86_emulate_ctxt *ctxt)
2570 {
2571         long rel = ctxt->src.val;
2572
2573         ctxt->src.val = (unsigned long)ctxt->_eip;
2574         jmp_rel(ctxt, rel);
2575         return em_push(ctxt);
2576 }
2577
2578 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2579 {
2580         u16 sel, old_cs;
2581         ulong old_eip;
2582         int rc;
2583
2584         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2585         old_eip = ctxt->_eip;
2586
2587         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2588         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2589                 return X86EMUL_CONTINUE;
2590
2591         ctxt->_eip = 0;
2592         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2593
2594         ctxt->src.val = old_cs;
2595         rc = em_push(ctxt);
2596         if (rc != X86EMUL_CONTINUE)
2597                 return rc;
2598
2599         ctxt->src.val = old_eip;
2600         return em_push(ctxt);
2601 }
2602
2603 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2604 {
2605         int rc;
2606
2607         ctxt->dst.type = OP_REG;
2608         ctxt->dst.addr.reg = &ctxt->_eip;
2609         ctxt->dst.bytes = ctxt->op_bytes;
2610         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2611         if (rc != X86EMUL_CONTINUE)
2612                 return rc;
2613         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], ctxt->src.val);
2614         return X86EMUL_CONTINUE;
2615 }
2616
2617 static int em_add(struct x86_emulate_ctxt *ctxt)
2618 {
2619         emulate_2op_SrcV(ctxt, "add");
2620         return X86EMUL_CONTINUE;
2621 }
2622
2623 static int em_or(struct x86_emulate_ctxt *ctxt)
2624 {
2625         emulate_2op_SrcV(ctxt, "or");
2626         return X86EMUL_CONTINUE;
2627 }
2628
2629 static int em_adc(struct x86_emulate_ctxt *ctxt)
2630 {
2631         emulate_2op_SrcV(ctxt, "adc");
2632         return X86EMUL_CONTINUE;
2633 }
2634
2635 static int em_sbb(struct x86_emulate_ctxt *ctxt)
2636 {
2637         emulate_2op_SrcV(ctxt, "sbb");
2638         return X86EMUL_CONTINUE;
2639 }
2640
2641 static int em_and(struct x86_emulate_ctxt *ctxt)
2642 {
2643         emulate_2op_SrcV(ctxt, "and");
2644         return X86EMUL_CONTINUE;
2645 }
2646
2647 static int em_sub(struct x86_emulate_ctxt *ctxt)
2648 {
2649         emulate_2op_SrcV(ctxt, "sub");
2650         return X86EMUL_CONTINUE;
2651 }
2652
2653 static int em_xor(struct x86_emulate_ctxt *ctxt)
2654 {
2655         emulate_2op_SrcV(ctxt, "xor");
2656         return X86EMUL_CONTINUE;
2657 }
2658
2659 static int em_cmp(struct x86_emulate_ctxt *ctxt)
2660 {
2661         emulate_2op_SrcV(ctxt, "cmp");
2662         /* Disable writeback. */
2663         ctxt->dst.type = OP_NONE;
2664         return X86EMUL_CONTINUE;
2665 }
2666
2667 static int em_test(struct x86_emulate_ctxt *ctxt)
2668 {
2669         emulate_2op_SrcV(ctxt, "test");
2670         /* Disable writeback. */
2671         ctxt->dst.type = OP_NONE;
2672         return X86EMUL_CONTINUE;
2673 }
2674
2675 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2676 {
2677         /* Write back the register source. */
2678         ctxt->src.val = ctxt->dst.val;
2679         write_register_operand(&ctxt->src);
2680
2681         /* Write back the memory destination with implicit LOCK prefix. */
2682         ctxt->dst.val = ctxt->src.orig_val;
2683         ctxt->lock_prefix = 1;
2684         return X86EMUL_CONTINUE;
2685 }
2686
2687 static int em_imul(struct x86_emulate_ctxt *ctxt)
2688 {
2689         emulate_2op_SrcV_nobyte(ctxt, "imul");
2690         return X86EMUL_CONTINUE;
2691 }
2692
2693 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2694 {
2695         ctxt->dst.val = ctxt->src2.val;
2696         return em_imul(ctxt);
2697 }
2698
2699 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2700 {
2701         ctxt->dst.type = OP_REG;
2702         ctxt->dst.bytes = ctxt->src.bytes;
2703         ctxt->dst.addr.reg = &ctxt->regs[VCPU_REGS_RDX];
2704         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2705
2706         return X86EMUL_CONTINUE;
2707 }
2708
2709 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2710 {
2711         u64 tsc = 0;
2712
2713         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2714         ctxt->regs[VCPU_REGS_RAX] = (u32)tsc;
2715         ctxt->regs[VCPU_REGS_RDX] = tsc >> 32;
2716         return X86EMUL_CONTINUE;
2717 }
2718
2719 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2720 {
2721         u64 pmc;
2722
2723         if (ctxt->ops->read_pmc(ctxt, ctxt->regs[VCPU_REGS_RCX], &pmc))
2724                 return emulate_gp(ctxt, 0);
2725         ctxt->regs[VCPU_REGS_RAX] = (u32)pmc;
2726         ctxt->regs[VCPU_REGS_RDX] = pmc >> 32;
2727         return X86EMUL_CONTINUE;
2728 }
2729
2730 static int em_mov(struct x86_emulate_ctxt *ctxt)
2731 {
2732         ctxt->dst.val = ctxt->src.val;
2733         return X86EMUL_CONTINUE;
2734 }
2735
2736 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
2737 {
2738         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
2739                 return emulate_gp(ctxt, 0);
2740
2741         /* Disable writeback. */
2742         ctxt->dst.type = OP_NONE;
2743         return X86EMUL_CONTINUE;
2744 }
2745
2746 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
2747 {
2748         unsigned long val;
2749
2750         if (ctxt->mode == X86EMUL_MODE_PROT64)
2751                 val = ctxt->src.val & ~0ULL;
2752         else
2753                 val = ctxt->src.val & ~0U;
2754
2755         /* #UD condition is already handled. */
2756         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
2757                 return emulate_gp(ctxt, 0);
2758
2759         /* Disable writeback. */
2760         ctxt->dst.type = OP_NONE;
2761         return X86EMUL_CONTINUE;
2762 }
2763
2764 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
2765 {
2766         u64 msr_data;
2767
2768         msr_data = (u32)ctxt->regs[VCPU_REGS_RAX]
2769                 | ((u64)ctxt->regs[VCPU_REGS_RDX] << 32);
2770         if (ctxt->ops->set_msr(ctxt, ctxt->regs[VCPU_REGS_RCX], msr_data))
2771                 return emulate_gp(ctxt, 0);
2772
2773         return X86EMUL_CONTINUE;
2774 }
2775
2776 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
2777 {
2778         u64 msr_data;
2779
2780         if (ctxt->ops->get_msr(ctxt, ctxt->regs[VCPU_REGS_RCX], &msr_data))
2781                 return emulate_gp(ctxt, 0);
2782
2783         ctxt->regs[VCPU_REGS_RAX] = (u32)msr_data;
2784         ctxt->regs[VCPU_REGS_RDX] = msr_data >> 32;
2785         return X86EMUL_CONTINUE;
2786 }
2787
2788 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
2789 {
2790         if (ctxt->modrm_reg > VCPU_SREG_GS)
2791                 return emulate_ud(ctxt);
2792
2793         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
2794         return X86EMUL_CONTINUE;
2795 }
2796
2797 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
2798 {
2799         u16 sel = ctxt->src.val;
2800
2801         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
2802                 return emulate_ud(ctxt);
2803
2804         if (ctxt->modrm_reg == VCPU_SREG_SS)
2805                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2806
2807         /* Disable writeback. */
2808         ctxt->dst.type = OP_NONE;
2809         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
2810 }
2811
2812 static int em_movdqu(struct x86_emulate_ctxt *ctxt)
2813 {
2814         memcpy(&ctxt->dst.vec_val, &ctxt->src.vec_val, ctxt->op_bytes);
2815         return X86EMUL_CONTINUE;
2816 }
2817
2818 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
2819 {
2820         int rc;
2821         ulong linear;
2822
2823         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
2824         if (rc == X86EMUL_CONTINUE)
2825                 ctxt->ops->invlpg(ctxt, linear);
2826         /* Disable writeback. */
2827         ctxt->dst.type = OP_NONE;
2828         return X86EMUL_CONTINUE;
2829 }
2830
2831 static int em_clts(struct x86_emulate_ctxt *ctxt)
2832 {
2833         ulong cr0;
2834
2835         cr0 = ctxt->ops->get_cr(ctxt, 0);
2836         cr0 &= ~X86_CR0_TS;
2837         ctxt->ops->set_cr(ctxt, 0, cr0);
2838         return X86EMUL_CONTINUE;
2839 }
2840
2841 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
2842 {
2843         int rc;
2844
2845         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
2846                 return X86EMUL_UNHANDLEABLE;
2847
2848         rc = ctxt->ops->fix_hypercall(ctxt);
2849         if (rc != X86EMUL_CONTINUE)
2850                 return rc;
2851
2852         /* Let the processor re-execute the fixed hypercall */
2853         ctxt->_eip = ctxt->eip;
2854         /* Disable writeback. */
2855         ctxt->dst.type = OP_NONE;
2856         return X86EMUL_CONTINUE;
2857 }
2858
2859 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
2860 {
2861         struct desc_ptr desc_ptr;
2862         int rc;
2863
2864         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2865                              &desc_ptr.size, &desc_ptr.address,
2866                              ctxt->op_bytes);
2867         if (rc != X86EMUL_CONTINUE)
2868                 return rc;
2869         ctxt->ops->set_gdt(ctxt, &desc_ptr);
2870         /* Disable writeback. */
2871         ctxt->dst.type = OP_NONE;
2872         return X86EMUL_CONTINUE;
2873 }
2874
2875 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
2876 {
2877         int rc;
2878
2879         rc = ctxt->ops->fix_hypercall(ctxt);
2880
2881         /* Disable writeback. */
2882         ctxt->dst.type = OP_NONE;
2883         return rc;
2884 }
2885
2886 static int em_lidt(struct x86_emulate_ctxt *ctxt)
2887 {
2888         struct desc_ptr desc_ptr;
2889         int rc;
2890
2891         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2892                              &desc_ptr.size, &desc_ptr.address,
2893                              ctxt->op_bytes);
2894         if (rc != X86EMUL_CONTINUE)
2895                 return rc;
2896         ctxt->ops->set_idt(ctxt, &desc_ptr);
2897         /* Disable writeback. */
2898         ctxt->dst.type = OP_NONE;
2899         return X86EMUL_CONTINUE;
2900 }
2901
2902 static int em_smsw(struct x86_emulate_ctxt *ctxt)
2903 {
2904         ctxt->dst.bytes = 2;
2905         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
2906         return X86EMUL_CONTINUE;
2907 }
2908
2909 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
2910 {
2911         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
2912                           | (ctxt->src.val & 0x0f));
2913         ctxt->dst.type = OP_NONE;
2914         return X86EMUL_CONTINUE;
2915 }
2916
2917 static int em_loop(struct x86_emulate_ctxt *ctxt)
2918 {
2919         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
2920         if ((address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) != 0) &&
2921             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
2922                 jmp_rel(ctxt, ctxt->src.val);
2923
2924         return X86EMUL_CONTINUE;
2925 }
2926
2927 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
2928 {
2929         if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0)
2930                 jmp_rel(ctxt, ctxt->src.val);
2931
2932         return X86EMUL_CONTINUE;
2933 }
2934
2935 static int em_in(struct x86_emulate_ctxt *ctxt)
2936 {
2937         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
2938                              &ctxt->dst.val))
2939                 return X86EMUL_IO_NEEDED;
2940
2941         return X86EMUL_CONTINUE;
2942 }
2943
2944 static int em_out(struct x86_emulate_ctxt *ctxt)
2945 {
2946         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
2947                                     &ctxt->src.val, 1);
2948         /* Disable writeback. */
2949         ctxt->dst.type = OP_NONE;
2950         return X86EMUL_CONTINUE;
2951 }
2952
2953 static int em_cli(struct x86_emulate_ctxt *ctxt)
2954 {
2955         if (emulator_bad_iopl(ctxt))
2956                 return emulate_gp(ctxt, 0);
2957
2958         ctxt->eflags &= ~X86_EFLAGS_IF;
2959         return X86EMUL_CONTINUE;
2960 }
2961
2962 static int em_sti(struct x86_emulate_ctxt *ctxt)
2963 {
2964         if (emulator_bad_iopl(ctxt))
2965                 return emulate_gp(ctxt, 0);
2966
2967         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
2968         ctxt->eflags |= X86_EFLAGS_IF;
2969         return X86EMUL_CONTINUE;
2970 }
2971
2972 static int em_bt(struct x86_emulate_ctxt *ctxt)
2973 {
2974         /* Disable writeback. */
2975         ctxt->dst.type = OP_NONE;
2976         /* only subword offset */
2977         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
2978
2979         emulate_2op_SrcV_nobyte(ctxt, "bt");
2980         return X86EMUL_CONTINUE;
2981 }
2982
2983 static int em_bts(struct x86_emulate_ctxt *ctxt)
2984 {
2985         emulate_2op_SrcV_nobyte(ctxt, "bts");
2986         return X86EMUL_CONTINUE;
2987 }
2988
2989 static int em_btr(struct x86_emulate_ctxt *ctxt)
2990 {
2991         emulate_2op_SrcV_nobyte(ctxt, "btr");
2992         return X86EMUL_CONTINUE;
2993 }
2994
2995 static int em_btc(struct x86_emulate_ctxt *ctxt)
2996 {
2997         emulate_2op_SrcV_nobyte(ctxt, "btc");
2998         return X86EMUL_CONTINUE;
2999 }
3000
3001 static int em_bsf(struct x86_emulate_ctxt *ctxt)
3002 {
3003         u8 zf;
3004
3005         __asm__ ("bsf %2, %0; setz %1"
3006                  : "=r"(ctxt->dst.val), "=q"(zf)
3007                  : "r"(ctxt->src.val));
3008
3009         ctxt->eflags &= ~X86_EFLAGS_ZF;
3010         if (zf) {
3011                 ctxt->eflags |= X86_EFLAGS_ZF;
3012                 /* Disable writeback. */
3013                 ctxt->dst.type = OP_NONE;
3014         }
3015         return X86EMUL_CONTINUE;
3016 }
3017
3018 static int em_bsr(struct x86_emulate_ctxt *ctxt)
3019 {
3020         u8 zf;
3021
3022         __asm__ ("bsr %2, %0; setz %1"
3023                  : "=r"(ctxt->dst.val), "=q"(zf)
3024                  : "r"(ctxt->src.val));
3025
3026         ctxt->eflags &= ~X86_EFLAGS_ZF;
3027         if (zf) {
3028                 ctxt->eflags |= X86_EFLAGS_ZF;
3029                 /* Disable writeback. */
3030                 ctxt->dst.type = OP_NONE;
3031         }
3032         return X86EMUL_CONTINUE;
3033 }
3034
3035 static bool valid_cr(int nr)
3036 {
3037         switch (nr) {
3038         case 0:
3039         case 2 ... 4:
3040         case 8:
3041                 return true;
3042         default:
3043                 return false;
3044         }
3045 }
3046
3047 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3048 {
3049         if (!valid_cr(ctxt->modrm_reg))
3050                 return emulate_ud(ctxt);
3051
3052         return X86EMUL_CONTINUE;
3053 }
3054
3055 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3056 {
3057         u64 new_val = ctxt->src.val64;
3058         int cr = ctxt->modrm_reg;
3059         u64 efer = 0;
3060
3061         static u64 cr_reserved_bits[] = {
3062                 0xffffffff00000000ULL,
3063                 0, 0, 0, /* CR3 checked later */
3064                 CR4_RESERVED_BITS,
3065                 0, 0, 0,
3066                 CR8_RESERVED_BITS,
3067         };
3068
3069         if (!valid_cr(cr))
3070                 return emulate_ud(ctxt);
3071
3072         if (new_val & cr_reserved_bits[cr])
3073                 return emulate_gp(ctxt, 0);
3074
3075         switch (cr) {
3076         case 0: {
3077                 u64 cr4;
3078                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3079                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3080                         return emulate_gp(ctxt, 0);
3081
3082                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3083                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3084
3085                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3086                     !(cr4 & X86_CR4_PAE))
3087                         return emulate_gp(ctxt, 0);
3088
3089                 break;
3090                 }
3091         case 3: {
3092                 u64 rsvd = 0;
3093
3094                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3095                 if (efer & EFER_LMA)
3096                         rsvd = CR3_L_MODE_RESERVED_BITS;
3097                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
3098                         rsvd = CR3_PAE_RESERVED_BITS;
3099                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
3100                         rsvd = CR3_NONPAE_RESERVED_BITS;
3101
3102                 if (new_val & rsvd)
3103                         return emulate_gp(ctxt, 0);
3104
3105                 break;
3106                 }
3107         case 4: {
3108                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3109
3110                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3111                         return emulate_gp(ctxt, 0);
3112
3113                 break;
3114                 }
3115         }
3116
3117         return X86EMUL_CONTINUE;
3118 }
3119
3120 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3121 {
3122         unsigned long dr7;
3123
3124         ctxt->ops->get_dr(ctxt, 7, &dr7);
3125
3126         /* Check if DR7.Global_Enable is set */
3127         return dr7 & (1 << 13);
3128 }
3129
3130 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3131 {
3132         int dr = ctxt->modrm_reg;
3133         u64 cr4;
3134
3135         if (dr > 7)
3136                 return emulate_ud(ctxt);
3137
3138         cr4 = ctxt->ops->get_cr(ctxt, 4);
3139         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3140                 return emulate_ud(ctxt);
3141
3142         if (check_dr7_gd(ctxt))
3143                 return emulate_db(ctxt);
3144
3145         return X86EMUL_CONTINUE;
3146 }
3147
3148 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3149 {
3150         u64 new_val = ctxt->src.val64;
3151         int dr = ctxt->modrm_reg;
3152
3153         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3154                 return emulate_gp(ctxt, 0);
3155
3156         return check_dr_read(ctxt);
3157 }
3158
3159 static int check_svme(struct x86_emulate_ctxt *ctxt)
3160 {
3161         u64 efer;
3162
3163         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3164
3165         if (!(efer & EFER_SVME))
3166                 return emulate_ud(ctxt);
3167
3168         return X86EMUL_CONTINUE;
3169 }
3170
3171 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3172 {
3173         u64 rax = ctxt->regs[VCPU_REGS_RAX];
3174
3175         /* Valid physical address? */
3176         if (rax & 0xffff000000000000ULL)
3177                 return emulate_gp(ctxt, 0);
3178
3179         return check_svme(ctxt);
3180 }
3181
3182 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3183 {
3184         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3185
3186         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3187                 return emulate_ud(ctxt);
3188
3189         return X86EMUL_CONTINUE;
3190 }
3191
3192 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3193 {
3194         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3195         u64 rcx = ctxt->regs[VCPU_REGS_RCX];
3196
3197         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3198             (rcx > 3))
3199                 return emulate_gp(ctxt, 0);
3200
3201         return X86EMUL_CONTINUE;
3202 }
3203
3204 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3205 {
3206         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3207         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3208                 return emulate_gp(ctxt, 0);
3209
3210         return X86EMUL_CONTINUE;
3211 }
3212
3213 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3214 {
3215         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3216         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3217                 return emulate_gp(ctxt, 0);
3218
3219         return X86EMUL_CONTINUE;
3220 }
3221
3222 #define D(_y) { .flags = (_y) }
3223 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3224 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3225                       .check_perm = (_p) }
3226 #define N    D(0)
3227 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3228 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
3229 #define GD(_f, _g) { .flags = ((_f) | GroupDual), .u.gdual = (_g) }
3230 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3231 #define II(_f, _e, _i) \
3232         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3233 #define IIP(_f, _e, _i, _p) \
3234         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3235           .check_perm = (_p) }
3236 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3237
3238 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3239 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3240 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3241 #define I2bvIP(_f, _e, _i, _p) \
3242         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3243
3244 #define I6ALU(_f, _e) I2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3245                 I2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3246                 I2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3247
3248 static struct opcode group7_rm1[] = {
3249         DI(SrcNone | ModRM | Priv, monitor),
3250         DI(SrcNone | ModRM | Priv, mwait),
3251         N, N, N, N, N, N,
3252 };
3253
3254 static struct opcode group7_rm3[] = {
3255         DIP(SrcNone | ModRM | Prot | Priv, vmrun,   check_svme_pa),
3256         II(SrcNone | ModRM | Prot | VendorSpecific, em_vmmcall, vmmcall),
3257         DIP(SrcNone | ModRM | Prot | Priv, vmload,  check_svme_pa),
3258         DIP(SrcNone | ModRM | Prot | Priv, vmsave,  check_svme_pa),
3259         DIP(SrcNone | ModRM | Prot | Priv, stgi,    check_svme),
3260         DIP(SrcNone | ModRM | Prot | Priv, clgi,    check_svme),
3261         DIP(SrcNone | ModRM | Prot | Priv, skinit,  check_svme),
3262         DIP(SrcNone | ModRM | Prot | Priv, invlpga, check_svme),
3263 };
3264
3265 static struct opcode group7_rm7[] = {
3266         N,
3267         DIP(SrcNone | ModRM, rdtscp, check_rdtsc),
3268         N, N, N, N, N, N,
3269 };
3270
3271 static struct opcode group1[] = {
3272         I(Lock, em_add),
3273         I(Lock | PageTable, em_or),
3274         I(Lock, em_adc),
3275         I(Lock, em_sbb),
3276         I(Lock | PageTable, em_and),
3277         I(Lock, em_sub),
3278         I(Lock, em_xor),
3279         I(0, em_cmp),
3280 };
3281
3282 static struct opcode group1A[] = {
3283         I(DstMem | SrcNone | ModRM | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3284 };
3285
3286 static struct opcode group3[] = {
3287         I(DstMem | SrcImm | ModRM, em_test),
3288         I(DstMem | SrcImm | ModRM, em_test),
3289         I(DstMem | SrcNone | ModRM | Lock, em_not),
3290         I(DstMem | SrcNone | ModRM | Lock, em_neg),
3291         I(SrcMem | ModRM, em_mul_ex),
3292         I(SrcMem | ModRM, em_imul_ex),
3293         I(SrcMem | ModRM, em_div_ex),
3294         I(SrcMem | ModRM, em_idiv_ex),
3295 };
3296
3297 static struct opcode group4[] = {
3298         I(ByteOp | DstMem | SrcNone | ModRM | Lock, em_grp45),
3299         I(ByteOp | DstMem | SrcNone | ModRM | Lock, em_grp45),
3300         N, N, N, N, N, N,
3301 };
3302
3303 static struct opcode group5[] = {
3304         I(DstMem | SrcNone | ModRM | Lock, em_grp45),
3305         I(DstMem | SrcNone | ModRM | Lock, em_grp45),
3306         I(SrcMem | ModRM | Stack, em_grp45),
3307         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
3308         I(SrcMem | ModRM | Stack, em_grp45),
3309         I(SrcMemFAddr | ModRM | ImplicitOps, em_grp45),
3310         I(SrcMem | ModRM | Stack, em_grp45), N,
3311 };
3312
3313 static struct opcode group6[] = {
3314         DI(ModRM | Prot,        sldt),
3315         DI(ModRM | Prot,        str),
3316         DI(ModRM | Prot | Priv, lldt),
3317         DI(ModRM | Prot | Priv, ltr),
3318         N, N, N, N,
3319 };
3320
3321 static struct group_dual group7 = { {
3322         DI(ModRM | Mov | DstMem | Priv, sgdt),
3323         DI(ModRM | Mov | DstMem | Priv, sidt),
3324         II(ModRM | SrcMem | Priv, em_lgdt, lgdt),
3325         II(ModRM | SrcMem | Priv, em_lidt, lidt),
3326         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3327         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw),
3328         II(SrcMem | ModRM | ByteOp | Priv | NoAccess, em_invlpg, invlpg),
3329 }, {
3330         I(SrcNone | ModRM | Priv | VendorSpecific, em_vmcall),
3331         EXT(0, group7_rm1),
3332         N, EXT(0, group7_rm3),
3333         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3334         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw), EXT(0, group7_rm7),
3335 } };
3336
3337 static struct opcode group8[] = {
3338         N, N, N, N,
3339         I(DstMem | SrcImmByte | ModRM, em_bt),
3340         I(DstMem | SrcImmByte | ModRM | Lock | PageTable, em_bts),
3341         I(DstMem | SrcImmByte | ModRM | Lock, em_btr),
3342         I(DstMem | SrcImmByte | ModRM | Lock | PageTable, em_btc),
3343 };
3344
3345 static struct group_dual group9 = { {
3346         N, I(DstMem64 | ModRM | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3347 }, {
3348         N, N, N, N, N, N, N, N,
3349 } };
3350
3351 static struct opcode group11[] = {
3352         I(DstMem | SrcImm | ModRM | Mov | PageTable, em_mov),
3353         X7(D(Undefined)),
3354 };
3355
3356 static struct gprefix pfx_0f_6f_0f_7f = {
3357         N, N, N, I(Sse, em_movdqu),
3358 };
3359
3360 static struct opcode opcode_table[256] = {
3361         /* 0x00 - 0x07 */
3362         I6ALU(Lock, em_add),
3363         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3364         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3365         /* 0x08 - 0x0F */
3366         I6ALU(Lock | PageTable, em_or),
3367         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3368         N,
3369         /* 0x10 - 0x17 */
3370         I6ALU(Lock, em_adc),
3371         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3372         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3373         /* 0x18 - 0x1F */
3374         I6ALU(Lock, em_sbb),
3375         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3376         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3377         /* 0x20 - 0x27 */
3378         I6ALU(Lock | PageTable, em_and), N, N,
3379         /* 0x28 - 0x2F */
3380         I6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3381         /* 0x30 - 0x37 */
3382         I6ALU(Lock, em_xor), N, N,
3383         /* 0x38 - 0x3F */
3384         I6ALU(0, em_cmp), N, N,
3385         /* 0x40 - 0x4F */
3386         X16(D(DstReg)),
3387         /* 0x50 - 0x57 */
3388         X8(I(SrcReg | Stack, em_push)),
3389         /* 0x58 - 0x5F */
3390         X8(I(DstReg | Stack, em_pop)),
3391         /* 0x60 - 0x67 */
3392         I(ImplicitOps | Stack | No64, em_pusha),
3393         I(ImplicitOps | Stack | No64, em_popa),
3394         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3395         N, N, N, N,
3396         /* 0x68 - 0x6F */
3397         I(SrcImm | Mov | Stack, em_push),
3398         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3399         I(SrcImmByte | Mov | Stack, em_push),
3400         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3401         I2bvIP(DstDI | SrcDX | Mov | String, em_in, ins, check_perm_in), /* insb, insw/insd */
3402         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3403         /* 0x70 - 0x7F */
3404         X16(D(SrcImmByte)),
3405         /* 0x80 - 0x87 */
3406         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
3407         G(DstMem | SrcImm | ModRM | Group, group1),
3408         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
3409         G(DstMem | SrcImmByte | ModRM | Group, group1),
3410         I2bv(DstMem | SrcReg | ModRM, em_test),
3411         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3412         /* 0x88 - 0x8F */
3413         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3414         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3415         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3416         D(ModRM | SrcMem | NoAccess | DstReg),
3417         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3418         G(0, group1A),
3419         /* 0x90 - 0x97 */
3420         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3421         /* 0x98 - 0x9F */
3422         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3423         I(SrcImmFAddr | No64, em_call_far), N,
3424         II(ImplicitOps | Stack, em_pushf, pushf),
3425         II(ImplicitOps | Stack, em_popf, popf), N, N,
3426         /* 0xA0 - 0xA7 */
3427         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3428         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3429         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3430         I2bv(SrcSI | DstDI | String, em_cmp),
3431         /* 0xA8 - 0xAF */
3432         I2bv(DstAcc | SrcImm, em_test),
3433         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3434         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3435         I2bv(SrcAcc | DstDI | String, em_cmp),
3436         /* 0xB0 - 0xB7 */
3437         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3438         /* 0xB8 - 0xBF */
3439         X8(I(DstReg | SrcImm | Mov, em_mov)),
3440         /* 0xC0 - 0xC7 */
3441         D2bv(DstMem | SrcImmByte | ModRM),
3442         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3443         I(ImplicitOps | Stack, em_ret),
3444         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3445         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3446         G(ByteOp, group11), G(0, group11),
3447         /* 0xC8 - 0xCF */
3448         N, N, N, I(ImplicitOps | Stack, em_ret_far),
3449         D(ImplicitOps), DI(SrcImmByte, intn),
3450         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3451         /* 0xD0 - 0xD7 */
3452         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3453         N, N, N, N,
3454         /* 0xD8 - 0xDF */
3455         N, N, N, N, N, N, N, N,
3456         /* 0xE0 - 0xE7 */
3457         X3(I(SrcImmByte, em_loop)),
3458         I(SrcImmByte, em_jcxz),
3459         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3460         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3461         /* 0xE8 - 0xEF */
3462         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3463         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3464         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3465         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3466         /* 0xF0 - 0xF7 */
3467         N, DI(ImplicitOps, icebp), N, N,
3468         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3469         G(ByteOp, group3), G(0, group3),
3470         /* 0xF8 - 0xFF */
3471         D(ImplicitOps), D(ImplicitOps),
3472         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3473         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3474 };
3475
3476 static struct opcode twobyte_table[256] = {
3477         /* 0x00 - 0x0F */
3478         G(0, group6), GD(0, &group7), N, N,
3479         N, I(ImplicitOps | VendorSpecific, em_syscall),
3480         II(ImplicitOps | Priv, em_clts, clts), N,
3481         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3482         N, D(ImplicitOps | ModRM), N, N,
3483         /* 0x10 - 0x1F */
3484         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3485         /* 0x20 - 0x2F */
3486         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3487         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3488         IIP(ModRM | SrcMem | Priv | Op3264, em_cr_write, cr_write, check_cr_write),
3489         IIP(ModRM | SrcMem | Priv | Op3264, em_dr_write, dr_write, check_dr_write),
3490         N, N, N, N,
3491         N, N, N, N, N, N, N, N,
3492         /* 0x30 - 0x3F */
3493         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3494         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3495         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3496         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3497         I(ImplicitOps | VendorSpecific, em_sysenter),
3498         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
3499         N, N,
3500         N, N, N, N, N, N, N, N,
3501         /* 0x40 - 0x4F */
3502         X16(D(DstReg | SrcMem | ModRM | Mov)),
3503         /* 0x50 - 0x5F */
3504         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3505         /* 0x60 - 0x6F */
3506         N, N, N, N,
3507         N, N, N, N,
3508         N, N, N, N,
3509         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3510         /* 0x70 - 0x7F */
3511         N, N, N, N,
3512         N, N, N, N,
3513         N, N, N, N,
3514         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3515         /* 0x80 - 0x8F */
3516         X16(D(SrcImm)),
3517         /* 0x90 - 0x9F */
3518         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3519         /* 0xA0 - 0xA7 */
3520         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3521         DI(ImplicitOps, cpuid), I(DstMem | SrcReg | ModRM | BitOp, em_bt),
3522         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3523         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3524         /* 0xA8 - 0xAF */
3525         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3526         DI(ImplicitOps, rsm),
3527         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3528         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3529         D(DstMem | SrcReg | Src2CL | ModRM),
3530         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3531         /* 0xB0 - 0xB7 */
3532         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3533         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3534         I(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3535         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3536         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3537         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3538         /* 0xB8 - 0xBF */
3539         N, N,
3540         G(BitOp, group8),
3541         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3542         I(DstReg | SrcMem | ModRM, em_bsf), I(DstReg | SrcMem | ModRM, em_bsr),
3543         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3544         /* 0xC0 - 0xCF */
3545         D2bv(DstMem | SrcReg | ModRM | Lock),
3546         N, D(DstMem | SrcReg | ModRM | Mov),
3547         N, N, N, GD(0, &group9),
3548         N, N, N, N, N, N, N, N,
3549         /* 0xD0 - 0xDF */
3550         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3551         /* 0xE0 - 0xEF */
3552         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3553         /* 0xF0 - 0xFF */
3554         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3555 };
3556
3557 #undef D
3558 #undef N
3559 #undef G
3560 #undef GD
3561 #undef I
3562 #undef GP
3563 #undef EXT
3564
3565 #undef D2bv
3566 #undef D2bvIP
3567 #undef I2bv
3568 #undef I2bvIP
3569 #undef I6ALU
3570
3571 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3572 {
3573         unsigned size;
3574
3575         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3576         if (size == 8)
3577                 size = 4;
3578         return size;
3579 }
3580
3581 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3582                       unsigned size, bool sign_extension)
3583 {
3584         int rc = X86EMUL_CONTINUE;
3585
3586         op->type = OP_IMM;
3587         op->bytes = size;
3588         op->addr.mem.ea = ctxt->_eip;
3589         /* NB. Immediates are sign-extended as necessary. */
3590         switch (op->bytes) {
3591         case 1:
3592                 op->val = insn_fetch(s8, ctxt);
3593                 break;
3594         case 2:
3595                 op->val = insn_fetch(s16, ctxt);
3596                 break;
3597         case 4:
3598                 op->val = insn_fetch(s32, ctxt);
3599                 break;
3600         }
3601         if (!sign_extension) {
3602                 switch (op->bytes) {
3603                 case 1:
3604                         op->val &= 0xff;
3605                         break;
3606                 case 2:
3607                         op->val &= 0xffff;
3608                         break;
3609                 case 4:
3610                         op->val &= 0xffffffff;
3611                         break;
3612                 }
3613         }
3614 done:
3615         return rc;
3616 }
3617
3618 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
3619                           unsigned d)
3620 {
3621         int rc = X86EMUL_CONTINUE;
3622
3623         switch (d) {
3624         case OpReg:
3625                 decode_register_operand(ctxt, op);
3626                 break;
3627         case OpImmUByte:
3628                 rc = decode_imm(ctxt, op, 1, false);
3629                 break;
3630         case OpMem:
3631                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3632         mem_common:
3633                 *op = ctxt->memop;
3634                 ctxt->memopp = op;
3635                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
3636                         fetch_bit_operand(ctxt);
3637                 op->orig_val = op->val;
3638                 break;
3639         case OpMem64:
3640                 ctxt->memop.bytes = 8;
3641                 goto mem_common;
3642         case OpAcc:
3643                 op->type = OP_REG;
3644                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3645                 op->addr.reg = &ctxt->regs[VCPU_REGS_RAX];
3646                 fetch_register_operand(op);
3647                 op->orig_val = op->val;
3648                 break;
3649         case OpDI:
3650                 op->type = OP_MEM;
3651                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3652                 op->addr.mem.ea =
3653                         register_address(ctxt, ctxt->regs[VCPU_REGS_RDI]);
3654                 op->addr.mem.seg = VCPU_SREG_ES;
3655                 op->val = 0;
3656                 break;
3657         case OpDX:
3658                 op->type = OP_REG;
3659                 op->bytes = 2;
3660                 op->addr.reg = &ctxt->regs[VCPU_REGS_RDX];
3661                 fetch_register_operand(op);
3662                 break;
3663         case OpCL:
3664                 op->bytes = 1;
3665                 op->val = ctxt->regs[VCPU_REGS_RCX] & 0xff;
3666                 break;
3667         case OpImmByte:
3668                 rc = decode_imm(ctxt, op, 1, true);
3669                 break;
3670         case OpOne:
3671                 op->bytes = 1;
3672                 op->val = 1;
3673                 break;
3674         case OpImm:
3675                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
3676                 break;
3677         case OpMem8:
3678                 ctxt->memop.bytes = 1;
3679                 goto mem_common;
3680         case OpMem16:
3681                 ctxt->memop.bytes = 2;
3682                 goto mem_common;
3683         case OpMem32:
3684                 ctxt->memop.bytes = 4;
3685                 goto mem_common;
3686         case OpImmU16:
3687                 rc = decode_imm(ctxt, op, 2, false);
3688                 break;
3689         case OpImmU:
3690                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
3691                 break;
3692         case OpSI:
3693                 op->type = OP_MEM;
3694                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3695                 op->addr.mem.ea =
3696                         register_address(ctxt, ctxt->regs[VCPU_REGS_RSI]);
3697                 op->addr.mem.seg = seg_override(ctxt);
3698                 op->val = 0;
3699                 break;
3700         case OpImmFAddr:
3701                 op->type = OP_IMM;
3702                 op->addr.mem.ea = ctxt->_eip;
3703                 op->bytes = ctxt->op_bytes + 2;
3704                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
3705                 break;
3706         case OpMemFAddr:
3707                 ctxt->memop.bytes = ctxt->op_bytes + 2;
3708                 goto mem_common;
3709         case OpES:
3710                 op->val = VCPU_SREG_ES;
3711                 break;
3712         case OpCS:
3713                 op->val = VCPU_SREG_CS;
3714                 break;
3715         case OpSS:
3716                 op->val = VCPU_SREG_SS;
3717                 break;
3718         case OpDS:
3719                 op->val = VCPU_SREG_DS;
3720                 break;
3721         case OpFS:
3722                 op->val = VCPU_SREG_FS;
3723                 break;
3724         case OpGS:
3725                 op->val = VCPU_SREG_GS;
3726                 break;
3727         case OpImplicit:
3728                 /* Special instructions do their own operand decoding. */
3729         default:
3730                 op->type = OP_NONE; /* Disable writeback. */
3731                 break;
3732         }
3733
3734 done:
3735         return rc;
3736 }
3737
3738 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
3739 {
3740         int rc = X86EMUL_CONTINUE;
3741         int mode = ctxt->mode;
3742         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
3743         bool op_prefix = false;
3744         struct opcode opcode;
3745
3746         ctxt->memop.type = OP_NONE;
3747         ctxt->memopp = NULL;
3748         ctxt->_eip = ctxt->eip;
3749         ctxt->fetch.start = ctxt->_eip;
3750         ctxt->fetch.end = ctxt->fetch.start + insn_len;
3751         if (insn_len > 0)
3752                 memcpy(ctxt->fetch.data, insn, insn_len);
3753
3754         switch (mode) {
3755         case X86EMUL_MODE_REAL:
3756         case X86EMUL_MODE_VM86:
3757         case X86EMUL_MODE_PROT16:
3758                 def_op_bytes = def_ad_bytes = 2;
3759                 break;
3760         case X86EMUL_MODE_PROT32:
3761                 def_op_bytes = def_ad_bytes = 4;
3762                 break;
3763 #ifdef CONFIG_X86_64
3764         case X86EMUL_MODE_PROT64:
3765                 def_op_bytes = 4;
3766                 def_ad_bytes = 8;
3767                 break;
3768 #endif
3769         default:
3770                 return EMULATION_FAILED;
3771         }
3772
3773         ctxt->op_bytes = def_op_bytes;
3774         ctxt->ad_bytes = def_ad_bytes;
3775
3776         /* Legacy prefixes. */
3777         for (;;) {
3778                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
3779                 case 0x66:      /* operand-size override */
3780                         op_prefix = true;
3781                         /* switch between 2/4 bytes */
3782                         ctxt->op_bytes = def_op_bytes ^ 6;
3783                         break;
3784                 case 0x67:      /* address-size override */
3785                         if (mode == X86EMUL_MODE_PROT64)
3786                                 /* switch between 4/8 bytes */
3787                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
3788                         else
3789                                 /* switch between 2/4 bytes */
3790                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
3791                         break;
3792                 case 0x26:      /* ES override */
3793                 case 0x2e:      /* CS override */
3794                 case 0x36:      /* SS override */
3795                 case 0x3e:      /* DS override */
3796                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
3797                         break;
3798                 case 0x64:      /* FS override */
3799                 case 0x65:      /* GS override */
3800                         set_seg_override(ctxt, ctxt->b & 7);
3801                         break;
3802                 case 0x40 ... 0x4f: /* REX */
3803                         if (mode != X86EMUL_MODE_PROT64)
3804                                 goto done_prefixes;
3805                         ctxt->rex_prefix = ctxt->b;
3806                         continue;
3807                 case 0xf0:      /* LOCK */
3808                         ctxt->lock_prefix = 1;
3809                         break;
3810                 case 0xf2:      /* REPNE/REPNZ */
3811                 case 0xf3:      /* REP/REPE/REPZ */
3812                         ctxt->rep_prefix = ctxt->b;
3813                         break;
3814                 default:
3815                         goto done_prefixes;
3816                 }
3817
3818                 /* Any legacy prefix after a REX prefix nullifies its effect. */
3819
3820                 ctxt->rex_prefix = 0;
3821         }
3822
3823 done_prefixes:
3824
3825         /* REX prefix. */
3826         if (ctxt->rex_prefix & 8)
3827                 ctxt->op_bytes = 8;     /* REX.W */
3828
3829         /* Opcode byte(s). */
3830         opcode = opcode_table[ctxt->b];
3831         /* Two-byte opcode? */
3832         if (ctxt->b == 0x0f) {
3833                 ctxt->twobyte = 1;
3834                 ctxt->b = insn_fetch(u8, ctxt);
3835                 opcode = twobyte_table[ctxt->b];
3836         }
3837         ctxt->d = opcode.flags;
3838
3839         while (ctxt->d & GroupMask) {
3840                 switch (ctxt->d & GroupMask) {
3841                 case Group:
3842                         ctxt->modrm = insn_fetch(u8, ctxt);
3843                         --ctxt->_eip;
3844                         goffset = (ctxt->modrm >> 3) & 7;
3845                         opcode = opcode.u.group[goffset];
3846                         break;
3847                 case GroupDual:
3848                         ctxt->modrm = insn_fetch(u8, ctxt);
3849                         --ctxt->_eip;
3850                         goffset = (ctxt->modrm >> 3) & 7;
3851                         if ((ctxt->modrm >> 6) == 3)
3852                                 opcode = opcode.u.gdual->mod3[goffset];
3853                         else
3854                                 opcode = opcode.u.gdual->mod012[goffset];
3855                         break;
3856                 case RMExt:
3857                         goffset = ctxt->modrm & 7;
3858                         opcode = opcode.u.group[goffset];
3859                         break;
3860                 case Prefix:
3861                         if (ctxt->rep_prefix && op_prefix)
3862                                 return EMULATION_FAILED;
3863                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
3864                         switch (simd_prefix) {
3865                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
3866                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
3867                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
3868                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
3869                         }
3870                         break;
3871                 default:
3872                         return EMULATION_FAILED;
3873                 }
3874
3875                 ctxt->d &= ~(u64)GroupMask;
3876                 ctxt->d |= opcode.flags;
3877         }
3878
3879         ctxt->execute = opcode.u.execute;
3880         ctxt->check_perm = opcode.check_perm;
3881         ctxt->intercept = opcode.intercept;
3882
3883         /* Unrecognised? */
3884         if (ctxt->d == 0 || (ctxt->d & Undefined))
3885                 return EMULATION_FAILED;
3886
3887         if (!(ctxt->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
3888                 return EMULATION_FAILED;
3889
3890         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
3891                 ctxt->op_bytes = 8;
3892
3893         if (ctxt->d & Op3264) {
3894                 if (mode == X86EMUL_MODE_PROT64)
3895                         ctxt->op_bytes = 8;
3896                 else
3897                         ctxt->op_bytes = 4;
3898         }
3899
3900         if (ctxt->d & Sse)
3901                 ctxt->op_bytes = 16;
3902
3903         /* ModRM and SIB bytes. */
3904         if (ctxt->d & ModRM) {
3905                 rc = decode_modrm(ctxt, &ctxt->memop);
3906                 if (!ctxt->has_seg_override)
3907                         set_seg_override(ctxt, ctxt->modrm_seg);
3908         } else if (ctxt->d & MemAbs)
3909                 rc = decode_abs(ctxt, &ctxt->memop);
3910         if (rc != X86EMUL_CONTINUE)
3911                 goto done;
3912
3913         if (!ctxt->has_seg_override)
3914                 set_seg_override(ctxt, VCPU_SREG_DS);
3915
3916         ctxt->memop.addr.mem.seg = seg_override(ctxt);
3917
3918         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
3919                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
3920
3921         /*
3922          * Decode and fetch the source operand: register, memory
3923          * or immediate.
3924          */
3925         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
3926         if (rc != X86EMUL_CONTINUE)
3927                 goto done;
3928
3929         /*
3930          * Decode and fetch the second source operand: register, memory
3931          * or immediate.
3932          */
3933         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
3934         if (rc != X86EMUL_CONTINUE)
3935                 goto done;
3936
3937         /* Decode and fetch the destination operand: register or memory. */
3938         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
3939
3940 done:
3941         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
3942                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
3943
3944         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
3945 }
3946
3947 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
3948 {
3949         return ctxt->d & PageTable;
3950 }
3951
3952 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
3953 {
3954         /* The second termination condition only applies for REPE
3955          * and REPNE. Test if the repeat string operation prefix is
3956          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
3957          * corresponding termination condition according to:
3958          *      - if REPE/REPZ and ZF = 0 then done
3959          *      - if REPNE/REPNZ and ZF = 1 then done
3960          */
3961         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
3962              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
3963             && (((ctxt->rep_prefix == REPE_PREFIX) &&
3964                  ((ctxt->eflags & EFLG_ZF) == 0))
3965                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
3966                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
3967                 return true;
3968
3969         return false;
3970 }
3971
3972 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
3973 {
3974         struct x86_emulate_ops *ops = ctxt->ops;
3975         int rc = X86EMUL_CONTINUE;
3976         int saved_dst_type = ctxt->dst.type;
3977
3978         ctxt->mem_read.pos = 0;
3979
3980         if (ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) {
3981                 rc = emulate_ud(ctxt);
3982                 goto done;
3983         }
3984
3985         /* LOCK prefix is allowed only with some instructions */
3986         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
3987                 rc = emulate_ud(ctxt);
3988                 goto done;
3989         }
3990
3991         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
3992                 rc = emulate_ud(ctxt);
3993                 goto done;
3994         }
3995
3996         if ((ctxt->d & Sse)
3997             && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)
3998                 || !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
3999                 rc = emulate_ud(ctxt);
4000                 goto done;
4001         }
4002
4003         if ((ctxt->d & Sse) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4004                 rc = emulate_nm(ctxt);
4005                 goto done;
4006         }
4007
4008         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4009                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4010                                               X86_ICPT_PRE_EXCEPT);
4011                 if (rc != X86EMUL_CONTINUE)
4012                         goto done;
4013         }
4014
4015         /* Privileged instruction can be executed only in CPL=0 */
4016         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4017                 rc = emulate_gp(ctxt, 0);
4018                 goto done;
4019         }
4020
4021         /* Instruction can only be executed in protected mode */
4022         if ((ctxt->d & Prot) && !(ctxt->mode & X86EMUL_MODE_PROT)) {
4023                 rc = emulate_ud(ctxt);
4024                 goto done;
4025         }
4026
4027         /* Do instruction specific permission checks */
4028         if (ctxt->check_perm) {
4029                 rc = ctxt->check_perm(ctxt);
4030                 if (rc != X86EMUL_CONTINUE)
4031                         goto done;
4032         }
4033
4034         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4035                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4036                                               X86_ICPT_POST_EXCEPT);
4037                 if (rc != X86EMUL_CONTINUE)
4038                         goto done;
4039         }
4040
4041         if (ctxt->rep_prefix && (ctxt->d & String)) {
4042                 /* All REP prefixes have the same first termination condition */
4043                 if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0) {
4044                         ctxt->eip = ctxt->_eip;
4045                         goto done;
4046                 }
4047         }
4048
4049         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4050                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4051                                     ctxt->src.valptr, ctxt->src.bytes);
4052                 if (rc != X86EMUL_CONTINUE)
4053                         goto done;
4054                 ctxt->src.orig_val64 = ctxt->src.val64;
4055         }
4056
4057         if (ctxt->src2.type == OP_MEM) {
4058                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4059                                     &ctxt->src2.val, ctxt->src2.bytes);
4060                 if (rc != X86EMUL_CONTINUE)
4061                         goto done;
4062         }
4063
4064         if ((ctxt->d & DstMask) == ImplicitOps)
4065                 goto special_insn;
4066
4067
4068         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4069                 /* optimisation - avoid slow emulated read if Mov */
4070                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4071                                    &ctxt->dst.val, ctxt->dst.bytes);
4072                 if (rc != X86EMUL_CONTINUE)
4073                         goto done;
4074         }
4075         ctxt->dst.orig_val = ctxt->dst.val;
4076
4077 special_insn:
4078
4079         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4080                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4081                                               X86_ICPT_POST_MEMACCESS);
4082                 if (rc != X86EMUL_CONTINUE)
4083                         goto done;
4084         }
4085
4086         if (ctxt->execute) {
4087                 rc = ctxt->execute(ctxt);
4088                 if (rc != X86EMUL_CONTINUE)
4089                         goto done;
4090                 goto writeback;
4091         }
4092
4093         if (ctxt->twobyte)
4094                 goto twobyte_insn;
4095
4096         switch (ctxt->b) {
4097         case 0x40 ... 0x47: /* inc r16/r32 */
4098                 emulate_1op(ctxt, "inc");
4099                 break;
4100         case 0x48 ... 0x4f: /* dec r16/r32 */
4101                 emulate_1op(ctxt, "dec");
4102                 break;
4103         case 0x63:              /* movsxd */
4104                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4105                         goto cannot_emulate;
4106                 ctxt->dst.val = (s32) ctxt->src.val;
4107                 break;
4108         case 0x70 ... 0x7f: /* jcc (short) */
4109                 if (test_cc(ctxt->b, ctxt->eflags))
4110                         jmp_rel(ctxt, ctxt->src.val);
4111                 break;
4112         case 0x8d: /* lea r16/r32, m */
4113                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4114                 break;
4115         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4116                 if (ctxt->dst.addr.reg == &ctxt->regs[VCPU_REGS_RAX])
4117                         break;
4118                 rc = em_xchg(ctxt);
4119                 break;
4120         case 0x98: /* cbw/cwde/cdqe */
4121                 switch (ctxt->op_bytes) {
4122                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4123                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4124                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4125                 }
4126                 break;
4127         case 0xc0 ... 0xc1:
4128                 rc = em_grp2(ctxt);
4129                 break;
4130         case 0xcc:              /* int3 */
4131                 rc = emulate_int(ctxt, 3);
4132                 break;
4133         case 0xcd:              /* int n */
4134                 rc = emulate_int(ctxt, ctxt->src.val);
4135                 break;
4136         case 0xce:              /* into */
4137                 if (ctxt->eflags & EFLG_OF)
4138                         rc = emulate_int(ctxt, 4);
4139                 break;
4140         case 0xd0 ... 0xd1:     /* Grp2 */
4141                 rc = em_grp2(ctxt);
4142                 break;
4143         case 0xd2 ... 0xd3:     /* Grp2 */
4144                 ctxt->src.val = ctxt->regs[VCPU_REGS_RCX];
4145                 rc = em_grp2(ctxt);
4146                 break;
4147         case 0xe9: /* jmp rel */
4148         case 0xeb: /* jmp rel short */
4149                 jmp_rel(ctxt, ctxt->src.val);
4150                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4151                 break;
4152         case 0xf4:              /* hlt */
4153                 ctxt->ops->halt(ctxt);
4154                 break;
4155         case 0xf5:      /* cmc */
4156                 /* complement carry flag from eflags reg */
4157                 ctxt->eflags ^= EFLG_CF;
4158                 break;
4159         case 0xf8: /* clc */
4160                 ctxt->eflags &= ~EFLG_CF;
4161                 break;
4162         case 0xf9: /* stc */
4163                 ctxt->eflags |= EFLG_CF;
4164                 break;
4165         case 0xfc: /* cld */
4166                 ctxt->eflags &= ~EFLG_DF;
4167                 break;
4168         case 0xfd: /* std */
4169                 ctxt->eflags |= EFLG_DF;
4170                 break;
4171         default:
4172                 goto cannot_emulate;
4173         }
4174
4175         if (rc != X86EMUL_CONTINUE)
4176                 goto done;
4177
4178 writeback:
4179         rc = writeback(ctxt);
4180         if (rc != X86EMUL_CONTINUE)
4181                 goto done;
4182
4183         /*
4184          * restore dst type in case the decoding will be reused
4185          * (happens for string instruction )
4186          */
4187         ctxt->dst.type = saved_dst_type;
4188
4189         if ((ctxt->d & SrcMask) == SrcSI)
4190                 string_addr_inc(ctxt, seg_override(ctxt),
4191                                 VCPU_REGS_RSI, &ctxt->src);
4192
4193         if ((ctxt->d & DstMask) == DstDI)
4194                 string_addr_inc(ctxt, VCPU_SREG_ES, VCPU_REGS_RDI,
4195                                 &ctxt->dst);
4196
4197         if (ctxt->rep_prefix && (ctxt->d & String)) {
4198                 struct read_cache *r = &ctxt->io_read;
4199                 register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
4200
4201                 if (!string_insn_completed(ctxt)) {
4202                         /*
4203                          * Re-enter guest when pio read ahead buffer is empty
4204                          * or, if it is not used, after each 1024 iteration.
4205                          */
4206                         if ((r->end != 0 || ctxt->regs[VCPU_REGS_RCX] & 0x3ff) &&
4207                             (r->end == 0 || r->end != r->pos)) {
4208                                 /*
4209                                  * Reset read cache. Usually happens before
4210                                  * decode, but since instruction is restarted
4211                                  * we have to do it here.
4212                                  */
4213                                 ctxt->mem_read.end = 0;
4214                                 return EMULATION_RESTART;
4215                         }
4216                         goto done; /* skip rip writeback */
4217                 }
4218         }
4219
4220         ctxt->eip = ctxt->_eip;
4221
4222 done:
4223         if (rc == X86EMUL_PROPAGATE_FAULT)
4224                 ctxt->have_exception = true;
4225         if (rc == X86EMUL_INTERCEPTED)
4226                 return EMULATION_INTERCEPTED;
4227
4228         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4229
4230 twobyte_insn:
4231         switch (ctxt->b) {
4232         case 0x09:              /* wbinvd */
4233                 (ctxt->ops->wbinvd)(ctxt);
4234                 break;
4235         case 0x08:              /* invd */
4236         case 0x0d:              /* GrpP (prefetch) */
4237         case 0x18:              /* Grp16 (prefetch/nop) */
4238                 break;
4239         case 0x20: /* mov cr, reg */
4240                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4241                 break;
4242         case 0x21: /* mov from dr to reg */
4243                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4244                 break;
4245         case 0x40 ... 0x4f:     /* cmov */
4246                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4247                 if (!test_cc(ctxt->b, ctxt->eflags))
4248                         ctxt->dst.type = OP_NONE; /* no writeback */
4249                 break;
4250         case 0x80 ... 0x8f: /* jnz rel, etc*/
4251                 if (test_cc(ctxt->b, ctxt->eflags))
4252                         jmp_rel(ctxt, ctxt->src.val);
4253                 break;
4254         case 0x90 ... 0x9f:     /* setcc r/m8 */
4255                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4256                 break;
4257         case 0xa4: /* shld imm8, r, r/m */
4258         case 0xa5: /* shld cl, r, r/m */
4259                 emulate_2op_cl(ctxt, "shld");
4260                 break;
4261         case 0xac: /* shrd imm8, r, r/m */
4262         case 0xad: /* shrd cl, r, r/m */
4263                 emulate_2op_cl(ctxt, "shrd");
4264                 break;
4265         case 0xae:              /* clflush */
4266                 break;
4267         case 0xb6 ... 0xb7:     /* movzx */
4268                 ctxt->dst.bytes = ctxt->op_bytes;
4269                 ctxt->dst.val = (ctxt->d & ByteOp) ? (u8) ctxt->src.val
4270                                                        : (u16) ctxt->src.val;
4271                 break;
4272         case 0xbe ... 0xbf:     /* movsx */
4273                 ctxt->dst.bytes = ctxt->op_bytes;
4274                 ctxt->dst.val = (ctxt->d & ByteOp) ? (s8) ctxt->src.val :
4275                                                         (s16) ctxt->src.val;
4276                 break;
4277         case 0xc0 ... 0xc1:     /* xadd */
4278                 emulate_2op_SrcV(ctxt, "add");
4279                 /* Write back the register source. */
4280                 ctxt->src.val = ctxt->dst.orig_val;
4281                 write_register_operand(&ctxt->src);
4282                 break;
4283         case 0xc3:              /* movnti */
4284                 ctxt->dst.bytes = ctxt->op_bytes;
4285                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4286                                                         (u64) ctxt->src.val;
4287                 break;
4288         default:
4289                 goto cannot_emulate;
4290         }
4291
4292         if (rc != X86EMUL_CONTINUE)
4293                 goto done;
4294
4295         goto writeback;
4296
4297 cannot_emulate:
4298         return EMULATION_FAILED;
4299 }