48068a6634c386a6df5f94c7336218c808d7f28e
[pandora-kernel.git] / arch / x86 / kvm / emulate.c
1 /******************************************************************************
2  * emulate.c
3  *
4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
5  *
6  * Copyright (c) 2005 Keir Fraser
7  *
8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
9  * privileged instructions:
10  *
11  * Copyright (C) 2006 Qumranet
12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
13  *
14  *   Avi Kivity <avi@qumranet.com>
15  *   Yaniv Kamay <yaniv@qumranet.com>
16  *
17  * This work is licensed under the terms of the GNU GPL, version 2.  See
18  * the COPYING file in the top-level directory.
19  *
20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
21  */
22
23 #include <linux/kvm_host.h>
24 #include "kvm_cache_regs.h"
25 #include <linux/module.h>
26 #include <asm/kvm_emulate.h>
27
28 #include "x86.h"
29 #include "tss.h"
30
31 /*
32  * Operand types
33  */
34 #define OpNone             0ull
35 #define OpImplicit         1ull  /* No generic decode */
36 #define OpReg              2ull  /* Register */
37 #define OpMem              3ull  /* Memory */
38 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
39 #define OpDI               5ull  /* ES:DI/EDI/RDI */
40 #define OpMem64            6ull  /* Memory, 64-bit */
41 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
42 #define OpDX               8ull  /* DX register */
43 #define OpCL               9ull  /* CL register (for shifts) */
44 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
45 #define OpOne             11ull  /* Implied 1 */
46 #define OpImm             12ull  /* Sign extended immediate */
47 #define OpMem16           13ull  /* Memory operand (16-bit). */
48 #define OpMem32           14ull  /* Memory operand (32-bit). */
49 #define OpImmU            15ull  /* Immediate operand, zero extended */
50 #define OpSI              16ull  /* SI/ESI/RSI */
51 #define OpImmFAddr        17ull  /* Immediate far address */
52 #define OpMemFAddr        18ull  /* Far address in memory */
53 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
54 #define OpES              20ull  /* ES */
55 #define OpCS              21ull  /* CS */
56 #define OpSS              22ull  /* SS */
57 #define OpDS              23ull  /* DS */
58 #define OpFS              24ull  /* FS */
59 #define OpGS              25ull  /* GS */
60
61 #define OpBits             5  /* Width of operand field */
62 #define OpMask             ((1ull << OpBits) - 1)
63
64 /*
65  * Opcode effective-address decode tables.
66  * Note that we only emulate instructions that have at least one memory
67  * operand (excluding implicit stack references). We assume that stack
68  * references and instruction fetches will never occur in special memory
69  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
70  * not be handled.
71  */
72
73 /* Operand sizes: 8-bit operands or specified/overridden size. */
74 #define ByteOp      (1<<0)      /* 8-bit operands. */
75 /* Destination operand type. */
76 #define DstShift    1
77 #define ImplicitOps (OpImplicit << DstShift)
78 #define DstReg      (OpReg << DstShift)
79 #define DstMem      (OpMem << DstShift)
80 #define DstAcc      (OpAcc << DstShift)
81 #define DstDI       (OpDI << DstShift)
82 #define DstMem64    (OpMem64 << DstShift)
83 #define DstImmUByte (OpImmUByte << DstShift)
84 #define DstDX       (OpDX << DstShift)
85 #define DstMask     (OpMask << DstShift)
86 /* Source operand type. */
87 #define SrcShift    6
88 #define SrcNone     (OpNone << SrcShift)
89 #define SrcReg      (OpReg << SrcShift)
90 #define SrcMem      (OpMem << SrcShift)
91 #define SrcMem16    (OpMem16 << SrcShift)
92 #define SrcMem32    (OpMem32 << SrcShift)
93 #define SrcImm      (OpImm << SrcShift)
94 #define SrcImmByte  (OpImmByte << SrcShift)
95 #define SrcOne      (OpOne << SrcShift)
96 #define SrcImmUByte (OpImmUByte << SrcShift)
97 #define SrcImmU     (OpImmU << SrcShift)
98 #define SrcSI       (OpSI << SrcShift)
99 #define SrcImmFAddr (OpImmFAddr << SrcShift)
100 #define SrcMemFAddr (OpMemFAddr << SrcShift)
101 #define SrcAcc      (OpAcc << SrcShift)
102 #define SrcImmU16   (OpImmU16 << SrcShift)
103 #define SrcDX       (OpDX << SrcShift)
104 #define SrcMask     (OpMask << SrcShift)
105 #define BitOp       (1<<11)
106 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
107 #define String      (1<<13)     /* String instruction (rep capable) */
108 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
109 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
110 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
111 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
112 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
113 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
114 #define Sse         (1<<18)     /* SSE Vector instruction */
115 /* Generic ModRM decode. */
116 #define ModRM       (1<<19)
117 /* Destination is only written; never read. */
118 #define Mov         (1<<20)
119 /* Misc flags */
120 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
121 #define VendorSpecific (1<<22) /* Vendor specific instruction */
122 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
123 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
124 #define Undefined   (1<<25) /* No Such Instruction */
125 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
126 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
127 #define No64        (1<<28)
128 /* Source 2 operand type */
129 #define Src2Shift   (29)
130 #define Src2None    (OpNone << Src2Shift)
131 #define Src2CL      (OpCL << Src2Shift)
132 #define Src2ImmByte (OpImmByte << Src2Shift)
133 #define Src2One     (OpOne << Src2Shift)
134 #define Src2Imm     (OpImm << Src2Shift)
135 #define Src2ES      (OpES << Src2Shift)
136 #define Src2CS      (OpCS << Src2Shift)
137 #define Src2SS      (OpSS << Src2Shift)
138 #define Src2DS      (OpDS << Src2Shift)
139 #define Src2FS      (OpFS << Src2Shift)
140 #define Src2GS      (OpGS << Src2Shift)
141 #define Src2Mask    (OpMask << Src2Shift)
142
143 #define X2(x...) x, x
144 #define X3(x...) X2(x), x
145 #define X4(x...) X2(x), X2(x)
146 #define X5(x...) X4(x), x
147 #define X6(x...) X4(x), X2(x)
148 #define X7(x...) X4(x), X3(x)
149 #define X8(x...) X4(x), X4(x)
150 #define X16(x...) X8(x), X8(x)
151
152 struct opcode {
153         u64 flags : 56;
154         u64 intercept : 8;
155         union {
156                 int (*execute)(struct x86_emulate_ctxt *ctxt);
157                 struct opcode *group;
158                 struct group_dual *gdual;
159                 struct gprefix *gprefix;
160         } u;
161         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
162 };
163
164 struct group_dual {
165         struct opcode mod012[8];
166         struct opcode mod3[8];
167 };
168
169 struct gprefix {
170         struct opcode pfx_no;
171         struct opcode pfx_66;
172         struct opcode pfx_f2;
173         struct opcode pfx_f3;
174 };
175
176 /* EFLAGS bit definitions. */
177 #define EFLG_ID (1<<21)
178 #define EFLG_VIP (1<<20)
179 #define EFLG_VIF (1<<19)
180 #define EFLG_AC (1<<18)
181 #define EFLG_VM (1<<17)
182 #define EFLG_RF (1<<16)
183 #define EFLG_IOPL (3<<12)
184 #define EFLG_NT (1<<14)
185 #define EFLG_OF (1<<11)
186 #define EFLG_DF (1<<10)
187 #define EFLG_IF (1<<9)
188 #define EFLG_TF (1<<8)
189 #define EFLG_SF (1<<7)
190 #define EFLG_ZF (1<<6)
191 #define EFLG_AF (1<<4)
192 #define EFLG_PF (1<<2)
193 #define EFLG_CF (1<<0)
194
195 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
196 #define EFLG_RESERVED_ONE_MASK 2
197
198 /*
199  * Instruction emulation:
200  * Most instructions are emulated directly via a fragment of inline assembly
201  * code. This allows us to save/restore EFLAGS and thus very easily pick up
202  * any modified flags.
203  */
204
205 #if defined(CONFIG_X86_64)
206 #define _LO32 "k"               /* force 32-bit operand */
207 #define _STK  "%%rsp"           /* stack pointer */
208 #elif defined(__i386__)
209 #define _LO32 ""                /* force 32-bit operand */
210 #define _STK  "%%esp"           /* stack pointer */
211 #endif
212
213 /*
214  * These EFLAGS bits are restored from saved value during emulation, and
215  * any changes are written back to the saved value after emulation.
216  */
217 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
218
219 /* Before executing instruction: restore necessary bits in EFLAGS. */
220 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
221         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
222         "movl %"_sav",%"_LO32 _tmp"; "                                  \
223         "push %"_tmp"; "                                                \
224         "push %"_tmp"; "                                                \
225         "movl %"_msk",%"_LO32 _tmp"; "                                  \
226         "andl %"_LO32 _tmp",("_STK"); "                                 \
227         "pushf; "                                                       \
228         "notl %"_LO32 _tmp"; "                                          \
229         "andl %"_LO32 _tmp",("_STK"); "                                 \
230         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
231         "pop  %"_tmp"; "                                                \
232         "orl  %"_LO32 _tmp",("_STK"); "                                 \
233         "popf; "                                                        \
234         "pop  %"_sav"; "
235
236 /* After executing instruction: write-back necessary bits in EFLAGS. */
237 #define _POST_EFLAGS(_sav, _msk, _tmp) \
238         /* _sav |= EFLAGS & _msk; */            \
239         "pushf; "                               \
240         "pop  %"_tmp"; "                        \
241         "andl %"_msk",%"_LO32 _tmp"; "          \
242         "orl  %"_LO32 _tmp",%"_sav"; "
243
244 #ifdef CONFIG_X86_64
245 #define ON64(x) x
246 #else
247 #define ON64(x)
248 #endif
249
250 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
251         do {                                                            \
252                 __asm__ __volatile__ (                                  \
253                         _PRE_EFLAGS("0", "4", "2")                      \
254                         _op _suffix " %"_x"3,%1; "                      \
255                         _POST_EFLAGS("0", "4", "2")                     \
256                         : "=m" ((ctxt)->eflags),                        \
257                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
258                           "=&r" (_tmp)                                  \
259                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
260         } while (0)
261
262
263 /* Raw emulation: instruction has two explicit operands. */
264 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
265         do {                                                            \
266                 unsigned long _tmp;                                     \
267                                                                         \
268                 switch ((ctxt)->dst.bytes) {                            \
269                 case 2:                                                 \
270                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
271                         break;                                          \
272                 case 4:                                                 \
273                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
274                         break;                                          \
275                 case 8:                                                 \
276                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
277                         break;                                          \
278                 }                                                       \
279         } while (0)
280
281 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
282         do {                                                                 \
283                 unsigned long _tmp;                                          \
284                 switch ((ctxt)->dst.bytes) {                                 \
285                 case 1:                                                      \
286                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
287                         break;                                               \
288                 default:                                                     \
289                         __emulate_2op_nobyte(ctxt, _op,                      \
290                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
291                         break;                                               \
292                 }                                                            \
293         } while (0)
294
295 /* Source operand is byte-sized and may be restricted to just %cl. */
296 #define emulate_2op_SrcB(ctxt, _op)                                     \
297         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
298
299 /* Source operand is byte, word, long or quad sized. */
300 #define emulate_2op_SrcV(ctxt, _op)                                     \
301         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
302
303 /* Source operand is word, long or quad sized. */
304 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
305         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
306
307 /* Instruction has three operands and one operand is stored in ECX register */
308 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
309         do {                                                            \
310                 unsigned long _tmp;                                     \
311                 _type _clv  = (ctxt)->src2.val;                         \
312                 _type _srcv = (ctxt)->src.val;                          \
313                 _type _dstv = (ctxt)->dst.val;                          \
314                                                                         \
315                 __asm__ __volatile__ (                                  \
316                         _PRE_EFLAGS("0", "5", "2")                      \
317                         _op _suffix " %4,%1 \n"                         \
318                         _POST_EFLAGS("0", "5", "2")                     \
319                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
320                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
321                         );                                              \
322                                                                         \
323                 (ctxt)->src2.val  = (unsigned long) _clv;               \
324                 (ctxt)->src2.val = (unsigned long) _srcv;               \
325                 (ctxt)->dst.val = (unsigned long) _dstv;                \
326         } while (0)
327
328 #define emulate_2op_cl(ctxt, _op)                                       \
329         do {                                                            \
330                 switch ((ctxt)->dst.bytes) {                            \
331                 case 2:                                                 \
332                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
333                         break;                                          \
334                 case 4:                                                 \
335                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
336                         break;                                          \
337                 case 8:                                                 \
338                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
339                         break;                                          \
340                 }                                                       \
341         } while (0)
342
343 #define __emulate_1op(ctxt, _op, _suffix)                               \
344         do {                                                            \
345                 unsigned long _tmp;                                     \
346                                                                         \
347                 __asm__ __volatile__ (                                  \
348                         _PRE_EFLAGS("0", "3", "2")                      \
349                         _op _suffix " %1; "                             \
350                         _POST_EFLAGS("0", "3", "2")                     \
351                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
352                           "=&r" (_tmp)                                  \
353                         : "i" (EFLAGS_MASK));                           \
354         } while (0)
355
356 /* Instruction has only one explicit operand (no source operand). */
357 #define emulate_1op(ctxt, _op)                                          \
358         do {                                                            \
359                 switch ((ctxt)->dst.bytes) {                            \
360                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
361                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
362                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
363                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
364                 }                                                       \
365         } while (0)
366
367 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
368         do {                                                            \
369                 unsigned long _tmp;                                     \
370                 ulong *rax = &(ctxt)->regs[VCPU_REGS_RAX];              \
371                 ulong *rdx = &(ctxt)->regs[VCPU_REGS_RDX];              \
372                                                                         \
373                 __asm__ __volatile__ (                                  \
374                         _PRE_EFLAGS("0", "5", "1")                      \
375                         "1: \n\t"                                       \
376                         _op _suffix " %6; "                             \
377                         "2: \n\t"                                       \
378                         _POST_EFLAGS("0", "5", "1")                     \
379                         ".pushsection .fixup,\"ax\" \n\t"               \
380                         "3: movb $1, %4 \n\t"                           \
381                         "jmp 2b \n\t"                                   \
382                         ".popsection \n\t"                              \
383                         _ASM_EXTABLE(1b, 3b)                            \
384                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
385                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
386                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val),     \
387                           "a" (*rax), "d" (*rdx));                      \
388         } while (0)
389
390 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
391 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
392         do {                                                            \
393                 switch((ctxt)->src.bytes) {                             \
394                 case 1:                                                 \
395                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
396                         break;                                          \
397                 case 2:                                                 \
398                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
399                         break;                                          \
400                 case 4:                                                 \
401                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
402                         break;                                          \
403                 case 8: ON64(                                           \
404                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
405                         break;                                          \
406                 }                                                       \
407         } while (0)
408
409 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
410                                     enum x86_intercept intercept,
411                                     enum x86_intercept_stage stage)
412 {
413         struct x86_instruction_info info = {
414                 .intercept  = intercept,
415                 .rep_prefix = ctxt->rep_prefix,
416                 .modrm_mod  = ctxt->modrm_mod,
417                 .modrm_reg  = ctxt->modrm_reg,
418                 .modrm_rm   = ctxt->modrm_rm,
419                 .src_val    = ctxt->src.val64,
420                 .src_bytes  = ctxt->src.bytes,
421                 .dst_bytes  = ctxt->dst.bytes,
422                 .ad_bytes   = ctxt->ad_bytes,
423                 .next_rip   = ctxt->eip,
424         };
425
426         return ctxt->ops->intercept(ctxt, &info, stage);
427 }
428
429 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
430 {
431         return (1UL << (ctxt->ad_bytes << 3)) - 1;
432 }
433
434 /* Access/update address held in a register, based on addressing mode. */
435 static inline unsigned long
436 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
437 {
438         if (ctxt->ad_bytes == sizeof(unsigned long))
439                 return reg;
440         else
441                 return reg & ad_mask(ctxt);
442 }
443
444 static inline unsigned long
445 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
446 {
447         return address_mask(ctxt, reg);
448 }
449
450 static inline void
451 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
452 {
453         if (ctxt->ad_bytes == sizeof(unsigned long))
454                 *reg += inc;
455         else
456                 *reg = (*reg & ~ad_mask(ctxt)) | ((*reg + inc) & ad_mask(ctxt));
457 }
458
459 static u32 desc_limit_scaled(struct desc_struct *desc)
460 {
461         u32 limit = get_desc_limit(desc);
462
463         return desc->g ? (limit << 12) | 0xfff : limit;
464 }
465
466 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
467 {
468         ctxt->has_seg_override = true;
469         ctxt->seg_override = seg;
470 }
471
472 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
473 {
474         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
475                 return 0;
476
477         return ctxt->ops->get_cached_segment_base(ctxt, seg);
478 }
479
480 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
481 {
482         if (!ctxt->has_seg_override)
483                 return 0;
484
485         return ctxt->seg_override;
486 }
487
488 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
489                              u32 error, bool valid)
490 {
491         ctxt->exception.vector = vec;
492         ctxt->exception.error_code = error;
493         ctxt->exception.error_code_valid = valid;
494         return X86EMUL_PROPAGATE_FAULT;
495 }
496
497 static int emulate_db(struct x86_emulate_ctxt *ctxt)
498 {
499         return emulate_exception(ctxt, DB_VECTOR, 0, false);
500 }
501
502 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
503 {
504         return emulate_exception(ctxt, GP_VECTOR, err, true);
505 }
506
507 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
508 {
509         return emulate_exception(ctxt, SS_VECTOR, err, true);
510 }
511
512 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
513 {
514         return emulate_exception(ctxt, UD_VECTOR, 0, false);
515 }
516
517 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
518 {
519         return emulate_exception(ctxt, TS_VECTOR, err, true);
520 }
521
522 static int emulate_de(struct x86_emulate_ctxt *ctxt)
523 {
524         return emulate_exception(ctxt, DE_VECTOR, 0, false);
525 }
526
527 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
528 {
529         return emulate_exception(ctxt, NM_VECTOR, 0, false);
530 }
531
532 static inline void assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
533 {
534         switch (ctxt->op_bytes) {
535         case 2:
536                 ctxt->_eip = (u16)dst;
537                 break;
538         case 4:
539                 ctxt->_eip = (u32)dst;
540                 break;
541         case 8:
542                 ctxt->_eip = dst;
543                 break;
544         default:
545                 WARN(1, "unsupported eip assignment size\n");
546         }
547 }
548
549 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
550 {
551         assign_eip_near(ctxt, ctxt->_eip + rel);
552 }
553
554 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
555 {
556         u16 selector;
557         struct desc_struct desc;
558
559         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
560         return selector;
561 }
562
563 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
564                                  unsigned seg)
565 {
566         u16 dummy;
567         u32 base3;
568         struct desc_struct desc;
569
570         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
571         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
572 }
573
574 static int __linearize(struct x86_emulate_ctxt *ctxt,
575                      struct segmented_address addr,
576                      unsigned size, bool write, bool fetch,
577                      ulong *linear)
578 {
579         struct desc_struct desc;
580         bool usable;
581         ulong la;
582         u32 lim;
583         u16 sel;
584         unsigned cpl, rpl;
585
586         la = seg_base(ctxt, addr.seg) + addr.ea;
587         switch (ctxt->mode) {
588         case X86EMUL_MODE_REAL:
589                 break;
590         case X86EMUL_MODE_PROT64:
591                 if (((signed long)la << 16) >> 16 != la)
592                         return emulate_gp(ctxt, 0);
593                 break;
594         default:
595                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
596                                                 addr.seg);
597                 if (!usable)
598                         goto bad;
599                 /* code segment or read-only data segment */
600                 if (((desc.type & 8) || !(desc.type & 2)) && write)
601                         goto bad;
602                 /* unreadable code segment */
603                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
604                         goto bad;
605                 lim = desc_limit_scaled(&desc);
606                 if ((desc.type & 8) || !(desc.type & 4)) {
607                         /* expand-up segment */
608                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
609                                 goto bad;
610                 } else {
611                         /* exapand-down segment */
612                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
613                                 goto bad;
614                         lim = desc.d ? 0xffffffff : 0xffff;
615                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
616                                 goto bad;
617                 }
618                 cpl = ctxt->ops->cpl(ctxt);
619                 rpl = sel & 3;
620                 cpl = max(cpl, rpl);
621                 if (!(desc.type & 8)) {
622                         /* data segment */
623                         if (cpl > desc.dpl)
624                                 goto bad;
625                 } else if ((desc.type & 8) && !(desc.type & 4)) {
626                         /* nonconforming code segment */
627                         if (cpl != desc.dpl)
628                                 goto bad;
629                 } else if ((desc.type & 8) && (desc.type & 4)) {
630                         /* conforming code segment */
631                         if (cpl < desc.dpl)
632                                 goto bad;
633                 }
634                 break;
635         }
636         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
637                 la &= (u32)-1;
638         *linear = la;
639         return X86EMUL_CONTINUE;
640 bad:
641         if (addr.seg == VCPU_SREG_SS)
642                 return emulate_ss(ctxt, addr.seg);
643         else
644                 return emulate_gp(ctxt, addr.seg);
645 }
646
647 static int linearize(struct x86_emulate_ctxt *ctxt,
648                      struct segmented_address addr,
649                      unsigned size, bool write,
650                      ulong *linear)
651 {
652         return __linearize(ctxt, addr, size, write, false, linear);
653 }
654
655
656 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
657                               struct segmented_address addr,
658                               void *data,
659                               unsigned size)
660 {
661         int rc;
662         ulong linear;
663
664         rc = linearize(ctxt, addr, size, false, &linear);
665         if (rc != X86EMUL_CONTINUE)
666                 return rc;
667         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
668 }
669
670 /*
671  * Fetch the next byte of the instruction being emulated which is pointed to
672  * by ctxt->_eip, then increment ctxt->_eip.
673  *
674  * Also prefetch the remaining bytes of the instruction without crossing page
675  * boundary if they are not in fetch_cache yet.
676  */
677 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
678 {
679         struct fetch_cache *fc = &ctxt->fetch;
680         int rc;
681         int size, cur_size;
682
683         if (ctxt->_eip == fc->end) {
684                 unsigned long linear;
685                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
686                                                   .ea  = ctxt->_eip };
687                 cur_size = fc->end - fc->start;
688                 size = min(15UL - cur_size,
689                            PAGE_SIZE - offset_in_page(ctxt->_eip));
690                 rc = __linearize(ctxt, addr, size, false, true, &linear);
691                 if (unlikely(rc != X86EMUL_CONTINUE))
692                         return rc;
693                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
694                                       size, &ctxt->exception);
695                 if (unlikely(rc != X86EMUL_CONTINUE))
696                         return rc;
697                 fc->end += size;
698         }
699         *dest = fc->data[ctxt->_eip - fc->start];
700         ctxt->_eip++;
701         return X86EMUL_CONTINUE;
702 }
703
704 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
705                          void *dest, unsigned size)
706 {
707         int rc;
708
709         /* x86 instructions are limited to 15 bytes. */
710         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
711                 return X86EMUL_UNHANDLEABLE;
712         while (size--) {
713                 rc = do_insn_fetch_byte(ctxt, dest++);
714                 if (rc != X86EMUL_CONTINUE)
715                         return rc;
716         }
717         return X86EMUL_CONTINUE;
718 }
719
720 /* Fetch next part of the instruction being emulated. */
721 #define insn_fetch(_type, _ctxt)                                        \
722 ({      unsigned long _x;                                               \
723         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
724         if (rc != X86EMUL_CONTINUE)                                     \
725                 goto done;                                              \
726         (_type)_x;                                                      \
727 })
728
729 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
730 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
731         if (rc != X86EMUL_CONTINUE)                                     \
732                 goto done;                                              \
733 })
734
735 /*
736  * Given the 'reg' portion of a ModRM byte, and a register block, return a
737  * pointer into the block that addresses the relevant register.
738  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
739  */
740 static void *decode_register(u8 modrm_reg, unsigned long *regs,
741                              int highbyte_regs)
742 {
743         void *p;
744
745         p = &regs[modrm_reg];
746         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
747                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
748         return p;
749 }
750
751 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
752                            struct segmented_address addr,
753                            u16 *size, unsigned long *address, int op_bytes)
754 {
755         int rc;
756
757         if (op_bytes == 2)
758                 op_bytes = 3;
759         *address = 0;
760         rc = segmented_read_std(ctxt, addr, size, 2);
761         if (rc != X86EMUL_CONTINUE)
762                 return rc;
763         addr.ea += 2;
764         rc = segmented_read_std(ctxt, addr, address, op_bytes);
765         return rc;
766 }
767
768 static int test_cc(unsigned int condition, unsigned int flags)
769 {
770         int rc = 0;
771
772         switch ((condition & 15) >> 1) {
773         case 0: /* o */
774                 rc |= (flags & EFLG_OF);
775                 break;
776         case 1: /* b/c/nae */
777                 rc |= (flags & EFLG_CF);
778                 break;
779         case 2: /* z/e */
780                 rc |= (flags & EFLG_ZF);
781                 break;
782         case 3: /* be/na */
783                 rc |= (flags & (EFLG_CF|EFLG_ZF));
784                 break;
785         case 4: /* s */
786                 rc |= (flags & EFLG_SF);
787                 break;
788         case 5: /* p/pe */
789                 rc |= (flags & EFLG_PF);
790                 break;
791         case 7: /* le/ng */
792                 rc |= (flags & EFLG_ZF);
793                 /* fall through */
794         case 6: /* l/nge */
795                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
796                 break;
797         }
798
799         /* Odd condition identifiers (lsb == 1) have inverted sense. */
800         return (!!rc ^ (condition & 1));
801 }
802
803 static void fetch_register_operand(struct operand *op)
804 {
805         switch (op->bytes) {
806         case 1:
807                 op->val = *(u8 *)op->addr.reg;
808                 break;
809         case 2:
810                 op->val = *(u16 *)op->addr.reg;
811                 break;
812         case 4:
813                 op->val = *(u32 *)op->addr.reg;
814                 break;
815         case 8:
816                 op->val = *(u64 *)op->addr.reg;
817                 break;
818         }
819 }
820
821 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
822 {
823         ctxt->ops->get_fpu(ctxt);
824         switch (reg) {
825         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
826         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
827         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
828         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
829         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
830         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
831         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
832         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
833 #ifdef CONFIG_X86_64
834         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
835         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
836         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
837         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
838         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
839         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
840         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
841         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
842 #endif
843         default: BUG();
844         }
845         ctxt->ops->put_fpu(ctxt);
846 }
847
848 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
849                           int reg)
850 {
851         ctxt->ops->get_fpu(ctxt);
852         switch (reg) {
853         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
854         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
855         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
856         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
857         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
858         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
859         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
860         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
861 #ifdef CONFIG_X86_64
862         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
863         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
864         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
865         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
866         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
867         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
868         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
869         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
870 #endif
871         default: BUG();
872         }
873         ctxt->ops->put_fpu(ctxt);
874 }
875
876 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
877                                     struct operand *op,
878                                     int inhibit_bytereg)
879 {
880         unsigned reg = ctxt->modrm_reg;
881         int highbyte_regs = ctxt->rex_prefix == 0;
882
883         if (!(ctxt->d & ModRM))
884                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
885
886         if (ctxt->d & Sse) {
887                 op->type = OP_XMM;
888                 op->bytes = 16;
889                 op->addr.xmm = reg;
890                 read_sse_reg(ctxt, &op->vec_val, reg);
891                 return;
892         }
893
894         op->type = OP_REG;
895         if ((ctxt->d & ByteOp) && !inhibit_bytereg) {
896                 op->addr.reg = decode_register(reg, ctxt->regs, highbyte_regs);
897                 op->bytes = 1;
898         } else {
899                 op->addr.reg = decode_register(reg, ctxt->regs, 0);
900                 op->bytes = ctxt->op_bytes;
901         }
902         fetch_register_operand(op);
903         op->orig_val = op->val;
904 }
905
906 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
907                         struct operand *op)
908 {
909         u8 sib;
910         int index_reg = 0, base_reg = 0, scale;
911         int rc = X86EMUL_CONTINUE;
912         ulong modrm_ea = 0;
913
914         if (ctxt->rex_prefix) {
915                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
916                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
917                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
918         }
919
920         ctxt->modrm = insn_fetch(u8, ctxt);
921         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
922         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
923         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
924         ctxt->modrm_seg = VCPU_SREG_DS;
925
926         if (ctxt->modrm_mod == 3) {
927                 op->type = OP_REG;
928                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
929                 op->addr.reg = decode_register(ctxt->modrm_rm,
930                                                ctxt->regs, ctxt->d & ByteOp);
931                 if (ctxt->d & Sse) {
932                         op->type = OP_XMM;
933                         op->bytes = 16;
934                         op->addr.xmm = ctxt->modrm_rm;
935                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
936                         return rc;
937                 }
938                 fetch_register_operand(op);
939                 return rc;
940         }
941
942         op->type = OP_MEM;
943
944         if (ctxt->ad_bytes == 2) {
945                 unsigned bx = ctxt->regs[VCPU_REGS_RBX];
946                 unsigned bp = ctxt->regs[VCPU_REGS_RBP];
947                 unsigned si = ctxt->regs[VCPU_REGS_RSI];
948                 unsigned di = ctxt->regs[VCPU_REGS_RDI];
949
950                 /* 16-bit ModR/M decode. */
951                 switch (ctxt->modrm_mod) {
952                 case 0:
953                         if (ctxt->modrm_rm == 6)
954                                 modrm_ea += insn_fetch(u16, ctxt);
955                         break;
956                 case 1:
957                         modrm_ea += insn_fetch(s8, ctxt);
958                         break;
959                 case 2:
960                         modrm_ea += insn_fetch(u16, ctxt);
961                         break;
962                 }
963                 switch (ctxt->modrm_rm) {
964                 case 0:
965                         modrm_ea += bx + si;
966                         break;
967                 case 1:
968                         modrm_ea += bx + di;
969                         break;
970                 case 2:
971                         modrm_ea += bp + si;
972                         break;
973                 case 3:
974                         modrm_ea += bp + di;
975                         break;
976                 case 4:
977                         modrm_ea += si;
978                         break;
979                 case 5:
980                         modrm_ea += di;
981                         break;
982                 case 6:
983                         if (ctxt->modrm_mod != 0)
984                                 modrm_ea += bp;
985                         break;
986                 case 7:
987                         modrm_ea += bx;
988                         break;
989                 }
990                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
991                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
992                         ctxt->modrm_seg = VCPU_SREG_SS;
993                 modrm_ea = (u16)modrm_ea;
994         } else {
995                 /* 32/64-bit ModR/M decode. */
996                 if ((ctxt->modrm_rm & 7) == 4) {
997                         sib = insn_fetch(u8, ctxt);
998                         index_reg |= (sib >> 3) & 7;
999                         base_reg |= sib & 7;
1000                         scale = sib >> 6;
1001
1002                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1003                                 modrm_ea += insn_fetch(s32, ctxt);
1004                         else
1005                                 modrm_ea += ctxt->regs[base_reg];
1006                         if (index_reg != 4)
1007                                 modrm_ea += ctxt->regs[index_reg] << scale;
1008                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1009                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1010                                 ctxt->rip_relative = 1;
1011                 } else
1012                         modrm_ea += ctxt->regs[ctxt->modrm_rm];
1013                 switch (ctxt->modrm_mod) {
1014                 case 0:
1015                         if (ctxt->modrm_rm == 5)
1016                                 modrm_ea += insn_fetch(s32, ctxt);
1017                         break;
1018                 case 1:
1019                         modrm_ea += insn_fetch(s8, ctxt);
1020                         break;
1021                 case 2:
1022                         modrm_ea += insn_fetch(s32, ctxt);
1023                         break;
1024                 }
1025         }
1026         op->addr.mem.ea = modrm_ea;
1027 done:
1028         return rc;
1029 }
1030
1031 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1032                       struct operand *op)
1033 {
1034         int rc = X86EMUL_CONTINUE;
1035
1036         op->type = OP_MEM;
1037         switch (ctxt->ad_bytes) {
1038         case 2:
1039                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1040                 break;
1041         case 4:
1042                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1043                 break;
1044         case 8:
1045                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1046                 break;
1047         }
1048 done:
1049         return rc;
1050 }
1051
1052 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1053 {
1054         long sv = 0, mask;
1055
1056         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1057                 mask = ~(ctxt->dst.bytes * 8 - 1);
1058
1059                 if (ctxt->src.bytes == 2)
1060                         sv = (s16)ctxt->src.val & (s16)mask;
1061                 else if (ctxt->src.bytes == 4)
1062                         sv = (s32)ctxt->src.val & (s32)mask;
1063
1064                 ctxt->dst.addr.mem.ea += (sv >> 3);
1065         }
1066
1067         /* only subword offset */
1068         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1069 }
1070
1071 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1072                          unsigned long addr, void *dest, unsigned size)
1073 {
1074         int rc;
1075         struct read_cache *mc = &ctxt->mem_read;
1076
1077         while (size) {
1078                 int n = min(size, 8u);
1079                 size -= n;
1080                 if (mc->pos < mc->end)
1081                         goto read_cached;
1082
1083                 rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, n,
1084                                               &ctxt->exception);
1085                 if (rc != X86EMUL_CONTINUE)
1086                         return rc;
1087                 mc->end += n;
1088
1089         read_cached:
1090                 memcpy(dest, mc->data + mc->pos, n);
1091                 mc->pos += n;
1092                 dest += n;
1093                 addr += n;
1094         }
1095         return X86EMUL_CONTINUE;
1096 }
1097
1098 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1099                           struct segmented_address addr,
1100                           void *data,
1101                           unsigned size)
1102 {
1103         int rc;
1104         ulong linear;
1105
1106         rc = linearize(ctxt, addr, size, false, &linear);
1107         if (rc != X86EMUL_CONTINUE)
1108                 return rc;
1109         return read_emulated(ctxt, linear, data, size);
1110 }
1111
1112 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1113                            struct segmented_address addr,
1114                            const void *data,
1115                            unsigned size)
1116 {
1117         int rc;
1118         ulong linear;
1119
1120         rc = linearize(ctxt, addr, size, true, &linear);
1121         if (rc != X86EMUL_CONTINUE)
1122                 return rc;
1123         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1124                                          &ctxt->exception);
1125 }
1126
1127 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1128                              struct segmented_address addr,
1129                              const void *orig_data, const void *data,
1130                              unsigned size)
1131 {
1132         int rc;
1133         ulong linear;
1134
1135         rc = linearize(ctxt, addr, size, true, &linear);
1136         if (rc != X86EMUL_CONTINUE)
1137                 return rc;
1138         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1139                                            size, &ctxt->exception);
1140 }
1141
1142 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1143                            unsigned int size, unsigned short port,
1144                            void *dest)
1145 {
1146         struct read_cache *rc = &ctxt->io_read;
1147
1148         if (rc->pos == rc->end) { /* refill pio read ahead */
1149                 unsigned int in_page, n;
1150                 unsigned int count = ctxt->rep_prefix ?
1151                         address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) : 1;
1152                 in_page = (ctxt->eflags & EFLG_DF) ?
1153                         offset_in_page(ctxt->regs[VCPU_REGS_RDI]) :
1154                         PAGE_SIZE - offset_in_page(ctxt->regs[VCPU_REGS_RDI]);
1155                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1156                         count);
1157                 if (n == 0)
1158                         n = 1;
1159                 rc->pos = rc->end = 0;
1160                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1161                         return 0;
1162                 rc->end = n * size;
1163         }
1164
1165         memcpy(dest, rc->data + rc->pos, size);
1166         rc->pos += size;
1167         return 1;
1168 }
1169
1170 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1171                                      u16 selector, struct desc_ptr *dt)
1172 {
1173         struct x86_emulate_ops *ops = ctxt->ops;
1174
1175         if (selector & 1 << 2) {
1176                 struct desc_struct desc;
1177                 u16 sel;
1178
1179                 memset (dt, 0, sizeof *dt);
1180                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1181                         return;
1182
1183                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1184                 dt->address = get_desc_base(&desc);
1185         } else
1186                 ops->get_gdt(ctxt, dt);
1187 }
1188
1189 /* allowed just for 8 bytes segments */
1190 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1191                                    u16 selector, struct desc_struct *desc)
1192 {
1193         struct desc_ptr dt;
1194         u16 index = selector >> 3;
1195         ulong addr;
1196
1197         get_descriptor_table_ptr(ctxt, selector, &dt);
1198
1199         if (dt.size < index * 8 + 7)
1200                 return emulate_gp(ctxt, selector & 0xfffc);
1201
1202         addr = dt.address + index * 8;
1203         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1204                                    &ctxt->exception);
1205 }
1206
1207 /* allowed just for 8 bytes segments */
1208 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1209                                     u16 selector, struct desc_struct *desc)
1210 {
1211         struct desc_ptr dt;
1212         u16 index = selector >> 3;
1213         ulong addr;
1214
1215         get_descriptor_table_ptr(ctxt, selector, &dt);
1216
1217         if (dt.size < index * 8 + 7)
1218                 return emulate_gp(ctxt, selector & 0xfffc);
1219
1220         addr = dt.address + index * 8;
1221         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1222                                     &ctxt->exception);
1223 }
1224
1225 /* Does not support long mode */
1226 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1227                                    u16 selector, int seg)
1228 {
1229         struct desc_struct seg_desc;
1230         u8 dpl, rpl, cpl;
1231         unsigned err_vec = GP_VECTOR;
1232         u32 err_code = 0;
1233         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1234         int ret;
1235
1236         memset(&seg_desc, 0, sizeof seg_desc);
1237
1238         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1239             || ctxt->mode == X86EMUL_MODE_REAL) {
1240                 /* set real mode segment descriptor */
1241                 set_desc_base(&seg_desc, selector << 4);
1242                 set_desc_limit(&seg_desc, 0xffff);
1243                 seg_desc.type = 3;
1244                 seg_desc.p = 1;
1245                 seg_desc.s = 1;
1246                 goto load;
1247         }
1248
1249         /* NULL selector is not valid for TR, CS and SS */
1250         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1251             && null_selector)
1252                 goto exception;
1253
1254         /* TR should be in GDT only */
1255         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1256                 goto exception;
1257
1258         if (null_selector) /* for NULL selector skip all following checks */
1259                 goto load;
1260
1261         ret = read_segment_descriptor(ctxt, selector, &seg_desc);
1262         if (ret != X86EMUL_CONTINUE)
1263                 return ret;
1264
1265         err_code = selector & 0xfffc;
1266         err_vec = GP_VECTOR;
1267
1268         /* can't load system descriptor into segment selecor */
1269         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1270                 goto exception;
1271
1272         if (!seg_desc.p) {
1273                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1274                 goto exception;
1275         }
1276
1277         rpl = selector & 3;
1278         dpl = seg_desc.dpl;
1279         cpl = ctxt->ops->cpl(ctxt);
1280
1281         switch (seg) {
1282         case VCPU_SREG_SS:
1283                 /*
1284                  * segment is not a writable data segment or segment
1285                  * selector's RPL != CPL or segment selector's RPL != CPL
1286                  */
1287                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1288                         goto exception;
1289                 break;
1290         case VCPU_SREG_CS:
1291                 if (!(seg_desc.type & 8))
1292                         goto exception;
1293
1294                 if (seg_desc.type & 4) {
1295                         /* conforming */
1296                         if (dpl > cpl)
1297                                 goto exception;
1298                 } else {
1299                         /* nonconforming */
1300                         if (rpl > cpl || dpl != cpl)
1301                                 goto exception;
1302                 }
1303                 /* CS(RPL) <- CPL */
1304                 selector = (selector & 0xfffc) | cpl;
1305                 break;
1306         case VCPU_SREG_TR:
1307                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1308                         goto exception;
1309                 break;
1310         case VCPU_SREG_LDTR:
1311                 if (seg_desc.s || seg_desc.type != 2)
1312                         goto exception;
1313                 break;
1314         default: /*  DS, ES, FS, or GS */
1315                 /*
1316                  * segment is not a data or readable code segment or
1317                  * ((segment is a data or nonconforming code segment)
1318                  * and (both RPL and CPL > DPL))
1319                  */
1320                 if ((seg_desc.type & 0xa) == 0x8 ||
1321                     (((seg_desc.type & 0xc) != 0xc) &&
1322                      (rpl > dpl && cpl > dpl)))
1323                         goto exception;
1324                 break;
1325         }
1326
1327         if (seg_desc.s) {
1328                 /* mark segment as accessed */
1329                 seg_desc.type |= 1;
1330                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1331                 if (ret != X86EMUL_CONTINUE)
1332                         return ret;
1333         }
1334 load:
1335         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1336         return X86EMUL_CONTINUE;
1337 exception:
1338         emulate_exception(ctxt, err_vec, err_code, true);
1339         return X86EMUL_PROPAGATE_FAULT;
1340 }
1341
1342 static void write_register_operand(struct operand *op)
1343 {
1344         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1345         switch (op->bytes) {
1346         case 1:
1347                 *(u8 *)op->addr.reg = (u8)op->val;
1348                 break;
1349         case 2:
1350                 *(u16 *)op->addr.reg = (u16)op->val;
1351                 break;
1352         case 4:
1353                 *op->addr.reg = (u32)op->val;
1354                 break;  /* 64b: zero-extend */
1355         case 8:
1356                 *op->addr.reg = op->val;
1357                 break;
1358         }
1359 }
1360
1361 static int writeback(struct x86_emulate_ctxt *ctxt)
1362 {
1363         int rc;
1364
1365         switch (ctxt->dst.type) {
1366         case OP_REG:
1367                 write_register_operand(&ctxt->dst);
1368                 break;
1369         case OP_MEM:
1370                 if (ctxt->lock_prefix)
1371                         rc = segmented_cmpxchg(ctxt,
1372                                                ctxt->dst.addr.mem,
1373                                                &ctxt->dst.orig_val,
1374                                                &ctxt->dst.val,
1375                                                ctxt->dst.bytes);
1376                 else
1377                         rc = segmented_write(ctxt,
1378                                              ctxt->dst.addr.mem,
1379                                              &ctxt->dst.val,
1380                                              ctxt->dst.bytes);
1381                 if (rc != X86EMUL_CONTINUE)
1382                         return rc;
1383                 break;
1384         case OP_XMM:
1385                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1386                 break;
1387         case OP_NONE:
1388                 /* no writeback */
1389                 break;
1390         default:
1391                 break;
1392         }
1393         return X86EMUL_CONTINUE;
1394 }
1395
1396 static int em_push(struct x86_emulate_ctxt *ctxt)
1397 {
1398         struct segmented_address addr;
1399
1400         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], -ctxt->op_bytes);
1401         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1402         addr.seg = VCPU_SREG_SS;
1403
1404         /* Disable writeback. */
1405         ctxt->dst.type = OP_NONE;
1406         return segmented_write(ctxt, addr, &ctxt->src.val, ctxt->op_bytes);
1407 }
1408
1409 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1410                        void *dest, int len)
1411 {
1412         int rc;
1413         struct segmented_address addr;
1414
1415         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1416         addr.seg = VCPU_SREG_SS;
1417         rc = segmented_read(ctxt, addr, dest, len);
1418         if (rc != X86EMUL_CONTINUE)
1419                 return rc;
1420
1421         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], len);
1422         return rc;
1423 }
1424
1425 static int em_pop(struct x86_emulate_ctxt *ctxt)
1426 {
1427         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1428 }
1429
1430 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1431                         void *dest, int len)
1432 {
1433         int rc;
1434         unsigned long val, change_mask;
1435         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1436         int cpl = ctxt->ops->cpl(ctxt);
1437
1438         rc = emulate_pop(ctxt, &val, len);
1439         if (rc != X86EMUL_CONTINUE)
1440                 return rc;
1441
1442         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1443                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1444
1445         switch(ctxt->mode) {
1446         case X86EMUL_MODE_PROT64:
1447         case X86EMUL_MODE_PROT32:
1448         case X86EMUL_MODE_PROT16:
1449                 if (cpl == 0)
1450                         change_mask |= EFLG_IOPL;
1451                 if (cpl <= iopl)
1452                         change_mask |= EFLG_IF;
1453                 break;
1454         case X86EMUL_MODE_VM86:
1455                 if (iopl < 3)
1456                         return emulate_gp(ctxt, 0);
1457                 change_mask |= EFLG_IF;
1458                 break;
1459         default: /* real mode */
1460                 change_mask |= (EFLG_IOPL | EFLG_IF);
1461                 break;
1462         }
1463
1464         *(unsigned long *)dest =
1465                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1466
1467         return rc;
1468 }
1469
1470 static int em_popf(struct x86_emulate_ctxt *ctxt)
1471 {
1472         ctxt->dst.type = OP_REG;
1473         ctxt->dst.addr.reg = &ctxt->eflags;
1474         ctxt->dst.bytes = ctxt->op_bytes;
1475         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1476 }
1477
1478 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1479 {
1480         int seg = ctxt->src2.val;
1481
1482         ctxt->src.val = get_segment_selector(ctxt, seg);
1483
1484         return em_push(ctxt);
1485 }
1486
1487 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1488 {
1489         int seg = ctxt->src2.val;
1490         unsigned long selector;
1491         int rc;
1492
1493         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1494         if (rc != X86EMUL_CONTINUE)
1495                 return rc;
1496
1497         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1498         return rc;
1499 }
1500
1501 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1502 {
1503         unsigned long old_esp = ctxt->regs[VCPU_REGS_RSP];
1504         int rc = X86EMUL_CONTINUE;
1505         int reg = VCPU_REGS_RAX;
1506
1507         while (reg <= VCPU_REGS_RDI) {
1508                 (reg == VCPU_REGS_RSP) ?
1509                 (ctxt->src.val = old_esp) : (ctxt->src.val = ctxt->regs[reg]);
1510
1511                 rc = em_push(ctxt);
1512                 if (rc != X86EMUL_CONTINUE)
1513                         return rc;
1514
1515                 ++reg;
1516         }
1517
1518         return rc;
1519 }
1520
1521 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1522 {
1523         ctxt->src.val =  (unsigned long)ctxt->eflags;
1524         return em_push(ctxt);
1525 }
1526
1527 static int em_popa(struct x86_emulate_ctxt *ctxt)
1528 {
1529         int rc = X86EMUL_CONTINUE;
1530         int reg = VCPU_REGS_RDI;
1531
1532         while (reg >= VCPU_REGS_RAX) {
1533                 if (reg == VCPU_REGS_RSP) {
1534                         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP],
1535                                                         ctxt->op_bytes);
1536                         --reg;
1537                 }
1538
1539                 rc = emulate_pop(ctxt, &ctxt->regs[reg], ctxt->op_bytes);
1540                 if (rc != X86EMUL_CONTINUE)
1541                         break;
1542                 --reg;
1543         }
1544         return rc;
1545 }
1546
1547 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1548 {
1549         struct x86_emulate_ops *ops = ctxt->ops;
1550         int rc;
1551         struct desc_ptr dt;
1552         gva_t cs_addr;
1553         gva_t eip_addr;
1554         u16 cs, eip;
1555
1556         /* TODO: Add limit checks */
1557         ctxt->src.val = ctxt->eflags;
1558         rc = em_push(ctxt);
1559         if (rc != X86EMUL_CONTINUE)
1560                 return rc;
1561
1562         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1563
1564         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1565         rc = em_push(ctxt);
1566         if (rc != X86EMUL_CONTINUE)
1567                 return rc;
1568
1569         ctxt->src.val = ctxt->_eip;
1570         rc = em_push(ctxt);
1571         if (rc != X86EMUL_CONTINUE)
1572                 return rc;
1573
1574         ops->get_idt(ctxt, &dt);
1575
1576         eip_addr = dt.address + (irq << 2);
1577         cs_addr = dt.address + (irq << 2) + 2;
1578
1579         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1580         if (rc != X86EMUL_CONTINUE)
1581                 return rc;
1582
1583         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1584         if (rc != X86EMUL_CONTINUE)
1585                 return rc;
1586
1587         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1588         if (rc != X86EMUL_CONTINUE)
1589                 return rc;
1590
1591         ctxt->_eip = eip;
1592
1593         return rc;
1594 }
1595
1596 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1597 {
1598         switch(ctxt->mode) {
1599         case X86EMUL_MODE_REAL:
1600                 return emulate_int_real(ctxt, irq);
1601         case X86EMUL_MODE_VM86:
1602         case X86EMUL_MODE_PROT16:
1603         case X86EMUL_MODE_PROT32:
1604         case X86EMUL_MODE_PROT64:
1605         default:
1606                 /* Protected mode interrupts unimplemented yet */
1607                 return X86EMUL_UNHANDLEABLE;
1608         }
1609 }
1610
1611 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1612 {
1613         int rc = X86EMUL_CONTINUE;
1614         unsigned long temp_eip = 0;
1615         unsigned long temp_eflags = 0;
1616         unsigned long cs = 0;
1617         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1618                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1619                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1620         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1621
1622         /* TODO: Add stack limit check */
1623
1624         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1625
1626         if (rc != X86EMUL_CONTINUE)
1627                 return rc;
1628
1629         if (temp_eip & ~0xffff)
1630                 return emulate_gp(ctxt, 0);
1631
1632         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1633
1634         if (rc != X86EMUL_CONTINUE)
1635                 return rc;
1636
1637         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1638
1639         if (rc != X86EMUL_CONTINUE)
1640                 return rc;
1641
1642         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1643
1644         if (rc != X86EMUL_CONTINUE)
1645                 return rc;
1646
1647         ctxt->_eip = temp_eip;
1648
1649
1650         if (ctxt->op_bytes == 4)
1651                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1652         else if (ctxt->op_bytes == 2) {
1653                 ctxt->eflags &= ~0xffff;
1654                 ctxt->eflags |= temp_eflags;
1655         }
1656
1657         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1658         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1659
1660         return rc;
1661 }
1662
1663 static int em_iret(struct x86_emulate_ctxt *ctxt)
1664 {
1665         switch(ctxt->mode) {
1666         case X86EMUL_MODE_REAL:
1667                 return emulate_iret_real(ctxt);
1668         case X86EMUL_MODE_VM86:
1669         case X86EMUL_MODE_PROT16:
1670         case X86EMUL_MODE_PROT32:
1671         case X86EMUL_MODE_PROT64:
1672         default:
1673                 /* iret from protected mode unimplemented yet */
1674                 return X86EMUL_UNHANDLEABLE;
1675         }
1676 }
1677
1678 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1679 {
1680         int rc;
1681         unsigned short sel;
1682
1683         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1684
1685         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1686         if (rc != X86EMUL_CONTINUE)
1687                 return rc;
1688
1689         ctxt->_eip = 0;
1690         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1691         return X86EMUL_CONTINUE;
1692 }
1693
1694 static int em_grp1a(struct x86_emulate_ctxt *ctxt)
1695 {
1696         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->dst.bytes);
1697 }
1698
1699 static int em_grp2(struct x86_emulate_ctxt *ctxt)
1700 {
1701         switch (ctxt->modrm_reg) {
1702         case 0: /* rol */
1703                 emulate_2op_SrcB(ctxt, "rol");
1704                 break;
1705         case 1: /* ror */
1706                 emulate_2op_SrcB(ctxt, "ror");
1707                 break;
1708         case 2: /* rcl */
1709                 emulate_2op_SrcB(ctxt, "rcl");
1710                 break;
1711         case 3: /* rcr */
1712                 emulate_2op_SrcB(ctxt, "rcr");
1713                 break;
1714         case 4: /* sal/shl */
1715         case 6: /* sal/shl */
1716                 emulate_2op_SrcB(ctxt, "sal");
1717                 break;
1718         case 5: /* shr */
1719                 emulate_2op_SrcB(ctxt, "shr");
1720                 break;
1721         case 7: /* sar */
1722                 emulate_2op_SrcB(ctxt, "sar");
1723                 break;
1724         }
1725         return X86EMUL_CONTINUE;
1726 }
1727
1728 static int em_not(struct x86_emulate_ctxt *ctxt)
1729 {
1730         ctxt->dst.val = ~ctxt->dst.val;
1731         return X86EMUL_CONTINUE;
1732 }
1733
1734 static int em_neg(struct x86_emulate_ctxt *ctxt)
1735 {
1736         emulate_1op(ctxt, "neg");
1737         return X86EMUL_CONTINUE;
1738 }
1739
1740 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
1741 {
1742         u8 ex = 0;
1743
1744         emulate_1op_rax_rdx(ctxt, "mul", ex);
1745         return X86EMUL_CONTINUE;
1746 }
1747
1748 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
1749 {
1750         u8 ex = 0;
1751
1752         emulate_1op_rax_rdx(ctxt, "imul", ex);
1753         return X86EMUL_CONTINUE;
1754 }
1755
1756 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
1757 {
1758         u8 de = 0;
1759
1760         emulate_1op_rax_rdx(ctxt, "div", de);
1761         if (de)
1762                 return emulate_de(ctxt);
1763         return X86EMUL_CONTINUE;
1764 }
1765
1766 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
1767 {
1768         u8 de = 0;
1769
1770         emulate_1op_rax_rdx(ctxt, "idiv", de);
1771         if (de)
1772                 return emulate_de(ctxt);
1773         return X86EMUL_CONTINUE;
1774 }
1775
1776 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1777 {
1778         int rc = X86EMUL_CONTINUE;
1779
1780         switch (ctxt->modrm_reg) {
1781         case 0: /* inc */
1782                 emulate_1op(ctxt, "inc");
1783                 break;
1784         case 1: /* dec */
1785                 emulate_1op(ctxt, "dec");
1786                 break;
1787         case 2: /* call near abs */ {
1788                 long int old_eip;
1789                 old_eip = ctxt->_eip;
1790                 ctxt->_eip = ctxt->src.val;
1791                 ctxt->src.val = old_eip;
1792                 rc = em_push(ctxt);
1793                 break;
1794         }
1795         case 4: /* jmp abs */
1796                 ctxt->_eip = ctxt->src.val;
1797                 break;
1798         case 5: /* jmp far */
1799                 rc = em_jmp_far(ctxt);
1800                 break;
1801         case 6: /* push */
1802                 rc = em_push(ctxt);
1803                 break;
1804         }
1805         return rc;
1806 }
1807
1808 static int em_grp9(struct x86_emulate_ctxt *ctxt)
1809 {
1810         u64 old = ctxt->dst.orig_val64;
1811
1812         if (((u32) (old >> 0) != (u32) ctxt->regs[VCPU_REGS_RAX]) ||
1813             ((u32) (old >> 32) != (u32) ctxt->regs[VCPU_REGS_RDX])) {
1814                 ctxt->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1815                 ctxt->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1816                 ctxt->eflags &= ~EFLG_ZF;
1817         } else {
1818                 ctxt->dst.val64 = ((u64)ctxt->regs[VCPU_REGS_RCX] << 32) |
1819                         (u32) ctxt->regs[VCPU_REGS_RBX];
1820
1821                 ctxt->eflags |= EFLG_ZF;
1822         }
1823         return X86EMUL_CONTINUE;
1824 }
1825
1826 static int em_ret(struct x86_emulate_ctxt *ctxt)
1827 {
1828         ctxt->dst.type = OP_REG;
1829         ctxt->dst.addr.reg = &ctxt->_eip;
1830         ctxt->dst.bytes = ctxt->op_bytes;
1831         return em_pop(ctxt);
1832 }
1833
1834 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
1835 {
1836         int rc;
1837         unsigned long cs;
1838         int cpl = ctxt->ops->cpl(ctxt);
1839
1840         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
1841         if (rc != X86EMUL_CONTINUE)
1842                 return rc;
1843         if (ctxt->op_bytes == 4)
1844                 ctxt->_eip = (u32)ctxt->_eip;
1845         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1846         if (rc != X86EMUL_CONTINUE)
1847                 return rc;
1848         /* Outer-privilege level return is not implemented */
1849         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
1850                 return X86EMUL_UNHANDLEABLE;
1851         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1852         return rc;
1853 }
1854
1855 static int em_lseg(struct x86_emulate_ctxt *ctxt)
1856 {
1857         int seg = ctxt->src2.val;
1858         unsigned short sel;
1859         int rc;
1860
1861         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1862
1863         rc = load_segment_descriptor(ctxt, sel, seg);
1864         if (rc != X86EMUL_CONTINUE)
1865                 return rc;
1866
1867         ctxt->dst.val = ctxt->src.val;
1868         return rc;
1869 }
1870
1871 static void
1872 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1873                         struct desc_struct *cs, struct desc_struct *ss)
1874 {
1875         u16 selector;
1876
1877         memset(cs, 0, sizeof(struct desc_struct));
1878         ctxt->ops->get_segment(ctxt, &selector, cs, NULL, VCPU_SREG_CS);
1879         memset(ss, 0, sizeof(struct desc_struct));
1880
1881         cs->l = 0;              /* will be adjusted later */
1882         set_desc_base(cs, 0);   /* flat segment */
1883         cs->g = 1;              /* 4kb granularity */
1884         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1885         cs->type = 0x0b;        /* Read, Execute, Accessed */
1886         cs->s = 1;
1887         cs->dpl = 0;            /* will be adjusted later */
1888         cs->p = 1;
1889         cs->d = 1;
1890
1891         set_desc_base(ss, 0);   /* flat segment */
1892         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1893         ss->g = 1;              /* 4kb granularity */
1894         ss->s = 1;
1895         ss->type = 0x03;        /* Read/Write, Accessed */
1896         ss->d = 1;              /* 32bit stack segment */
1897         ss->dpl = 0;
1898         ss->p = 1;
1899 }
1900
1901 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
1902 {
1903         struct x86_emulate_ops *ops = ctxt->ops;
1904         u32 eax, ebx, ecx, edx;
1905
1906         /*
1907          * syscall should always be enabled in longmode - so only become
1908          * vendor specific (cpuid) if other modes are active...
1909          */
1910         if (ctxt->mode == X86EMUL_MODE_PROT64)
1911                 return true;
1912
1913         eax = 0x00000000;
1914         ecx = 0x00000000;
1915         if (ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx)) {
1916                 /*
1917                  * Intel ("GenuineIntel")
1918                  * remark: Intel CPUs only support "syscall" in 64bit
1919                  * longmode. Also an 64bit guest with a
1920                  * 32bit compat-app running will #UD !! While this
1921                  * behaviour can be fixed (by emulating) into AMD
1922                  * response - CPUs of AMD can't behave like Intel.
1923                  */
1924                 if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
1925                     ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
1926                     edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
1927                         return false;
1928
1929                 /* AMD ("AuthenticAMD") */
1930                 if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
1931                     ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
1932                     edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
1933                         return true;
1934
1935                 /* AMD ("AMDisbetter!") */
1936                 if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
1937                     ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
1938                     edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
1939                         return true;
1940         }
1941
1942         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
1943         return false;
1944 }
1945
1946 static int em_syscall(struct x86_emulate_ctxt *ctxt)
1947 {
1948         struct x86_emulate_ops *ops = ctxt->ops;
1949         struct desc_struct cs, ss;
1950         u64 msr_data;
1951         u16 cs_sel, ss_sel;
1952         u64 efer = 0;
1953
1954         /* syscall is not available in real mode */
1955         if (ctxt->mode == X86EMUL_MODE_REAL ||
1956             ctxt->mode == X86EMUL_MODE_VM86)
1957                 return emulate_ud(ctxt);
1958
1959         if (!(em_syscall_is_enabled(ctxt)))
1960                 return emulate_ud(ctxt);
1961
1962         ops->get_msr(ctxt, MSR_EFER, &efer);
1963         setup_syscalls_segments(ctxt, &cs, &ss);
1964
1965         if (!(efer & EFER_SCE))
1966                 return emulate_ud(ctxt);
1967
1968         ops->get_msr(ctxt, MSR_STAR, &msr_data);
1969         msr_data >>= 32;
1970         cs_sel = (u16)(msr_data & 0xfffc);
1971         ss_sel = (u16)(msr_data + 8);
1972
1973         if (efer & EFER_LMA) {
1974                 cs.d = 0;
1975                 cs.l = 1;
1976         }
1977         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
1978         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
1979
1980         ctxt->regs[VCPU_REGS_RCX] = ctxt->_eip;
1981         if (efer & EFER_LMA) {
1982 #ifdef CONFIG_X86_64
1983                 ctxt->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1984
1985                 ops->get_msr(ctxt,
1986                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1987                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1988                 ctxt->_eip = msr_data;
1989
1990                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
1991                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1992 #endif
1993         } else {
1994                 /* legacy mode */
1995                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
1996                 ctxt->_eip = (u32)msr_data;
1997
1998                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1999         }
2000
2001         return X86EMUL_CONTINUE;
2002 }
2003
2004 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2005 {
2006         struct x86_emulate_ops *ops = ctxt->ops;
2007         struct desc_struct cs, ss;
2008         u64 msr_data;
2009         u16 cs_sel, ss_sel;
2010         u64 efer = 0;
2011
2012         ops->get_msr(ctxt, MSR_EFER, &efer);
2013         /* inject #GP if in real mode */
2014         if (ctxt->mode == X86EMUL_MODE_REAL)
2015                 return emulate_gp(ctxt, 0);
2016
2017         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2018         * Therefore, we inject an #UD.
2019         */
2020         if (ctxt->mode == X86EMUL_MODE_PROT64)
2021                 return emulate_ud(ctxt);
2022
2023         setup_syscalls_segments(ctxt, &cs, &ss);
2024
2025         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2026         switch (ctxt->mode) {
2027         case X86EMUL_MODE_PROT32:
2028                 if ((msr_data & 0xfffc) == 0x0)
2029                         return emulate_gp(ctxt, 0);
2030                 break;
2031         case X86EMUL_MODE_PROT64:
2032                 if (msr_data == 0x0)
2033                         return emulate_gp(ctxt, 0);
2034                 break;
2035         }
2036
2037         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2038         cs_sel = (u16)msr_data;
2039         cs_sel &= ~SELECTOR_RPL_MASK;
2040         ss_sel = cs_sel + 8;
2041         ss_sel &= ~SELECTOR_RPL_MASK;
2042         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2043                 cs.d = 0;
2044                 cs.l = 1;
2045         }
2046
2047         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2048         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2049
2050         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2051         ctxt->_eip = msr_data;
2052
2053         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2054         ctxt->regs[VCPU_REGS_RSP] = msr_data;
2055
2056         return X86EMUL_CONTINUE;
2057 }
2058
2059 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2060 {
2061         struct x86_emulate_ops *ops = ctxt->ops;
2062         struct desc_struct cs, ss;
2063         u64 msr_data;
2064         int usermode;
2065         u16 cs_sel = 0, ss_sel = 0;
2066
2067         /* inject #GP if in real mode or Virtual 8086 mode */
2068         if (ctxt->mode == X86EMUL_MODE_REAL ||
2069             ctxt->mode == X86EMUL_MODE_VM86)
2070                 return emulate_gp(ctxt, 0);
2071
2072         setup_syscalls_segments(ctxt, &cs, &ss);
2073
2074         if ((ctxt->rex_prefix & 0x8) != 0x0)
2075                 usermode = X86EMUL_MODE_PROT64;
2076         else
2077                 usermode = X86EMUL_MODE_PROT32;
2078
2079         cs.dpl = 3;
2080         ss.dpl = 3;
2081         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2082         switch (usermode) {
2083         case X86EMUL_MODE_PROT32:
2084                 cs_sel = (u16)(msr_data + 16);
2085                 if ((msr_data & 0xfffc) == 0x0)
2086                         return emulate_gp(ctxt, 0);
2087                 ss_sel = (u16)(msr_data + 24);
2088                 break;
2089         case X86EMUL_MODE_PROT64:
2090                 cs_sel = (u16)(msr_data + 32);
2091                 if (msr_data == 0x0)
2092                         return emulate_gp(ctxt, 0);
2093                 ss_sel = cs_sel + 8;
2094                 cs.d = 0;
2095                 cs.l = 1;
2096                 break;
2097         }
2098         cs_sel |= SELECTOR_RPL_MASK;
2099         ss_sel |= SELECTOR_RPL_MASK;
2100
2101         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2102         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2103
2104         ctxt->_eip = ctxt->regs[VCPU_REGS_RDX];
2105         ctxt->regs[VCPU_REGS_RSP] = ctxt->regs[VCPU_REGS_RCX];
2106
2107         return X86EMUL_CONTINUE;
2108 }
2109
2110 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2111 {
2112         int iopl;
2113         if (ctxt->mode == X86EMUL_MODE_REAL)
2114                 return false;
2115         if (ctxt->mode == X86EMUL_MODE_VM86)
2116                 return true;
2117         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2118         return ctxt->ops->cpl(ctxt) > iopl;
2119 }
2120
2121 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2122                                             u16 port, u16 len)
2123 {
2124         struct x86_emulate_ops *ops = ctxt->ops;
2125         struct desc_struct tr_seg;
2126         u32 base3;
2127         int r;
2128         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2129         unsigned mask = (1 << len) - 1;
2130         unsigned long base;
2131
2132         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2133         if (!tr_seg.p)
2134                 return false;
2135         if (desc_limit_scaled(&tr_seg) < 103)
2136                 return false;
2137         base = get_desc_base(&tr_seg);
2138 #ifdef CONFIG_X86_64
2139         base |= ((u64)base3) << 32;
2140 #endif
2141         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2142         if (r != X86EMUL_CONTINUE)
2143                 return false;
2144         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2145                 return false;
2146         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2147         if (r != X86EMUL_CONTINUE)
2148                 return false;
2149         if ((perm >> bit_idx) & mask)
2150                 return false;
2151         return true;
2152 }
2153
2154 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2155                                  u16 port, u16 len)
2156 {
2157         if (ctxt->perm_ok)
2158                 return true;
2159
2160         if (emulator_bad_iopl(ctxt))
2161                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2162                         return false;
2163
2164         ctxt->perm_ok = true;
2165
2166         return true;
2167 }
2168
2169 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2170                                 struct tss_segment_16 *tss)
2171 {
2172         tss->ip = ctxt->_eip;
2173         tss->flag = ctxt->eflags;
2174         tss->ax = ctxt->regs[VCPU_REGS_RAX];
2175         tss->cx = ctxt->regs[VCPU_REGS_RCX];
2176         tss->dx = ctxt->regs[VCPU_REGS_RDX];
2177         tss->bx = ctxt->regs[VCPU_REGS_RBX];
2178         tss->sp = ctxt->regs[VCPU_REGS_RSP];
2179         tss->bp = ctxt->regs[VCPU_REGS_RBP];
2180         tss->si = ctxt->regs[VCPU_REGS_RSI];
2181         tss->di = ctxt->regs[VCPU_REGS_RDI];
2182
2183         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2184         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2185         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2186         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2187         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2188 }
2189
2190 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2191                                  struct tss_segment_16 *tss)
2192 {
2193         int ret;
2194
2195         ctxt->_eip = tss->ip;
2196         ctxt->eflags = tss->flag | 2;
2197         ctxt->regs[VCPU_REGS_RAX] = tss->ax;
2198         ctxt->regs[VCPU_REGS_RCX] = tss->cx;
2199         ctxt->regs[VCPU_REGS_RDX] = tss->dx;
2200         ctxt->regs[VCPU_REGS_RBX] = tss->bx;
2201         ctxt->regs[VCPU_REGS_RSP] = tss->sp;
2202         ctxt->regs[VCPU_REGS_RBP] = tss->bp;
2203         ctxt->regs[VCPU_REGS_RSI] = tss->si;
2204         ctxt->regs[VCPU_REGS_RDI] = tss->di;
2205
2206         /*
2207          * SDM says that segment selectors are loaded before segment
2208          * descriptors
2209          */
2210         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2211         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2212         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2213         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2214         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2215
2216         /*
2217          * Now load segment descriptors. If fault happenes at this stage
2218          * it is handled in a context of new task
2219          */
2220         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2221         if (ret != X86EMUL_CONTINUE)
2222                 return ret;
2223         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2224         if (ret != X86EMUL_CONTINUE)
2225                 return ret;
2226         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2227         if (ret != X86EMUL_CONTINUE)
2228                 return ret;
2229         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2230         if (ret != X86EMUL_CONTINUE)
2231                 return ret;
2232         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2233         if (ret != X86EMUL_CONTINUE)
2234                 return ret;
2235
2236         return X86EMUL_CONTINUE;
2237 }
2238
2239 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2240                           u16 tss_selector, u16 old_tss_sel,
2241                           ulong old_tss_base, struct desc_struct *new_desc)
2242 {
2243         struct x86_emulate_ops *ops = ctxt->ops;
2244         struct tss_segment_16 tss_seg;
2245         int ret;
2246         u32 new_tss_base = get_desc_base(new_desc);
2247
2248         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2249                             &ctxt->exception);
2250         if (ret != X86EMUL_CONTINUE)
2251                 /* FIXME: need to provide precise fault address */
2252                 return ret;
2253
2254         save_state_to_tss16(ctxt, &tss_seg);
2255
2256         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2257                              &ctxt->exception);
2258         if (ret != X86EMUL_CONTINUE)
2259                 /* FIXME: need to provide precise fault address */
2260                 return ret;
2261
2262         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2263                             &ctxt->exception);
2264         if (ret != X86EMUL_CONTINUE)
2265                 /* FIXME: need to provide precise fault address */
2266                 return ret;
2267
2268         if (old_tss_sel != 0xffff) {
2269                 tss_seg.prev_task_link = old_tss_sel;
2270
2271                 ret = ops->write_std(ctxt, new_tss_base,
2272                                      &tss_seg.prev_task_link,
2273                                      sizeof tss_seg.prev_task_link,
2274                                      &ctxt->exception);
2275                 if (ret != X86EMUL_CONTINUE)
2276                         /* FIXME: need to provide precise fault address */
2277                         return ret;
2278         }
2279
2280         return load_state_from_tss16(ctxt, &tss_seg);
2281 }
2282
2283 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2284                                 struct tss_segment_32 *tss)
2285 {
2286         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2287         tss->eip = ctxt->_eip;
2288         tss->eflags = ctxt->eflags;
2289         tss->eax = ctxt->regs[VCPU_REGS_RAX];
2290         tss->ecx = ctxt->regs[VCPU_REGS_RCX];
2291         tss->edx = ctxt->regs[VCPU_REGS_RDX];
2292         tss->ebx = ctxt->regs[VCPU_REGS_RBX];
2293         tss->esp = ctxt->regs[VCPU_REGS_RSP];
2294         tss->ebp = ctxt->regs[VCPU_REGS_RBP];
2295         tss->esi = ctxt->regs[VCPU_REGS_RSI];
2296         tss->edi = ctxt->regs[VCPU_REGS_RDI];
2297
2298         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2299         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2300         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2301         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2302         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2303         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2304         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2305 }
2306
2307 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2308                                  struct tss_segment_32 *tss)
2309 {
2310         int ret;
2311
2312         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2313                 return emulate_gp(ctxt, 0);
2314         ctxt->_eip = tss->eip;
2315         ctxt->eflags = tss->eflags | 2;
2316         ctxt->regs[VCPU_REGS_RAX] = tss->eax;
2317         ctxt->regs[VCPU_REGS_RCX] = tss->ecx;
2318         ctxt->regs[VCPU_REGS_RDX] = tss->edx;
2319         ctxt->regs[VCPU_REGS_RBX] = tss->ebx;
2320         ctxt->regs[VCPU_REGS_RSP] = tss->esp;
2321         ctxt->regs[VCPU_REGS_RBP] = tss->ebp;
2322         ctxt->regs[VCPU_REGS_RSI] = tss->esi;
2323         ctxt->regs[VCPU_REGS_RDI] = tss->edi;
2324
2325         /*
2326          * SDM says that segment selectors are loaded before segment
2327          * descriptors
2328          */
2329         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2330         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2331         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2332         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2333         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2334         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2335         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2336
2337         /*
2338          * Now load segment descriptors. If fault happenes at this stage
2339          * it is handled in a context of new task
2340          */
2341         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2342         if (ret != X86EMUL_CONTINUE)
2343                 return ret;
2344         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2345         if (ret != X86EMUL_CONTINUE)
2346                 return ret;
2347         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2348         if (ret != X86EMUL_CONTINUE)
2349                 return ret;
2350         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2351         if (ret != X86EMUL_CONTINUE)
2352                 return ret;
2353         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2354         if (ret != X86EMUL_CONTINUE)
2355                 return ret;
2356         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2357         if (ret != X86EMUL_CONTINUE)
2358                 return ret;
2359         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2360         if (ret != X86EMUL_CONTINUE)
2361                 return ret;
2362
2363         return X86EMUL_CONTINUE;
2364 }
2365
2366 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2367                           u16 tss_selector, u16 old_tss_sel,
2368                           ulong old_tss_base, struct desc_struct *new_desc)
2369 {
2370         struct x86_emulate_ops *ops = ctxt->ops;
2371         struct tss_segment_32 tss_seg;
2372         int ret;
2373         u32 new_tss_base = get_desc_base(new_desc);
2374
2375         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2376                             &ctxt->exception);
2377         if (ret != X86EMUL_CONTINUE)
2378                 /* FIXME: need to provide precise fault address */
2379                 return ret;
2380
2381         save_state_to_tss32(ctxt, &tss_seg);
2382
2383         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2384                              &ctxt->exception);
2385         if (ret != X86EMUL_CONTINUE)
2386                 /* FIXME: need to provide precise fault address */
2387                 return ret;
2388
2389         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2390                             &ctxt->exception);
2391         if (ret != X86EMUL_CONTINUE)
2392                 /* FIXME: need to provide precise fault address */
2393                 return ret;
2394
2395         if (old_tss_sel != 0xffff) {
2396                 tss_seg.prev_task_link = old_tss_sel;
2397
2398                 ret = ops->write_std(ctxt, new_tss_base,
2399                                      &tss_seg.prev_task_link,
2400                                      sizeof tss_seg.prev_task_link,
2401                                      &ctxt->exception);
2402                 if (ret != X86EMUL_CONTINUE)
2403                         /* FIXME: need to provide precise fault address */
2404                         return ret;
2405         }
2406
2407         return load_state_from_tss32(ctxt, &tss_seg);
2408 }
2409
2410 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2411                                    u16 tss_selector, int reason,
2412                                    bool has_error_code, u32 error_code)
2413 {
2414         struct x86_emulate_ops *ops = ctxt->ops;
2415         struct desc_struct curr_tss_desc, next_tss_desc;
2416         int ret;
2417         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2418         ulong old_tss_base =
2419                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2420         u32 desc_limit;
2421
2422         /* FIXME: old_tss_base == ~0 ? */
2423
2424         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2425         if (ret != X86EMUL_CONTINUE)
2426                 return ret;
2427         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2428         if (ret != X86EMUL_CONTINUE)
2429                 return ret;
2430
2431         /* FIXME: check that next_tss_desc is tss */
2432
2433         if (reason != TASK_SWITCH_IRET) {
2434                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2435                     ops->cpl(ctxt) > next_tss_desc.dpl)
2436                         return emulate_gp(ctxt, 0);
2437         }
2438
2439         desc_limit = desc_limit_scaled(&next_tss_desc);
2440         if (!next_tss_desc.p ||
2441             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2442              desc_limit < 0x2b)) {
2443                 emulate_ts(ctxt, tss_selector & 0xfffc);
2444                 return X86EMUL_PROPAGATE_FAULT;
2445         }
2446
2447         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2448                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2449                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2450         }
2451
2452         if (reason == TASK_SWITCH_IRET)
2453                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2454
2455         /* set back link to prev task only if NT bit is set in eflags
2456            note that old_tss_sel is not used afetr this point */
2457         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2458                 old_tss_sel = 0xffff;
2459
2460         if (next_tss_desc.type & 8)
2461                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2462                                      old_tss_base, &next_tss_desc);
2463         else
2464                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2465                                      old_tss_base, &next_tss_desc);
2466         if (ret != X86EMUL_CONTINUE)
2467                 return ret;
2468
2469         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2470                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2471
2472         if (reason != TASK_SWITCH_IRET) {
2473                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2474                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2475         }
2476
2477         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2478         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2479
2480         if (has_error_code) {
2481                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2482                 ctxt->lock_prefix = 0;
2483                 ctxt->src.val = (unsigned long) error_code;
2484                 ret = em_push(ctxt);
2485         }
2486
2487         return ret;
2488 }
2489
2490 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2491                          u16 tss_selector, int reason,
2492                          bool has_error_code, u32 error_code)
2493 {
2494         int rc;
2495
2496         ctxt->_eip = ctxt->eip;
2497         ctxt->dst.type = OP_NONE;
2498
2499         rc = emulator_do_task_switch(ctxt, tss_selector, reason,
2500                                      has_error_code, error_code);
2501
2502         if (rc == X86EMUL_CONTINUE)
2503                 ctxt->eip = ctxt->_eip;
2504
2505         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2506 }
2507
2508 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2509                             int reg, struct operand *op)
2510 {
2511         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2512
2513         register_address_increment(ctxt, &ctxt->regs[reg], df * op->bytes);
2514         op->addr.mem.ea = register_address(ctxt, ctxt->regs[reg]);
2515         op->addr.mem.seg = seg;
2516 }
2517
2518 static int em_das(struct x86_emulate_ctxt *ctxt)
2519 {
2520         u8 al, old_al;
2521         bool af, cf, old_cf;
2522
2523         cf = ctxt->eflags & X86_EFLAGS_CF;
2524         al = ctxt->dst.val;
2525
2526         old_al = al;
2527         old_cf = cf;
2528         cf = false;
2529         af = ctxt->eflags & X86_EFLAGS_AF;
2530         if ((al & 0x0f) > 9 || af) {
2531                 al -= 6;
2532                 cf = old_cf | (al >= 250);
2533                 af = true;
2534         } else {
2535                 af = false;
2536         }
2537         if (old_al > 0x99 || old_cf) {
2538                 al -= 0x60;
2539                 cf = true;
2540         }
2541
2542         ctxt->dst.val = al;
2543         /* Set PF, ZF, SF */
2544         ctxt->src.type = OP_IMM;
2545         ctxt->src.val = 0;
2546         ctxt->src.bytes = 1;
2547         emulate_2op_SrcV(ctxt, "or");
2548         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2549         if (cf)
2550                 ctxt->eflags |= X86_EFLAGS_CF;
2551         if (af)
2552                 ctxt->eflags |= X86_EFLAGS_AF;
2553         return X86EMUL_CONTINUE;
2554 }
2555
2556 static int em_call(struct x86_emulate_ctxt *ctxt)
2557 {
2558         long rel = ctxt->src.val;
2559
2560         ctxt->src.val = (unsigned long)ctxt->_eip;
2561         jmp_rel(ctxt, rel);
2562         return em_push(ctxt);
2563 }
2564
2565 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2566 {
2567         u16 sel, old_cs;
2568         ulong old_eip;
2569         int rc;
2570
2571         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2572         old_eip = ctxt->_eip;
2573
2574         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2575         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2576                 return X86EMUL_CONTINUE;
2577
2578         ctxt->_eip = 0;
2579         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2580
2581         ctxt->src.val = old_cs;
2582         rc = em_push(ctxt);
2583         if (rc != X86EMUL_CONTINUE)
2584                 return rc;
2585
2586         ctxt->src.val = old_eip;
2587         return em_push(ctxt);
2588 }
2589
2590 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2591 {
2592         int rc;
2593
2594         ctxt->dst.type = OP_REG;
2595         ctxt->dst.addr.reg = &ctxt->_eip;
2596         ctxt->dst.bytes = ctxt->op_bytes;
2597         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2598         if (rc != X86EMUL_CONTINUE)
2599                 return rc;
2600         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], ctxt->src.val);
2601         return X86EMUL_CONTINUE;
2602 }
2603
2604 static int em_add(struct x86_emulate_ctxt *ctxt)
2605 {
2606         emulate_2op_SrcV(ctxt, "add");
2607         return X86EMUL_CONTINUE;
2608 }
2609
2610 static int em_or(struct x86_emulate_ctxt *ctxt)
2611 {
2612         emulate_2op_SrcV(ctxt, "or");
2613         return X86EMUL_CONTINUE;
2614 }
2615
2616 static int em_adc(struct x86_emulate_ctxt *ctxt)
2617 {
2618         emulate_2op_SrcV(ctxt, "adc");
2619         return X86EMUL_CONTINUE;
2620 }
2621
2622 static int em_sbb(struct x86_emulate_ctxt *ctxt)
2623 {
2624         emulate_2op_SrcV(ctxt, "sbb");
2625         return X86EMUL_CONTINUE;
2626 }
2627
2628 static int em_and(struct x86_emulate_ctxt *ctxt)
2629 {
2630         emulate_2op_SrcV(ctxt, "and");
2631         return X86EMUL_CONTINUE;
2632 }
2633
2634 static int em_sub(struct x86_emulate_ctxt *ctxt)
2635 {
2636         emulate_2op_SrcV(ctxt, "sub");
2637         return X86EMUL_CONTINUE;
2638 }
2639
2640 static int em_xor(struct x86_emulate_ctxt *ctxt)
2641 {
2642         emulate_2op_SrcV(ctxt, "xor");
2643         return X86EMUL_CONTINUE;
2644 }
2645
2646 static int em_cmp(struct x86_emulate_ctxt *ctxt)
2647 {
2648         emulate_2op_SrcV(ctxt, "cmp");
2649         /* Disable writeback. */
2650         ctxt->dst.type = OP_NONE;
2651         return X86EMUL_CONTINUE;
2652 }
2653
2654 static int em_test(struct x86_emulate_ctxt *ctxt)
2655 {
2656         emulate_2op_SrcV(ctxt, "test");
2657         /* Disable writeback. */
2658         ctxt->dst.type = OP_NONE;
2659         return X86EMUL_CONTINUE;
2660 }
2661
2662 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2663 {
2664         /* Write back the register source. */
2665         ctxt->src.val = ctxt->dst.val;
2666         write_register_operand(&ctxt->src);
2667
2668         /* Write back the memory destination with implicit LOCK prefix. */
2669         ctxt->dst.val = ctxt->src.orig_val;
2670         ctxt->lock_prefix = 1;
2671         return X86EMUL_CONTINUE;
2672 }
2673
2674 static int em_imul(struct x86_emulate_ctxt *ctxt)
2675 {
2676         emulate_2op_SrcV_nobyte(ctxt, "imul");
2677         return X86EMUL_CONTINUE;
2678 }
2679
2680 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2681 {
2682         ctxt->dst.val = ctxt->src2.val;
2683         return em_imul(ctxt);
2684 }
2685
2686 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2687 {
2688         ctxt->dst.type = OP_REG;
2689         ctxt->dst.bytes = ctxt->src.bytes;
2690         ctxt->dst.addr.reg = &ctxt->regs[VCPU_REGS_RDX];
2691         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2692
2693         return X86EMUL_CONTINUE;
2694 }
2695
2696 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2697 {
2698         u64 tsc = 0;
2699
2700         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2701         ctxt->regs[VCPU_REGS_RAX] = (u32)tsc;
2702         ctxt->regs[VCPU_REGS_RDX] = tsc >> 32;
2703         return X86EMUL_CONTINUE;
2704 }
2705
2706 static int em_mov(struct x86_emulate_ctxt *ctxt)
2707 {
2708         ctxt->dst.val = ctxt->src.val;
2709         return X86EMUL_CONTINUE;
2710 }
2711
2712 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
2713 {
2714         if (ctxt->modrm_reg > VCPU_SREG_GS)
2715                 return emulate_ud(ctxt);
2716
2717         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
2718         return X86EMUL_CONTINUE;
2719 }
2720
2721 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
2722 {
2723         u16 sel = ctxt->src.val;
2724
2725         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
2726                 return emulate_ud(ctxt);
2727
2728         if (ctxt->modrm_reg == VCPU_SREG_SS)
2729                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2730
2731         /* Disable writeback. */
2732         ctxt->dst.type = OP_NONE;
2733         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
2734 }
2735
2736 static int em_movdqu(struct x86_emulate_ctxt *ctxt)
2737 {
2738         memcpy(&ctxt->dst.vec_val, &ctxt->src.vec_val, ctxt->op_bytes);
2739         return X86EMUL_CONTINUE;
2740 }
2741
2742 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
2743 {
2744         int rc;
2745         ulong linear;
2746
2747         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
2748         if (rc == X86EMUL_CONTINUE)
2749                 ctxt->ops->invlpg(ctxt, linear);
2750         /* Disable writeback. */
2751         ctxt->dst.type = OP_NONE;
2752         return X86EMUL_CONTINUE;
2753 }
2754
2755 static int em_clts(struct x86_emulate_ctxt *ctxt)
2756 {
2757         ulong cr0;
2758
2759         cr0 = ctxt->ops->get_cr(ctxt, 0);
2760         cr0 &= ~X86_CR0_TS;
2761         ctxt->ops->set_cr(ctxt, 0, cr0);
2762         return X86EMUL_CONTINUE;
2763 }
2764
2765 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
2766 {
2767         int rc;
2768
2769         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
2770                 return X86EMUL_UNHANDLEABLE;
2771
2772         rc = ctxt->ops->fix_hypercall(ctxt);
2773         if (rc != X86EMUL_CONTINUE)
2774                 return rc;
2775
2776         /* Let the processor re-execute the fixed hypercall */
2777         ctxt->_eip = ctxt->eip;
2778         /* Disable writeback. */
2779         ctxt->dst.type = OP_NONE;
2780         return X86EMUL_CONTINUE;
2781 }
2782
2783 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
2784 {
2785         struct desc_ptr desc_ptr;
2786         int rc;
2787
2788         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2789                              &desc_ptr.size, &desc_ptr.address,
2790                              ctxt->op_bytes);
2791         if (rc != X86EMUL_CONTINUE)
2792                 return rc;
2793         ctxt->ops->set_gdt(ctxt, &desc_ptr);
2794         /* Disable writeback. */
2795         ctxt->dst.type = OP_NONE;
2796         return X86EMUL_CONTINUE;
2797 }
2798
2799 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
2800 {
2801         int rc;
2802
2803         rc = ctxt->ops->fix_hypercall(ctxt);
2804
2805         /* Disable writeback. */
2806         ctxt->dst.type = OP_NONE;
2807         return rc;
2808 }
2809
2810 static int em_lidt(struct x86_emulate_ctxt *ctxt)
2811 {
2812         struct desc_ptr desc_ptr;
2813         int rc;
2814
2815         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2816                              &desc_ptr.size, &desc_ptr.address,
2817                              ctxt->op_bytes);
2818         if (rc != X86EMUL_CONTINUE)
2819                 return rc;
2820         ctxt->ops->set_idt(ctxt, &desc_ptr);
2821         /* Disable writeback. */
2822         ctxt->dst.type = OP_NONE;
2823         return X86EMUL_CONTINUE;
2824 }
2825
2826 static int em_smsw(struct x86_emulate_ctxt *ctxt)
2827 {
2828         ctxt->dst.bytes = 2;
2829         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
2830         return X86EMUL_CONTINUE;
2831 }
2832
2833 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
2834 {
2835         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
2836                           | (ctxt->src.val & 0x0f));
2837         ctxt->dst.type = OP_NONE;
2838         return X86EMUL_CONTINUE;
2839 }
2840
2841 static int em_loop(struct x86_emulate_ctxt *ctxt)
2842 {
2843         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
2844         if ((address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) != 0) &&
2845             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
2846                 jmp_rel(ctxt, ctxt->src.val);
2847
2848         return X86EMUL_CONTINUE;
2849 }
2850
2851 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
2852 {
2853         if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0)
2854                 jmp_rel(ctxt, ctxt->src.val);
2855
2856         return X86EMUL_CONTINUE;
2857 }
2858
2859 static int em_cli(struct x86_emulate_ctxt *ctxt)
2860 {
2861         if (emulator_bad_iopl(ctxt))
2862                 return emulate_gp(ctxt, 0);
2863
2864         ctxt->eflags &= ~X86_EFLAGS_IF;
2865         return X86EMUL_CONTINUE;
2866 }
2867
2868 static int em_sti(struct x86_emulate_ctxt *ctxt)
2869 {
2870         if (emulator_bad_iopl(ctxt))
2871                 return emulate_gp(ctxt, 0);
2872
2873         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
2874         ctxt->eflags |= X86_EFLAGS_IF;
2875         return X86EMUL_CONTINUE;
2876 }
2877
2878 static bool valid_cr(int nr)
2879 {
2880         switch (nr) {
2881         case 0:
2882         case 2 ... 4:
2883         case 8:
2884                 return true;
2885         default:
2886                 return false;
2887         }
2888 }
2889
2890 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
2891 {
2892         if (!valid_cr(ctxt->modrm_reg))
2893                 return emulate_ud(ctxt);
2894
2895         return X86EMUL_CONTINUE;
2896 }
2897
2898 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
2899 {
2900         u64 new_val = ctxt->src.val64;
2901         int cr = ctxt->modrm_reg;
2902         u64 efer = 0;
2903
2904         static u64 cr_reserved_bits[] = {
2905                 0xffffffff00000000ULL,
2906                 0, 0, 0, /* CR3 checked later */
2907                 CR4_RESERVED_BITS,
2908                 0, 0, 0,
2909                 CR8_RESERVED_BITS,
2910         };
2911
2912         if (!valid_cr(cr))
2913                 return emulate_ud(ctxt);
2914
2915         if (new_val & cr_reserved_bits[cr])
2916                 return emulate_gp(ctxt, 0);
2917
2918         switch (cr) {
2919         case 0: {
2920                 u64 cr4;
2921                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
2922                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
2923                         return emulate_gp(ctxt, 0);
2924
2925                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2926                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2927
2928                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
2929                     !(cr4 & X86_CR4_PAE))
2930                         return emulate_gp(ctxt, 0);
2931
2932                 break;
2933                 }
2934         case 3: {
2935                 u64 rsvd = 0;
2936
2937                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2938                 if (efer & EFER_LMA)
2939                         rsvd = CR3_L_MODE_RESERVED_BITS;
2940                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
2941                         rsvd = CR3_PAE_RESERVED_BITS;
2942                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
2943                         rsvd = CR3_NONPAE_RESERVED_BITS;
2944
2945                 if (new_val & rsvd)
2946                         return emulate_gp(ctxt, 0);
2947
2948                 break;
2949                 }
2950         case 4: {
2951                 u64 cr4;
2952
2953                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2954                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
2955
2956                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
2957                         return emulate_gp(ctxt, 0);
2958
2959                 break;
2960                 }
2961         }
2962
2963         return X86EMUL_CONTINUE;
2964 }
2965
2966 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
2967 {
2968         unsigned long dr7;
2969
2970         ctxt->ops->get_dr(ctxt, 7, &dr7);
2971
2972         /* Check if DR7.Global_Enable is set */
2973         return dr7 & (1 << 13);
2974 }
2975
2976 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
2977 {
2978         int dr = ctxt->modrm_reg;
2979         u64 cr4;
2980
2981         if (dr > 7)
2982                 return emulate_ud(ctxt);
2983
2984         cr4 = ctxt->ops->get_cr(ctxt, 4);
2985         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
2986                 return emulate_ud(ctxt);
2987
2988         if (check_dr7_gd(ctxt))
2989                 return emulate_db(ctxt);
2990
2991         return X86EMUL_CONTINUE;
2992 }
2993
2994 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
2995 {
2996         u64 new_val = ctxt->src.val64;
2997         int dr = ctxt->modrm_reg;
2998
2999         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3000                 return emulate_gp(ctxt, 0);
3001
3002         return check_dr_read(ctxt);
3003 }
3004
3005 static int check_svme(struct x86_emulate_ctxt *ctxt)
3006 {
3007         u64 efer;
3008
3009         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3010
3011         if (!(efer & EFER_SVME))
3012                 return emulate_ud(ctxt);
3013
3014         return X86EMUL_CONTINUE;
3015 }
3016
3017 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3018 {
3019         u64 rax = ctxt->regs[VCPU_REGS_RAX];
3020
3021         /* Valid physical address? */
3022         if (rax & 0xffff000000000000ULL)
3023                 return emulate_gp(ctxt, 0);
3024
3025         return check_svme(ctxt);
3026 }
3027
3028 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3029 {
3030         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3031
3032         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3033                 return emulate_ud(ctxt);
3034
3035         return X86EMUL_CONTINUE;
3036 }
3037
3038 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3039 {
3040         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3041         u64 rcx = ctxt->regs[VCPU_REGS_RCX];
3042
3043         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3044             (rcx > 3))
3045                 return emulate_gp(ctxt, 0);
3046
3047         return X86EMUL_CONTINUE;
3048 }
3049
3050 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3051 {
3052         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3053         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3054                 return emulate_gp(ctxt, 0);
3055
3056         return X86EMUL_CONTINUE;
3057 }
3058
3059 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3060 {
3061         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3062         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3063                 return emulate_gp(ctxt, 0);
3064
3065         return X86EMUL_CONTINUE;
3066 }
3067
3068 #define D(_y) { .flags = (_y) }
3069 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3070 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3071                       .check_perm = (_p) }
3072 #define N    D(0)
3073 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3074 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
3075 #define GD(_f, _g) { .flags = ((_f) | GroupDual), .u.gdual = (_g) }
3076 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3077 #define II(_f, _e, _i) \
3078         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3079 #define IIP(_f, _e, _i, _p) \
3080         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3081           .check_perm = (_p) }
3082 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3083
3084 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3085 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3086 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3087
3088 #define I6ALU(_f, _e) I2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3089                 I2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3090                 I2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3091
3092 static struct opcode group7_rm1[] = {
3093         DI(SrcNone | ModRM | Priv, monitor),
3094         DI(SrcNone | ModRM | Priv, mwait),
3095         N, N, N, N, N, N,
3096 };
3097
3098 static struct opcode group7_rm3[] = {
3099         DIP(SrcNone | ModRM | Prot | Priv, vmrun,   check_svme_pa),
3100         II(SrcNone | ModRM | Prot | VendorSpecific, em_vmmcall, vmmcall),
3101         DIP(SrcNone | ModRM | Prot | Priv, vmload,  check_svme_pa),
3102         DIP(SrcNone | ModRM | Prot | Priv, vmsave,  check_svme_pa),
3103         DIP(SrcNone | ModRM | Prot | Priv, stgi,    check_svme),
3104         DIP(SrcNone | ModRM | Prot | Priv, clgi,    check_svme),
3105         DIP(SrcNone | ModRM | Prot | Priv, skinit,  check_svme),
3106         DIP(SrcNone | ModRM | Prot | Priv, invlpga, check_svme),
3107 };
3108
3109 static struct opcode group7_rm7[] = {
3110         N,
3111         DIP(SrcNone | ModRM, rdtscp, check_rdtsc),
3112         N, N, N, N, N, N,
3113 };
3114
3115 static struct opcode group1[] = {
3116         I(Lock, em_add),
3117         I(Lock, em_or),
3118         I(Lock, em_adc),
3119         I(Lock, em_sbb),
3120         I(Lock, em_and),
3121         I(Lock, em_sub),
3122         I(Lock, em_xor),
3123         I(0, em_cmp),
3124 };
3125
3126 static struct opcode group1A[] = {
3127         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
3128 };
3129
3130 static struct opcode group3[] = {
3131         I(DstMem | SrcImm | ModRM, em_test),
3132         I(DstMem | SrcImm | ModRM, em_test),
3133         I(DstMem | SrcNone | ModRM | Lock, em_not),
3134         I(DstMem | SrcNone | ModRM | Lock, em_neg),
3135         I(SrcMem | ModRM, em_mul_ex),
3136         I(SrcMem | ModRM, em_imul_ex),
3137         I(SrcMem | ModRM, em_div_ex),
3138         I(SrcMem | ModRM, em_idiv_ex),
3139 };
3140
3141 static struct opcode group4[] = {
3142         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
3143         N, N, N, N, N, N,
3144 };
3145
3146 static struct opcode group5[] = {
3147         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
3148         D(SrcMem | ModRM | Stack),
3149         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
3150         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
3151         D(SrcMem | ModRM | Stack), N,
3152 };
3153
3154 static struct opcode group6[] = {
3155         DI(ModRM | Prot,        sldt),
3156         DI(ModRM | Prot,        str),
3157         DI(ModRM | Prot | Priv, lldt),
3158         DI(ModRM | Prot | Priv, ltr),
3159         N, N, N, N,
3160 };
3161
3162 static struct group_dual group7 = { {
3163         DI(ModRM | Mov | DstMem | Priv, sgdt),
3164         DI(ModRM | Mov | DstMem | Priv, sidt),
3165         II(ModRM | SrcMem | Priv, em_lgdt, lgdt),
3166         II(ModRM | SrcMem | Priv, em_lidt, lidt),
3167         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3168         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw),
3169         II(SrcMem | ModRM | ByteOp | Priv | NoAccess, em_invlpg, invlpg),
3170 }, {
3171         I(SrcNone | ModRM | Priv | VendorSpecific, em_vmcall),
3172         EXT(0, group7_rm1),
3173         N, EXT(0, group7_rm3),
3174         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3175         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw), EXT(0, group7_rm7),
3176 } };
3177
3178 static struct opcode group8[] = {
3179         N, N, N, N,
3180         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
3181         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
3182 };
3183
3184 static struct group_dual group9 = { {
3185         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
3186 }, {
3187         N, N, N, N, N, N, N, N,
3188 } };
3189
3190 static struct opcode group11[] = {
3191         I(DstMem | SrcImm | ModRM | Mov, em_mov), X7(D(Undefined)),
3192 };
3193
3194 static struct gprefix pfx_0f_6f_0f_7f = {
3195         N, N, N, I(Sse, em_movdqu),
3196 };
3197
3198 static struct opcode opcode_table[256] = {
3199         /* 0x00 - 0x07 */
3200         I6ALU(Lock, em_add),
3201         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3202         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3203         /* 0x08 - 0x0F */
3204         I6ALU(Lock, em_or),
3205         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3206         N,
3207         /* 0x10 - 0x17 */
3208         I6ALU(Lock, em_adc),
3209         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3210         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3211         /* 0x18 - 0x1F */
3212         I6ALU(Lock, em_sbb),
3213         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3214         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3215         /* 0x20 - 0x27 */
3216         I6ALU(Lock, em_and), N, N,
3217         /* 0x28 - 0x2F */
3218         I6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3219         /* 0x30 - 0x37 */
3220         I6ALU(Lock, em_xor), N, N,
3221         /* 0x38 - 0x3F */
3222         I6ALU(0, em_cmp), N, N,
3223         /* 0x40 - 0x4F */
3224         X16(D(DstReg)),
3225         /* 0x50 - 0x57 */
3226         X8(I(SrcReg | Stack, em_push)),
3227         /* 0x58 - 0x5F */
3228         X8(I(DstReg | Stack, em_pop)),
3229         /* 0x60 - 0x67 */
3230         I(ImplicitOps | Stack | No64, em_pusha),
3231         I(ImplicitOps | Stack | No64, em_popa),
3232         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3233         N, N, N, N,
3234         /* 0x68 - 0x6F */
3235         I(SrcImm | Mov | Stack, em_push),
3236         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3237         I(SrcImmByte | Mov | Stack, em_push),
3238         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3239         D2bvIP(DstDI | SrcDX | Mov | String, ins, check_perm_in), /* insb, insw/insd */
3240         D2bvIP(SrcSI | DstDX | String, outs, check_perm_out), /* outsb, outsw/outsd */
3241         /* 0x70 - 0x7F */
3242         X16(D(SrcImmByte)),
3243         /* 0x80 - 0x87 */
3244         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
3245         G(DstMem | SrcImm | ModRM | Group, group1),
3246         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
3247         G(DstMem | SrcImmByte | ModRM | Group, group1),
3248         I2bv(DstMem | SrcReg | ModRM, em_test),
3249         I2bv(DstMem | SrcReg | ModRM | Lock, em_xchg),
3250         /* 0x88 - 0x8F */
3251         I2bv(DstMem | SrcReg | ModRM | Mov, em_mov),
3252         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3253         I(DstMem | SrcNone | ModRM | Mov, em_mov_rm_sreg),
3254         D(ModRM | SrcMem | NoAccess | DstReg),
3255         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3256         G(0, group1A),
3257         /* 0x90 - 0x97 */
3258         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3259         /* 0x98 - 0x9F */
3260         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3261         I(SrcImmFAddr | No64, em_call_far), N,
3262         II(ImplicitOps | Stack, em_pushf, pushf),
3263         II(ImplicitOps | Stack, em_popf, popf), N, N,
3264         /* 0xA0 - 0xA7 */
3265         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3266         I2bv(DstMem | SrcAcc | Mov | MemAbs, em_mov),
3267         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3268         I2bv(SrcSI | DstDI | String, em_cmp),
3269         /* 0xA8 - 0xAF */
3270         I2bv(DstAcc | SrcImm, em_test),
3271         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3272         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3273         I2bv(SrcAcc | DstDI | String, em_cmp),
3274         /* 0xB0 - 0xB7 */
3275         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3276         /* 0xB8 - 0xBF */
3277         X8(I(DstReg | SrcImm | Mov, em_mov)),
3278         /* 0xC0 - 0xC7 */
3279         D2bv(DstMem | SrcImmByte | ModRM),
3280         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3281         I(ImplicitOps | Stack, em_ret),
3282         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3283         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3284         G(ByteOp, group11), G(0, group11),
3285         /* 0xC8 - 0xCF */
3286         N, N, N, I(ImplicitOps | Stack, em_ret_far),
3287         D(ImplicitOps), DI(SrcImmByte, intn),
3288         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3289         /* 0xD0 - 0xD7 */
3290         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3291         N, N, N, N,
3292         /* 0xD8 - 0xDF */
3293         N, N, N, N, N, N, N, N,
3294         /* 0xE0 - 0xE7 */
3295         X3(I(SrcImmByte, em_loop)),
3296         I(SrcImmByte, em_jcxz),
3297         D2bvIP(SrcImmUByte | DstAcc, in,  check_perm_in),
3298         D2bvIP(SrcAcc | DstImmUByte, out, check_perm_out),
3299         /* 0xE8 - 0xEF */
3300         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3301         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3302         D2bvIP(SrcDX | DstAcc, in,  check_perm_in),
3303         D2bvIP(SrcAcc | DstDX, out, check_perm_out),
3304         /* 0xF0 - 0xF7 */
3305         N, DI(ImplicitOps, icebp), N, N,
3306         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3307         G(ByteOp, group3), G(0, group3),
3308         /* 0xF8 - 0xFF */
3309         D(ImplicitOps), D(ImplicitOps),
3310         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3311         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3312 };
3313
3314 static struct opcode twobyte_table[256] = {
3315         /* 0x00 - 0x0F */
3316         G(0, group6), GD(0, &group7), N, N,
3317         N, I(ImplicitOps | VendorSpecific, em_syscall),
3318         II(ImplicitOps | Priv, em_clts, clts), N,
3319         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3320         N, D(ImplicitOps | ModRM), N, N,
3321         /* 0x10 - 0x1F */
3322         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3323         /* 0x20 - 0x2F */
3324         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3325         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3326         DIP(ModRM | SrcMem | Priv | Op3264, cr_write, check_cr_write),
3327         DIP(ModRM | SrcMem | Priv | Op3264, dr_write, check_dr_write),
3328         N, N, N, N,
3329         N, N, N, N, N, N, N, N,
3330         /* 0x30 - 0x3F */
3331         DI(ImplicitOps | Priv, wrmsr),
3332         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3333         DI(ImplicitOps | Priv, rdmsr),
3334         DIP(ImplicitOps | Priv, rdpmc, check_rdpmc),
3335         I(ImplicitOps | VendorSpecific, em_sysenter),
3336         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
3337         N, N,
3338         N, N, N, N, N, N, N, N,
3339         /* 0x40 - 0x4F */
3340         X16(D(DstReg | SrcMem | ModRM | Mov)),
3341         /* 0x50 - 0x5F */
3342         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3343         /* 0x60 - 0x6F */
3344         N, N, N, N,
3345         N, N, N, N,
3346         N, N, N, N,
3347         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3348         /* 0x70 - 0x7F */
3349         N, N, N, N,
3350         N, N, N, N,
3351         N, N, N, N,
3352         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3353         /* 0x80 - 0x8F */
3354         X16(D(SrcImm)),
3355         /* 0x90 - 0x9F */
3356         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3357         /* 0xA0 - 0xA7 */
3358         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3359         DI(ImplicitOps, cpuid), D(DstMem | SrcReg | ModRM | BitOp),
3360         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3361         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3362         /* 0xA8 - 0xAF */
3363         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3364         DI(ImplicitOps, rsm), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3365         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3366         D(DstMem | SrcReg | Src2CL | ModRM),
3367         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3368         /* 0xB0 - 0xB7 */
3369         D2bv(DstMem | SrcReg | ModRM | Lock),
3370         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3371         D(DstMem | SrcReg | ModRM | BitOp | Lock),
3372         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3373         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3374         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3375         /* 0xB8 - 0xBF */
3376         N, N,
3377         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3378         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
3379         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3380         /* 0xC0 - 0xCF */
3381         D2bv(DstMem | SrcReg | ModRM | Lock),
3382         N, D(DstMem | SrcReg | ModRM | Mov),
3383         N, N, N, GD(0, &group9),
3384         N, N, N, N, N, N, N, N,
3385         /* 0xD0 - 0xDF */
3386         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3387         /* 0xE0 - 0xEF */
3388         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3389         /* 0xF0 - 0xFF */
3390         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3391 };
3392
3393 #undef D
3394 #undef N
3395 #undef G
3396 #undef GD
3397 #undef I
3398 #undef GP
3399 #undef EXT
3400
3401 #undef D2bv
3402 #undef D2bvIP
3403 #undef I2bv
3404 #undef I6ALU
3405
3406 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3407 {
3408         unsigned size;
3409
3410         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3411         if (size == 8)
3412                 size = 4;
3413         return size;
3414 }
3415
3416 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3417                       unsigned size, bool sign_extension)
3418 {
3419         int rc = X86EMUL_CONTINUE;
3420
3421         op->type = OP_IMM;
3422         op->bytes = size;
3423         op->addr.mem.ea = ctxt->_eip;
3424         /* NB. Immediates are sign-extended as necessary. */
3425         switch (op->bytes) {
3426         case 1:
3427                 op->val = insn_fetch(s8, ctxt);
3428                 break;
3429         case 2:
3430                 op->val = insn_fetch(s16, ctxt);
3431                 break;
3432         case 4:
3433                 op->val = insn_fetch(s32, ctxt);
3434                 break;
3435         }
3436         if (!sign_extension) {
3437                 switch (op->bytes) {
3438                 case 1:
3439                         op->val &= 0xff;
3440                         break;
3441                 case 2:
3442                         op->val &= 0xffff;
3443                         break;
3444                 case 4:
3445                         op->val &= 0xffffffff;
3446                         break;
3447                 }
3448         }
3449 done:
3450         return rc;
3451 }
3452
3453 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
3454                           unsigned d)
3455 {
3456         int rc = X86EMUL_CONTINUE;
3457
3458         switch (d) {
3459         case OpReg:
3460                 decode_register_operand(ctxt, op,
3461                          op == &ctxt->dst &&
3462                          ctxt->twobyte && (ctxt->b == 0xb6 || ctxt->b == 0xb7));
3463                 break;
3464         case OpImmUByte:
3465                 rc = decode_imm(ctxt, op, 1, false);
3466                 break;
3467         case OpMem:
3468                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3469         mem_common:
3470                 *op = ctxt->memop;
3471                 ctxt->memopp = op;
3472                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
3473                         fetch_bit_operand(ctxt);
3474                 op->orig_val = op->val;
3475                 break;
3476         case OpMem64:
3477                 ctxt->memop.bytes = 8;
3478                 goto mem_common;
3479         case OpAcc:
3480                 op->type = OP_REG;
3481                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3482                 op->addr.reg = &ctxt->regs[VCPU_REGS_RAX];
3483                 fetch_register_operand(op);
3484                 op->orig_val = op->val;
3485                 break;
3486         case OpDI:
3487                 op->type = OP_MEM;
3488                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3489                 op->addr.mem.ea =
3490                         register_address(ctxt, ctxt->regs[VCPU_REGS_RDI]);
3491                 op->addr.mem.seg = VCPU_SREG_ES;
3492                 op->val = 0;
3493                 break;
3494         case OpDX:
3495                 op->type = OP_REG;
3496                 op->bytes = 2;
3497                 op->addr.reg = &ctxt->regs[VCPU_REGS_RDX];
3498                 fetch_register_operand(op);
3499                 break;
3500         case OpCL:
3501                 op->bytes = 1;
3502                 op->val = ctxt->regs[VCPU_REGS_RCX] & 0xff;
3503                 break;
3504         case OpImmByte:
3505                 rc = decode_imm(ctxt, op, 1, true);
3506                 break;
3507         case OpOne:
3508                 op->bytes = 1;
3509                 op->val = 1;
3510                 break;
3511         case OpImm:
3512                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
3513                 break;
3514         case OpMem16:
3515                 ctxt->memop.bytes = 2;
3516                 goto mem_common;
3517         case OpMem32:
3518                 ctxt->memop.bytes = 4;
3519                 goto mem_common;
3520         case OpImmU16:
3521                 rc = decode_imm(ctxt, op, 2, false);
3522                 break;
3523         case OpImmU:
3524                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
3525                 break;
3526         case OpSI:
3527                 op->type = OP_MEM;
3528                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3529                 op->addr.mem.ea =
3530                         register_address(ctxt, ctxt->regs[VCPU_REGS_RSI]);
3531                 op->addr.mem.seg = seg_override(ctxt);
3532                 op->val = 0;
3533                 break;
3534         case OpImmFAddr:
3535                 op->type = OP_IMM;
3536                 op->addr.mem.ea = ctxt->_eip;
3537                 op->bytes = ctxt->op_bytes + 2;
3538                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
3539                 break;
3540         case OpMemFAddr:
3541                 ctxt->memop.bytes = ctxt->op_bytes + 2;
3542                 goto mem_common;
3543         case OpES:
3544                 op->val = VCPU_SREG_ES;
3545                 break;
3546         case OpCS:
3547                 op->val = VCPU_SREG_CS;
3548                 break;
3549         case OpSS:
3550                 op->val = VCPU_SREG_SS;
3551                 break;
3552         case OpDS:
3553                 op->val = VCPU_SREG_DS;
3554                 break;
3555         case OpFS:
3556                 op->val = VCPU_SREG_FS;
3557                 break;
3558         case OpGS:
3559                 op->val = VCPU_SREG_GS;
3560                 break;
3561         case OpImplicit:
3562                 /* Special instructions do their own operand decoding. */
3563         default:
3564                 op->type = OP_NONE; /* Disable writeback. */
3565                 break;
3566         }
3567
3568 done:
3569         return rc;
3570 }
3571
3572 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
3573 {
3574         int rc = X86EMUL_CONTINUE;
3575         int mode = ctxt->mode;
3576         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
3577         bool op_prefix = false;
3578         struct opcode opcode;
3579
3580         ctxt->memop.type = OP_NONE;
3581         ctxt->memopp = NULL;
3582         ctxt->_eip = ctxt->eip;
3583         ctxt->fetch.start = ctxt->_eip;
3584         ctxt->fetch.end = ctxt->fetch.start + insn_len;
3585         if (insn_len > 0)
3586                 memcpy(ctxt->fetch.data, insn, insn_len);
3587
3588         switch (mode) {
3589         case X86EMUL_MODE_REAL:
3590         case X86EMUL_MODE_VM86:
3591         case X86EMUL_MODE_PROT16:
3592                 def_op_bytes = def_ad_bytes = 2;
3593                 break;
3594         case X86EMUL_MODE_PROT32:
3595                 def_op_bytes = def_ad_bytes = 4;
3596                 break;
3597 #ifdef CONFIG_X86_64
3598         case X86EMUL_MODE_PROT64:
3599                 def_op_bytes = 4;
3600                 def_ad_bytes = 8;
3601                 break;
3602 #endif
3603         default:
3604                 return EMULATION_FAILED;
3605         }
3606
3607         ctxt->op_bytes = def_op_bytes;
3608         ctxt->ad_bytes = def_ad_bytes;
3609
3610         /* Legacy prefixes. */
3611         for (;;) {
3612                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
3613                 case 0x66:      /* operand-size override */
3614                         op_prefix = true;
3615                         /* switch between 2/4 bytes */
3616                         ctxt->op_bytes = def_op_bytes ^ 6;
3617                         break;
3618                 case 0x67:      /* address-size override */
3619                         if (mode == X86EMUL_MODE_PROT64)
3620                                 /* switch between 4/8 bytes */