arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53
  54 #include <asm/acpi.h>
  55 #include <asm/desc.h>
  56 #include <asm/nmi.h>
  57 #include <asm/irq.h>
  58 #include <asm/idle.h>
  59 #include <asm/trampoline.h>
  60 #include <asm/cpu.h>
  61 #include <asm/numa.h>
  62 #include <asm/pgtable.h>
  63 #include <asm/tlbflush.h>
  64 #include <asm/mtrr.h>
  65 #include <asm/mwait.h>
  66 #include <asm/apic.h>
  67 #include <asm/io_apic.h>
  68 #include <asm/setup.h>
  69 #include <asm/uv/uv.h>
  70 #include <linux/mc146818rtc.h>
  71
  72 #include <asm/smpboot_hooks.h>
  73 #include <asm/i8259.h>
  74
  75 /* State of each CPU */
  76 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  77
  78 /* Store all idle threads, this can be reused instead of creating
  79 * a new thread. Also avoids complicated thread destroy functionality
  80 * for idle threads.
  81 */
  82 #ifdef CONFIG_HOTPLUG_CPU
  83 /*
  84  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  85  * removed after init for !CONFIG_HOTPLUG_CPU.
  86  */
  87 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  88 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  89 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  90
  91 /*
  92  * We need this for trampoline_base protection from concurrent accesses when
  93  * off- and onlining cores wildly.
  94  */
  95 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  96
  97 void cpu_hotplug_driver_lock(void)
  98 {
  99         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 100 }
 101
 102 void cpu_hotplug_driver_unlock(void)
 103 {
 104         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 105 }
 106
 107 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 108 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 109 #else
 110 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 111 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 112 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 113 #endif
 114
 115 /* Number of siblings per CPU package */
 116 int smp_num_siblings = 1;
 117 EXPORT_SYMBOL(smp_num_siblings);
 118
 119 /* Last level cache ID of each logical CPU */
 120 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 121
 122 /* representing HT siblings of each logical CPU */
 123 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 124 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 125
 126 /* representing HT and core siblings of each logical CPU */
 127 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 128 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 129
 130 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 131
 132 /* Per CPU bogomips and other parameters */
 133 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 134 EXPORT_PER_CPU_SYMBOL(cpu_info);
 135
 136 atomic_t init_deasserted;
 137
 138 /*
 139  * Report back to the Boot Processor.
 140  * Running on AP.
 141  */
 142 static void __cpuinit smp_callin(void)
 143 {
 144         int cpuid, phys_id;
 145         unsigned long timeout;
 146
 147         /*
 148          * If waken up by an INIT in an 82489DX configuration
 149          * we may get here before an INIT-deassert IPI reaches
 150          * our local APIC.  We have to wait for the IPI or we'll
 151          * lock up on an APIC access.
 152          */
 153         if (apic->wait_for_init_deassert)
 154                 apic->wait_for_init_deassert(&init_deasserted);
 155
 156         /*
 157          * (This works even if the APIC is not enabled.)
 158          */
 159         phys_id = read_apic_id();
 160         cpuid = smp_processor_id();
 161         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 162                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 163                                         phys_id, cpuid);
 164         }
 165         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 166
 167         /*
 168          * STARTUP IPIs are fragile beasts as they might sometimes
 169          * trigger some glue motherboard logic. Complete APIC bus
 170          * silence for 1 second, this overestimates the time the
 171          * boot CPU is spending to send the up to 2 STARTUP IPIs
 172          * by a factor of two. This should be enough.
 173          */
 174
 175         /*
 176          * Waiting 2s total for startup (udelay is not yet working)
 177          */
 178         timeout = jiffies + 2*HZ;
 179         while (time_before(jiffies, timeout)) {
 180                 /*
 181                  * Has the boot CPU finished it's STARTUP sequence?
 182                  */
 183                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 184                         break;
 185                 cpu_relax();
 186         }
 187
 188         if (!time_before(jiffies, timeout)) {
 189                 panic("%s: CPU%d started up but did not get a callout!\n",
 190                       __func__, cpuid);
 191         }
 192
 193         /*
 194          * the boot CPU has finished the init stage and is spinning
 195          * on callin_map until we finish. We are free to set up this
 196          * CPU, first the APIC. (this is probably redundant on most
 197          * boards)
 198          */
 199
 200         pr_debug("CALLIN, before setup_local_APIC().\n");
 201         if (apic->smp_callin_clear_local_apic)
 202                 apic->smp_callin_clear_local_apic();
 203         setup_local_APIC();
 204         end_local_APIC_setup();
 205
 206         /*
 207          * Need to setup vector mappings before we enable interrupts.
 208          */
 209         setup_vector_irq(smp_processor_id());
 210         /*
 211          * Get our bogomips.
 212          *
 213          * Need to enable IRQs because it can take longer and then
 214          * the NMI watchdog might kill us.
 215          */
 216         local_irq_enable();
 217         calibrate_delay();
 218         local_irq_disable();
 219         pr_debug("Stack at about %p\n", &cpuid);
 220
 221         /*
 222          * Save our processor parameters
 223          */
 224         smp_store_cpu_info(cpuid);
 225
 226         /*
 227          * This must be done before setting cpu_online_mask
 228          * or calling notify_cpu_starting.
 229          */
 230         set_cpu_sibling_map(raw_smp_processor_id());
 231         wmb();
 232
 233         notify_cpu_starting(cpuid);
 234
 235         /*
 236          * Allow the master to continue.
 237          */
 238         cpumask_set_cpu(cpuid, cpu_callin_mask);
 239 }
 240
 241 /*
 242  * Activate a secondary processor.
 243  */
 244 notrace static void __cpuinit start_secondary(void *unused)
 245 {
 246         /*
 247          * Don't put *anything* before cpu_init(), SMP booting is too
 248          * fragile that we want to limit the things done here to the
 249          * most necessary things.
 250          */
 251         cpu_init();
 252         preempt_disable();
 253         smp_callin();
 254
 255 #ifdef CONFIG_X86_32
 256         /* switch away from the initial page table */
 257         load_cr3(swapper_pg_dir);
 258         __flush_tlb_all();
 259 #endif
 260
 261         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 262         barrier();
 263         /*
 264          * Check TSC synchronization with the BP:
 265          */
 266         check_tsc_sync_target();
 267
 268         /*
 269          * We need to hold call_lock, so there is no inconsistency
 270          * between the time smp_call_function() determines number of
 271          * IPI recipients, and the time when the determination is made
 272          * for which cpus receive the IPI. Holding this
 273          * lock helps us to not include this cpu in a currently in progress
 274          * smp_call_function().
 275          *
 276          * We need to hold vector_lock so there the set of online cpus
 277          * does not change while we are assigning vectors to cpus.  Holding
 278          * this lock ensures we don't half assign or remove an irq from a cpu.
 279          */
 280         ipi_call_lock();
 281         lock_vector_lock();
 282         set_cpu_online(smp_processor_id(), true);
 283         unlock_vector_lock();
 284         ipi_call_unlock();
 285         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 286         x86_platform.nmi_init();
 287
 288         /* enable local interrupts */
 289         local_irq_enable();
 290
 291         /* to prevent fake stack check failure in clock setup */
 292         boot_init_stack_canary();
 293
 294         x86_cpuinit.setup_percpu_clockev();
 295
 296         wmb();
 297         cpu_idle();
 298 }
 299
 300 /*
 301  * The bootstrap kernel entry code has set these up. Save them for
 302  * a given CPU
 303  */
 304
 305 void __cpuinit smp_store_cpu_info(int id)
 306 {
 307         struct cpuinfo_x86 *c = &cpu_data(id);
 308
 309         *c = boot_cpu_data;
 310         c->cpu_index = id;
 311         if (id != 0)
 312                 identify_secondary_cpu(c);
 313 }
 314
 315 static void __cpuinit check_cpu_siblings_on_same_node(int cpu1, int cpu2)
 316 {
 317         int node1 = early_cpu_to_node(cpu1);
 318         int node2 = early_cpu_to_node(cpu2);
 319
 320         /*
 321          * Our CPU scheduler assumes all logical cpus in the same physical cpu
 322          * share the same node. But, buggy ACPI or NUMA emulation might assign
 323          * them to different node. Fix it.
 324          */
 325         if (node1 != node2) {
 326                 pr_warning("CPU %d in node %d and CPU %d in node %d are in the same physical CPU. forcing same node %d\n",
 327                            cpu1, node1, cpu2, node2, node2);
 328
 329                 numa_remove_cpu(cpu1);
 330                 numa_set_node(cpu1, node2);
 331                 numa_add_cpu(cpu1);
 332         }
 333 }
 334
 335 static void __cpuinit link_thread_siblings(int cpu1, int cpu2)
 336 {
 337         cpumask_set_cpu(cpu1, cpu_sibling_mask(cpu2));
 338         cpumask_set_cpu(cpu2, cpu_sibling_mask(cpu1));
 339         cpumask_set_cpu(cpu1, cpu_core_mask(cpu2));
 340         cpumask_set_cpu(cpu2, cpu_core_mask(cpu1));
 341         cpumask_set_cpu(cpu1, cpu_llc_shared_mask(cpu2));
 342         cpumask_set_cpu(cpu2, cpu_llc_shared_mask(cpu1));
 343         check_cpu_siblings_on_same_node(cpu1, cpu2);
 344 }
 345
 346
 347 void __cpuinit set_cpu_sibling_map(int cpu)
 348 {
 349         int i;
 350         struct cpuinfo_x86 *c = &cpu_data(cpu);
 351
 352         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 353
 354         if (smp_num_siblings > 1) {
 355                 for_each_cpu(i, cpu_sibling_setup_mask) {
 356                         struct cpuinfo_x86 *o = &cpu_data(i);
 357
 358                         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 359                                 if (c->phys_proc_id == o->phys_proc_id &&
 360                                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i) &&
 361                                     c->compute_unit_id == o->compute_unit_id)
 362                                         link_thread_siblings(cpu, i);
 363                         } else if (c->phys_proc_id == o->phys_proc_id &&
 364                                    c->cpu_core_id == o->cpu_core_id) {
 365                                 link_thread_siblings(cpu, i);
 366                         }
 367                 }
 368         } else {
 369                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 370         }
 371
 372         cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 373
 374         if (__this_cpu_read(cpu_info.x86_max_cores) == 1) {
 375                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 376                 c->booted_cores = 1;
 377                 return;
 378         }
 379
 380         for_each_cpu(i, cpu_sibling_setup_mask) {
 381                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 382                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 383                         cpumask_set_cpu(i, cpu_llc_shared_mask(cpu));
 384                         cpumask_set_cpu(cpu, cpu_llc_shared_mask(i));
 385                         check_cpu_siblings_on_same_node(cpu, i);
 386                 }
 387                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 388                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 389                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 390                         check_cpu_siblings_on_same_node(cpu, i);
 391                         /*
 392                          *  Does this new cpu bringup a new core?
 393                          */
 394                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 395                                 /*
 396                                  * for each core in package, increment
 397                                  * the booted_cores for this new cpu
 398                                  */
 399                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 400                                         c->booted_cores++;
 401                                 /*
 402                                  * increment the core count for all
 403                                  * the other cpus in this package
 404                                  */
 405                                 if (i != cpu)
 406                                         cpu_data(i).booted_cores++;
 407                         } else if (i != cpu && !c->booted_cores)
 408                                 c->booted_cores = cpu_data(i).booted_cores;
 409                 }
 410         }
 411 }
 412
 413 /* maps the cpu to the sched domain representing multi-core */
 414 const struct cpumask *cpu_coregroup_mask(int cpu)
 415 {
 416         struct cpuinfo_x86 *c = &cpu_data(cpu);
 417         /*
 418          * For perf, we return last level cache shared map.
 419          * And for power savings, we return cpu_core_map
 420          */
 421         if ((sched_mc_power_savings || sched_smt_power_savings) &&
 422             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
 423                 return cpu_core_mask(cpu);
 424         else
 425                 return cpu_llc_shared_mask(cpu);
 426 }
 427
 428 static void impress_friends(void)
 429 {
 430         int cpu;
 431         unsigned long bogosum = 0;
 432         /*
 433          * Allow the user to impress friends.
 434          */
 435         pr_debug("Before bogomips.\n");
 436         for_each_possible_cpu(cpu)
 437                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 438                         bogosum += cpu_data(cpu).loops_per_jiffy;
 439         printk(KERN_INFO
 440                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 441                 num_online_cpus(),
 442                 bogosum/(500000/HZ),
 443                 (bogosum/(5000/HZ))%100);
 444
 445         pr_debug("Before bogocount - setting activated=1.\n");
 446 }
 447
 448 void __inquire_remote_apic(int apicid)
 449 {
 450         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 451         char *names[] = { "ID", "VERSION", "SPIV" };
 452         int timeout;
 453         u32 status;
 454
 455         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 456
 457         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 458                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 459
 460                 /*
 461                  * Wait for idle.
 462                  */
 463                 status = safe_apic_wait_icr_idle();
 464                 if (status)
 465                         printk(KERN_CONT
 466                                "a previous APIC delivery may have failed\n");
 467
 468                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 469
 470                 timeout = 0;
 471                 do {
 472                         udelay(100);
 473                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 474                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 475
 476                 switch (status) {
 477                 case APIC_ICR_RR_VALID:
 478                         status = apic_read(APIC_RRR);
 479                         printk(KERN_CONT "%08x\n", status);
 480                         break;
 481                 default:
 482                         printk(KERN_CONT "failed\n");
 483                 }
 484         }
 485 }
 486
 487 /*
 488  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 489  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 490  * won't ... remember to clear down the APIC, etc later.
 491  */
 492 int __cpuinit
 493 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 494 {
 495         unsigned long send_status, accept_status = 0;
 496         int maxlvt;
 497
 498         /* Target chip */
 499         /* Boot on the stack */
 500         /* Kick the second */
 501         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 502
 503         pr_debug("Waiting for send to finish...\n");
 504         send_status = safe_apic_wait_icr_idle();
 505
 506         /*
 507          * Give the other CPU some time to accept the IPI.
 508          */
 509         udelay(200);
 510         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 511                 maxlvt = lapic_get_maxlvt();
 512                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 513                         apic_write(APIC_ESR, 0);
 514                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 515         }
 516         pr_debug("NMI sent.\n");
 517
 518         if (send_status)
 519                 printk(KERN_ERR "APIC never delivered???\n");
 520         if (accept_status)
 521                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 522
 523         return (send_status | accept_status);
 524 }
 525
 526 static int __cpuinit
 527 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 528 {
 529         unsigned long send_status, accept_status = 0;
 530         int maxlvt, num_starts, j;
 531
 532         maxlvt = lapic_get_maxlvt();
 533
 534         /*
 535          * Be paranoid about clearing APIC errors.
 536          */
 537         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 538                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 539                         apic_write(APIC_ESR, 0);
 540                 apic_read(APIC_ESR);
 541         }
 542
 543         pr_debug("Asserting INIT.\n");
 544
 545         /*
 546          * Turn INIT on target chip
 547          */
 548         /*
 549          * Send IPI
 550          */
 551         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 552                        phys_apicid);
 553
 554         pr_debug("Waiting for send to finish...\n");
 555         send_status = safe_apic_wait_icr_idle();
 556
 557         mdelay(10);
 558
 559         pr_debug("Deasserting INIT.\n");
 560
 561         /* Target chip */
 562         /* Send IPI */
 563         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 564
 565         pr_debug("Waiting for send to finish...\n");
 566         send_status = safe_apic_wait_icr_idle();
 567
 568         mb();
 569         atomic_set(&init_deasserted, 1);
 570
 571         /*
 572          * Should we send STARTUP IPIs ?
 573          *
 574          * Determine this based on the APIC version.
 575          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 576          */
 577         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 578                 num_starts = 2;
 579         else
 580                 num_starts = 0;
 581
 582         /*
 583          * Paravirt / VMI wants a startup IPI hook here to set up the
 584          * target processor state.
 585          */
 586         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 587                          stack_start);
 588
 589         /*
 590          * Run STARTUP IPI loop.
 591          */
 592         pr_debug("#startup loops: %d.\n", num_starts);
 593
 594         for (j = 1; j <= num_starts; j++) {
 595                 pr_debug("Sending STARTUP #%d.\n", j);
 596                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 597                         apic_write(APIC_ESR, 0);
 598                 apic_read(APIC_ESR);
 599                 pr_debug("After apic_write.\n");
 600
 601                 /*
 602                  * STARTUP IPI
 603                  */
 604
 605                 /* Target chip */
 606                 /* Boot on the stack */
 607                 /* Kick the second */
 608                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 609                                phys_apicid);
 610
 611                 /*
 612                  * Give the other CPU some time to accept the IPI.
 613                  */
 614                 udelay(300);
 615
 616                 pr_debug("Startup point 1.\n");
 617
 618                 pr_debug("Waiting for send to finish...\n");
 619                 send_status = safe_apic_wait_icr_idle();
 620
 621                 /*
 622                  * Give the other CPU some time to accept the IPI.
 623                  */
 624                 udelay(200);
 625                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 626                         apic_write(APIC_ESR, 0);
 627                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 628                 if (send_status || accept_status)
 629                         break;
 630         }
 631         pr_debug("After Startup.\n");
 632
 633         if (send_status)
 634                 printk(KERN_ERR "APIC never delivered???\n");
 635         if (accept_status)
 636                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 637
 638         return (send_status | accept_status);
 639 }
 640
 641 struct create_idle {
 642         struct work_struct work;
 643         struct task_struct *idle;
 644         struct completion done;
 645         int cpu;
 646 };
 647
 648 static void __cpuinit do_fork_idle(struct work_struct *work)
 649 {
 650         struct create_idle *c_idle =
 651                 container_of(work, struct create_idle, work);
 652
 653         c_idle->idle = fork_idle(c_idle->cpu);
 654         complete(&c_idle->done);
 655 }
 656
 657 /* reduce the number of lines printed when booting a large cpu count system */
 658 static void __cpuinit announce_cpu(int cpu, int apicid)
 659 {
 660         static int current_node = -1;
 661         int node = early_cpu_to_node(cpu);
 662
 663         if (system_state == SYSTEM_BOOTING) {
 664                 if (node != current_node) {
 665                         if (current_node > (-1))
 666                                 pr_cont(" Ok.\n");
 667                         current_node = node;
 668                         pr_info("Booting Node %3d, Processors ", node);
 669                 }
 670                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 671                 return;
 672         } else
 673                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 674                         node, cpu, apicid);
 675 }
 676
 677 /*
 678  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 679  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 680  * Returns zero if CPU booted OK, else error code from
 681  * ->wakeup_secondary_cpu.
 682  */
 683 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 684 {
 685         unsigned long boot_error = 0;
 686         unsigned long start_ip;
 687         int timeout;
 688         struct create_idle c_idle = {
 689                 .cpu    = cpu,
 690                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 691         };
 692
 693         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 694
 695         alternatives_smp_switch(1);
 696
 697         c_idle.idle = get_idle_for_cpu(cpu);
 698
 699         /*
 700          * We can't use kernel_thread since we must avoid to
 701          * reschedule the child.
 702          */
 703         if (c_idle.idle) {
 704                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 705                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 706                 init_idle(c_idle.idle, cpu);
 707                 goto do_rest;
 708         }
 709
 710         schedule_work(&c_idle.work);
 711         wait_for_completion(&c_idle.done);
 712
 713         if (IS_ERR(c_idle.idle)) {
 714                 printk("failed fork for CPU %d\n", cpu);
 715                 destroy_work_on_stack(&c_idle.work);
 716                 return PTR_ERR(c_idle.idle);
 717         }
 718
 719         set_idle_for_cpu(cpu, c_idle.idle);
 720 do_rest:
 721         per_cpu(current_task, cpu) = c_idle.idle;
 722 #ifdef CONFIG_X86_32
 723         /* Stack for startup_32 can be just as for start_secondary onwards */
 724         irq_ctx_init(cpu);
 725 #else
 726         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 727         initial_gs = per_cpu_offset(cpu);
 728         per_cpu(kernel_stack, cpu) =
 729                 (unsigned long)task_stack_page(c_idle.idle) -
 730                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 731 #endif
 732         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 733         initial_code = (unsigned long)start_secondary;
 734         stack_start  = c_idle.idle->thread.sp;
 735
 736         /* start_ip had better be page-aligned! */
 737         start_ip = trampoline_address();
 738
 739         /* So we see what's up */
 740         announce_cpu(cpu, apicid);
 741
 742         /*
 743          * This grunge runs the startup process for
 744          * the targeted processor.
 745          */
 746
 747         printk(KERN_DEBUG "smpboot cpu %d: start_ip = %lx\n", cpu, start_ip);
 748
 749         atomic_set(&init_deasserted, 0);
 750
 751         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 752
 753                 pr_debug("Setting warm reset code and vector.\n");
 754
 755                 smpboot_setup_warm_reset_vector(start_ip);
 756                 /*
 757                  * Be paranoid about clearing APIC errors.
 758                 */
 759                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 760                         apic_write(APIC_ESR, 0);
 761                         apic_read(APIC_ESR);
 762                 }
 763         }
 764
 765         /*
 766          * Kick the secondary CPU. Use the method in the APIC driver
 767          * if it's defined - or use an INIT boot APIC message otherwise:
 768          */
 769         if (apic->wakeup_secondary_cpu)
 770                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 771         else
 772                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 773
 774         if (!boot_error) {
 775                 /*
 776                  * allow APs to start initializing.
 777                  */
 778                 pr_debug("Before Callout %d.\n", cpu);
 779                 cpumask_set_cpu(cpu, cpu_callout_mask);
 780                 pr_debug("After Callout %d.\n", cpu);
 781
 782                 /*
 783                  * Wait 5s total for a response
 784                  */
 785                 for (timeout = 0; timeout < 50000; timeout++) {
 786                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 787                                 break;  /* It has booted */
 788                         udelay(100);
 789                         /*
 790                          * Allow other tasks to run while we wait for the
 791                          * AP to come online. This also gives a chance
 792                          * for the MTRR work(triggered by the AP coming online)
 793                          * to be completed in the stop machine context.
 794                          */
 795                         schedule();
 796                 }
 797
 798                 if (cpumask_test_cpu(cpu, cpu_callin_mask))
 799                         pr_debug("CPU%d: has booted.\n", cpu);
 800                 else {
 801                         boot_error = 1;
 802                         if (*(volatile u32 *)TRAMPOLINE_SYM(trampoline_status)
 803                             == 0xA5A5A5A5)
 804                                 /* trampoline started but...? */
 805                                 pr_err("CPU%d: Stuck ??\n", cpu);
 806                         else
 807                                 /* trampoline code not run */
 808                                 pr_err("CPU%d: Not responding.\n", cpu);
 809                         if (apic->inquire_remote_apic)
 810                                 apic->inquire_remote_apic(apicid);
 811                 }
 812         }
 813
 814         if (boot_error) {
 815                 /* Try to put things back the way they were before ... */
 816                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 817
 818                 /* was set by do_boot_cpu() */
 819                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 820
 821                 /* was set by cpu_init() */
 822                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 823
 824                 set_cpu_present(cpu, false);
 825                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 826         }
 827
 828         /* mark "stuck" area as not stuck */
 829         *(volatile u32 *)TRAMPOLINE_SYM(trampoline_status) = 0;
 830
 831         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 832                 /*
 833                  * Cleanup possible dangling ends...
 834                  */
 835                 smpboot_restore_warm_reset_vector();
 836         }
 837
 838         destroy_work_on_stack(&c_idle.work);
 839         return boot_error;
 840 }
 841
 842 int __cpuinit native_cpu_up(unsigned int cpu)
 843 {
 844         int apicid = apic->cpu_present_to_apicid(cpu);
 845         unsigned long flags;
 846         int err;
 847
 848         WARN_ON(irqs_disabled());
 849
 850         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 851
 852         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 853             !physid_isset(apicid, phys_cpu_present_map)) {
 854                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 855                 return -EINVAL;
 856         }
 857
 858         /*
 859          * Already booted CPU?
 860          */
 861         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 862                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 863                 return -ENOSYS;
 864         }
 865
 866         /*
 867          * Save current MTRR state in case it was changed since early boot
 868          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 869          */
 870         mtrr_save_state();
 871
 872         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 873
 874         err = do_boot_cpu(apicid, cpu);
 875         if (err) {
 876                 pr_debug("do_boot_cpu failed %d\n", err);
 877                 return -EIO;
 878         }
 879
 880         /*
 881          * Check TSC synchronization with the AP (keep irqs disabled
 882          * while doing so):
 883          */
 884         local_irq_save(flags);
 885         check_tsc_sync_source(cpu);
 886         local_irq_restore(flags);
 887
 888         while (!cpu_online(cpu)) {
 889                 cpu_relax();
 890                 touch_nmi_watchdog();
 891         }
 892
 893         return 0;
 894 }
 895
 896 /**
 897  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 898  */
 899 void arch_disable_smp_support(void)
 900 {
 901         disable_ioapic_support();
 902 }
 903
 904 /*
 905  * Fall back to non SMP mode after errors.
 906  *
 907  * RED-PEN audit/test this more. I bet there is more state messed up here.
 908  */
 909 static __init void disable_smp(void)
 910 {
 911         init_cpu_present(cpumask_of(0));
 912         init_cpu_possible(cpumask_of(0));
 913         smpboot_clear_io_apic_irqs();
 914
 915         if (smp_found_config)
 916                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 917         else
 918                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 919         cpumask_set_cpu(0, cpu_sibling_mask(0));
 920         cpumask_set_cpu(0, cpu_core_mask(0));
 921 }
 922
 923 /*
 924  * Various sanity checks.
 925  */
 926 static int __init smp_sanity_check(unsigned max_cpus)
 927 {
 928         preempt_disable();
 929
 930 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 931         if (def_to_bigsmp && nr_cpu_ids > 8) {
 932                 unsigned int cpu;
 933                 unsigned nr;
 934
 935                 printk(KERN_WARNING
 936                        "More than 8 CPUs detected - skipping them.\n"
 937                        "Use CONFIG_X86_BIGSMP.\n");
 938
 939                 nr = 0;
 940                 for_each_present_cpu(cpu) {
 941                         if (nr >= 8)
 942                                 set_cpu_present(cpu, false);
 943                         nr++;
 944                 }
 945
 946                 nr = 0;
 947                 for_each_possible_cpu(cpu) {
 948                         if (nr >= 8)
 949                                 set_cpu_possible(cpu, false);
 950                         nr++;
 951                 }
 952
 953                 nr_cpu_ids = 8;
 954         }
 955 #endif
 956
 957         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 958                 printk(KERN_WARNING
 959                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 960                         hard_smp_processor_id());
 961
 962                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 963         }
 964
 965         /*
 966          * If we couldn't find an SMP configuration at boot time,
 967          * get out of here now!
 968          */
 969         if (!smp_found_config && !acpi_lapic) {
 970                 preempt_enable();
 971                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 972                 disable_smp();
 973                 if (APIC_init_uniprocessor())
 974                         printk(KERN_NOTICE "Local APIC not detected."
 975                                            " Using dummy APIC emulation.\n");
 976                 return -1;
 977         }
 978
 979         /*
 980          * Should not be necessary because the MP table should list the boot
 981          * CPU too, but we do it for the sake of robustness anyway.
 982          */
 983         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 984                 printk(KERN_NOTICE
 985                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 986                         boot_cpu_physical_apicid);
 987                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 988         }
 989         preempt_enable();
 990
 991         /*
 992          * If we couldn't find a local APIC, then get out of here now!
 993          */
 994         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 995             !cpu_has_apic) {
 996                 if (!disable_apic) {
 997                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 998                                 boot_cpu_physical_apicid);
 999                         pr_err("... forcing use of dummy APIC emulation."
1000                                 "(tell your hw vendor)\n");
1001                 }
1002                 smpboot_clear_io_apic();
1003                 disable_ioapic_support();
1004                 return -1;
1005         }
1006
1007         verify_local_APIC();
1008
1009         /*
1010          * If SMP should be disabled, then really disable it!
1011          */
1012         if (!max_cpus) {
1013                 printk(KERN_INFO "SMP mode deactivated.\n");
1014                 smpboot_clear_io_apic();
1015
1016                 connect_bsp_APIC();
1017                 setup_local_APIC();
1018                 bsp_end_local_APIC_setup();
1019                 return -1;
1020         }
1021
1022         return 0;
1023 }
1024
1025 static void __init smp_cpu_index_default(void)
1026 {
1027         int i;
1028         struct cpuinfo_x86 *c;
1029
1030         for_each_possible_cpu(i) {
1031                 c = &cpu_data(i);
1032                 /* mark all to hotplug */
1033                 c->cpu_index = nr_cpu_ids;
1034         }
1035 }
1036
1037 /*
1038  * Prepare for SMP bootup.  The MP table or ACPI has been read
1039  * earlier.  Just do some sanity checking here and enable APIC mode.
1040  */
1041 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1042 {
1043         unsigned int i;
1044
1045         preempt_disable();
1046         smp_cpu_index_default();
1047
1048         /*
1049          * Setup boot CPU information
1050          */
1051         smp_store_cpu_info(0); /* Final full version of the data */
1052         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1053         mb();
1054
1055         current_thread_info()->cpu = 0;  /* needed? */
1056         for_each_possible_cpu(i) {
1057                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1058                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1059                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1060         }
1061         set_cpu_sibling_map(0);
1062
1063
1064         if (smp_sanity_check(max_cpus) < 0) {
1065                 printk(KERN_INFO "SMP disabled\n");
1066                 disable_smp();
1067                 goto out;
1068         }
1069
1070         default_setup_apic_routing();
1071
1072         preempt_disable();
1073         if (read_apic_id() != boot_cpu_physical_apicid) {
1074                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1075                      read_apic_id(), boot_cpu_physical_apicid);
1076                 /* Or can we switch back to PIC here? */
1077         }
1078         preempt_enable();
1079
1080         connect_bsp_APIC();
1081
1082         /*
1083          * Switch from PIC to APIC mode.
1084          */
1085         setup_local_APIC();
1086
1087         /*
1088          * Enable IO APIC before setting up error vector
1089          */
1090         if (!skip_ioapic_setup && nr_ioapics)
1091                 enable_IO_APIC();
1092
1093         bsp_end_local_APIC_setup();
1094
1095         if (apic->setup_portio_remap)
1096                 apic->setup_portio_remap();
1097
1098         smpboot_setup_io_apic();
1099         /*
1100          * Set up local APIC timer on boot CPU.
1101          */
1102
1103         printk(KERN_INFO "CPU%d: ", 0);
1104         print_cpu_info(&cpu_data(0));
1105         x86_init.timers.setup_percpu_clockev();
1106
1107         if (is_uv_system())
1108                 uv_system_init();
1109
1110         set_mtrr_aps_delayed_init();
1111 out:
1112         preempt_enable();
1113 }
1114
1115 void arch_disable_nonboot_cpus_begin(void)
1116 {
1117         /*
1118          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1119          * In the suspend path, we will be back in the SMP mode shortly anyways.
1120          */
1121         skip_smp_alternatives = true;
1122 }
1123
1124 void arch_disable_nonboot_cpus_end(void)
1125 {
1126         skip_smp_alternatives = false;
1127 }
1128
1129 void arch_enable_nonboot_cpus_begin(void)
1130 {
1131         set_mtrr_aps_delayed_init();
1132 }
1133
1134 void arch_enable_nonboot_cpus_end(void)
1135 {
1136         mtrr_aps_init();
1137 }
1138
1139 /*
1140  * Early setup to make printk work.
1141  */
1142 void __init native_smp_prepare_boot_cpu(void)
1143 {
1144         int me = smp_processor_id();
1145         switch_to_new_gdt(me);
1146         /* already set me in cpu_online_mask in boot_cpu_init() */
1147         cpumask_set_cpu(me, cpu_callout_mask);
1148         per_cpu(cpu_state, me) = CPU_ONLINE;
1149 }
1150
1151 void __init native_smp_cpus_done(unsigned int max_cpus)
1152 {
1153         pr_debug("Boot done.\n");
1154
1155         impress_friends();
1156 #ifdef CONFIG_X86_IO_APIC
1157         setup_ioapic_dest();
1158 #endif
1159         mtrr_aps_init();
1160 }
1161
1162 static int __initdata setup_possible_cpus = -1;
1163 static int __init _setup_possible_cpus(char *str)
1164 {
1165         get_option(&str, &setup_possible_cpus);
1166         return 0;
1167 }
1168 early_param("possible_cpus", _setup_possible_cpus);
1169
1170
1171 /*
1172  * cpu_possible_mask should be static, it cannot change as cpu's
1173  * are onlined, or offlined. The reason is per-cpu data-structures
1174  * are allocated by some modules at init time, and dont expect to
1175  * do this dynamically on cpu arrival/departure.
1176  * cpu_present_mask on the other hand can change dynamically.
1177  * In case when cpu_hotplug is not compiled, then we resort to current
1178  * behaviour, which is cpu_possible == cpu_present.
1179  * - Ashok Raj
1180  *
1181  * Three ways to find out the number of additional hotplug CPUs:
1182  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1183  * - The user can overwrite it with possible_cpus=NUM
1184  * - Otherwise don't reserve additional CPUs.
1185  * We do this because additional CPUs waste a lot of memory.
1186  * -AK
1187  */
1188 __init void prefill_possible_map(void)
1189 {
1190         int i, possible;
1191
1192         /* no processor from mptable or madt */
1193         if (!num_processors)
1194                 num_processors = 1;
1195
1196         i = setup_max_cpus ?: 1;
1197         if (setup_possible_cpus == -1) {
1198                 possible = num_processors;
1199 #ifdef CONFIG_HOTPLUG_CPU
1200                 if (setup_max_cpus)
1201                         possible += disabled_cpus;
1202 #else
1203                 if (possible > i)
1204                         possible = i;
1205 #endif
1206         } else
1207                 possible = setup_possible_cpus;
1208
1209         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1210
1211         /* nr_cpu_ids could be reduced via nr_cpus= */
1212         if (possible > nr_cpu_ids) {
1213                 printk(KERN_WARNING
1214                         "%d Processors exceeds NR_CPUS limit of %d\n",
1215                         possible, nr_cpu_ids);
1216                 possible = nr_cpu_ids;
1217         }
1218
1219 #ifdef CONFIG_HOTPLUG_CPU
1220         if (!setup_max_cpus)
1221 #endif
1222         if (possible > i) {
1223                 printk(KERN_WARNING
1224                         "%d Processors exceeds max_cpus limit of %u\n",
1225                         possible, setup_max_cpus);
1226                 possible = i;
1227         }
1228
1229         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1230                 possible, max_t(int, possible - num_processors, 0));
1231
1232         for (i = 0; i < possible; i++)
1233                 set_cpu_possible(i, true);
1234         for (; i < NR_CPUS; i++)
1235                 set_cpu_possible(i, false);
1236
1237         nr_cpu_ids = possible;
1238 }
1239
1240 #ifdef CONFIG_HOTPLUG_CPU
1241
1242 static void remove_siblinginfo(int cpu)
1243 {
1244         int sibling;
1245         struct cpuinfo_x86 *c = &cpu_data(cpu);
1246
1247         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1248                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1249                 /*/
1250                  * last thread sibling in this cpu core going down
1251                  */
1252                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1253                         cpu_data(sibling).booted_cores--;
1254         }
1255
1256         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1257                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1258         cpumask_clear(cpu_sibling_mask(cpu));
1259         cpumask_clear(cpu_core_mask(cpu));
1260         c->phys_proc_id = 0;
1261         c->cpu_core_id = 0;
1262         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1263 }
1264
1265 static void __ref remove_cpu_from_maps(int cpu)
1266 {
1267         set_cpu_online(cpu, false);
1268         cpumask_clear_cpu(cpu, cpu_callout_mask);
1269         cpumask_clear_cpu(cpu, cpu_callin_mask);
1270         /* was set by cpu_init() */
1271         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1272         numa_remove_cpu(cpu);
1273 }
1274
1275 void cpu_disable_common(void)
1276 {
1277         int cpu = smp_processor_id();
1278
1279         remove_siblinginfo(cpu);
1280
1281         /* It's now safe to remove this processor from the online map */
1282         lock_vector_lock();
1283         remove_cpu_from_maps(cpu);
1284         unlock_vector_lock();
1285         fixup_irqs();
1286 }
1287
1288 int native_cpu_disable(void)
1289 {
1290         int cpu = smp_processor_id();
1291
1292         /*
1293          * Perhaps use cpufreq to drop frequency, but that could go
1294          * into generic code.
1295          *
1296          * We won't take down the boot processor on i386 due to some
1297          * interrupts only being able to be serviced by the BSP.
1298          * Especially so if we're not using an IOAPIC   -zwane
1299          */
1300         if (cpu == 0)
1301                 return -EBUSY;
1302
1303         clear_local_APIC();
1304
1305         cpu_disable_common();
1306         return 0;
1307 }
1308
1309 void native_cpu_die(unsigned int cpu)
1310 {
1311         /* We don't do anything here: idle task is faking death itself. */
1312         unsigned int i;
1313
1314         for (i = 0; i < 10; i++) {
1315                 /* They ack this in play_dead by setting CPU_DEAD */
1316                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1317                         if (system_state == SYSTEM_RUNNING)
1318                                 pr_info("CPU %u is now offline\n", cpu);
1319
1320                         if (1 == num_online_cpus())
1321                                 alternatives_smp_switch(0);
1322                         return;
1323                 }
1324                 msleep(100);
1325         }
1326         pr_err("CPU %u didn't die...\n", cpu);
1327 }
1328
1329 void play_dead_common(void)
1330 {
1331         idle_task_exit();
1332         reset_lazy_tlbstate();
1333         c1e_remove_cpu(raw_smp_processor_id());
1334
1335         mb();
1336         /* Ack it */
1337         __this_cpu_write(cpu_state, CPU_DEAD);
1338
1339         /*
1340          * With physical CPU hotplug, we should halt the cpu
1341          */
1342         local_irq_disable();
1343 }
1344
1345 /*
1346  * We need to flush the caches before going to sleep, lest we have
1347  * dirty data in our caches when we come back up.
1348  */
1349 static inline void mwait_play_dead(void)
1350 {
1351         unsigned int eax, ebx, ecx, edx;
1352         unsigned int highest_cstate = 0;
1353         unsigned int highest_subcstate = 0;
1354         int i;
1355         void *mwait_ptr;
1356         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1357
1358         if (!(cpu_has(c, X86_FEATURE_MWAIT) && mwait_usable(c)))
1359                 return;
1360         if (!cpu_has(__this_cpu_ptr(&cpu_info), X86_FEATURE_CLFLSH))
1361                 return;
1362         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1363                 return;
1364
1365         eax = CPUID_MWAIT_LEAF;
1366         ecx = 0;
1367         native_cpuid(&eax, &ebx, &ecx, &edx);
1368
1369         /*
1370          * eax will be 0 if EDX enumeration is not valid.
1371          * Initialized below to cstate, sub_cstate value when EDX is valid.
1372          */
1373         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1374                 eax = 0;
1375         } else {
1376                 edx >>= MWAIT_SUBSTATE_SIZE;
1377                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1378                         if (edx & MWAIT_SUBSTATE_MASK) {
1379                                 highest_cstate = i;
1380                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1381                         }
1382                 }
1383                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1384                         (highest_subcstate - 1);
1385         }
1386
1387         /*
1388          * This should be a memory location in a cache line which is
1389          * unlikely to be touched by other processors.  The actual
1390          * content is immaterial as it is not actually modified in any way.
1391          */
1392         mwait_ptr = &current_thread_info()->flags;
1393
1394         wbinvd();
1395
1396         while (1) {
1397                 /*
1398                  * The CLFLUSH is a workaround for erratum AAI65 for
1399                  * the Xeon 7400 series.  It's not clear it is actually
1400                  * needed, but it should be harmless in either case.
1401                  * The WBINVD is insufficient due to the spurious-wakeup
1402                  * case where we return around the loop.
1403                  */
1404                 clflush(mwait_ptr);
1405                 __monitor(mwait_ptr, 0, 0);
1406                 mb();
1407                 __mwait(eax, 0);
1408         }
1409 }
1410
1411 static inline void hlt_play_dead(void)
1412 {
1413         if (__this_cpu_read(cpu_info.x86) >= 4)
1414                 wbinvd();
1415
1416         while (1) {
1417                 native_halt();
1418         }
1419 }
1420
1421 void native_play_dead(void)
1422 {
1423         play_dead_common();
1424         tboot_shutdown(TB_SHUTDOWN_WFS);
1425
1426         mwait_play_dead();      /* Only returns on failure */
1427         hlt_play_dead();
1428 }
1429
1430 #else /* ... !CONFIG_HOTPLUG_CPU */
1431 int native_cpu_disable(void)
1432 {
1433         return -ENOSYS;
1434 }
1435
1436 void native_cpu_die(unsigned int cpu)
1437 {
1438         /* We said "no" in __cpu_disable */
1439         BUG();
1440 }
1441
1442 void native_play_dead(void)
1443 {
1444         BUG();
1445 }
1446
1447 #endif