arch/x86/kernel/io_apic_64.c

   1 /*
   2  *      Intel IO-APIC support for multi-Pentium hosts.
   3  *
   4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
   5  *
   6  *      Many thanks to Stig Venaas for trying out countless experimental
   7  *      patches and reporting/debugging problems patiently!
   8  *
   9  *      (c) 1999, Multiple IO-APIC support, developed by
  10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  13  *      and Ingo Molnar <mingo@redhat.com>
  14  *
  15  *      Fixes
  16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  17  *                                      thanks to Eric Gilmore
  18  *                                      and Rolf G. Tews
  19  *                                      for testing these extensively
  20  *      Paul Diefenbaugh        :       Added full ACPI support
  21  */
  22
  23 #include <linux/mm.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/delay.h>
  27 #include <linux/sched.h>
  28 #include <linux/pci.h>
  29 #include <linux/mc146818rtc.h>
  30 #include <linux/acpi.h>
  31 #include <linux/sysdev.h>
  32 #include <linux/msi.h>
  33 #include <linux/htirq.h>
  34 #include <linux/dmar.h>
  35 #include <linux/jiffies.h>
  36 #ifdef CONFIG_ACPI
  37 #include <acpi/acpi_bus.h>
  38 #endif
  39 #include <linux/bootmem.h>
  40
  41 #include <asm/idle.h>
  42 #include <asm/io.h>
  43 #include <asm/smp.h>
  44 #include <asm/desc.h>
  45 #include <asm/proto.h>
  46 #include <asm/acpi.h>
  47 #include <asm/dma.h>
  48 #include <asm/nmi.h>
  49 #include <asm/msidef.h>
  50 #include <asm/hypertransport.h>
  51
  52 #include <mach_ipi.h>
  53 #include <mach_apic.h>
  54
  55 struct irq_cfg {
  56         cpumask_t domain;
  57         cpumask_t old_domain;
  58         unsigned move_cleanup_count;
  59         u8 vector;
  60         u8 move_in_progress : 1;
  61 };
  62
  63 /* irq_cfg is indexed by the sum of all RTEs in all I/O APICs. */
  64 static struct irq_cfg irq_cfg[NR_IRQS] __read_mostly = {
  65         [0]  = { .domain = CPU_MASK_ALL, .vector = IRQ0_VECTOR,  },
  66         [1]  = { .domain = CPU_MASK_ALL, .vector = IRQ1_VECTOR,  },
  67         [2]  = { .domain = CPU_MASK_ALL, .vector = IRQ2_VECTOR,  },
  68         [3]  = { .domain = CPU_MASK_ALL, .vector = IRQ3_VECTOR,  },
  69         [4]  = { .domain = CPU_MASK_ALL, .vector = IRQ4_VECTOR,  },
  70         [5]  = { .domain = CPU_MASK_ALL, .vector = IRQ5_VECTOR,  },
  71         [6]  = { .domain = CPU_MASK_ALL, .vector = IRQ6_VECTOR,  },
  72         [7]  = { .domain = CPU_MASK_ALL, .vector = IRQ7_VECTOR,  },
  73         [8]  = { .domain = CPU_MASK_ALL, .vector = IRQ8_VECTOR,  },
  74         [9]  = { .domain = CPU_MASK_ALL, .vector = IRQ9_VECTOR,  },
  75         [10] = { .domain = CPU_MASK_ALL, .vector = IRQ10_VECTOR, },
  76         [11] = { .domain = CPU_MASK_ALL, .vector = IRQ11_VECTOR, },
  77         [12] = { .domain = CPU_MASK_ALL, .vector = IRQ12_VECTOR, },
  78         [13] = { .domain = CPU_MASK_ALL, .vector = IRQ13_VECTOR, },
  79         [14] = { .domain = CPU_MASK_ALL, .vector = IRQ14_VECTOR, },
  80         [15] = { .domain = CPU_MASK_ALL, .vector = IRQ15_VECTOR, },
  81 };
  82
  83 static int assign_irq_vector(int irq, cpumask_t mask);
  84
  85 #define __apicdebuginit  __init
  86
  87 int sis_apic_bug; /* not actually supported, dummy for compile */
  88
  89 static int no_timer_check;
  90
  91 static int disable_timer_pin_1 __initdata;
  92
  93 int timer_through_8259 __initdata;
  94
  95 /* Where if anywhere is the i8259 connect in external int mode */
  96 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
  97
  98 static DEFINE_SPINLOCK(ioapic_lock);
  99 DEFINE_SPINLOCK(vector_lock);
 100
 101 /*
 102  * # of IRQ routing registers
 103  */
 104 int nr_ioapic_registers[MAX_IO_APICS];
 105
 106 /* I/O APIC entries */
 107 struct mpc_config_ioapic mp_ioapics[MAX_IO_APICS];
 108 int nr_ioapics;
 109
 110 /* MP IRQ source entries */
 111 struct mpc_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
 112
 113 /* # of MP IRQ source entries */
 114 int mp_irq_entries;
 115
 116 /*
 117  * Rough estimation of how many shared IRQs there are, can
 118  * be changed anytime.
 119  */
 120 #define MAX_PLUS_SHARED_IRQS NR_IRQS
 121 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
 122
 123 /*
 124  * This is performance-critical, we want to do it O(1)
 125  *
 126  * the indexing order of this array favors 1:1 mappings
 127  * between pins and IRQs.
 128  */
 129
 130 static struct irq_pin_list {
 131         short apic, pin, next;
 132 } irq_2_pin[PIN_MAP_SIZE];
 133
 134 struct io_apic {
 135         unsigned int index;
 136         unsigned int unused[3];
 137         unsigned int data;
 138 };
 139
 140 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
 141 {
 142         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 143                 + (mp_ioapics[idx].mpc_apicaddr & ~PAGE_MASK);
 144 }
 145
 146 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
 147 {
 148         struct io_apic __iomem *io_apic = io_apic_base(apic);
 149         writel(reg, &io_apic->index);
 150         return readl(&io_apic->data);
 151 }
 152
 153 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
 154 {
 155         struct io_apic __iomem *io_apic = io_apic_base(apic);
 156         writel(reg, &io_apic->index);
 157         writel(value, &io_apic->data);
 158 }
 159
 160 /*
 161  * Re-write a value: to be used for read-modify-write
 162  * cycles where the read already set up the index register.
 163  */
 164 static inline void io_apic_modify(unsigned int apic, unsigned int value)
 165 {
 166         struct io_apic __iomem *io_apic = io_apic_base(apic);
 167         writel(value, &io_apic->data);
 168 }
 169
 170 static bool io_apic_level_ack_pending(unsigned int irq)
 171 {
 172         struct irq_pin_list *entry;
 173         unsigned long flags;
 174
 175         spin_lock_irqsave(&ioapic_lock, flags);
 176         entry = irq_2_pin + irq;
 177         for (;;) {
 178                 unsigned int reg;
 179                 int pin;
 180
 181                 pin = entry->pin;
 182                 if (pin == -1)
 183                         break;
 184                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
 185                 /* Is the remote IRR bit set? */
 186                 if (reg & IO_APIC_REDIR_REMOTE_IRR) {
 187                         spin_unlock_irqrestore(&ioapic_lock, flags);
 188                         return true;
 189                 }
 190                 if (!entry->next)
 191                         break;
 192                 entry = irq_2_pin + entry->next;
 193         }
 194         spin_unlock_irqrestore(&ioapic_lock, flags);
 195
 196         return false;
 197 }
 198
 199 /*
 200  * Synchronize the IO-APIC and the CPU by doing
 201  * a dummy read from the IO-APIC
 202  */
 203 static inline void io_apic_sync(unsigned int apic)
 204 {
 205         struct io_apic __iomem *io_apic = io_apic_base(apic);
 206         readl(&io_apic->data);
 207 }
 208
 209 #define __DO_ACTION(R, ACTION, FINAL)                                   \
 210                                                                         \
 211 {                                                                       \
 212         int pin;                                                        \
 213         struct irq_pin_list *entry = irq_2_pin + irq;                   \
 214                                                                         \
 215         BUG_ON(irq >= NR_IRQS);                                         \
 216         for (;;) {                                                      \
 217                 unsigned int reg;                                       \
 218                 pin = entry->pin;                                       \
 219                 if (pin == -1)                                          \
 220                         break;                                          \
 221                 reg = io_apic_read(entry->apic, 0x10 + R + pin*2);      \
 222                 reg ACTION;                                             \
 223                 io_apic_modify(entry->apic, reg);                       \
 224                 FINAL;                                                  \
 225                 if (!entry->next)                                       \
 226                         break;                                          \
 227                 entry = irq_2_pin + entry->next;                        \
 228         }                                                               \
 229 }
 230
 231 union entry_union {
 232         struct { u32 w1, w2; };
 233         struct IO_APIC_route_entry entry;
 234 };
 235
 236 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 237 {
 238         union entry_union eu;
 239         unsigned long flags;
 240         spin_lock_irqsave(&ioapic_lock, flags);
 241         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 242         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 243         spin_unlock_irqrestore(&ioapic_lock, flags);
 244         return eu.entry;
 245 }
 246
 247 /*
 248  * When we write a new IO APIC routing entry, we need to write the high
 249  * word first! If the mask bit in the low word is clear, we will enable
 250  * the interrupt, and we need to make sure the entry is fully populated
 251  * before that happens.
 252  */
 253 static void
 254 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 255 {
 256         union entry_union eu;
 257         eu.entry = e;
 258         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 259         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 260 }
 261
 262 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 263 {
 264         unsigned long flags;
 265         spin_lock_irqsave(&ioapic_lock, flags);
 266         __ioapic_write_entry(apic, pin, e);
 267         spin_unlock_irqrestore(&ioapic_lock, flags);
 268 }
 269
 270 /*
 271  * When we mask an IO APIC routing entry, we need to write the low
 272  * word first, in order to set the mask bit before we change the
 273  * high bits!
 274  */
 275 static void ioapic_mask_entry(int apic, int pin)
 276 {
 277         unsigned long flags;
 278         union entry_union eu = { .entry.mask = 1 };
 279
 280         spin_lock_irqsave(&ioapic_lock, flags);
 281         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 282         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 283         spin_unlock_irqrestore(&ioapic_lock, flags);
 284 }
 285
 286 #ifdef CONFIG_SMP
 287 static void __target_IO_APIC_irq(unsigned int irq, unsigned int dest, u8 vector)
 288 {
 289         int apic, pin;
 290         struct irq_pin_list *entry = irq_2_pin + irq;
 291
 292         BUG_ON(irq >= NR_IRQS);
 293         for (;;) {
 294                 unsigned int reg;
 295                 apic = entry->apic;
 296                 pin = entry->pin;
 297                 if (pin == -1)
 298                         break;
 299                 io_apic_write(apic, 0x11 + pin*2, dest);
 300                 reg = io_apic_read(apic, 0x10 + pin*2);
 301                 reg &= ~IO_APIC_REDIR_VECTOR_MASK;
 302                 reg |= vector;
 303                 io_apic_modify(apic, reg);
 304                 if (!entry->next)
 305                         break;
 306                 entry = irq_2_pin + entry->next;
 307         }
 308 }
 309
 310 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t mask)
 311 {
 312         struct irq_cfg *cfg = irq_cfg + irq;
 313         unsigned long flags;
 314         unsigned int dest;
 315         cpumask_t tmp;
 316
 317         cpus_and(tmp, mask, cpu_online_map);
 318         if (cpus_empty(tmp))
 319                 return;
 320
 321         if (assign_irq_vector(irq, mask))
 322                 return;
 323
 324         cpus_and(tmp, cfg->domain, mask);
 325         dest = cpu_mask_to_apicid(tmp);
 326
 327         /*
 328          * Only the high 8 bits are valid.
 329          */
 330         dest = SET_APIC_LOGICAL_ID(dest);
 331
 332         spin_lock_irqsave(&ioapic_lock, flags);
 333         __target_IO_APIC_irq(irq, dest, cfg->vector);
 334         irq_desc[irq].affinity = mask;
 335         spin_unlock_irqrestore(&ioapic_lock, flags);
 336 }
 337 #endif
 338
 339 /*
 340  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 341  * shared ISA-space IRQs, so we have to support them. We are super
 342  * fast in the common case, and fast for shared ISA-space IRQs.
 343  */
 344 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
 345 {
 346         static int first_free_entry = NR_IRQS;
 347         struct irq_pin_list *entry = irq_2_pin + irq;
 348
 349         BUG_ON(irq >= NR_IRQS);
 350         while (entry->next)
 351                 entry = irq_2_pin + entry->next;
 352
 353         if (entry->pin != -1) {
 354                 entry->next = first_free_entry;
 355                 entry = irq_2_pin + entry->next;
 356                 if (++first_free_entry >= PIN_MAP_SIZE)
 357                         panic("io_apic.c: ran out of irq_2_pin entries!");
 358         }
 359         entry->apic = apic;
 360         entry->pin = pin;
 361 }
 362
 363 /*
 364  * Reroute an IRQ to a different pin.
 365  */
 366 static void __init replace_pin_at_irq(unsigned int irq,
 367                                       int oldapic, int oldpin,
 368                                       int newapic, int newpin)
 369 {
 370         struct irq_pin_list *entry = irq_2_pin + irq;
 371
 372         while (1) {
 373                 if (entry->apic == oldapic && entry->pin == oldpin) {
 374                         entry->apic = newapic;
 375                         entry->pin = newpin;
 376                 }
 377                 if (!entry->next)
 378                         break;
 379                 entry = irq_2_pin + entry->next;
 380         }
 381 }
 382
 383
 384 #define DO_ACTION(name,R,ACTION, FINAL)                                 \
 385                                                                         \
 386         static void name##_IO_APIC_irq (unsigned int irq)               \
 387         __DO_ACTION(R, ACTION, FINAL)
 388
 389 /* mask = 1 */
 390 DO_ACTION(__mask,       0, |= IO_APIC_REDIR_MASKED, io_apic_sync(entry->apic))
 391
 392 /* mask = 0 */
 393 DO_ACTION(__unmask,     0, &= ~IO_APIC_REDIR_MASKED, )
 394
 395 static void mask_IO_APIC_irq (unsigned int irq)
 396 {
 397         unsigned long flags;
 398
 399         spin_lock_irqsave(&ioapic_lock, flags);
 400         __mask_IO_APIC_irq(irq);
 401         spin_unlock_irqrestore(&ioapic_lock, flags);
 402 }
 403
 404 static void unmask_IO_APIC_irq (unsigned int irq)
 405 {
 406         unsigned long flags;
 407
 408         spin_lock_irqsave(&ioapic_lock, flags);
 409         __unmask_IO_APIC_irq(irq);
 410         spin_unlock_irqrestore(&ioapic_lock, flags);
 411 }
 412
 413 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 414 {
 415         struct IO_APIC_route_entry entry;
 416
 417         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 418         entry = ioapic_read_entry(apic, pin);
 419         if (entry.delivery_mode == dest_SMI)
 420                 return;
 421         /*
 422          * Disable it in the IO-APIC irq-routing table:
 423          */
 424         ioapic_mask_entry(apic, pin);
 425 }
 426
 427 static void clear_IO_APIC (void)
 428 {
 429         int apic, pin;
 430
 431         for (apic = 0; apic < nr_ioapics; apic++)
 432                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
 433                         clear_IO_APIC_pin(apic, pin);
 434 }
 435
 436 int skip_ioapic_setup;
 437 int ioapic_force;
 438
 439 static int __init parse_noapic(char *str)
 440 {
 441         disable_ioapic_setup();
 442         return 0;
 443 }
 444 early_param("noapic", parse_noapic);
 445
 446 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
 447 static int __init disable_timer_pin_setup(char *arg)
 448 {
 449         disable_timer_pin_1 = 1;
 450         return 1;
 451 }
 452 __setup("disable_timer_pin_1", disable_timer_pin_setup);
 453
 454
 455 /*
 456  * Find the IRQ entry number of a certain pin.
 457  */
 458 static int find_irq_entry(int apic, int pin, int type)
 459 {
 460         int i;
 461
 462         for (i = 0; i < mp_irq_entries; i++)
 463                 if (mp_irqs[i].mpc_irqtype == type &&
 464                     (mp_irqs[i].mpc_dstapic == mp_ioapics[apic].mpc_apicid ||
 465                      mp_irqs[i].mpc_dstapic == MP_APIC_ALL) &&
 466                     mp_irqs[i].mpc_dstirq == pin)
 467                         return i;
 468
 469         return -1;
 470 }
 471
 472 /*
 473  * Find the pin to which IRQ[irq] (ISA) is connected
 474  */
 475 static int __init find_isa_irq_pin(int irq, int type)
 476 {
 477         int i;
 478
 479         for (i = 0; i < mp_irq_entries; i++) {
 480                 int lbus = mp_irqs[i].mpc_srcbus;
 481
 482                 if (test_bit(lbus, mp_bus_not_pci) &&
 483                     (mp_irqs[i].mpc_irqtype == type) &&
 484                     (mp_irqs[i].mpc_srcbusirq == irq))
 485
 486                         return mp_irqs[i].mpc_dstirq;
 487         }
 488         return -1;
 489 }
 490
 491 static int __init find_isa_irq_apic(int irq, int type)
 492 {
 493         int i;
 494
 495         for (i = 0; i < mp_irq_entries; i++) {
 496                 int lbus = mp_irqs[i].mpc_srcbus;
 497
 498                 if (test_bit(lbus, mp_bus_not_pci) &&
 499                     (mp_irqs[i].mpc_irqtype == type) &&
 500                     (mp_irqs[i].mpc_srcbusirq == irq))
 501                         break;
 502         }
 503         if (i < mp_irq_entries) {
 504                 int apic;
 505                 for(apic = 0; apic < nr_ioapics; apic++) {
 506                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic)
 507                                 return apic;
 508                 }
 509         }
 510
 511         return -1;
 512 }
 513
 514 /*
 515  * Find a specific PCI IRQ entry.
 516  * Not an __init, possibly needed by modules
 517  */
 518 static int pin_2_irq(int idx, int apic, int pin);
 519
 520 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
 521 {
 522         int apic, i, best_guess = -1;
 523
 524         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
 525                 bus, slot, pin);
 526         if (mp_bus_id_to_pci_bus[bus] == -1) {
 527                 apic_printk(APIC_VERBOSE, "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
 528                 return -1;
 529         }
 530         for (i = 0; i < mp_irq_entries; i++) {
 531                 int lbus = mp_irqs[i].mpc_srcbus;
 532
 533                 for (apic = 0; apic < nr_ioapics; apic++)
 534                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic ||
 535                             mp_irqs[i].mpc_dstapic == MP_APIC_ALL)
 536                                 break;
 537
 538                 if (!test_bit(lbus, mp_bus_not_pci) &&
 539                     !mp_irqs[i].mpc_irqtype &&
 540                     (bus == lbus) &&
 541                     (slot == ((mp_irqs[i].mpc_srcbusirq >> 2) & 0x1f))) {
 542                         int irq = pin_2_irq(i,apic,mp_irqs[i].mpc_dstirq);
 543
 544                         if (!(apic || IO_APIC_IRQ(irq)))
 545                                 continue;
 546
 547                         if (pin == (mp_irqs[i].mpc_srcbusirq & 3))
 548                                 return irq;
 549                         /*
 550                          * Use the first all-but-pin matching entry as a
 551                          * best-guess fuzzy result for broken mptables.
 552                          */
 553                         if (best_guess < 0)
 554                                 best_guess = irq;
 555                 }
 556         }
 557         BUG_ON(best_guess >= NR_IRQS);
 558         return best_guess;
 559 }
 560
 561 /* ISA interrupts are always polarity zero edge triggered,
 562  * when listed as conforming in the MP table. */
 563
 564 #define default_ISA_trigger(idx)        (0)
 565 #define default_ISA_polarity(idx)       (0)
 566
 567 /* PCI interrupts are always polarity one level triggered,
 568  * when listed as conforming in the MP table. */
 569
 570 #define default_PCI_trigger(idx)        (1)
 571 #define default_PCI_polarity(idx)       (1)
 572
 573 static int MPBIOS_polarity(int idx)
 574 {
 575         int bus = mp_irqs[idx].mpc_srcbus;
 576         int polarity;
 577
 578         /*
 579          * Determine IRQ line polarity (high active or low active):
 580          */
 581         switch (mp_irqs[idx].mpc_irqflag & 3)
 582         {
 583                 case 0: /* conforms, ie. bus-type dependent polarity */
 584                         if (test_bit(bus, mp_bus_not_pci))
 585                                 polarity = default_ISA_polarity(idx);
 586                         else
 587                                 polarity = default_PCI_polarity(idx);
 588                         break;
 589                 case 1: /* high active */
 590                 {
 591                         polarity = 0;
 592                         break;
 593                 }
 594                 case 2: /* reserved */
 595                 {
 596                         printk(KERN_WARNING "broken BIOS!!\n");
 597                         polarity = 1;
 598                         break;
 599                 }
 600                 case 3: /* low active */
 601                 {
 602                         polarity = 1;
 603                         break;
 604                 }
 605                 default: /* invalid */
 606                 {
 607                         printk(KERN_WARNING "broken BIOS!!\n");
 608                         polarity = 1;
 609                         break;
 610                 }
 611         }
 612         return polarity;
 613 }
 614
 615 static int MPBIOS_trigger(int idx)
 616 {
 617         int bus = mp_irqs[idx].mpc_srcbus;
 618         int trigger;
 619
 620         /*
 621          * Determine IRQ trigger mode (edge or level sensitive):
 622          */
 623         switch ((mp_irqs[idx].mpc_irqflag>>2) & 3)
 624         {
 625                 case 0: /* conforms, ie. bus-type dependent */
 626                         if (test_bit(bus, mp_bus_not_pci))
 627                                 trigger = default_ISA_trigger(idx);
 628                         else
 629                                 trigger = default_PCI_trigger(idx);
 630                         break;
 631                 case 1: /* edge */
 632                 {
 633                         trigger = 0;
 634                         break;
 635                 }
 636                 case 2: /* reserved */
 637                 {
 638                         printk(KERN_WARNING "broken BIOS!!\n");
 639                         trigger = 1;
 640                         break;
 641                 }
 642                 case 3: /* level */
 643                 {
 644                         trigger = 1;
 645                         break;
 646                 }
 647                 default: /* invalid */
 648                 {
 649                         printk(KERN_WARNING "broken BIOS!!\n");
 650                         trigger = 0;
 651                         break;
 652                 }
 653         }
 654         return trigger;
 655 }
 656
 657 static inline int irq_polarity(int idx)
 658 {
 659         return MPBIOS_polarity(idx);
 660 }
 661
 662 static inline int irq_trigger(int idx)
 663 {
 664         return MPBIOS_trigger(idx);
 665 }
 666
 667 static int pin_2_irq(int idx, int apic, int pin)
 668 {
 669         int irq, i;
 670         int bus = mp_irqs[idx].mpc_srcbus;
 671
 672         /*
 673          * Debugging check, we are in big trouble if this message pops up!
 674          */
 675         if (mp_irqs[idx].mpc_dstirq != pin)
 676                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
 677
 678         if (test_bit(bus, mp_bus_not_pci)) {
 679                 irq = mp_irqs[idx].mpc_srcbusirq;
 680         } else {
 681                 /*
 682                  * PCI IRQs are mapped in order
 683                  */
 684                 i = irq = 0;
 685                 while (i < apic)
 686                         irq += nr_ioapic_registers[i++];
 687                 irq += pin;
 688         }
 689         BUG_ON(irq >= NR_IRQS);
 690         return irq;
 691 }
 692
 693 static int __assign_irq_vector(int irq, cpumask_t mask)
 694 {
 695         /*
 696          * NOTE! The local APIC isn't very good at handling
 697          * multiple interrupts at the same interrupt level.
 698          * As the interrupt level is determined by taking the
 699          * vector number and shifting that right by 4, we
 700          * want to spread these out a bit so that they don't
 701          * all fall in the same interrupt level.
 702          *
 703          * Also, we've got to be careful not to trash gate
 704          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 705          */
 706         static int current_vector = FIRST_DEVICE_VECTOR, current_offset = 0;
 707         unsigned int old_vector;
 708         int cpu;
 709         struct irq_cfg *cfg;
 710
 711         BUG_ON((unsigned)irq >= NR_IRQS);
 712         cfg = &irq_cfg[irq];
 713
 714         /* Only try and allocate irqs on cpus that are present */
 715         cpus_and(mask, mask, cpu_online_map);
 716
 717         if ((cfg->move_in_progress) || cfg->move_cleanup_count)
 718                 return -EBUSY;
 719
 720         old_vector = cfg->vector;
 721         if (old_vector) {
 722                 cpumask_t tmp;
 723                 cpus_and(tmp, cfg->domain, mask);
 724                 if (!cpus_empty(tmp))
 725                         return 0;
 726         }
 727
 728         for_each_cpu_mask(cpu, mask) {
 729                 cpumask_t domain, new_mask;
 730                 int new_cpu;
 731                 int vector, offset;
 732
 733                 domain = vector_allocation_domain(cpu);
 734                 cpus_and(new_mask, domain, cpu_online_map);
 735
 736                 vector = current_vector;
 737                 offset = current_offset;
 738 next:
 739                 vector += 8;
 740                 if (vector >= FIRST_SYSTEM_VECTOR) {
 741                         /* If we run out of vectors on large boxen, must share them. */
 742                         offset = (offset + 1) % 8;
 743                         vector = FIRST_DEVICE_VECTOR + offset;
 744                 }
 745                 if (unlikely(current_vector == vector))
 746                         continue;
 747                 if (vector == IA32_SYSCALL_VECTOR)
 748                         goto next;
 749                 for_each_cpu_mask(new_cpu, new_mask)
 750                         if (per_cpu(vector_irq, new_cpu)[vector] != -1)
 751                                 goto next;
 752                 /* Found one! */
 753                 current_vector = vector;
 754                 current_offset = offset;
 755                 if (old_vector) {
 756                         cfg->move_in_progress = 1;
 757                         cfg->old_domain = cfg->domain;
 758                 }
 759                 for_each_cpu_mask(new_cpu, new_mask)
 760                         per_cpu(vector_irq, new_cpu)[vector] = irq;
 761                 cfg->vector = vector;
 762                 cfg->domain = domain;
 763                 return 0;
 764         }
 765         return -ENOSPC;
 766 }
 767
 768 static int assign_irq_vector(int irq, cpumask_t mask)
 769 {
 770         int err;
 771         unsigned long flags;
 772
 773         spin_lock_irqsave(&vector_lock, flags);
 774         err = __assign_irq_vector(irq, mask);
 775         spin_unlock_irqrestore(&vector_lock, flags);
 776         return err;
 777 }
 778
 779 static void __clear_irq_vector(int irq)
 780 {
 781         struct irq_cfg *cfg;
 782         cpumask_t mask;
 783         int cpu, vector;
 784
 785         BUG_ON((unsigned)irq >= NR_IRQS);
 786         cfg = &irq_cfg[irq];
 787         BUG_ON(!cfg->vector);
 788
 789         vector = cfg->vector;
 790         cpus_and(mask, cfg->domain, cpu_online_map);
 791         for_each_cpu_mask(cpu, mask)
 792                 per_cpu(vector_irq, cpu)[vector] = -1;
 793
 794         cfg->vector = 0;
 795         cpus_clear(cfg->domain);
 796 }
 797
 798 void __setup_vector_irq(int cpu)
 799 {
 800         /* Initialize vector_irq on a new cpu */
 801         /* This function must be called with vector_lock held */
 802         int irq, vector;
 803
 804         /* Mark the inuse vectors */
 805         for (irq = 0; irq < NR_IRQS; ++irq) {
 806                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 807                         continue;
 808                 vector = irq_cfg[irq].vector;
 809                 per_cpu(vector_irq, cpu)[vector] = irq;
 810         }
 811         /* Mark the free vectors */
 812         for (vector = 0; vector < NR_VECTORS; ++vector) {
 813                 irq = per_cpu(vector_irq, cpu)[vector];
 814                 if (irq < 0)
 815                         continue;
 816                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 817                         per_cpu(vector_irq, cpu)[vector] = -1;
 818         }
 819 }
 820
 821
 822 static struct irq_chip ioapic_chip;
 823
 824 static void ioapic_register_intr(int irq, unsigned long trigger)
 825 {
 826         if (trigger) {
 827                 irq_desc[irq].status |= IRQ_LEVEL;
 828                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 829                                               handle_fasteoi_irq, "fasteoi");
 830         } else {
 831                 irq_desc[irq].status &= ~IRQ_LEVEL;
 832                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 833                                               handle_edge_irq, "edge");
 834         }
 835 }
 836
 837 static void setup_IO_APIC_irq(int apic, int pin, unsigned int irq,
 838                               int trigger, int polarity)
 839 {
 840         struct irq_cfg *cfg = irq_cfg + irq;
 841         struct IO_APIC_route_entry entry;
 842         cpumask_t mask;
 843
 844         if (!IO_APIC_IRQ(irq))
 845                 return;
 846
 847         mask = TARGET_CPUS;
 848         if (assign_irq_vector(irq, mask))
 849                 return;
 850
 851         cpus_and(mask, cfg->domain, mask);
 852
 853         apic_printk(APIC_VERBOSE,KERN_DEBUG
 854                     "IOAPIC[%d]: Set routing entry (%d-%d -> 0x%x -> "
 855                     "IRQ %d Mode:%i Active:%i)\n",
 856                     apic, mp_ioapics[apic].mpc_apicid, pin, cfg->vector,
 857                     irq, trigger, polarity);
 858
 859         /*
 860          * add it to the IO-APIC irq-routing table:
 861          */
 862         memset(&entry,0,sizeof(entry));
 863
 864         entry.delivery_mode = INT_DELIVERY_MODE;
 865         entry.dest_mode = INT_DEST_MODE;
 866         entry.dest = cpu_mask_to_apicid(mask);
 867         entry.mask = 0;                         /* enable IRQ */
 868         entry.trigger = trigger;
 869         entry.polarity = polarity;
 870         entry.vector = cfg->vector;
 871
 872         /* Mask level triggered irqs.
 873          * Use IRQ_DELAYED_DISABLE for edge triggered irqs.
 874          */
 875         if (trigger)
 876                 entry.mask = 1;
 877
 878         ioapic_register_intr(irq, trigger);
 879         if (irq < 16)
 880                 disable_8259A_irq(irq);
 881
 882         ioapic_write_entry(apic, pin, entry);
 883 }
 884
 885 static void __init setup_IO_APIC_irqs(void)
 886 {
 887         int apic, pin, idx, irq, first_notcon = 1;
 888
 889         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
 890
 891         for (apic = 0; apic < nr_ioapics; apic++) {
 892         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
 893
 894                 idx = find_irq_entry(apic,pin,mp_INT);
 895                 if (idx == -1) {
 896                         if (first_notcon) {
 897                                 apic_printk(APIC_VERBOSE, KERN_DEBUG " IO-APIC (apicid-pin) %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 898                                 first_notcon = 0;
 899                         } else
 900                                 apic_printk(APIC_VERBOSE, ", %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 901                         continue;
 902                 }
 903                 if (!first_notcon) {
 904                         apic_printk(APIC_VERBOSE, " not connected.\n");
 905                         first_notcon = 1;
 906                 }
 907
 908                 irq = pin_2_irq(idx, apic, pin);
 909                 add_pin_to_irq(irq, apic, pin);
 910
 911                 setup_IO_APIC_irq(apic, pin, irq,
 912                                   irq_trigger(idx), irq_polarity(idx));
 913         }
 914         }
 915
 916         if (!first_notcon)
 917                 apic_printk(APIC_VERBOSE, " not connected.\n");
 918 }
 919
 920 /*
 921  * Set up the timer pin, possibly with the 8259A-master behind.
 922  */
 923 static void __init setup_timer_IRQ0_pin(unsigned int apic, unsigned int pin,
 924                                         int vector)
 925 {
 926         struct IO_APIC_route_entry entry;
 927
 928         memset(&entry, 0, sizeof(entry));
 929
 930         /*
 931          * We use logical delivery to get the timer IRQ
 932          * to the first CPU.
 933          */
 934         entry.dest_mode = INT_DEST_MODE;
 935         entry.mask = 1;                                 /* mask IRQ now */
 936         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 937         entry.delivery_mode = INT_DELIVERY_MODE;
 938         entry.polarity = 0;
 939         entry.trigger = 0;
 940         entry.vector = vector;
 941
 942         /*
 943          * The timer IRQ doesn't have to know that behind the
 944          * scene we may have a 8259A-master in AEOI mode ...
 945          */
 946         set_irq_chip_and_handler_name(0, &ioapic_chip, handle_edge_irq, "edge");
 947
 948         /*
 949          * Add it to the IO-APIC irq-routing table:
 950          */
 951         ioapic_write_entry(apic, pin, entry);
 952 }
 953
 954 void __apicdebuginit print_IO_APIC(void)
 955 {
 956         int apic, i;
 957         union IO_APIC_reg_00 reg_00;
 958         union IO_APIC_reg_01 reg_01;
 959         union IO_APIC_reg_02 reg_02;
 960         unsigned long flags;
 961
 962         if (apic_verbosity == APIC_QUIET)
 963                 return;
 964
 965         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
 966         for (i = 0; i < nr_ioapics; i++)
 967                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
 968                        mp_ioapics[i].mpc_apicid, nr_ioapic_registers[i]);
 969
 970         /*
 971          * We are a bit conservative about what we expect.  We have to
 972          * know about every hardware change ASAP.
 973          */
 974         printk(KERN_INFO "testing the IO APIC.......................\n");
 975
 976         for (apic = 0; apic < nr_ioapics; apic++) {
 977
 978         spin_lock_irqsave(&ioapic_lock, flags);
 979         reg_00.raw = io_apic_read(apic, 0);
 980         reg_01.raw = io_apic_read(apic, 1);
 981         if (reg_01.bits.version >= 0x10)
 982                 reg_02.raw = io_apic_read(apic, 2);
 983         spin_unlock_irqrestore(&ioapic_lock, flags);
 984
 985         printk("\n");
 986         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mpc_apicid);
 987         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
 988         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
 989
 990         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
 991         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
 992
 993         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
 994         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
 995
 996         if (reg_01.bits.version >= 0x10) {
 997                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
 998                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
 999         }
1000
1001         printk(KERN_DEBUG ".... IRQ redirection table:\n");
1002
1003         printk(KERN_DEBUG " NR Dst Mask Trig IRR Pol"
1004                           " Stat Dmod Deli Vect:   \n");
1005
1006         for (i = 0; i <= reg_01.bits.entries; i++) {
1007                 struct IO_APIC_route_entry entry;
1008
1009                 entry = ioapic_read_entry(apic, i);
1010
1011                 printk(KERN_DEBUG " %02x %03X ",
1012                         i,
1013                         entry.dest
1014                 );
1015
1016                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
1017                         entry.mask,
1018                         entry.trigger,
1019                         entry.irr,
1020                         entry.polarity,
1021                         entry.delivery_status,
1022                         entry.dest_mode,
1023                         entry.delivery_mode,
1024                         entry.vector
1025                 );
1026         }
1027         }
1028         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1029         for (i = 0; i < NR_IRQS; i++) {
1030                 struct irq_pin_list *entry = irq_2_pin + i;
1031                 if (entry->pin < 0)
1032                         continue;
1033                 printk(KERN_DEBUG "IRQ%d ", i);
1034                 for (;;) {
1035                         printk("-> %d:%d", entry->apic, entry->pin);
1036                         if (!entry->next)
1037                                 break;
1038                         entry = irq_2_pin + entry->next;
1039                 }
1040                 printk("\n");
1041         }
1042
1043         printk(KERN_INFO ".................................... done.\n");
1044
1045         return;
1046 }
1047
1048 #if 0
1049
1050 static __apicdebuginit void print_APIC_bitfield (int base)
1051 {
1052         unsigned int v;
1053         int i, j;
1054
1055         if (apic_verbosity == APIC_QUIET)
1056                 return;
1057
1058         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1059         for (i = 0; i < 8; i++) {
1060                 v = apic_read(base + i*0x10);
1061                 for (j = 0; j < 32; j++) {
1062                         if (v & (1<<j))
1063                                 printk("1");
1064                         else
1065                                 printk("0");
1066                 }
1067                 printk("\n");
1068         }
1069 }
1070
1071 void __apicdebuginit print_local_APIC(void * dummy)
1072 {
1073         unsigned int v, ver, maxlvt;
1074
1075         if (apic_verbosity == APIC_QUIET)
1076                 return;
1077
1078         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1079                 smp_processor_id(), hard_smp_processor_id());
1080         v = apic_read(APIC_ID);
1081         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v, GET_APIC_ID(read_apic_id()));
1082         v = apic_read(APIC_LVR);
1083         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1084         ver = GET_APIC_VERSION(v);
1085         maxlvt = lapic_get_maxlvt();
1086
1087         v = apic_read(APIC_TASKPRI);
1088         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1089
1090         v = apic_read(APIC_ARBPRI);
1091         printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1092                 v & APIC_ARBPRI_MASK);
1093         v = apic_read(APIC_PROCPRI);
1094         printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1095
1096         v = apic_read(APIC_EOI);
1097         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1098         v = apic_read(APIC_RRR);
1099         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1100         v = apic_read(APIC_LDR);
1101         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1102         v = apic_read(APIC_DFR);
1103         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1104         v = apic_read(APIC_SPIV);
1105         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1106
1107         printk(KERN_DEBUG "... APIC ISR field:\n");
1108         print_APIC_bitfield(APIC_ISR);
1109         printk(KERN_DEBUG "... APIC TMR field:\n");
1110         print_APIC_bitfield(APIC_TMR);
1111         printk(KERN_DEBUG "... APIC IRR field:\n");
1112         print_APIC_bitfield(APIC_IRR);
1113
1114         v = apic_read(APIC_ESR);
1115         printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1116
1117         v = apic_read(APIC_ICR);
1118         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1119         v = apic_read(APIC_ICR2);
1120         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1121
1122         v = apic_read(APIC_LVTT);
1123         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1124
1125         if (maxlvt > 3) {                       /* PC is LVT#4. */
1126                 v = apic_read(APIC_LVTPC);
1127                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1128         }
1129         v = apic_read(APIC_LVT0);
1130         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1131         v = apic_read(APIC_LVT1);
1132         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1133
1134         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1135                 v = apic_read(APIC_LVTERR);
1136                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1137         }
1138
1139         v = apic_read(APIC_TMICT);
1140         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1141         v = apic_read(APIC_TMCCT);
1142         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1143         v = apic_read(APIC_TDCR);
1144         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1145         printk("\n");
1146 }
1147
1148 void print_all_local_APICs (void)
1149 {
1150         on_each_cpu(print_local_APIC, NULL, 1, 1);
1151 }
1152
1153 void __apicdebuginit print_PIC(void)
1154 {
1155         unsigned int v;
1156         unsigned long flags;
1157
1158         if (apic_verbosity == APIC_QUIET)
1159                 return;
1160
1161         printk(KERN_DEBUG "\nprinting PIC contents\n");
1162
1163         spin_lock_irqsave(&i8259A_lock, flags);
1164
1165         v = inb(0xa1) << 8 | inb(0x21);
1166         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1167
1168         v = inb(0xa0) << 8 | inb(0x20);
1169         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1170
1171         outb(0x0b,0xa0);
1172         outb(0x0b,0x20);
1173         v = inb(0xa0) << 8 | inb(0x20);
1174         outb(0x0a,0xa0);
1175         outb(0x0a,0x20);
1176
1177         spin_unlock_irqrestore(&i8259A_lock, flags);
1178
1179         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1180
1181         v = inb(0x4d1) << 8 | inb(0x4d0);
1182         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1183 }
1184
1185 #endif  /*  0  */
1186
1187 void __init enable_IO_APIC(void)
1188 {
1189         union IO_APIC_reg_01 reg_01;
1190         int i8259_apic, i8259_pin;
1191         int i, apic;
1192         unsigned long flags;
1193
1194         for (i = 0; i < PIN_MAP_SIZE; i++) {
1195                 irq_2_pin[i].pin = -1;
1196                 irq_2_pin[i].next = 0;
1197         }
1198
1199         /*
1200          * The number of IO-APIC IRQ registers (== #pins):
1201          */
1202         for (apic = 0; apic < nr_ioapics; apic++) {
1203                 spin_lock_irqsave(&ioapic_lock, flags);
1204                 reg_01.raw = io_apic_read(apic, 1);
1205                 spin_unlock_irqrestore(&ioapic_lock, flags);
1206                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1207         }
1208         for(apic = 0; apic < nr_ioapics; apic++) {
1209                 int pin;
1210                 /* See if any of the pins is in ExtINT mode */
1211                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1212                         struct IO_APIC_route_entry entry;
1213                         entry = ioapic_read_entry(apic, pin);
1214
1215                         /* If the interrupt line is enabled and in ExtInt mode
1216                          * I have found the pin where the i8259 is connected.
1217                          */
1218                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1219                                 ioapic_i8259.apic = apic;
1220                                 ioapic_i8259.pin  = pin;
1221                                 goto found_i8259;
1222                         }
1223                 }
1224         }
1225  found_i8259:
1226         /* Look to see what if the MP table has reported the ExtINT */
1227         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1228         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1229         /* Trust the MP table if nothing is setup in the hardware */
1230         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1231                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1232                 ioapic_i8259.pin  = i8259_pin;
1233                 ioapic_i8259.apic = i8259_apic;
1234         }
1235         /* Complain if the MP table and the hardware disagree */
1236         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1237                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1238         {
1239                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1240         }
1241
1242         /*
1243          * Do not trust the IO-APIC being empty at bootup
1244          */
1245         clear_IO_APIC();
1246 }
1247
1248 /*
1249  * Not an __init, needed by the reboot code
1250  */
1251 void disable_IO_APIC(void)
1252 {
1253         /*
1254          * Clear the IO-APIC before rebooting:
1255          */
1256         clear_IO_APIC();
1257
1258         /*
1259          * If the i8259 is routed through an IOAPIC
1260          * Put that IOAPIC in virtual wire mode
1261          * so legacy interrupts can be delivered.
1262          */
1263         if (ioapic_i8259.pin != -1) {
1264                 struct IO_APIC_route_entry entry;
1265
1266                 memset(&entry, 0, sizeof(entry));
1267                 entry.mask            = 0; /* Enabled */
1268                 entry.trigger         = 0; /* Edge */
1269                 entry.irr             = 0;
1270                 entry.polarity        = 0; /* High */
1271                 entry.delivery_status = 0;
1272                 entry.dest_mode       = 0; /* Physical */
1273                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1274                 entry.vector          = 0;
1275                 entry.dest          = GET_APIC_ID(read_apic_id());
1276
1277                 /*
1278                  * Add it to the IO-APIC irq-routing table:
1279                  */
1280                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1281         }
1282
1283         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1284 }
1285
1286 /*
1287  * There is a nasty bug in some older SMP boards, their mptable lies
1288  * about the timer IRQ. We do the following to work around the situation:
1289  *
1290  *      - timer IRQ defaults to IO-APIC IRQ
1291  *      - if this function detects that timer IRQs are defunct, then we fall
1292  *        back to ISA timer IRQs
1293  */
1294 static int __init timer_irq_works(void)
1295 {
1296         unsigned long t1 = jiffies;
1297         unsigned long flags;
1298
1299         local_save_flags(flags);
1300         local_irq_enable();
1301         /* Let ten ticks pass... */
1302         mdelay((10 * 1000) / HZ);
1303         local_irq_restore(flags);
1304
1305         /*
1306          * Expect a few ticks at least, to be sure some possible
1307          * glue logic does not lock up after one or two first
1308          * ticks in a non-ExtINT mode.  Also the local APIC
1309          * might have cached one ExtINT interrupt.  Finally, at
1310          * least one tick may be lost due to delays.
1311          */
1312
1313         /* jiffies wrap? */
1314         if (time_after(jiffies, t1 + 4))
1315                 return 1;
1316         return 0;
1317 }
1318
1319 /*
1320  * In the SMP+IOAPIC case it might happen that there are an unspecified
1321  * number of pending IRQ events unhandled. These cases are very rare,
1322  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1323  * better to do it this way as thus we do not have to be aware of
1324  * 'pending' interrupts in the IRQ path, except at this point.
1325  */
1326 /*
1327  * Edge triggered needs to resend any interrupt
1328  * that was delayed but this is now handled in the device
1329  * independent code.
1330  */
1331
1332 /*
1333  * Starting up a edge-triggered IO-APIC interrupt is
1334  * nasty - we need to make sure that we get the edge.
1335  * If it is already asserted for some reason, we need
1336  * return 1 to indicate that is was pending.
1337  *
1338  * This is not complete - we should be able to fake
1339  * an edge even if it isn't on the 8259A...
1340  */
1341
1342 static unsigned int startup_ioapic_irq(unsigned int irq)
1343 {
1344         int was_pending = 0;
1345         unsigned long flags;
1346
1347         spin_lock_irqsave(&ioapic_lock, flags);
1348         if (irq < 16) {
1349                 disable_8259A_irq(irq);
1350                 if (i8259A_irq_pending(irq))
1351                         was_pending = 1;
1352         }
1353         __unmask_IO_APIC_irq(irq);
1354         spin_unlock_irqrestore(&ioapic_lock, flags);
1355
1356         return was_pending;
1357 }
1358
1359 static int ioapic_retrigger_irq(unsigned int irq)
1360 {
1361         struct irq_cfg *cfg = &irq_cfg[irq];
1362         cpumask_t mask;
1363         unsigned long flags;
1364
1365         spin_lock_irqsave(&vector_lock, flags);
1366         mask = cpumask_of_cpu(first_cpu(cfg->domain));
1367         send_IPI_mask(mask, cfg->vector);
1368         spin_unlock_irqrestore(&vector_lock, flags);
1369
1370         return 1;
1371 }
1372
1373 /*
1374  * Level and edge triggered IO-APIC interrupts need different handling,
1375  * so we use two separate IRQ descriptors. Edge triggered IRQs can be
1376  * handled with the level-triggered descriptor, but that one has slightly
1377  * more overhead. Level-triggered interrupts cannot be handled with the
1378  * edge-triggered handler, without risking IRQ storms and other ugly
1379  * races.
1380  */
1381
1382 #ifdef CONFIG_SMP
1383 asmlinkage void smp_irq_move_cleanup_interrupt(void)
1384 {
1385         unsigned vector, me;
1386         ack_APIC_irq();
1387         exit_idle();
1388         irq_enter();
1389
1390         me = smp_processor_id();
1391         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
1392                 unsigned int irq;
1393                 struct irq_desc *desc;
1394                 struct irq_cfg *cfg;
1395                 irq = __get_cpu_var(vector_irq)[vector];
1396                 if (irq >= NR_IRQS)
1397                         continue;
1398
1399                 desc = irq_desc + irq;
1400                 cfg = irq_cfg + irq;
1401                 spin_lock(&desc->lock);
1402                 if (!cfg->move_cleanup_count)
1403                         goto unlock;
1404
1405                 if ((vector == cfg->vector) && cpu_isset(me, cfg->domain))
1406                         goto unlock;
1407
1408                 __get_cpu_var(vector_irq)[vector] = -1;
1409                 cfg->move_cleanup_count--;
1410 unlock:
1411                 spin_unlock(&desc->lock);
1412         }
1413
1414         irq_exit();
1415 }
1416
1417 static void irq_complete_move(unsigned int irq)
1418 {
1419         struct irq_cfg *cfg = irq_cfg + irq;
1420         unsigned vector, me;
1421
1422         if (likely(!cfg->move_in_progress))
1423                 return;
1424
1425         vector = ~get_irq_regs()->orig_ax;
1426         me = smp_processor_id();
1427         if ((vector == cfg->vector) && cpu_isset(me, cfg->domain)) {
1428                 cpumask_t cleanup_mask;
1429
1430                 cpus_and(cleanup_mask, cfg->old_domain, cpu_online_map);
1431                 cfg->move_cleanup_count = cpus_weight(cleanup_mask);
1432                 send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
1433                 cfg->move_in_progress = 0;
1434         }
1435 }
1436 #else
1437 static inline void irq_complete_move(unsigned int irq) {}
1438 #endif
1439
1440 static void ack_apic_edge(unsigned int irq)
1441 {
1442         irq_complete_move(irq);
1443         move_native_irq(irq);
1444         ack_APIC_irq();
1445 }
1446
1447 static void ack_apic_level(unsigned int irq)
1448 {
1449         int do_unmask_irq = 0;
1450
1451         irq_complete_move(irq);
1452 #ifdef CONFIG_GENERIC_PENDING_IRQ
1453         /* If we are moving the irq we need to mask it */
1454         if (unlikely(irq_desc[irq].status & IRQ_MOVE_PENDING)) {
1455                 do_unmask_irq = 1;
1456                 mask_IO_APIC_irq(irq);
1457         }
1458 #endif
1459
1460         /*
1461          * We must acknowledge the irq before we move it or the acknowledge will
1462          * not propagate properly.
1463          */
1464         ack_APIC_irq();
1465
1466         /* Now we can move and renable the irq */
1467         if (unlikely(do_unmask_irq)) {
1468                 /* Only migrate the irq if the ack has been received.
1469                  *
1470                  * On rare occasions the broadcast level triggered ack gets
1471                  * delayed going to ioapics, and if we reprogram the
1472                  * vector while Remote IRR is still set the irq will never
1473                  * fire again.
1474                  *
1475                  * To prevent this scenario we read the Remote IRR bit
1476                  * of the ioapic.  This has two effects.
1477                  * - On any sane system the read of the ioapic will
1478                  *   flush writes (and acks) going to the ioapic from
1479                  *   this cpu.
1480                  * - We get to see if the ACK has actually been delivered.
1481                  *
1482                  * Based on failed experiments of reprogramming the
1483                  * ioapic entry from outside of irq context starting
1484                  * with masking the ioapic entry and then polling until
1485                  * Remote IRR was clear before reprogramming the
1486                  * ioapic I don't trust the Remote IRR bit to be
1487                  * completey accurate.
1488                  *
1489                  * However there appears to be no other way to plug
1490                  * this race, so if the Remote IRR bit is not
1491                  * accurate and is causing problems then it is a hardware bug
1492                  * and you can go talk to the chipset vendor about it.
1493                  */
1494                 if (!io_apic_level_ack_pending(irq))
1495                         move_masked_irq(irq);
1496                 unmask_IO_APIC_irq(irq);
1497         }
1498 }
1499
1500 static struct irq_chip ioapic_chip __read_mostly = {
1501         .name           = "IO-APIC",
1502         .startup        = startup_ioapic_irq,
1503         .mask           = mask_IO_APIC_irq,
1504         .unmask         = unmask_IO_APIC_irq,
1505         .ack            = ack_apic_edge,
1506         .eoi            = ack_apic_level,
1507 #ifdef CONFIG_SMP
1508         .set_affinity   = set_ioapic_affinity_irq,
1509 #endif
1510         .retrigger      = ioapic_retrigger_irq,
1511 };
1512
1513 static inline void init_IO_APIC_traps(void)
1514 {
1515         int irq;
1516
1517         /*
1518          * NOTE! The local APIC isn't very good at handling
1519          * multiple interrupts at the same interrupt level.
1520          * As the interrupt level is determined by taking the
1521          * vector number and shifting that right by 4, we
1522          * want to spread these out a bit so that they don't
1523          * all fall in the same interrupt level.
1524          *
1525          * Also, we've got to be careful not to trash gate
1526          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1527          */
1528         for (irq = 0; irq < NR_IRQS ; irq++) {
1529                 if (IO_APIC_IRQ(irq) && !irq_cfg[irq].vector) {
1530                         /*
1531                          * Hmm.. We don't have an entry for this,
1532                          * so default to an old-fashioned 8259
1533                          * interrupt if we can..
1534                          */
1535                         if (irq < 16)
1536                                 make_8259A_irq(irq);
1537                         else
1538                                 /* Strange. Oh, well.. */
1539                                 irq_desc[irq].chip = &no_irq_chip;
1540                 }
1541         }
1542 }
1543
1544 static void enable_lapic_irq (unsigned int irq)
1545 {
1546         unsigned long v;
1547
1548         v = apic_read(APIC_LVT0);
1549         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1550 }
1551
1552 static void disable_lapic_irq (unsigned int irq)
1553 {
1554         unsigned long v;
1555
1556         v = apic_read(APIC_LVT0);
1557         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1558 }
1559
1560 static void ack_lapic_irq (unsigned int irq)
1561 {
1562         ack_APIC_irq();
1563 }
1564
1565 static void end_lapic_irq (unsigned int i) { /* nothing */ }
1566
1567 static struct hw_interrupt_type lapic_irq_type __read_mostly = {
1568         .name = "local-APIC",
1569         .typename = "local-APIC-edge",
1570         .startup = NULL, /* startup_irq() not used for IRQ0 */
1571         .shutdown = NULL, /* shutdown_irq() not used for IRQ0 */
1572         .enable = enable_lapic_irq,
1573         .disable = disable_lapic_irq,
1574         .ack = ack_lapic_irq,
1575         .end = end_lapic_irq,
1576 };
1577
1578 static void __init setup_nmi(void)
1579 {
1580         /*
1581          * Dirty trick to enable the NMI watchdog ...
1582          * We put the 8259A master into AEOI mode and
1583          * unmask on all local APICs LVT0 as NMI.
1584          *
1585          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
1586          * is from Maciej W. Rozycki - so we do not have to EOI from
1587          * the NMI handler or the timer interrupt.
1588          */
1589         printk(KERN_INFO "activating NMI Watchdog ...");
1590
1591         enable_NMI_through_LVT0();
1592
1593         printk(" done.\n");
1594 }
1595
1596 /*
1597  * This looks a bit hackish but it's about the only one way of sending
1598  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1599  * not support the ExtINT mode, unfortunately.  We need to send these
1600  * cycles as some i82489DX-based boards have glue logic that keeps the
1601  * 8259A interrupt line asserted until INTA.  --macro
1602  */
1603 static inline void __init unlock_ExtINT_logic(void)
1604 {
1605         int apic, pin, i;
1606         struct IO_APIC_route_entry entry0, entry1;
1607         unsigned char save_control, save_freq_select;
1608
1609         pin  = find_isa_irq_pin(8, mp_INT);
1610         apic = find_isa_irq_apic(8, mp_INT);
1611         if (pin == -1)
1612                 return;
1613
1614         entry0 = ioapic_read_entry(apic, pin);
1615
1616         clear_IO_APIC_pin(apic, pin);
1617
1618         memset(&entry1, 0, sizeof(entry1));
1619
1620         entry1.dest_mode = 0;                   /* physical delivery */
1621         entry1.mask = 0;                        /* unmask IRQ now */
1622         entry1.dest = hard_smp_processor_id();
1623         entry1.delivery_mode = dest_ExtINT;
1624         entry1.polarity = entry0.polarity;
1625         entry1.trigger = 0;
1626         entry1.vector = 0;
1627
1628         ioapic_write_entry(apic, pin, entry1);
1629
1630         save_control = CMOS_READ(RTC_CONTROL);
1631         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
1632         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
1633                    RTC_FREQ_SELECT);
1634         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
1635
1636         i = 100;
1637         while (i-- > 0) {
1638                 mdelay(10);
1639                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
1640                         i -= 10;
1641         }
1642
1643         CMOS_WRITE(save_control, RTC_CONTROL);
1644         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
1645         clear_IO_APIC_pin(apic, pin);
1646
1647         ioapic_write_entry(apic, pin, entry0);
1648 }
1649
1650 /*
1651  * This code may look a bit paranoid, but it's supposed to cooperate with
1652  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
1653  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
1654  * fanatically on his truly buggy board.
1655  *
1656  * FIXME: really need to revamp this for modern platforms only.
1657  */
1658 static inline void __init check_timer(void)
1659 {
1660         struct irq_cfg *cfg = irq_cfg + 0;
1661         int apic1, pin1, apic2, pin2;
1662         unsigned long flags;
1663         int no_pin1 = 0;
1664
1665         local_irq_save(flags);
1666
1667         /*
1668          * get/set the timer IRQ vector:
1669          */
1670         disable_8259A_irq(0);
1671         assign_irq_vector(0, TARGET_CPUS);
1672
1673         /*
1674          * As IRQ0 is to be enabled in the 8259A, the virtual
1675          * wire has to be disabled in the local APIC.
1676          */
1677         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
1678         init_8259A(1);
1679
1680         pin1  = find_isa_irq_pin(0, mp_INT);
1681         apic1 = find_isa_irq_apic(0, mp_INT);
1682         pin2  = ioapic_i8259.pin;
1683         apic2 = ioapic_i8259.apic;
1684
1685         apic_printk(APIC_VERBOSE,KERN_INFO "..TIMER: vector=0x%02X apic1=%d pin1=%d apic2=%d pin2=%d\n",
1686                 cfg->vector, apic1, pin1, apic2, pin2);
1687
1688         /*
1689          * Some BIOS writers are clueless and report the ExtINTA
1690          * I/O APIC input from the cascaded 8259A as the timer
1691          * interrupt input.  So just in case, if only one pin
1692          * was found above, try it both directly and through the
1693          * 8259A.
1694          */
1695         if (pin1 == -1) {
1696                 pin1 = pin2;
1697                 apic1 = apic2;
1698                 no_pin1 = 1;
1699         } else if (pin2 == -1) {
1700                 pin2 = pin1;
1701                 apic2 = apic1;
1702         }
1703
1704         replace_pin_at_irq(0, 0, 0, apic1, pin1);
1705         apic1 = 0;
1706         pin1 = 0;
1707         setup_timer_IRQ0_pin(apic1, pin1, cfg->vector);
1708
1709         if (pin1 != -1) {
1710                 /*
1711                  * Ok, does IRQ0 through the IOAPIC work?
1712                  */
1713                 if (no_pin1) {
1714                         add_pin_to_irq(0, apic1, pin1);
1715                         setup_timer_IRQ0_pin(apic1, pin1, cfg->vector);
1716                 }
1717                 unmask_IO_APIC_irq(0);
1718                 if (!no_timer_check && timer_irq_works()) {
1719                         nmi_watchdog_default();
1720                         if (nmi_watchdog == NMI_IO_APIC) {
1721                                 setup_nmi();
1722                                 enable_8259A_irq(0);
1723                         }
1724                         if (disable_timer_pin_1 > 0)
1725                                 clear_IO_APIC_pin(0, pin1);
1726                         goto out;
1727                 }
1728                 clear_IO_APIC_pin(apic1, pin1);
1729                 if (!no_pin1)
1730                         apic_printk(APIC_QUIET,KERN_ERR "..MP-BIOS bug: "
1731                                     "8254 timer not connected to IO-APIC\n");
1732
1733                 apic_printk(APIC_VERBOSE,KERN_INFO
1734                         "...trying to set up timer (IRQ0) "
1735                         "through the 8259A ... ");
1736                 apic_printk(APIC_VERBOSE,"\n..... (found apic %d pin %d) ...",
1737                         apic2, pin2);
1738                 /*
1739                  * legacy devices should be connected to IO APIC #0
1740                  */
1741                 replace_pin_at_irq(0, apic1, pin1, apic2, pin2);
1742                 setup_timer_IRQ0_pin(apic2, pin2, cfg->vector);
1743                 unmask_IO_APIC_irq(0);
1744                 enable_8259A_irq(0);
1745                 if (timer_irq_works()) {
1746                         apic_printk(APIC_VERBOSE," works.\n");
1747                         timer_through_8259 = 1;
1748                         nmi_watchdog_default();
1749                         if (nmi_watchdog == NMI_IO_APIC) {
1750                                 disable_8259A_irq(0);
1751                                 setup_nmi();
1752                                 enable_8259A_irq(0);
1753                         }
1754                         goto out;
1755                 }
1756                 /*
1757                  * Cleanup, just in case ...
1758                  */
1759                 disable_8259A_irq(0);
1760                 clear_IO_APIC_pin(apic2, pin2);
1761                 apic_printk(APIC_VERBOSE," failed.\n");
1762         }
1763
1764         if (nmi_watchdog == NMI_IO_APIC) {
1765                 printk(KERN_WARNING "timer doesn't work through the IO-APIC - disabling NMI Watchdog!\n");
1766                 nmi_watchdog = NMI_NONE;
1767         }
1768
1769         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as Virtual Wire IRQ...");
1770
1771         irq_desc[0].chip = &lapic_irq_type;
1772         apic_write(APIC_LVT0, APIC_DM_FIXED | cfg->vector);     /* Fixed mode */
1773         enable_8259A_irq(0);
1774
1775         if (timer_irq_works()) {
1776                 apic_printk(APIC_VERBOSE," works.\n");
1777                 goto out;
1778         }
1779         disable_8259A_irq(0);
1780         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | cfg->vector);
1781         apic_printk(APIC_VERBOSE," failed.\n");
1782
1783         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as ExtINT IRQ...");
1784
1785         init_8259A(0);
1786         make_8259A_irq(0);
1787         apic_write(APIC_LVT0, APIC_DM_EXTINT);
1788
1789         unlock_ExtINT_logic();
1790
1791         if (timer_irq_works()) {
1792                 apic_printk(APIC_VERBOSE," works.\n");
1793                 goto out;
1794         }
1795         apic_printk(APIC_VERBOSE," failed :(.\n");
1796         panic("IO-APIC + timer doesn't work! Try using the 'noapic' kernel parameter\n");
1797 out:
1798         local_irq_restore(flags);
1799 }
1800
1801 static int __init notimercheck(char *s)
1802 {
1803         no_timer_check = 1;
1804         return 1;
1805 }
1806 __setup("no_timer_check", notimercheck);
1807
1808 /*
1809  *
1810  * IRQs that are handled by the PIC in the MPS IOAPIC case.
1811  * - IRQ2 is the cascade IRQ, and cannot be a io-apic IRQ.
1812  *   Linux doesn't really care, as it's not actually used
1813  *   for any interrupt handling anyway.
1814  */
1815 #define PIC_IRQS        (1<<2)
1816
1817 void __init setup_IO_APIC(void)
1818 {
1819
1820         /*
1821          * calling enable_IO_APIC() is moved to setup_local_APIC for BP
1822          */
1823
1824         if (acpi_ioapic)
1825                 io_apic_irqs = ~0;      /* all IRQs go through IOAPIC */
1826         else
1827                 io_apic_irqs = ~PIC_IRQS;
1828
1829         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
1830
1831         sync_Arb_IDs();
1832         setup_IO_APIC_irqs();
1833         init_IO_APIC_traps();
1834         check_timer();
1835         if (!acpi_ioapic)
1836                 print_IO_APIC();
1837 }
1838
1839 struct sysfs_ioapic_data {
1840         struct sys_device dev;
1841         struct IO_APIC_route_entry entry[0];
1842 };
1843 static struct sysfs_ioapic_data * mp_ioapic_data[MAX_IO_APICS];
1844
1845 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
1846 {
1847         struct IO_APIC_route_entry *entry;
1848         struct sysfs_ioapic_data *data;
1849         int i;
1850
1851         data = container_of(dev, struct sysfs_ioapic_data, dev);
1852         entry = data->entry;
1853         for (i = 0; i < nr_ioapic_registers[dev->id]; i ++, entry ++ )
1854                 *entry = ioapic_read_entry(dev->id, i);
1855
1856         return 0;
1857 }
1858
1859 static int ioapic_resume(struct sys_device *dev)
1860 {
1861         struct IO_APIC_route_entry *entry;
1862         struct sysfs_ioapic_data *data;
1863         unsigned long flags;
1864         union IO_APIC_reg_00 reg_00;
1865         int i;
1866
1867         data = container_of(dev, struct sysfs_ioapic_data, dev);
1868         entry = data->entry;
1869
1870         spin_lock_irqsave(&ioapic_lock, flags);
1871         reg_00.raw = io_apic_read(dev->id, 0);
1872         if (reg_00.bits.ID != mp_ioapics[dev->id].mpc_apicid) {
1873                 reg_00.bits.ID = mp_ioapics[dev->id].mpc_apicid;
1874                 io_apic_write(dev->id, 0, reg_00.raw);
1875         }
1876         spin_unlock_irqrestore(&ioapic_lock, flags);
1877         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
1878                 ioapic_write_entry(dev->id, i, entry[i]);
1879
1880         return 0;
1881 }
1882
1883 static struct sysdev_class ioapic_sysdev_class = {
1884         .name = "ioapic",
1885         .suspend = ioapic_suspend,
1886         .resume = ioapic_resume,
1887 };
1888
1889 static int __init ioapic_init_sysfs(void)
1890 {
1891         struct sys_device * dev;
1892         int i, size, error;
1893
1894         error = sysdev_class_register(&ioapic_sysdev_class);
1895         if (error)
1896                 return error;
1897
1898         for (i = 0; i < nr_ioapics; i++ ) {
1899                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
1900                         * sizeof(struct IO_APIC_route_entry);
1901                 mp_ioapic_data[i] = kzalloc(size, GFP_KERNEL);
1902                 if (!mp_ioapic_data[i]) {
1903                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1904                         continue;
1905                 }
1906                 dev = &mp_ioapic_data[i]->dev;
1907                 dev->id = i;
1908                 dev->cls = &ioapic_sysdev_class;
1909                 error = sysdev_register(dev);
1910                 if (error) {
1911                         kfree(mp_ioapic_data[i]);
1912                         mp_ioapic_data[i] = NULL;
1913                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1914                         continue;
1915                 }
1916         }
1917
1918         return 0;
1919 }
1920
1921 device_initcall(ioapic_init_sysfs);
1922
1923 /*
1924  * Dynamic irq allocate and deallocation
1925  */
1926 int create_irq(void)
1927 {
1928         /* Allocate an unused irq */
1929         int irq;
1930         int new;
1931         unsigned long flags;
1932
1933         irq = -ENOSPC;
1934         spin_lock_irqsave(&vector_lock, flags);
1935         for (new = (NR_IRQS - 1); new >= 0; new--) {
1936                 if (platform_legacy_irq(new))
1937                         continue;
1938                 if (irq_cfg[new].vector != 0)
1939                         continue;
1940                 if (__assign_irq_vector(new, TARGET_CPUS) == 0)
1941                         irq = new;
1942                 break;
1943         }
1944         spin_unlock_irqrestore(&vector_lock, flags);
1945
1946         if (irq >= 0) {
1947                 dynamic_irq_init(irq);
1948         }
1949         return irq;
1950 }
1951
1952 void destroy_irq(unsigned int irq)
1953 {
1954         unsigned long flags;
1955
1956         dynamic_irq_cleanup(irq);
1957
1958         spin_lock_irqsave(&vector_lock, flags);
1959         __clear_irq_vector(irq);
1960         spin_unlock_irqrestore(&vector_lock, flags);
1961 }
1962
1963 /*
1964  * MSI message composition
1965  */
1966 #ifdef CONFIG_PCI_MSI
1967 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
1968 {
1969         struct irq_cfg *cfg = irq_cfg + irq;
1970         int err;
1971         unsigned dest;
1972         cpumask_t tmp;
1973
1974         tmp = TARGET_CPUS;
1975         err = assign_irq_vector(irq, tmp);
1976         if (!err) {
1977                 cpus_and(tmp, cfg->domain, tmp);
1978                 dest = cpu_mask_to_apicid(tmp);
1979
1980                 msg->address_hi = MSI_ADDR_BASE_HI;
1981                 msg->address_lo =
1982                         MSI_ADDR_BASE_LO |
1983                         ((INT_DEST_MODE == 0) ?
1984                                 MSI_ADDR_DEST_MODE_PHYSICAL:
1985                                 MSI_ADDR_DEST_MODE_LOGICAL) |
1986                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1987                                 MSI_ADDR_REDIRECTION_CPU:
1988                                 MSI_ADDR_REDIRECTION_LOWPRI) |
1989                         MSI_ADDR_DEST_ID(dest);
1990
1991                 msg->data =
1992                         MSI_DATA_TRIGGER_EDGE |
1993                         MSI_DATA_LEVEL_ASSERT |
1994                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1995                                 MSI_DATA_DELIVERY_FIXED:
1996                                 MSI_DATA_DELIVERY_LOWPRI) |
1997                         MSI_DATA_VECTOR(cfg->vector);
1998         }
1999         return err;
2000 }
2001
2002 #ifdef CONFIG_SMP
2003 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
2004 {
2005         struct irq_cfg *cfg = irq_cfg + irq;
2006         struct msi_msg msg;
2007         unsigned int dest;
2008         cpumask_t tmp;
2009
2010         cpus_and(tmp, mask, cpu_online_map);
2011         if (cpus_empty(tmp))
2012                 return;
2013
2014         if (assign_irq_vector(irq, mask))
2015                 return;
2016
2017         cpus_and(tmp, cfg->domain, mask);
2018         dest = cpu_mask_to_apicid(tmp);
2019
2020         read_msi_msg(irq, &msg);
2021
2022         msg.data &= ~MSI_DATA_VECTOR_MASK;
2023         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2024         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2025         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2026
2027         write_msi_msg(irq, &msg);
2028         irq_desc[irq].affinity = mask;
2029 }
2030 #endif /* CONFIG_SMP */
2031
2032 /*
2033  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
2034  * which implement the MSI or MSI-X Capability Structure.
2035  */
2036 static struct irq_chip msi_chip = {
2037         .name           = "PCI-MSI",
2038         .unmask         = unmask_msi_irq,
2039         .mask           = mask_msi_irq,
2040         .ack            = ack_apic_edge,
2041 #ifdef CONFIG_SMP
2042         .set_affinity   = set_msi_irq_affinity,
2043 #endif
2044         .retrigger      = ioapic_retrigger_irq,
2045 };
2046
2047 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
2048 {
2049         struct msi_msg msg;
2050         int irq, ret;
2051         irq = create_irq();
2052         if (irq < 0)
2053                 return irq;
2054
2055         ret = msi_compose_msg(dev, irq, &msg);
2056         if (ret < 0) {
2057                 destroy_irq(irq);
2058                 return ret;
2059         }
2060
2061         set_irq_msi(irq, desc);
2062         write_msi_msg(irq, &msg);
2063
2064         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq, "edge");
2065
2066         return 0;
2067 }
2068
2069 void arch_teardown_msi_irq(unsigned int irq)
2070 {
2071         destroy_irq(irq);
2072 }
2073
2074 #ifdef CONFIG_DMAR
2075 #ifdef CONFIG_SMP
2076 static void dmar_msi_set_affinity(unsigned int irq, cpumask_t mask)
2077 {
2078         struct irq_cfg *cfg = irq_cfg + irq;
2079         struct msi_msg msg;
2080         unsigned int dest;
2081         cpumask_t tmp;
2082
2083         cpus_and(tmp, mask, cpu_online_map);
2084         if (cpus_empty(tmp))
2085                 return;
2086
2087         if (assign_irq_vector(irq, mask))
2088                 return;
2089
2090         cpus_and(tmp, cfg->domain, mask);
2091         dest = cpu_mask_to_apicid(tmp);
2092
2093         dmar_msi_read(irq, &msg);
2094
2095         msg.data &= ~MSI_DATA_VECTOR_MASK;
2096         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2097         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2098         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2099
2100         dmar_msi_write(irq, &msg);
2101         irq_desc[irq].affinity = mask;
2102 }
2103 #endif /* CONFIG_SMP */
2104
2105 struct irq_chip dmar_msi_type = {
2106         .name = "DMAR_MSI",
2107         .unmask = dmar_msi_unmask,
2108         .mask = dmar_msi_mask,
2109         .ack = ack_apic_edge,
2110 #ifdef CONFIG_SMP
2111         .set_affinity = dmar_msi_set_affinity,
2112 #endif
2113         .retrigger = ioapic_retrigger_irq,
2114 };
2115
2116 int arch_setup_dmar_msi(unsigned int irq)
2117 {
2118         int ret;
2119         struct msi_msg msg;
2120
2121         ret = msi_compose_msg(NULL, irq, &msg);
2122         if (ret < 0)
2123                 return ret;
2124         dmar_msi_write(irq, &msg);
2125         set_irq_chip_and_handler_name(irq, &dmar_msi_type, handle_edge_irq,
2126                 "edge");
2127         return 0;
2128 }
2129 #endif
2130
2131 #endif /* CONFIG_PCI_MSI */
2132 /*
2133  * Hypertransport interrupt support
2134  */
2135 #ifdef CONFIG_HT_IRQ
2136
2137 #ifdef CONFIG_SMP
2138
2139 static void target_ht_irq(unsigned int irq, unsigned int dest, u8 vector)
2140 {
2141         struct ht_irq_msg msg;
2142         fetch_ht_irq_msg(irq, &msg);
2143
2144         msg.address_lo &= ~(HT_IRQ_LOW_VECTOR_MASK | HT_IRQ_LOW_DEST_ID_MASK);
2145         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
2146
2147         msg.address_lo |= HT_IRQ_LOW_VECTOR(vector) | HT_IRQ_LOW_DEST_ID(dest);
2148         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2149
2150         write_ht_irq_msg(irq, &msg);
2151 }
2152
2153 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2154 {
2155         struct irq_cfg *cfg = irq_cfg + irq;
2156         unsigned int dest;
2157         cpumask_t tmp;
2158
2159         cpus_and(tmp, mask, cpu_online_map);
2160         if (cpus_empty(tmp))
2161                 return;
2162
2163         if (assign_irq_vector(irq, mask))
2164                 return;
2165
2166         cpus_and(tmp, cfg->domain, mask);
2167         dest = cpu_mask_to_apicid(tmp);
2168
2169         target_ht_irq(irq, dest, cfg->vector);
2170         irq_desc[irq].affinity = mask;
2171 }
2172 #endif
2173
2174 static struct irq_chip ht_irq_chip = {
2175         .name           = "PCI-HT",
2176         .mask           = mask_ht_irq,
2177         .unmask         = unmask_ht_irq,
2178         .ack            = ack_apic_edge,
2179 #ifdef CONFIG_SMP
2180         .set_affinity   = set_ht_irq_affinity,
2181 #endif
2182         .retrigger      = ioapic_retrigger_irq,
2183 };
2184
2185 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2186 {
2187         struct irq_cfg *cfg = irq_cfg + irq;
2188         int err;
2189         cpumask_t tmp;
2190
2191         tmp = TARGET_CPUS;
2192         err = assign_irq_vector(irq, tmp);
2193         if (!err) {
2194                 struct ht_irq_msg msg;
2195                 unsigned dest;
2196
2197                 cpus_and(tmp, cfg->domain, tmp);
2198                 dest = cpu_mask_to_apicid(tmp);
2199
2200                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2201
2202                 msg.address_lo =
2203                         HT_IRQ_LOW_BASE |
2204                         HT_IRQ_LOW_DEST_ID(dest) |
2205                         HT_IRQ_LOW_VECTOR(cfg->vector) |
2206                         ((INT_DEST_MODE == 0) ?
2207                                 HT_IRQ_LOW_DM_PHYSICAL :
2208                                 HT_IRQ_LOW_DM_LOGICAL) |
2209                         HT_IRQ_LOW_RQEOI_EDGE |
2210                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2211                                 HT_IRQ_LOW_MT_FIXED :
2212                                 HT_IRQ_LOW_MT_ARBITRATED) |
2213                         HT_IRQ_LOW_IRQ_MASKED;
2214
2215                 write_ht_irq_msg(irq, &msg);
2216
2217                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2218                                               handle_edge_irq, "edge");
2219         }
2220         return err;
2221 }
2222 #endif /* CONFIG_HT_IRQ */
2223
2224 /* --------------------------------------------------------------------------
2225                           ACPI-based IOAPIC Configuration
2226    -------------------------------------------------------------------------- */
2227
2228 #ifdef CONFIG_ACPI
2229
2230 #define IO_APIC_MAX_ID          0xFE
2231
2232 int __init io_apic_get_redir_entries (int ioapic)
2233 {
2234         union IO_APIC_reg_01    reg_01;
2235         unsigned long flags;
2236
2237         spin_lock_irqsave(&ioapic_lock, flags);
2238         reg_01.raw = io_apic_read(ioapic, 1);
2239         spin_unlock_irqrestore(&ioapic_lock, flags);
2240
2241         return reg_01.bits.entries;
2242 }
2243
2244
2245 int io_apic_set_pci_routing (int ioapic, int pin, int irq, int triggering, int polarity)
2246 {
2247         if (!IO_APIC_IRQ(irq)) {
2248                 apic_printk(APIC_QUIET,KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2249                         ioapic);
2250                 return -EINVAL;
2251         }
2252
2253         /*
2254          * IRQs < 16 are already in the irq_2_pin[] map
2255          */
2256         if (irq >= 16)
2257                 add_pin_to_irq(irq, ioapic, pin);
2258
2259         setup_IO_APIC_irq(ioapic, pin, irq, triggering, polarity);
2260
2261         return 0;
2262 }
2263
2264
2265 int acpi_get_override_irq(int bus_irq, int *trigger, int *polarity)
2266 {
2267         int i;
2268
2269         if (skip_ioapic_setup)
2270                 return -1;
2271
2272         for (i = 0; i < mp_irq_entries; i++)
2273                 if (mp_irqs[i].mpc_irqtype == mp_INT &&
2274                     mp_irqs[i].mpc_srcbusirq == bus_irq)
2275                         break;
2276         if (i >= mp_irq_entries)
2277                 return -1;
2278
2279         *trigger = irq_trigger(i);
2280         *polarity = irq_polarity(i);
2281         return 0;
2282 }
2283
2284 #endif /* CONFIG_ACPI */
2285
2286 /*
2287  * This function currently is only a helper for the i386 smp boot process where
2288  * we need to reprogram the ioredtbls to cater for the cpus which have come online
2289  * so mask in all cases should simply be TARGET_CPUS
2290  */
2291 #ifdef CONFIG_SMP
2292 void __init setup_ioapic_dest(void)
2293 {
2294         int pin, ioapic, irq, irq_entry;
2295
2296         if (skip_ioapic_setup == 1)
2297                 return;
2298
2299         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
2300                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
2301                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
2302                         if (irq_entry == -1)
2303                                 continue;
2304                         irq = pin_2_irq(irq_entry, ioapic, pin);
2305
2306                         /* setup_IO_APIC_irqs could fail to get vector for some device
2307                          * when you have too many devices, because at that time only boot
2308                          * cpu is online.
2309                          */
2310                         if (!irq_cfg[irq].vector)
2311                                 setup_IO_APIC_irq(ioapic, pin, irq,
2312                                                   irq_trigger(irq_entry),
2313                                                   irq_polarity(irq_entry));
2314                         else
2315                                 set_ioapic_affinity_irq(irq, TARGET_CPUS);
2316                 }
2317
2318         }
2319 }
2320 #endif
2321
2322 #define IOAPIC_RESOURCE_NAME_SIZE 11
2323
2324 static struct resource *ioapic_resources;
2325
2326 static struct resource * __init ioapic_setup_resources(void)
2327 {
2328         unsigned long n;
2329         struct resource *res;
2330         char *mem;
2331         int i;
2332
2333         if (nr_ioapics <= 0)
2334                 return NULL;
2335
2336         n = IOAPIC_RESOURCE_NAME_SIZE + sizeof(struct resource);
2337         n *= nr_ioapics;
2338
2339         mem = alloc_bootmem(n);
2340         res = (void *)mem;
2341
2342         if (mem != NULL) {
2343                 mem += sizeof(struct resource) * nr_ioapics;
2344
2345                 for (i = 0; i < nr_ioapics; i++) {
2346                         res[i].name = mem;
2347                         res[i].flags = IORESOURCE_MEM | IORESOURCE_BUSY;
2348                         sprintf(mem,  "IOAPIC %u", i);
2349                         mem += IOAPIC_RESOURCE_NAME_SIZE;
2350                 }
2351         }
2352
2353         ioapic_resources = res;
2354
2355         return res;
2356 }
2357
2358 void __init ioapic_init_mappings(void)
2359 {
2360         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2361         struct resource *ioapic_res;
2362         int i;
2363
2364         ioapic_res = ioapic_setup_resources();
2365         for (i = 0; i < nr_ioapics; i++) {
2366                 if (smp_found_config) {
2367                         ioapic_phys = mp_ioapics[i].mpc_apicaddr;
2368                 } else {
2369                         ioapic_phys = (unsigned long)
2370                                 alloc_bootmem_pages(PAGE_SIZE);
2371                         ioapic_phys = __pa(ioapic_phys);
2372                 }
2373                 set_fixmap_nocache(idx, ioapic_phys);
2374                 apic_printk(APIC_VERBOSE,
2375                             "mapped IOAPIC to %016lx (%016lx)\n",
2376                             __fix_to_virt(idx), ioapic_phys);
2377                 idx++;
2378
2379                 if (ioapic_res != NULL) {
2380                         ioapic_res->start = ioapic_phys;
2381                         ioapic_res->end = ioapic_phys + (4 * 1024) - 1;
2382                         ioapic_res++;
2383                 }
2384         }
2385 }
2386
2387 static int __init ioapic_insert_resources(void)
2388 {
2389         int i;
2390         struct resource *r = ioapic_resources;
2391
2392         if (!r) {
2393                 printk(KERN_ERR
2394                        "IO APIC resources could be not be allocated.\n");
2395                 return -1;
2396         }
2397
2398         for (i = 0; i < nr_ioapics; i++) {
2399                 insert_resource(&iomem_resource, r);
2400                 r++;
2401         }
2402
2403         return 0;
2404 }
2405
2406 /* Insert the IO APIC resources after PCI initialization has occured to handle
2407  * IO APICS that are mapped in on a BAR in PCI space. */
2408 late_initcall(ioapic_insert_resources);
2409