arch/x86/kernel/io_apic_64.c

   1 /*
   2  *      Intel IO-APIC support for multi-Pentium hosts.
   3  *
   4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
   5  *
   6  *      Many thanks to Stig Venaas for trying out countless experimental
   7  *      patches and reporting/debugging problems patiently!
   8  *
   9  *      (c) 1999, Multiple IO-APIC support, developed by
  10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  13  *      and Ingo Molnar <mingo@redhat.com>
  14  *
  15  *      Fixes
  16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  17  *                                      thanks to Eric Gilmore
  18  *                                      and Rolf G. Tews
  19  *                                      for testing these extensively
  20  *      Paul Diefenbaugh        :       Added full ACPI support
  21  */
  22
  23 #include <linux/mm.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/delay.h>
  27 #include <linux/sched.h>
  28 #include <linux/pci.h>
  29 #include <linux/mc146818rtc.h>
  30 #include <linux/acpi.h>
  31 #include <linux/sysdev.h>
  32 #include <linux/msi.h>
  33 #include <linux/htirq.h>
  34 #include <linux/dmar.h>
  35 #include <linux/jiffies.h>
  36 #ifdef CONFIG_ACPI
  37 #include <acpi/acpi_bus.h>
  38 #endif
  39 #include <linux/bootmem.h>
  40
  41 #include <asm/idle.h>
  42 #include <asm/io.h>
  43 #include <asm/smp.h>
  44 #include <asm/desc.h>
  45 #include <asm/proto.h>
  46 #include <asm/acpi.h>
  47 #include <asm/dma.h>
  48 #include <asm/nmi.h>
  49 #include <asm/msidef.h>
  50 #include <asm/hypertransport.h>
  51
  52 #include <mach_ipi.h>
  53 #include <mach_apic.h>
  54
  55 struct irq_cfg {
  56         cpumask_t domain;
  57         cpumask_t old_domain;
  58         unsigned move_cleanup_count;
  59         u8 vector;
  60         u8 move_in_progress : 1;
  61 };
  62
  63 /* irq_cfg is indexed by the sum of all RTEs in all I/O APICs. */
  64 struct irq_cfg irq_cfg[NR_IRQS] __read_mostly = {
  65         [0]  = { .domain = CPU_MASK_ALL, .vector = IRQ0_VECTOR,  },
  66         [1]  = { .domain = CPU_MASK_ALL, .vector = IRQ1_VECTOR,  },
  67         [2]  = { .domain = CPU_MASK_ALL, .vector = IRQ2_VECTOR,  },
  68         [3]  = { .domain = CPU_MASK_ALL, .vector = IRQ3_VECTOR,  },
  69         [4]  = { .domain = CPU_MASK_ALL, .vector = IRQ4_VECTOR,  },
  70         [5]  = { .domain = CPU_MASK_ALL, .vector = IRQ5_VECTOR,  },
  71         [6]  = { .domain = CPU_MASK_ALL, .vector = IRQ6_VECTOR,  },
  72         [7]  = { .domain = CPU_MASK_ALL, .vector = IRQ7_VECTOR,  },
  73         [8]  = { .domain = CPU_MASK_ALL, .vector = IRQ8_VECTOR,  },
  74         [9]  = { .domain = CPU_MASK_ALL, .vector = IRQ9_VECTOR,  },
  75         [10] = { .domain = CPU_MASK_ALL, .vector = IRQ10_VECTOR, },
  76         [11] = { .domain = CPU_MASK_ALL, .vector = IRQ11_VECTOR, },
  77         [12] = { .domain = CPU_MASK_ALL, .vector = IRQ12_VECTOR, },
  78         [13] = { .domain = CPU_MASK_ALL, .vector = IRQ13_VECTOR, },
  79         [14] = { .domain = CPU_MASK_ALL, .vector = IRQ14_VECTOR, },
  80         [15] = { .domain = CPU_MASK_ALL, .vector = IRQ15_VECTOR, },
  81 };
  82
  83 static int assign_irq_vector(int irq, cpumask_t mask);
  84
  85 #define __apicdebuginit  __init
  86
  87 int sis_apic_bug; /* not actually supported, dummy for compile */
  88
  89 static int no_timer_check;
  90
  91 static int disable_timer_pin_1 __initdata;
  92
  93 int timer_over_8254 __initdata = 1;
  94
  95 /* Where if anywhere is the i8259 connect in external int mode */
  96 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
  97
  98 static DEFINE_SPINLOCK(ioapic_lock);
  99 DEFINE_SPINLOCK(vector_lock);
 100
 101 /*
 102  * # of IRQ routing registers
 103  */
 104 int nr_ioapic_registers[MAX_IO_APICS];
 105
 106 /* I/O APIC entries */
 107 struct mpc_config_ioapic mp_ioapics[MAX_IO_APICS];
 108 int nr_ioapics;
 109
 110 /* MP IRQ source entries */
 111 struct mpc_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
 112
 113 /* # of MP IRQ source entries */
 114 int mp_irq_entries;
 115
 116 /*
 117  * Rough estimation of how many shared IRQs there are, can
 118  * be changed anytime.
 119  */
 120 #define MAX_PLUS_SHARED_IRQS NR_IRQS
 121 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
 122
 123 /*
 124  * This is performance-critical, we want to do it O(1)
 125  *
 126  * the indexing order of this array favors 1:1 mappings
 127  * between pins and IRQs.
 128  */
 129
 130 static struct irq_pin_list {
 131         short apic, pin, next;
 132 } irq_2_pin[PIN_MAP_SIZE];
 133
 134 struct io_apic {
 135         unsigned int index;
 136         unsigned int unused[3];
 137         unsigned int data;
 138 };
 139
 140 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
 141 {
 142         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 143                 + (mp_ioapics[idx].mpc_apicaddr & ~PAGE_MASK);
 144 }
 145
 146 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
 147 {
 148         struct io_apic __iomem *io_apic = io_apic_base(apic);
 149         writel(reg, &io_apic->index);
 150         return readl(&io_apic->data);
 151 }
 152
 153 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
 154 {
 155         struct io_apic __iomem *io_apic = io_apic_base(apic);
 156         writel(reg, &io_apic->index);
 157         writel(value, &io_apic->data);
 158 }
 159
 160 /*
 161  * Re-write a value: to be used for read-modify-write
 162  * cycles where the read already set up the index register.
 163  */
 164 static inline void io_apic_modify(unsigned int apic, unsigned int value)
 165 {
 166         struct io_apic __iomem *io_apic = io_apic_base(apic);
 167         writel(value, &io_apic->data);
 168 }
 169
 170 static bool io_apic_level_ack_pending(unsigned int irq)
 171 {
 172         struct irq_pin_list *entry;
 173         unsigned long flags;
 174
 175         spin_lock_irqsave(&ioapic_lock, flags);
 176         entry = irq_2_pin + irq;
 177         for (;;) {
 178                 unsigned int reg;
 179                 int pin;
 180
 181                 pin = entry->pin;
 182                 if (pin == -1)
 183                         break;
 184                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
 185                 /* Is the remote IRR bit set? */
 186                 if ((reg >> 14) & 1) {
 187                         spin_unlock_irqrestore(&ioapic_lock, flags);
 188                         return true;
 189                 }
 190                 if (!entry->next)
 191                         break;
 192                 entry = irq_2_pin + entry->next;
 193         }
 194         spin_unlock_irqrestore(&ioapic_lock, flags);
 195
 196         return false;
 197 }
 198
 199 /*
 200  * Synchronize the IO-APIC and the CPU by doing
 201  * a dummy read from the IO-APIC
 202  */
 203 static inline void io_apic_sync(unsigned int apic)
 204 {
 205         struct io_apic __iomem *io_apic = io_apic_base(apic);
 206         readl(&io_apic->data);
 207 }
 208
 209 #define __DO_ACTION(R, ACTION, FINAL)                                   \
 210                                                                         \
 211 {                                                                       \
 212         int pin;                                                        \
 213         struct irq_pin_list *entry = irq_2_pin + irq;                   \
 214                                                                         \
 215         BUG_ON(irq >= NR_IRQS);                                         \
 216         for (;;) {                                                      \
 217                 unsigned int reg;                                       \
 218                 pin = entry->pin;                                       \
 219                 if (pin == -1)                                          \
 220                         break;                                          \
 221                 reg = io_apic_read(entry->apic, 0x10 + R + pin*2);      \
 222                 reg ACTION;                                             \
 223                 io_apic_modify(entry->apic, reg);                       \
 224                 FINAL;                                                  \
 225                 if (!entry->next)                                       \
 226                         break;                                          \
 227                 entry = irq_2_pin + entry->next;                        \
 228         }                                                               \
 229 }
 230
 231 union entry_union {
 232         struct { u32 w1, w2; };
 233         struct IO_APIC_route_entry entry;
 234 };
 235
 236 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 237 {
 238         union entry_union eu;
 239         unsigned long flags;
 240         spin_lock_irqsave(&ioapic_lock, flags);
 241         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 242         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 243         spin_unlock_irqrestore(&ioapic_lock, flags);
 244         return eu.entry;
 245 }
 246
 247 /*
 248  * When we write a new IO APIC routing entry, we need to write the high
 249  * word first! If the mask bit in the low word is clear, we will enable
 250  * the interrupt, and we need to make sure the entry is fully populated
 251  * before that happens.
 252  */
 253 static void
 254 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 255 {
 256         union entry_union eu;
 257         eu.entry = e;
 258         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 259         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 260 }
 261
 262 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 263 {
 264         unsigned long flags;
 265         spin_lock_irqsave(&ioapic_lock, flags);
 266         __ioapic_write_entry(apic, pin, e);
 267         spin_unlock_irqrestore(&ioapic_lock, flags);
 268 }
 269
 270 /*
 271  * When we mask an IO APIC routing entry, we need to write the low
 272  * word first, in order to set the mask bit before we change the
 273  * high bits!
 274  */
 275 static void ioapic_mask_entry(int apic, int pin)
 276 {
 277         unsigned long flags;
 278         union entry_union eu = { .entry.mask = 1 };
 279
 280         spin_lock_irqsave(&ioapic_lock, flags);
 281         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 282         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 283         spin_unlock_irqrestore(&ioapic_lock, flags);
 284 }
 285
 286 #ifdef CONFIG_SMP
 287 static void __target_IO_APIC_irq(unsigned int irq, unsigned int dest, u8 vector)
 288 {
 289         int apic, pin;
 290         struct irq_pin_list *entry = irq_2_pin + irq;
 291
 292         BUG_ON(irq >= NR_IRQS);
 293         for (;;) {
 294                 unsigned int reg;
 295                 apic = entry->apic;
 296                 pin = entry->pin;
 297                 if (pin == -1)
 298                         break;
 299                 io_apic_write(apic, 0x11 + pin*2, dest);
 300                 reg = io_apic_read(apic, 0x10 + pin*2);
 301                 reg &= ~0x000000ff;
 302                 reg |= vector;
 303                 io_apic_modify(apic, reg);
 304                 if (!entry->next)
 305                         break;
 306                 entry = irq_2_pin + entry->next;
 307         }
 308 }
 309
 310 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t mask)
 311 {
 312         struct irq_cfg *cfg = irq_cfg + irq;
 313         unsigned long flags;
 314         unsigned int dest;
 315         cpumask_t tmp;
 316
 317         cpus_and(tmp, mask, cpu_online_map);
 318         if (cpus_empty(tmp))
 319                 return;
 320
 321         if (assign_irq_vector(irq, mask))
 322                 return;
 323
 324         cpus_and(tmp, cfg->domain, mask);
 325         dest = cpu_mask_to_apicid(tmp);
 326
 327         /*
 328          * Only the high 8 bits are valid.
 329          */
 330         dest = SET_APIC_LOGICAL_ID(dest);
 331
 332         spin_lock_irqsave(&ioapic_lock, flags);
 333         __target_IO_APIC_irq(irq, dest, cfg->vector);
 334         irq_desc[irq].affinity = mask;
 335         spin_unlock_irqrestore(&ioapic_lock, flags);
 336 }
 337 #endif
 338
 339 /*
 340  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 341  * shared ISA-space IRQs, so we have to support them. We are super
 342  * fast in the common case, and fast for shared ISA-space IRQs.
 343  */
 344 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
 345 {
 346         static int first_free_entry = NR_IRQS;
 347         struct irq_pin_list *entry = irq_2_pin + irq;
 348
 349         BUG_ON(irq >= NR_IRQS);
 350         while (entry->next)
 351                 entry = irq_2_pin + entry->next;
 352
 353         if (entry->pin != -1) {
 354                 entry->next = first_free_entry;
 355                 entry = irq_2_pin + entry->next;
 356                 if (++first_free_entry >= PIN_MAP_SIZE)
 357                         panic("io_apic.c: ran out of irq_2_pin entries!");
 358         }
 359         entry->apic = apic;
 360         entry->pin = pin;
 361 }
 362
 363
 364 #define DO_ACTION(name,R,ACTION, FINAL)                                 \
 365                                                                         \
 366         static void name##_IO_APIC_irq (unsigned int irq)               \
 367         __DO_ACTION(R, ACTION, FINAL)
 368
 369 DO_ACTION( __mask,             0, |= 0x00010000, io_apic_sync(entry->apic) )
 370                                                 /* mask = 1 */
 371 DO_ACTION( __unmask,           0, &= 0xfffeffff, )
 372                                                 /* mask = 0 */
 373
 374 static void mask_IO_APIC_irq (unsigned int irq)
 375 {
 376         unsigned long flags;
 377
 378         spin_lock_irqsave(&ioapic_lock, flags);
 379         __mask_IO_APIC_irq(irq);
 380         spin_unlock_irqrestore(&ioapic_lock, flags);
 381 }
 382
 383 static void unmask_IO_APIC_irq (unsigned int irq)
 384 {
 385         unsigned long flags;
 386
 387         spin_lock_irqsave(&ioapic_lock, flags);
 388         __unmask_IO_APIC_irq(irq);
 389         spin_unlock_irqrestore(&ioapic_lock, flags);
 390 }
 391
 392 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 393 {
 394         struct IO_APIC_route_entry entry;
 395
 396         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 397         entry = ioapic_read_entry(apic, pin);
 398         if (entry.delivery_mode == dest_SMI)
 399                 return;
 400         /*
 401          * Disable it in the IO-APIC irq-routing table:
 402          */
 403         ioapic_mask_entry(apic, pin);
 404 }
 405
 406 static void clear_IO_APIC (void)
 407 {
 408         int apic, pin;
 409
 410         for (apic = 0; apic < nr_ioapics; apic++)
 411                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
 412                         clear_IO_APIC_pin(apic, pin);
 413 }
 414
 415 int skip_ioapic_setup;
 416 int ioapic_force;
 417
 418 static int __init parse_noapic(char *str)
 419 {
 420         disable_ioapic_setup();
 421         return 0;
 422 }
 423 early_param("noapic", parse_noapic);
 424
 425 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
 426 static int __init disable_timer_pin_setup(char *arg)
 427 {
 428         disable_timer_pin_1 = 1;
 429         return 1;
 430 }
 431 __setup("disable_timer_pin_1", disable_timer_pin_setup);
 432
 433 static int __init setup_disable_8254_timer(char *s)
 434 {
 435         timer_over_8254 = -1;
 436         return 1;
 437 }
 438 static int __init setup_enable_8254_timer(char *s)
 439 {
 440         timer_over_8254 = 2;
 441         return 1;
 442 }
 443
 444 __setup("disable_8254_timer", setup_disable_8254_timer);
 445 __setup("enable_8254_timer", setup_enable_8254_timer);
 446
 447
 448 /*
 449  * Find the IRQ entry number of a certain pin.
 450  */
 451 static int find_irq_entry(int apic, int pin, int type)
 452 {
 453         int i;
 454
 455         for (i = 0; i < mp_irq_entries; i++)
 456                 if (mp_irqs[i].mpc_irqtype == type &&
 457                     (mp_irqs[i].mpc_dstapic == mp_ioapics[apic].mpc_apicid ||
 458                      mp_irqs[i].mpc_dstapic == MP_APIC_ALL) &&
 459                     mp_irqs[i].mpc_dstirq == pin)
 460                         return i;
 461
 462         return -1;
 463 }
 464
 465 /*
 466  * Find the pin to which IRQ[irq] (ISA) is connected
 467  */
 468 static int __init find_isa_irq_pin(int irq, int type)
 469 {
 470         int i;
 471
 472         for (i = 0; i < mp_irq_entries; i++) {
 473                 int lbus = mp_irqs[i].mpc_srcbus;
 474
 475                 if (test_bit(lbus, mp_bus_not_pci) &&
 476                     (mp_irqs[i].mpc_irqtype == type) &&
 477                     (mp_irqs[i].mpc_srcbusirq == irq))
 478
 479                         return mp_irqs[i].mpc_dstirq;
 480         }
 481         return -1;
 482 }
 483
 484 static int __init find_isa_irq_apic(int irq, int type)
 485 {
 486         int i;
 487
 488         for (i = 0; i < mp_irq_entries; i++) {
 489                 int lbus = mp_irqs[i].mpc_srcbus;
 490
 491                 if (test_bit(lbus, mp_bus_not_pci) &&
 492                     (mp_irqs[i].mpc_irqtype == type) &&
 493                     (mp_irqs[i].mpc_srcbusirq == irq))
 494                         break;
 495         }
 496         if (i < mp_irq_entries) {
 497                 int apic;
 498                 for(apic = 0; apic < nr_ioapics; apic++) {
 499                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic)
 500                                 return apic;
 501                 }
 502         }
 503
 504         return -1;
 505 }
 506
 507 /*
 508  * Find a specific PCI IRQ entry.
 509  * Not an __init, possibly needed by modules
 510  */
 511 static int pin_2_irq(int idx, int apic, int pin);
 512
 513 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
 514 {
 515         int apic, i, best_guess = -1;
 516
 517         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
 518                 bus, slot, pin);
 519         if (mp_bus_id_to_pci_bus[bus] == -1) {
 520                 apic_printk(APIC_VERBOSE, "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
 521                 return -1;
 522         }
 523         for (i = 0; i < mp_irq_entries; i++) {
 524                 int lbus = mp_irqs[i].mpc_srcbus;
 525
 526                 for (apic = 0; apic < nr_ioapics; apic++)
 527                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic ||
 528                             mp_irqs[i].mpc_dstapic == MP_APIC_ALL)
 529                                 break;
 530
 531                 if (!test_bit(lbus, mp_bus_not_pci) &&
 532                     !mp_irqs[i].mpc_irqtype &&
 533                     (bus == lbus) &&
 534                     (slot == ((mp_irqs[i].mpc_srcbusirq >> 2) & 0x1f))) {
 535                         int irq = pin_2_irq(i,apic,mp_irqs[i].mpc_dstirq);
 536
 537                         if (!(apic || IO_APIC_IRQ(irq)))
 538                                 continue;
 539
 540                         if (pin == (mp_irqs[i].mpc_srcbusirq & 3))
 541                                 return irq;
 542                         /*
 543                          * Use the first all-but-pin matching entry as a
 544                          * best-guess fuzzy result for broken mptables.
 545                          */
 546                         if (best_guess < 0)
 547                                 best_guess = irq;
 548                 }
 549         }
 550         BUG_ON(best_guess >= NR_IRQS);
 551         return best_guess;
 552 }
 553
 554 /* ISA interrupts are always polarity zero edge triggered,
 555  * when listed as conforming in the MP table. */
 556
 557 #define default_ISA_trigger(idx)        (0)
 558 #define default_ISA_polarity(idx)       (0)
 559
 560 /* PCI interrupts are always polarity one level triggered,
 561  * when listed as conforming in the MP table. */
 562
 563 #define default_PCI_trigger(idx)        (1)
 564 #define default_PCI_polarity(idx)       (1)
 565
 566 static int MPBIOS_polarity(int idx)
 567 {
 568         int bus = mp_irqs[idx].mpc_srcbus;
 569         int polarity;
 570
 571         /*
 572          * Determine IRQ line polarity (high active or low active):
 573          */
 574         switch (mp_irqs[idx].mpc_irqflag & 3)
 575         {
 576                 case 0: /* conforms, ie. bus-type dependent polarity */
 577                         if (test_bit(bus, mp_bus_not_pci))
 578                                 polarity = default_ISA_polarity(idx);
 579                         else
 580                                 polarity = default_PCI_polarity(idx);
 581                         break;
 582                 case 1: /* high active */
 583                 {
 584                         polarity = 0;
 585                         break;
 586                 }
 587                 case 2: /* reserved */
 588                 {
 589                         printk(KERN_WARNING "broken BIOS!!\n");
 590                         polarity = 1;
 591                         break;
 592                 }
 593                 case 3: /* low active */
 594                 {
 595                         polarity = 1;
 596                         break;
 597                 }
 598                 default: /* invalid */
 599                 {
 600                         printk(KERN_WARNING "broken BIOS!!\n");
 601                         polarity = 1;
 602                         break;
 603                 }
 604         }
 605         return polarity;
 606 }
 607
 608 static int MPBIOS_trigger(int idx)
 609 {
 610         int bus = mp_irqs[idx].mpc_srcbus;
 611         int trigger;
 612
 613         /*
 614          * Determine IRQ trigger mode (edge or level sensitive):
 615          */
 616         switch ((mp_irqs[idx].mpc_irqflag>>2) & 3)
 617         {
 618                 case 0: /* conforms, ie. bus-type dependent */
 619                         if (test_bit(bus, mp_bus_not_pci))
 620                                 trigger = default_ISA_trigger(idx);
 621                         else
 622                                 trigger = default_PCI_trigger(idx);
 623                         break;
 624                 case 1: /* edge */
 625                 {
 626                         trigger = 0;
 627                         break;
 628                 }
 629                 case 2: /* reserved */
 630                 {
 631                         printk(KERN_WARNING "broken BIOS!!\n");
 632                         trigger = 1;
 633                         break;
 634                 }
 635                 case 3: /* level */
 636                 {
 637                         trigger = 1;
 638                         break;
 639                 }
 640                 default: /* invalid */
 641                 {
 642                         printk(KERN_WARNING "broken BIOS!!\n");
 643                         trigger = 0;
 644                         break;
 645                 }
 646         }
 647         return trigger;
 648 }
 649
 650 static inline int irq_polarity(int idx)
 651 {
 652         return MPBIOS_polarity(idx);
 653 }
 654
 655 static inline int irq_trigger(int idx)
 656 {
 657         return MPBIOS_trigger(idx);
 658 }
 659
 660 static int pin_2_irq(int idx, int apic, int pin)
 661 {
 662         int irq, i;
 663         int bus = mp_irqs[idx].mpc_srcbus;
 664
 665         /*
 666          * Debugging check, we are in big trouble if this message pops up!
 667          */
 668         if (mp_irqs[idx].mpc_dstirq != pin)
 669                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
 670
 671         if (test_bit(bus, mp_bus_not_pci)) {
 672                 irq = mp_irqs[idx].mpc_srcbusirq;
 673         } else {
 674                 /*
 675                  * PCI IRQs are mapped in order
 676                  */
 677                 i = irq = 0;
 678                 while (i < apic)
 679                         irq += nr_ioapic_registers[i++];
 680                 irq += pin;
 681         }
 682         BUG_ON(irq >= NR_IRQS);
 683         return irq;
 684 }
 685
 686 static int __assign_irq_vector(int irq, cpumask_t mask)
 687 {
 688         /*
 689          * NOTE! The local APIC isn't very good at handling
 690          * multiple interrupts at the same interrupt level.
 691          * As the interrupt level is determined by taking the
 692          * vector number and shifting that right by 4, we
 693          * want to spread these out a bit so that they don't
 694          * all fall in the same interrupt level.
 695          *
 696          * Also, we've got to be careful not to trash gate
 697          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 698          */
 699         static int current_vector = FIRST_DEVICE_VECTOR, current_offset = 0;
 700         unsigned int old_vector;
 701         int cpu;
 702         struct irq_cfg *cfg;
 703
 704         BUG_ON((unsigned)irq >= NR_IRQS);
 705         cfg = &irq_cfg[irq];
 706
 707         /* Only try and allocate irqs on cpus that are present */
 708         cpus_and(mask, mask, cpu_online_map);
 709
 710         if ((cfg->move_in_progress) || cfg->move_cleanup_count)
 711                 return -EBUSY;
 712
 713         old_vector = cfg->vector;
 714         if (old_vector) {
 715                 cpumask_t tmp;
 716                 cpus_and(tmp, cfg->domain, mask);
 717                 if (!cpus_empty(tmp))
 718                         return 0;
 719         }
 720
 721         for_each_cpu_mask(cpu, mask) {
 722                 cpumask_t domain, new_mask;
 723                 int new_cpu;
 724                 int vector, offset;
 725
 726                 domain = vector_allocation_domain(cpu);
 727                 cpus_and(new_mask, domain, cpu_online_map);
 728
 729                 vector = current_vector;
 730                 offset = current_offset;
 731 next:
 732                 vector += 8;
 733                 if (vector >= FIRST_SYSTEM_VECTOR) {
 734                         /* If we run out of vectors on large boxen, must share them. */
 735                         offset = (offset + 1) % 8;
 736                         vector = FIRST_DEVICE_VECTOR + offset;
 737                 }
 738                 if (unlikely(current_vector == vector))
 739                         continue;
 740                 if (vector == IA32_SYSCALL_VECTOR)
 741                         goto next;
 742                 for_each_cpu_mask(new_cpu, new_mask)
 743                         if (per_cpu(vector_irq, new_cpu)[vector] != -1)
 744                                 goto next;
 745                 /* Found one! */
 746                 current_vector = vector;
 747                 current_offset = offset;
 748                 if (old_vector) {
 749                         cfg->move_in_progress = 1;
 750                         cfg->old_domain = cfg->domain;
 751                 }
 752                 for_each_cpu_mask(new_cpu, new_mask)
 753                         per_cpu(vector_irq, new_cpu)[vector] = irq;
 754                 cfg->vector = vector;
 755                 cfg->domain = domain;
 756                 return 0;
 757         }
 758         return -ENOSPC;
 759 }
 760
 761 static int assign_irq_vector(int irq, cpumask_t mask)
 762 {
 763         int err;
 764         unsigned long flags;
 765
 766         spin_lock_irqsave(&vector_lock, flags);
 767         err = __assign_irq_vector(irq, mask);
 768         spin_unlock_irqrestore(&vector_lock, flags);
 769         return err;
 770 }
 771
 772 static void __clear_irq_vector(int irq)
 773 {
 774         struct irq_cfg *cfg;
 775         cpumask_t mask;
 776         int cpu, vector;
 777
 778         BUG_ON((unsigned)irq >= NR_IRQS);
 779         cfg = &irq_cfg[irq];
 780         BUG_ON(!cfg->vector);
 781
 782         vector = cfg->vector;
 783         cpus_and(mask, cfg->domain, cpu_online_map);
 784         for_each_cpu_mask(cpu, mask)
 785                 per_cpu(vector_irq, cpu)[vector] = -1;
 786
 787         cfg->vector = 0;
 788         cpus_clear(cfg->domain);
 789 }
 790
 791 void __setup_vector_irq(int cpu)
 792 {
 793         /* Initialize vector_irq on a new cpu */
 794         /* This function must be called with vector_lock held */
 795         int irq, vector;
 796
 797         /* Mark the inuse vectors */
 798         for (irq = 0; irq < NR_IRQS; ++irq) {
 799                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 800                         continue;
 801                 vector = irq_cfg[irq].vector;
 802                 per_cpu(vector_irq, cpu)[vector] = irq;
 803         }
 804         /* Mark the free vectors */
 805         for (vector = 0; vector < NR_VECTORS; ++vector) {
 806                 irq = per_cpu(vector_irq, cpu)[vector];
 807                 if (irq < 0)
 808                         continue;
 809                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 810                         per_cpu(vector_irq, cpu)[vector] = -1;
 811         }
 812 }
 813
 814
 815 static struct irq_chip ioapic_chip;
 816
 817 static void ioapic_register_intr(int irq, unsigned long trigger)
 818 {
 819         if (trigger) {
 820                 irq_desc[irq].status |= IRQ_LEVEL;
 821                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 822                                               handle_fasteoi_irq, "fasteoi");
 823         } else {
 824                 irq_desc[irq].status &= ~IRQ_LEVEL;
 825                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 826                                               handle_edge_irq, "edge");
 827         }
 828 }
 829
 830 static void setup_IO_APIC_irq(int apic, int pin, unsigned int irq,
 831                               int trigger, int polarity)
 832 {
 833         struct irq_cfg *cfg = irq_cfg + irq;
 834         struct IO_APIC_route_entry entry;
 835         cpumask_t mask;
 836
 837         if (!IO_APIC_IRQ(irq))
 838                 return;
 839
 840         mask = TARGET_CPUS;
 841         if (assign_irq_vector(irq, mask))
 842                 return;
 843
 844         cpus_and(mask, cfg->domain, mask);
 845
 846         apic_printk(APIC_VERBOSE,KERN_DEBUG
 847                     "IOAPIC[%d]: Set routing entry (%d-%d -> 0x%x -> "
 848                     "IRQ %d Mode:%i Active:%i)\n",
 849                     apic, mp_ioapics[apic].mpc_apicid, pin, cfg->vector,
 850                     irq, trigger, polarity);
 851
 852         /*
 853          * add it to the IO-APIC irq-routing table:
 854          */
 855         memset(&entry,0,sizeof(entry));
 856
 857         entry.delivery_mode = INT_DELIVERY_MODE;
 858         entry.dest_mode = INT_DEST_MODE;
 859         entry.dest = cpu_mask_to_apicid(mask);
 860         entry.mask = 0;                         /* enable IRQ */
 861         entry.trigger = trigger;
 862         entry.polarity = polarity;
 863         entry.vector = cfg->vector;
 864
 865         /* Mask level triggered irqs.
 866          * Use IRQ_DELAYED_DISABLE for edge triggered irqs.
 867          */
 868         if (trigger)
 869                 entry.mask = 1;
 870
 871         ioapic_register_intr(irq, trigger);
 872         if (irq < 16)
 873                 disable_8259A_irq(irq);
 874
 875         ioapic_write_entry(apic, pin, entry);
 876 }
 877
 878 static void __init setup_IO_APIC_irqs(void)
 879 {
 880         int apic, pin, idx, irq, first_notcon = 1;
 881
 882         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
 883
 884         for (apic = 0; apic < nr_ioapics; apic++) {
 885         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
 886
 887                 idx = find_irq_entry(apic,pin,mp_INT);
 888                 if (idx == -1) {
 889                         if (first_notcon) {
 890                                 apic_printk(APIC_VERBOSE, KERN_DEBUG " IO-APIC (apicid-pin) %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 891                                 first_notcon = 0;
 892                         } else
 893                                 apic_printk(APIC_VERBOSE, ", %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 894                         continue;
 895                 }
 896                 if (!first_notcon) {
 897                         apic_printk(APIC_VERBOSE, " not connected.\n");
 898                         first_notcon = 1;
 899                 }
 900
 901                 irq = pin_2_irq(idx, apic, pin);
 902                 add_pin_to_irq(irq, apic, pin);
 903
 904                 setup_IO_APIC_irq(apic, pin, irq,
 905                                   irq_trigger(idx), irq_polarity(idx));
 906         }
 907         }
 908
 909         if (!first_notcon)
 910                 apic_printk(APIC_VERBOSE, " not connected.\n");
 911 }
 912
 913 /*
 914  * Set up the 8259A-master output pin as broadcast to all
 915  * CPUs.
 916  */
 917 static void __init setup_ExtINT_IRQ0_pin(unsigned int apic, unsigned int pin, int vector)
 918 {
 919         struct IO_APIC_route_entry entry;
 920
 921         memset(&entry, 0, sizeof(entry));
 922
 923         disable_8259A_irq(0);
 924
 925         /* mask LVT0 */
 926         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
 927
 928         /*
 929          * We use logical delivery to get the timer IRQ
 930          * to the first CPU.
 931          */
 932         entry.dest_mode = INT_DEST_MODE;
 933         entry.mask = 0;                                 /* unmask IRQ now */
 934         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 935         entry.delivery_mode = INT_DELIVERY_MODE;
 936         entry.polarity = 0;
 937         entry.trigger = 0;
 938         entry.vector = vector;
 939
 940         /*
 941          * The timer IRQ doesn't have to know that behind the
 942          * scene we have a 8259A-master in AEOI mode ...
 943          */
 944         set_irq_chip_and_handler_name(0, &ioapic_chip, handle_edge_irq, "edge");
 945
 946         /*
 947          * Add it to the IO-APIC irq-routing table:
 948          */
 949         ioapic_write_entry(apic, pin, entry);
 950
 951         enable_8259A_irq(0);
 952 }
 953
 954 void __apicdebuginit print_IO_APIC(void)
 955 {
 956         int apic, i;
 957         union IO_APIC_reg_00 reg_00;
 958         union IO_APIC_reg_01 reg_01;
 959         union IO_APIC_reg_02 reg_02;
 960         unsigned long flags;
 961
 962         if (apic_verbosity == APIC_QUIET)
 963                 return;
 964
 965         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
 966         for (i = 0; i < nr_ioapics; i++)
 967                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
 968                        mp_ioapics[i].mpc_apicid, nr_ioapic_registers[i]);
 969
 970         /*
 971          * We are a bit conservative about what we expect.  We have to
 972          * know about every hardware change ASAP.
 973          */
 974         printk(KERN_INFO "testing the IO APIC.......................\n");
 975
 976         for (apic = 0; apic < nr_ioapics; apic++) {
 977
 978         spin_lock_irqsave(&ioapic_lock, flags);
 979         reg_00.raw = io_apic_read(apic, 0);
 980         reg_01.raw = io_apic_read(apic, 1);
 981         if (reg_01.bits.version >= 0x10)
 982                 reg_02.raw = io_apic_read(apic, 2);
 983         spin_unlock_irqrestore(&ioapic_lock, flags);
 984
 985         printk("\n");
 986         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mpc_apicid);
 987         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
 988         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
 989
 990         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
 991         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
 992
 993         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
 994         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
 995
 996         if (reg_01.bits.version >= 0x10) {
 997                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
 998                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
 999         }
1000
1001         printk(KERN_DEBUG ".... IRQ redirection table:\n");
1002
1003         printk(KERN_DEBUG " NR Dst Mask Trig IRR Pol"
1004                           " Stat Dmod Deli Vect:   \n");
1005
1006         for (i = 0; i <= reg_01.bits.entries; i++) {
1007                 struct IO_APIC_route_entry entry;
1008
1009                 entry = ioapic_read_entry(apic, i);
1010
1011                 printk(KERN_DEBUG " %02x %03X ",
1012                         i,
1013                         entry.dest
1014                 );
1015
1016                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
1017                         entry.mask,
1018                         entry.trigger,
1019                         entry.irr,
1020                         entry.polarity,
1021                         entry.delivery_status,
1022                         entry.dest_mode,
1023                         entry.delivery_mode,
1024                         entry.vector
1025                 );
1026         }
1027         }
1028         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1029         for (i = 0; i < NR_IRQS; i++) {
1030                 struct irq_pin_list *entry = irq_2_pin + i;
1031                 if (entry->pin < 0)
1032                         continue;
1033                 printk(KERN_DEBUG "IRQ%d ", i);
1034                 for (;;) {
1035                         printk("-> %d:%d", entry->apic, entry->pin);
1036                         if (!entry->next)
1037                                 break;
1038                         entry = irq_2_pin + entry->next;
1039                 }
1040                 printk("\n");
1041         }
1042
1043         printk(KERN_INFO ".................................... done.\n");
1044
1045         return;
1046 }
1047
1048 #if 0
1049
1050 static __apicdebuginit void print_APIC_bitfield (int base)
1051 {
1052         unsigned int v;
1053         int i, j;
1054
1055         if (apic_verbosity == APIC_QUIET)
1056                 return;
1057
1058         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1059         for (i = 0; i < 8; i++) {
1060                 v = apic_read(base + i*0x10);
1061                 for (j = 0; j < 32; j++) {
1062                         if (v & (1<<j))
1063                                 printk("1");
1064                         else
1065                                 printk("0");
1066                 }
1067                 printk("\n");
1068         }
1069 }
1070
1071 void __apicdebuginit print_local_APIC(void * dummy)
1072 {
1073         unsigned int v, ver, maxlvt;
1074
1075         if (apic_verbosity == APIC_QUIET)
1076                 return;
1077
1078         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1079                 smp_processor_id(), hard_smp_processor_id());
1080         v = apic_read(APIC_ID);
1081         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v, GET_APIC_ID(read_apic_id()));
1082         v = apic_read(APIC_LVR);
1083         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1084         ver = GET_APIC_VERSION(v);
1085         maxlvt = lapic_get_maxlvt();
1086
1087         v = apic_read(APIC_TASKPRI);
1088         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1089
1090         v = apic_read(APIC_ARBPRI);
1091         printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1092                 v & APIC_ARBPRI_MASK);
1093         v = apic_read(APIC_PROCPRI);
1094         printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1095
1096         v = apic_read(APIC_EOI);
1097         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1098         v = apic_read(APIC_RRR);
1099         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1100         v = apic_read(APIC_LDR);
1101         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1102         v = apic_read(APIC_DFR);
1103         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1104         v = apic_read(APIC_SPIV);
1105         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1106
1107         printk(KERN_DEBUG "... APIC ISR field:\n");
1108         print_APIC_bitfield(APIC_ISR);
1109         printk(KERN_DEBUG "... APIC TMR field:\n");
1110         print_APIC_bitfield(APIC_TMR);
1111         printk(KERN_DEBUG "... APIC IRR field:\n");
1112         print_APIC_bitfield(APIC_IRR);
1113
1114         v = apic_read(APIC_ESR);
1115         printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1116
1117         v = apic_read(APIC_ICR);
1118         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1119         v = apic_read(APIC_ICR2);
1120         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1121
1122         v = apic_read(APIC_LVTT);
1123         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1124
1125         if (maxlvt > 3) {                       /* PC is LVT#4. */
1126                 v = apic_read(APIC_LVTPC);
1127                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1128         }
1129         v = apic_read(APIC_LVT0);
1130         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1131         v = apic_read(APIC_LVT1);
1132         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1133
1134         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1135                 v = apic_read(APIC_LVTERR);
1136                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1137         }
1138
1139         v = apic_read(APIC_TMICT);
1140         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1141         v = apic_read(APIC_TMCCT);
1142         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1143         v = apic_read(APIC_TDCR);
1144         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1145         printk("\n");
1146 }
1147
1148 void print_all_local_APICs (void)
1149 {
1150         on_each_cpu(print_local_APIC, NULL, 1, 1);
1151 }
1152
1153 void __apicdebuginit print_PIC(void)
1154 {
1155         unsigned int v;
1156         unsigned long flags;
1157
1158         if (apic_verbosity == APIC_QUIET)
1159                 return;
1160
1161         printk(KERN_DEBUG "\nprinting PIC contents\n");
1162
1163         spin_lock_irqsave(&i8259A_lock, flags);
1164
1165         v = inb(0xa1) << 8 | inb(0x21);
1166         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1167
1168         v = inb(0xa0) << 8 | inb(0x20);
1169         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1170
1171         outb(0x0b,0xa0);
1172         outb(0x0b,0x20);
1173         v = inb(0xa0) << 8 | inb(0x20);
1174         outb(0x0a,0xa0);
1175         outb(0x0a,0x20);
1176
1177         spin_unlock_irqrestore(&i8259A_lock, flags);
1178
1179         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1180
1181         v = inb(0x4d1) << 8 | inb(0x4d0);
1182         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1183 }
1184
1185 #endif  /*  0  */
1186
1187 void __init enable_IO_APIC(void)
1188 {
1189         union IO_APIC_reg_01 reg_01;
1190         int i8259_apic, i8259_pin;
1191         int i, apic;
1192         unsigned long flags;
1193
1194         for (i = 0; i < PIN_MAP_SIZE; i++) {
1195                 irq_2_pin[i].pin = -1;
1196                 irq_2_pin[i].next = 0;
1197         }
1198
1199         /*
1200          * The number of IO-APIC IRQ registers (== #pins):
1201          */
1202         for (apic = 0; apic < nr_ioapics; apic++) {
1203                 spin_lock_irqsave(&ioapic_lock, flags);
1204                 reg_01.raw = io_apic_read(apic, 1);
1205                 spin_unlock_irqrestore(&ioapic_lock, flags);
1206                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1207         }
1208         for(apic = 0; apic < nr_ioapics; apic++) {
1209                 int pin;
1210                 /* See if any of the pins is in ExtINT mode */
1211                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1212                         struct IO_APIC_route_entry entry;
1213                         entry = ioapic_read_entry(apic, pin);
1214
1215                         /* If the interrupt line is enabled and in ExtInt mode
1216                          * I have found the pin where the i8259 is connected.
1217                          */
1218                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1219                                 ioapic_i8259.apic = apic;
1220                                 ioapic_i8259.pin  = pin;
1221                                 goto found_i8259;
1222                         }
1223                 }
1224         }
1225  found_i8259:
1226         /* Look to see what if the MP table has reported the ExtINT */
1227         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1228         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1229         /* Trust the MP table if nothing is setup in the hardware */
1230         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1231                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1232                 ioapic_i8259.pin  = i8259_pin;
1233                 ioapic_i8259.apic = i8259_apic;
1234         }
1235         /* Complain if the MP table and the hardware disagree */
1236         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1237                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1238         {
1239                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1240         }
1241
1242         /*
1243          * Do not trust the IO-APIC being empty at bootup
1244          */
1245         clear_IO_APIC();
1246 }
1247
1248 /*
1249  * Not an __init, needed by the reboot code
1250  */
1251 void disable_IO_APIC(void)
1252 {
1253         /*
1254          * Clear the IO-APIC before rebooting:
1255          */
1256         clear_IO_APIC();
1257
1258         /*
1259          * If the i8259 is routed through an IOAPIC
1260          * Put that IOAPIC in virtual wire mode
1261          * so legacy interrupts can be delivered.
1262          */
1263         if (ioapic_i8259.pin != -1) {
1264                 struct IO_APIC_route_entry entry;
1265
1266                 memset(&entry, 0, sizeof(entry));
1267                 entry.mask            = 0; /* Enabled */
1268                 entry.trigger         = 0; /* Edge */
1269                 entry.irr             = 0;
1270                 entry.polarity        = 0; /* High */
1271                 entry.delivery_status = 0;
1272                 entry.dest_mode       = 0; /* Physical */
1273                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1274                 entry.vector          = 0;
1275                 entry.dest          = GET_APIC_ID(read_apic_id());
1276
1277                 /*
1278                  * Add it to the IO-APIC irq-routing table:
1279                  */
1280                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1281         }
1282
1283         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1284 }
1285
1286 /*
1287  * There is a nasty bug in some older SMP boards, their mptable lies
1288  * about the timer IRQ. We do the following to work around the situation:
1289  *
1290  *      - timer IRQ defaults to IO-APIC IRQ
1291  *      - if this function detects that timer IRQs are defunct, then we fall
1292  *        back to ISA timer IRQs
1293  */
1294 static int __init timer_irq_works(void)
1295 {
1296         unsigned long t1 = jiffies;
1297         unsigned long flags;
1298
1299         local_save_flags(flags);
1300         local_irq_enable();
1301         /* Let ten ticks pass... */
1302         mdelay((10 * 1000) / HZ);
1303         local_irq_restore(flags);
1304
1305         /*
1306          * Expect a few ticks at least, to be sure some possible
1307          * glue logic does not lock up after one or two first
1308          * ticks in a non-ExtINT mode.  Also the local APIC
1309          * might have cached one ExtINT interrupt.  Finally, at
1310          * least one tick may be lost due to delays.
1311          */
1312
1313         /* jiffies wrap? */
1314         if (time_after(jiffies, t1 + 4))
1315                 return 1;
1316         return 0;
1317 }
1318
1319 /*
1320  * In the SMP+IOAPIC case it might happen that there are an unspecified
1321  * number of pending IRQ events unhandled. These cases are very rare,
1322  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1323  * better to do it this way as thus we do not have to be aware of
1324  * 'pending' interrupts in the IRQ path, except at this point.
1325  */
1326 /*
1327  * Edge triggered needs to resend any interrupt
1328  * that was delayed but this is now handled in the device
1329  * independent code.
1330  */
1331
1332 /*
1333  * Starting up a edge-triggered IO-APIC interrupt is
1334  * nasty - we need to make sure that we get the edge.
1335  * If it is already asserted for some reason, we need
1336  * return 1 to indicate that is was pending.
1337  *
1338  * This is not complete - we should be able to fake
1339  * an edge even if it isn't on the 8259A...
1340  */
1341
1342 static unsigned int startup_ioapic_irq(unsigned int irq)
1343 {
1344         int was_pending = 0;
1345         unsigned long flags;
1346
1347         spin_lock_irqsave(&ioapic_lock, flags);
1348         if (irq < 16) {
1349                 disable_8259A_irq(irq);
1350                 if (i8259A_irq_pending(irq))
1351                         was_pending = 1;
1352         }
1353         __unmask_IO_APIC_irq(irq);
1354         spin_unlock_irqrestore(&ioapic_lock, flags);
1355
1356         return was_pending;
1357 }
1358
1359 static int ioapic_retrigger_irq(unsigned int irq)
1360 {
1361         struct irq_cfg *cfg = &irq_cfg[irq];
1362         cpumask_t mask;
1363         unsigned long flags;
1364
1365         spin_lock_irqsave(&vector_lock, flags);
1366         mask = cpumask_of_cpu(first_cpu(cfg->domain));
1367         send_IPI_mask(mask, cfg->vector);
1368         spin_unlock_irqrestore(&vector_lock, flags);
1369
1370         return 1;
1371 }
1372
1373 /*
1374  * Level and edge triggered IO-APIC interrupts need different handling,
1375  * so we use two separate IRQ descriptors. Edge triggered IRQs can be
1376  * handled with the level-triggered descriptor, but that one has slightly
1377  * more overhead. Level-triggered interrupts cannot be handled with the
1378  * edge-triggered handler, without risking IRQ storms and other ugly
1379  * races.
1380  */
1381
1382 #ifdef CONFIG_SMP
1383 asmlinkage void smp_irq_move_cleanup_interrupt(void)
1384 {
1385         unsigned vector, me;
1386         ack_APIC_irq();
1387         exit_idle();
1388         irq_enter();
1389
1390         me = smp_processor_id();
1391         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
1392                 unsigned int irq;
1393                 struct irq_desc *desc;
1394                 struct irq_cfg *cfg;
1395                 irq = __get_cpu_var(vector_irq)[vector];
1396                 if (irq >= NR_IRQS)
1397                         continue;
1398
1399                 desc = irq_desc + irq;
1400                 cfg = irq_cfg + irq;
1401                 spin_lock(&desc->lock);
1402                 if (!cfg->move_cleanup_count)
1403                         goto unlock;
1404
1405                 if ((vector == cfg->vector) && cpu_isset(me, cfg->domain))
1406                         goto unlock;
1407
1408                 __get_cpu_var(vector_irq)[vector] = -1;
1409                 cfg->move_cleanup_count--;
1410 unlock:
1411                 spin_unlock(&desc->lock);
1412         }
1413
1414         irq_exit();
1415 }
1416
1417 static void irq_complete_move(unsigned int irq)
1418 {
1419         struct irq_cfg *cfg = irq_cfg + irq;
1420         unsigned vector, me;
1421
1422         if (likely(!cfg->move_in_progress))
1423                 return;
1424
1425         vector = ~get_irq_regs()->orig_ax;
1426         me = smp_processor_id();
1427         if ((vector == cfg->vector) && cpu_isset(me, cfg->domain)) {
1428                 cpumask_t cleanup_mask;
1429
1430                 cpus_and(cleanup_mask, cfg->old_domain, cpu_online_map);
1431                 cfg->move_cleanup_count = cpus_weight(cleanup_mask);
1432                 send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
1433                 cfg->move_in_progress = 0;
1434         }
1435 }
1436 #else
1437 static inline void irq_complete_move(unsigned int irq) {}
1438 #endif
1439
1440 static void ack_apic_edge(unsigned int irq)
1441 {
1442         irq_complete_move(irq);
1443         move_native_irq(irq);
1444         ack_APIC_irq();
1445 }
1446
1447 static void ack_apic_level(unsigned int irq)
1448 {
1449         int do_unmask_irq = 0;
1450
1451         irq_complete_move(irq);
1452 #ifdef CONFIG_GENERIC_PENDING_IRQ
1453         /* If we are moving the irq we need to mask it */
1454         if (unlikely(irq_desc[irq].status & IRQ_MOVE_PENDING)) {
1455                 do_unmask_irq = 1;
1456                 mask_IO_APIC_irq(irq);
1457         }
1458 #endif
1459
1460         /*
1461          * We must acknowledge the irq before we move it or the acknowledge will
1462          * not propagate properly.
1463          */
1464         ack_APIC_irq();
1465
1466         /* Now we can move and renable the irq */
1467         if (unlikely(do_unmask_irq)) {
1468                 /* Only migrate the irq if the ack has been received.
1469                  *
1470                  * On rare occasions the broadcast level triggered ack gets
1471                  * delayed going to ioapics, and if we reprogram the
1472                  * vector while Remote IRR is still set the irq will never
1473                  * fire again.
1474                  *
1475                  * To prevent this scenario we read the Remote IRR bit
1476                  * of the ioapic.  This has two effects.
1477                  * - On any sane system the read of the ioapic will
1478                  *   flush writes (and acks) going to the ioapic from
1479                  *   this cpu.
1480                  * - We get to see if the ACK has actually been delivered.
1481                  *
1482                  * Based on failed experiments of reprogramming the
1483                  * ioapic entry from outside of irq context starting
1484                  * with masking the ioapic entry and then polling until
1485                  * Remote IRR was clear before reprogramming the
1486                  * ioapic I don't trust the Remote IRR bit to be
1487                  * completey accurate.
1488                  *
1489                  * However there appears to be no other way to plug
1490                  * this race, so if the Remote IRR bit is not
1491                  * accurate and is causing problems then it is a hardware bug
1492                  * and you can go talk to the chipset vendor about it.
1493                  */
1494                 if (!io_apic_level_ack_pending(irq))
1495                         move_masked_irq(irq);
1496                 unmask_IO_APIC_irq(irq);
1497         }
1498 }
1499
1500 static struct irq_chip ioapic_chip __read_mostly = {
1501         .name           = "IO-APIC",
1502         .startup        = startup_ioapic_irq,
1503         .mask           = mask_IO_APIC_irq,
1504         .unmask         = unmask_IO_APIC_irq,
1505         .ack            = ack_apic_edge,
1506         .eoi            = ack_apic_level,
1507 #ifdef CONFIG_SMP
1508         .set_affinity   = set_ioapic_affinity_irq,
1509 #endif
1510         .retrigger      = ioapic_retrigger_irq,
1511 };
1512
1513 static inline void init_IO_APIC_traps(void)
1514 {
1515         int irq;
1516
1517         /*
1518          * NOTE! The local APIC isn't very good at handling
1519          * multiple interrupts at the same interrupt level.
1520          * As the interrupt level is determined by taking the
1521          * vector number and shifting that right by 4, we
1522          * want to spread these out a bit so that they don't
1523          * all fall in the same interrupt level.
1524          *
1525          * Also, we've got to be careful not to trash gate
1526          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1527          */
1528         for (irq = 0; irq < NR_IRQS ; irq++) {
1529                 if (IO_APIC_IRQ(irq) && !irq_cfg[irq].vector) {
1530                         /*
1531                          * Hmm.. We don't have an entry for this,
1532                          * so default to an old-fashioned 8259
1533                          * interrupt if we can..
1534                          */
1535                         if (irq < 16)
1536                                 make_8259A_irq(irq);
1537                         else
1538                                 /* Strange. Oh, well.. */
1539                                 irq_desc[irq].chip = &no_irq_chip;
1540                 }
1541         }
1542 }
1543
1544 static void enable_lapic_irq (unsigned int irq)
1545 {
1546         unsigned long v;
1547
1548         v = apic_read(APIC_LVT0);
1549         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1550 }
1551
1552 static void disable_lapic_irq (unsigned int irq)
1553 {
1554         unsigned long v;
1555
1556         v = apic_read(APIC_LVT0);
1557         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1558 }
1559
1560 static void ack_lapic_irq (unsigned int irq)
1561 {
1562         ack_APIC_irq();
1563 }
1564
1565 static void end_lapic_irq (unsigned int i) { /* nothing */ }
1566
1567 static struct hw_interrupt_type lapic_irq_type __read_mostly = {
1568         .name = "local-APIC",
1569         .typename = "local-APIC-edge",
1570         .startup = NULL, /* startup_irq() not used for IRQ0 */
1571         .shutdown = NULL, /* shutdown_irq() not used for IRQ0 */
1572         .enable = enable_lapic_irq,
1573         .disable = disable_lapic_irq,
1574         .ack = ack_lapic_irq,
1575         .end = end_lapic_irq,
1576 };
1577
1578 static void __init setup_nmi(void)
1579 {
1580         /*
1581          * Dirty trick to enable the NMI watchdog ...
1582          * We put the 8259A master into AEOI mode and
1583          * unmask on all local APICs LVT0 as NMI.
1584          *
1585          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
1586          * is from Maciej W. Rozycki - so we do not have to EOI from
1587          * the NMI handler or the timer interrupt.
1588          */
1589         printk(KERN_INFO "activating NMI Watchdog ...");
1590
1591         enable_NMI_through_LVT0();
1592
1593         printk(" done.\n");
1594 }
1595
1596 /*
1597  * This looks a bit hackish but it's about the only one way of sending
1598  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1599  * not support the ExtINT mode, unfortunately.  We need to send these
1600  * cycles as some i82489DX-based boards have glue logic that keeps the
1601  * 8259A interrupt line asserted until INTA.  --macro
1602  */
1603 static inline void __init unlock_ExtINT_logic(void)
1604 {
1605         int apic, pin, i;
1606         struct IO_APIC_route_entry entry0, entry1;
1607         unsigned char save_control, save_freq_select;
1608
1609         pin  = find_isa_irq_pin(8, mp_INT);
1610         apic = find_isa_irq_apic(8, mp_INT);
1611         if (pin == -1)
1612                 return;
1613
1614         entry0 = ioapic_read_entry(apic, pin);
1615
1616         clear_IO_APIC_pin(apic, pin);
1617
1618         memset(&entry1, 0, sizeof(entry1));
1619
1620         entry1.dest_mode = 0;                   /* physical delivery */
1621         entry1.mask = 0;                        /* unmask IRQ now */
1622         entry1.dest = hard_smp_processor_id();
1623         entry1.delivery_mode = dest_ExtINT;
1624         entry1.polarity = entry0.polarity;
1625         entry1.trigger = 0;
1626         entry1.vector = 0;
1627
1628         ioapic_write_entry(apic, pin, entry1);
1629
1630         save_control = CMOS_READ(RTC_CONTROL);
1631         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
1632         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
1633                    RTC_FREQ_SELECT);
1634         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
1635
1636         i = 100;
1637         while (i-- > 0) {
1638                 mdelay(10);
1639                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
1640                         i -= 10;
1641         }
1642
1643         CMOS_WRITE(save_control, RTC_CONTROL);
1644         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
1645         clear_IO_APIC_pin(apic, pin);
1646
1647         ioapic_write_entry(apic, pin, entry0);
1648 }
1649
1650 /*
1651  * This code may look a bit paranoid, but it's supposed to cooperate with
1652  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
1653  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
1654  * fanatically on his truly buggy board.
1655  *
1656  * FIXME: really need to revamp this for modern platforms only.
1657  */
1658 static inline void __init check_timer(void)
1659 {
1660         struct irq_cfg *cfg = irq_cfg + 0;
1661         int apic1, pin1, apic2, pin2;
1662         unsigned long flags;
1663
1664         local_irq_save(flags);
1665
1666         /*
1667          * get/set the timer IRQ vector:
1668          */
1669         disable_8259A_irq(0);
1670         assign_irq_vector(0, TARGET_CPUS);
1671
1672         /*
1673          * Subtle, code in do_timer_interrupt() expects an AEOI
1674          * mode for the 8259A whenever interrupts are routed
1675          * through I/O APICs.  Also IRQ0 has to be enabled in
1676          * the 8259A which implies the virtual wire has to be
1677          * disabled in the local APIC.
1678          */
1679         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
1680         init_8259A(1);
1681         if (timer_over_8254 > 0)
1682                 enable_8259A_irq(0);
1683
1684         pin1  = find_isa_irq_pin(0, mp_INT);
1685         apic1 = find_isa_irq_apic(0, mp_INT);
1686         pin2  = ioapic_i8259.pin;
1687         apic2 = ioapic_i8259.apic;
1688
1689         apic_printk(APIC_VERBOSE,KERN_INFO "..TIMER: vector=0x%02X apic1=%d pin1=%d apic2=%d pin2=%d\n",
1690                 cfg->vector, apic1, pin1, apic2, pin2);
1691
1692         if (pin1 != -1) {
1693                 /*
1694                  * Ok, does IRQ0 through the IOAPIC work?
1695                  */
1696                 unmask_IO_APIC_irq(0);
1697                 if (!no_timer_check && timer_irq_works()) {
1698                         nmi_watchdog_default();
1699                         if (nmi_watchdog == NMI_IO_APIC) {
1700                                 disable_8259A_irq(0);
1701                                 setup_nmi();
1702                                 enable_8259A_irq(0);
1703                         }
1704                         if (disable_timer_pin_1 > 0)
1705                                 clear_IO_APIC_pin(0, pin1);
1706                         goto out;
1707                 }
1708                 clear_IO_APIC_pin(apic1, pin1);
1709                 apic_printk(APIC_QUIET,KERN_ERR "..MP-BIOS bug: 8254 timer not "
1710                                 "connected to IO-APIC\n");
1711         }
1712
1713         apic_printk(APIC_VERBOSE,KERN_INFO "...trying to set up timer (IRQ0) "
1714                                 "through the 8259A ... ");
1715         if (pin2 != -1) {
1716                 apic_printk(APIC_VERBOSE,"\n..... (found apic %d pin %d) ...",
1717                         apic2, pin2);
1718                 /*
1719                  * legacy devices should be connected to IO APIC #0
1720                  */
1721                 setup_ExtINT_IRQ0_pin(apic2, pin2, cfg->vector);
1722                 if (timer_irq_works()) {
1723                         apic_printk(APIC_VERBOSE," works.\n");
1724                         nmi_watchdog_default();
1725                         if (nmi_watchdog == NMI_IO_APIC) {
1726                                 setup_nmi();
1727                         }
1728                         goto out;
1729                 }
1730                 /*
1731                  * Cleanup, just in case ...
1732                  */
1733                 clear_IO_APIC_pin(apic2, pin2);
1734         }
1735         apic_printk(APIC_VERBOSE," failed.\n");
1736
1737         if (nmi_watchdog == NMI_IO_APIC) {
1738                 printk(KERN_WARNING "timer doesn't work through the IO-APIC - disabling NMI Watchdog!\n");
1739                 nmi_watchdog = 0;
1740         }
1741
1742         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as Virtual Wire IRQ...");
1743
1744         disable_8259A_irq(0);
1745         irq_desc[0].chip = &lapic_irq_type;
1746         apic_write(APIC_LVT0, APIC_DM_FIXED | cfg->vector);     /* Fixed mode */
1747         enable_8259A_irq(0);
1748
1749         if (timer_irq_works()) {
1750                 apic_printk(APIC_VERBOSE," works.\n");
1751                 goto out;
1752         }
1753         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | cfg->vector);
1754         apic_printk(APIC_VERBOSE," failed.\n");
1755
1756         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as ExtINT IRQ...");
1757
1758         init_8259A(0);
1759         make_8259A_irq(0);
1760         apic_write(APIC_LVT0, APIC_DM_EXTINT);
1761
1762         unlock_ExtINT_logic();
1763
1764         if (timer_irq_works()) {
1765                 apic_printk(APIC_VERBOSE," works.\n");
1766                 goto out;
1767         }
1768         apic_printk(APIC_VERBOSE," failed :(.\n");
1769         panic("IO-APIC + timer doesn't work! Try using the 'noapic' kernel parameter\n");
1770 out:
1771         local_irq_restore(flags);
1772 }
1773
1774 static int __init notimercheck(char *s)
1775 {
1776         no_timer_check = 1;
1777         return 1;
1778 }
1779 __setup("no_timer_check", notimercheck);
1780
1781 /*
1782  *
1783  * IRQs that are handled by the PIC in the MPS IOAPIC case.
1784  * - IRQ2 is the cascade IRQ, and cannot be a io-apic IRQ.
1785  *   Linux doesn't really care, as it's not actually used
1786  *   for any interrupt handling anyway.
1787  */
1788 #define PIC_IRQS        (1<<2)
1789
1790 void __init setup_IO_APIC(void)
1791 {
1792
1793         /*
1794          * calling enable_IO_APIC() is moved to setup_local_APIC for BP
1795          */
1796
1797         if (acpi_ioapic)
1798                 io_apic_irqs = ~0;      /* all IRQs go through IOAPIC */
1799         else
1800                 io_apic_irqs = ~PIC_IRQS;
1801
1802         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
1803
1804         sync_Arb_IDs();
1805         setup_IO_APIC_irqs();
1806         init_IO_APIC_traps();
1807         check_timer();
1808         if (!acpi_ioapic)
1809                 print_IO_APIC();
1810 }
1811
1812 struct sysfs_ioapic_data {
1813         struct sys_device dev;
1814         struct IO_APIC_route_entry entry[0];
1815 };
1816 static struct sysfs_ioapic_data * mp_ioapic_data[MAX_IO_APICS];
1817
1818 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
1819 {
1820         struct IO_APIC_route_entry *entry;
1821         struct sysfs_ioapic_data *data;
1822         int i;
1823
1824         data = container_of(dev, struct sysfs_ioapic_data, dev);
1825         entry = data->entry;
1826         for (i = 0; i < nr_ioapic_registers[dev->id]; i ++, entry ++ )
1827                 *entry = ioapic_read_entry(dev->id, i);
1828
1829         return 0;
1830 }
1831
1832 static int ioapic_resume(struct sys_device *dev)
1833 {
1834         struct IO_APIC_route_entry *entry;
1835         struct sysfs_ioapic_data *data;
1836         unsigned long flags;
1837         union IO_APIC_reg_00 reg_00;
1838         int i;
1839
1840         data = container_of(dev, struct sysfs_ioapic_data, dev);
1841         entry = data->entry;
1842
1843         spin_lock_irqsave(&ioapic_lock, flags);
1844         reg_00.raw = io_apic_read(dev->id, 0);
1845         if (reg_00.bits.ID != mp_ioapics[dev->id].mpc_apicid) {
1846                 reg_00.bits.ID = mp_ioapics[dev->id].mpc_apicid;
1847                 io_apic_write(dev->id, 0, reg_00.raw);
1848         }
1849         spin_unlock_irqrestore(&ioapic_lock, flags);
1850         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
1851                 ioapic_write_entry(dev->id, i, entry[i]);
1852
1853         return 0;
1854 }
1855
1856 static struct sysdev_class ioapic_sysdev_class = {
1857         .name = "ioapic",
1858         .suspend = ioapic_suspend,
1859         .resume = ioapic_resume,
1860 };
1861
1862 static int __init ioapic_init_sysfs(void)
1863 {
1864         struct sys_device * dev;
1865         int i, size, error;
1866
1867         error = sysdev_class_register(&ioapic_sysdev_class);
1868         if (error)
1869                 return error;
1870
1871         for (i = 0; i < nr_ioapics; i++ ) {
1872                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
1873                         * sizeof(struct IO_APIC_route_entry);
1874                 mp_ioapic_data[i] = kzalloc(size, GFP_KERNEL);
1875                 if (!mp_ioapic_data[i]) {
1876                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1877                         continue;
1878                 }
1879                 dev = &mp_ioapic_data[i]->dev;
1880                 dev->id = i;
1881                 dev->cls = &ioapic_sysdev_class;
1882                 error = sysdev_register(dev);
1883                 if (error) {
1884                         kfree(mp_ioapic_data[i]);
1885                         mp_ioapic_data[i] = NULL;
1886                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1887                         continue;
1888                 }
1889         }
1890
1891         return 0;
1892 }
1893
1894 device_initcall(ioapic_init_sysfs);
1895
1896 /*
1897  * Dynamic irq allocate and deallocation
1898  */
1899 int create_irq(void)
1900 {
1901         /* Allocate an unused irq */
1902         int irq;
1903         int new;
1904         unsigned long flags;
1905
1906         irq = -ENOSPC;
1907         spin_lock_irqsave(&vector_lock, flags);
1908         for (new = (NR_IRQS - 1); new >= 0; new--) {
1909                 if (platform_legacy_irq(new))
1910                         continue;
1911                 if (irq_cfg[new].vector != 0)
1912                         continue;
1913                 if (__assign_irq_vector(new, TARGET_CPUS) == 0)
1914                         irq = new;
1915                 break;
1916         }
1917         spin_unlock_irqrestore(&vector_lock, flags);
1918
1919         if (irq >= 0) {
1920                 dynamic_irq_init(irq);
1921         }
1922         return irq;
1923 }
1924
1925 void destroy_irq(unsigned int irq)
1926 {
1927         unsigned long flags;
1928
1929         dynamic_irq_cleanup(irq);
1930
1931         spin_lock_irqsave(&vector_lock, flags);
1932         __clear_irq_vector(irq);
1933         spin_unlock_irqrestore(&vector_lock, flags);
1934 }
1935
1936 /*
1937  * MSI message composition
1938  */
1939 #ifdef CONFIG_PCI_MSI
1940 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
1941 {
1942         struct irq_cfg *cfg = irq_cfg + irq;
1943         int err;
1944         unsigned dest;
1945         cpumask_t tmp;
1946
1947         tmp = TARGET_CPUS;
1948         err = assign_irq_vector(irq, tmp);
1949         if (!err) {
1950                 cpus_and(tmp, cfg->domain, tmp);
1951                 dest = cpu_mask_to_apicid(tmp);
1952
1953                 msg->address_hi = MSI_ADDR_BASE_HI;
1954                 msg->address_lo =
1955                         MSI_ADDR_BASE_LO |
1956                         ((INT_DEST_MODE == 0) ?
1957                                 MSI_ADDR_DEST_MODE_PHYSICAL:
1958                                 MSI_ADDR_DEST_MODE_LOGICAL) |
1959                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1960                                 MSI_ADDR_REDIRECTION_CPU:
1961                                 MSI_ADDR_REDIRECTION_LOWPRI) |
1962                         MSI_ADDR_DEST_ID(dest);
1963
1964                 msg->data =
1965                         MSI_DATA_TRIGGER_EDGE |
1966                         MSI_DATA_LEVEL_ASSERT |
1967                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1968                                 MSI_DATA_DELIVERY_FIXED:
1969                                 MSI_DATA_DELIVERY_LOWPRI) |
1970                         MSI_DATA_VECTOR(cfg->vector);
1971         }
1972         return err;
1973 }
1974
1975 #ifdef CONFIG_SMP
1976 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
1977 {
1978         struct irq_cfg *cfg = irq_cfg + irq;
1979         struct msi_msg msg;
1980         unsigned int dest;
1981         cpumask_t tmp;
1982
1983         cpus_and(tmp, mask, cpu_online_map);
1984         if (cpus_empty(tmp))
1985                 return;
1986
1987         if (assign_irq_vector(irq, mask))
1988                 return;
1989
1990         cpus_and(tmp, cfg->domain, mask);
1991         dest = cpu_mask_to_apicid(tmp);
1992
1993         read_msi_msg(irq, &msg);
1994
1995         msg.data &= ~MSI_DATA_VECTOR_MASK;
1996         msg.data |= MSI_DATA_VECTOR(cfg->vector);
1997         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
1998         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
1999
2000         write_msi_msg(irq, &msg);
2001         irq_desc[irq].affinity = mask;
2002 }
2003 #endif /* CONFIG_SMP */
2004
2005 /*
2006  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
2007  * which implement the MSI or MSI-X Capability Structure.
2008  */
2009 static struct irq_chip msi_chip = {
2010         .name           = "PCI-MSI",
2011         .unmask         = unmask_msi_irq,
2012         .mask           = mask_msi_irq,
2013         .ack            = ack_apic_edge,
2014 #ifdef CONFIG_SMP
2015         .set_affinity   = set_msi_irq_affinity,
2016 #endif
2017         .retrigger      = ioapic_retrigger_irq,
2018 };
2019
2020 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
2021 {
2022         struct msi_msg msg;
2023         int irq, ret;
2024         irq = create_irq();
2025         if (irq < 0)
2026                 return irq;
2027
2028         ret = msi_compose_msg(dev, irq, &msg);
2029         if (ret < 0) {
2030                 destroy_irq(irq);
2031                 return ret;
2032         }
2033
2034         set_irq_msi(irq, desc);
2035         write_msi_msg(irq, &msg);
2036
2037         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq, "edge");
2038
2039         return 0;
2040 }
2041
2042 void arch_teardown_msi_irq(unsigned int irq)
2043 {
2044         destroy_irq(irq);
2045 }
2046
2047 #ifdef CONFIG_DMAR
2048 #ifdef CONFIG_SMP
2049 static void dmar_msi_set_affinity(unsigned int irq, cpumask_t mask)
2050 {
2051         struct irq_cfg *cfg = irq_cfg + irq;
2052         struct msi_msg msg;
2053         unsigned int dest;
2054         cpumask_t tmp;
2055
2056         cpus_and(tmp, mask, cpu_online_map);
2057         if (cpus_empty(tmp))
2058                 return;
2059
2060         if (assign_irq_vector(irq, mask))
2061                 return;
2062
2063         cpus_and(tmp, cfg->domain, mask);
2064         dest = cpu_mask_to_apicid(tmp);
2065
2066         dmar_msi_read(irq, &msg);
2067
2068         msg.data &= ~MSI_DATA_VECTOR_MASK;
2069         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2070         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2071         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2072
2073         dmar_msi_write(irq, &msg);
2074         irq_desc[irq].affinity = mask;
2075 }
2076 #endif /* CONFIG_SMP */
2077
2078 struct irq_chip dmar_msi_type = {
2079         .name = "DMAR_MSI",
2080         .unmask = dmar_msi_unmask,
2081         .mask = dmar_msi_mask,
2082         .ack = ack_apic_edge,
2083 #ifdef CONFIG_SMP
2084         .set_affinity = dmar_msi_set_affinity,
2085 #endif
2086         .retrigger = ioapic_retrigger_irq,
2087 };
2088
2089 int arch_setup_dmar_msi(unsigned int irq)
2090 {
2091         int ret;
2092         struct msi_msg msg;
2093
2094         ret = msi_compose_msg(NULL, irq, &msg);
2095         if (ret < 0)
2096                 return ret;
2097         dmar_msi_write(irq, &msg);
2098         set_irq_chip_and_handler_name(irq, &dmar_msi_type, handle_edge_irq,
2099                 "edge");
2100         return 0;
2101 }
2102 #endif
2103
2104 #endif /* CONFIG_PCI_MSI */
2105 /*
2106  * Hypertransport interrupt support
2107  */
2108 #ifdef CONFIG_HT_IRQ
2109
2110 #ifdef CONFIG_SMP
2111
2112 static void target_ht_irq(unsigned int irq, unsigned int dest, u8 vector)
2113 {
2114         struct ht_irq_msg msg;
2115         fetch_ht_irq_msg(irq, &msg);
2116
2117         msg.address_lo &= ~(HT_IRQ_LOW_VECTOR_MASK | HT_IRQ_LOW_DEST_ID_MASK);
2118         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
2119
2120         msg.address_lo |= HT_IRQ_LOW_VECTOR(vector) | HT_IRQ_LOW_DEST_ID(dest);
2121         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2122
2123         write_ht_irq_msg(irq, &msg);
2124 }
2125
2126 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2127 {
2128         struct irq_cfg *cfg = irq_cfg + irq;
2129         unsigned int dest;
2130         cpumask_t tmp;
2131
2132         cpus_and(tmp, mask, cpu_online_map);
2133         if (cpus_empty(tmp))
2134                 return;
2135
2136         if (assign_irq_vector(irq, mask))
2137                 return;
2138
2139         cpus_and(tmp, cfg->domain, mask);
2140         dest = cpu_mask_to_apicid(tmp);
2141
2142         target_ht_irq(irq, dest, cfg->vector);
2143         irq_desc[irq].affinity = mask;
2144 }
2145 #endif
2146
2147 static struct irq_chip ht_irq_chip = {
2148         .name           = "PCI-HT",
2149         .mask           = mask_ht_irq,
2150         .unmask         = unmask_ht_irq,
2151         .ack            = ack_apic_edge,
2152 #ifdef CONFIG_SMP
2153         .set_affinity   = set_ht_irq_affinity,
2154 #endif
2155         .retrigger      = ioapic_retrigger_irq,
2156 };
2157
2158 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2159 {
2160         struct irq_cfg *cfg = irq_cfg + irq;
2161         int err;
2162         cpumask_t tmp;
2163
2164         tmp = TARGET_CPUS;
2165         err = assign_irq_vector(irq, tmp);
2166         if (!err) {
2167                 struct ht_irq_msg msg;
2168                 unsigned dest;
2169
2170                 cpus_and(tmp, cfg->domain, tmp);
2171                 dest = cpu_mask_to_apicid(tmp);
2172
2173                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2174
2175                 msg.address_lo =
2176                         HT_IRQ_LOW_BASE |
2177                         HT_IRQ_LOW_DEST_ID(dest) |
2178                         HT_IRQ_LOW_VECTOR(cfg->vector) |
2179                         ((INT_DEST_MODE == 0) ?
2180                                 HT_IRQ_LOW_DM_PHYSICAL :
2181                                 HT_IRQ_LOW_DM_LOGICAL) |
2182                         HT_IRQ_LOW_RQEOI_EDGE |
2183                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2184                                 HT_IRQ_LOW_MT_FIXED :
2185                                 HT_IRQ_LOW_MT_ARBITRATED) |
2186                         HT_IRQ_LOW_IRQ_MASKED;
2187
2188                 write_ht_irq_msg(irq, &msg);
2189
2190                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2191                                               handle_edge_irq, "edge");
2192         }
2193         return err;
2194 }
2195 #endif /* CONFIG_HT_IRQ */
2196
2197 /* --------------------------------------------------------------------------
2198                           ACPI-based IOAPIC Configuration
2199    -------------------------------------------------------------------------- */
2200
2201 #ifdef CONFIG_ACPI
2202
2203 #define IO_APIC_MAX_ID          0xFE
2204
2205 int __init io_apic_get_redir_entries (int ioapic)
2206 {
2207         union IO_APIC_reg_01    reg_01;
2208         unsigned long flags;
2209
2210         spin_lock_irqsave(&ioapic_lock, flags);
2211         reg_01.raw = io_apic_read(ioapic, 1);
2212         spin_unlock_irqrestore(&ioapic_lock, flags);
2213
2214         return reg_01.bits.entries;
2215 }
2216
2217
2218 int io_apic_set_pci_routing (int ioapic, int pin, int irq, int triggering, int polarity)
2219 {
2220         if (!IO_APIC_IRQ(irq)) {
2221                 apic_printk(APIC_QUIET,KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2222                         ioapic);
2223                 return -EINVAL;
2224         }
2225
2226         /*
2227          * IRQs < 16 are already in the irq_2_pin[] map
2228          */
2229         if (irq >= 16)
2230                 add_pin_to_irq(irq, ioapic, pin);
2231
2232         setup_IO_APIC_irq(ioapic, pin, irq, triggering, polarity);
2233
2234         return 0;
2235 }
2236
2237
2238 int acpi_get_override_irq(int bus_irq, int *trigger, int *polarity)
2239 {
2240         int i;
2241
2242         if (skip_ioapic_setup)
2243                 return -1;
2244
2245         for (i = 0; i < mp_irq_entries; i++)
2246                 if (mp_irqs[i].mpc_irqtype == mp_INT &&
2247                     mp_irqs[i].mpc_srcbusirq == bus_irq)
2248                         break;
2249         if (i >= mp_irq_entries)
2250                 return -1;
2251
2252         *trigger = irq_trigger(i);
2253         *polarity = irq_polarity(i);
2254         return 0;
2255 }
2256
2257 #endif /* CONFIG_ACPI */
2258
2259 /*
2260  * This function currently is only a helper for the i386 smp boot process where
2261  * we need to reprogram the ioredtbls to cater for the cpus which have come online
2262  * so mask in all cases should simply be TARGET_CPUS
2263  */
2264 #ifdef CONFIG_SMP
2265 void __init setup_ioapic_dest(void)
2266 {
2267         int pin, ioapic, irq, irq_entry;
2268
2269         if (skip_ioapic_setup == 1)
2270                 return;
2271
2272         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
2273                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
2274                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
2275                         if (irq_entry == -1)
2276                                 continue;
2277                         irq = pin_2_irq(irq_entry, ioapic, pin);
2278
2279                         /* setup_IO_APIC_irqs could fail to get vector for some device
2280                          * when you have too many devices, because at that time only boot
2281                          * cpu is online.
2282                          */
2283                         if (!irq_cfg[irq].vector)
2284                                 setup_IO_APIC_irq(ioapic, pin, irq,
2285                                                   irq_trigger(irq_entry),
2286                                                   irq_polarity(irq_entry));
2287                         else
2288                                 set_ioapic_affinity_irq(irq, TARGET_CPUS);
2289                 }
2290
2291         }
2292 }
2293 #endif
2294
2295 #define IOAPIC_RESOURCE_NAME_SIZE 11
2296
2297 static struct resource *ioapic_resources;
2298
2299 static struct resource * __init ioapic_setup_resources(void)
2300 {
2301         unsigned long n;
2302         struct resource *res;
2303         char *mem;
2304         int i;
2305
2306         if (nr_ioapics <= 0)
2307                 return NULL;
2308
2309         n = IOAPIC_RESOURCE_NAME_SIZE + sizeof(struct resource);
2310         n *= nr_ioapics;
2311
2312         mem = alloc_bootmem(n);
2313         res = (void *)mem;
2314
2315         if (mem != NULL) {
2316                 mem += sizeof(struct resource) * nr_ioapics;
2317
2318                 for (i = 0; i < nr_ioapics; i++) {
2319                         res[i].name = mem;
2320                         res[i].flags = IORESOURCE_MEM | IORESOURCE_BUSY;
2321                         sprintf(mem,  "IOAPIC %u", i);
2322                         mem += IOAPIC_RESOURCE_NAME_SIZE;
2323                 }
2324         }
2325
2326         ioapic_resources = res;
2327
2328         return res;
2329 }
2330
2331 void __init ioapic_init_mappings(void)
2332 {
2333         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2334         struct resource *ioapic_res;
2335         int i;
2336
2337         ioapic_res = ioapic_setup_resources();
2338         for (i = 0; i < nr_ioapics; i++) {
2339                 if (smp_found_config) {
2340                         ioapic_phys = mp_ioapics[i].mpc_apicaddr;
2341                 } else {
2342                         ioapic_phys = (unsigned long)
2343                                 alloc_bootmem_pages(PAGE_SIZE);
2344                         ioapic_phys = __pa(ioapic_phys);
2345                 }
2346                 set_fixmap_nocache(idx, ioapic_phys);
2347                 apic_printk(APIC_VERBOSE,
2348                             "mapped IOAPIC to %016lx (%016lx)\n",
2349                             __fix_to_virt(idx), ioapic_phys);
2350                 idx++;
2351
2352                 if (ioapic_res != NULL) {
2353                         ioapic_res->start = ioapic_phys;
2354                         ioapic_res->end = ioapic_phys + (4 * 1024) - 1;
2355                         ioapic_res++;
2356                 }
2357         }
2358 }
2359
2360 static int __init ioapic_insert_resources(void)
2361 {
2362         int i;
2363         struct resource *r = ioapic_resources;
2364
2365         if (!r) {
2366                 printk(KERN_ERR
2367                        "IO APIC resources could be not be allocated.\n");
2368                 return -1;
2369         }
2370
2371         for (i = 0; i < nr_ioapics; i++) {
2372                 insert_resource(&iomem_resource, r);
2373                 r++;
2374         }
2375
2376         return 0;
2377 }
2378
2379 /* Insert the IO APIC resources after PCI initialization has occured to handle
2380  * IO APICS that are mapped in on a BAR in PCI space. */
2381 late_initcall(ioapic_insert_resources);
2382