arch/x86/kernel/cpu/mtrr/main.c

   1 /*  Generic MTRR (Memory Type Range Register) driver.
   2
   3     Copyright (C) 1997-2000  Richard Gooch
   4     Copyright (c) 2002       Patrick Mochel
   5
   6     This library is free software; you can redistribute it and/or
   7     modify it under the terms of the GNU Library General Public
   8     License as published by the Free Software Foundation; either
   9     version 2 of the License, or (at your option) any later version.
  10
  11     This library is distributed in the hope that it will be useful,
  12     but WITHOUT ANY WARRANTY; without even the implied warranty of
  13     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14     Library General Public License for more details.
  15
  16     You should have received a copy of the GNU Library General Public
  17     License along with this library; if not, write to the Free
  18     Software Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  19
  20     Richard Gooch may be reached by email at  rgooch@atnf.csiro.au
  21     The postal address is:
  22       Richard Gooch, c/o ATNF, P. O. Box 76, Epping, N.S.W., 2121, Australia.
  23
  24     Source: "Pentium Pro Family Developer's Manual, Volume 3:
  25     Operating System Writer's Guide" (Intel document number 242692),
  26     section 11.11.7
  27
  28     This was cleaned and made readable by Patrick Mochel <mochel@osdl.org>
  29     on 6-7 March 2002.
  30     Source: Intel Architecture Software Developers Manual, Volume 3:
  31     System Programming Guide; Section 9.11. (1997 edition - PPro).
  32 */
  33
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/pci.h>
  37 #include <linux/smp.h>
  38 #include <linux/cpu.h>
  39 #include <linux/mutex.h>
  40 #include <linux/sort.h>
  41
  42 #include <asm/e820.h>
  43 #include <asm/mtrr.h>
  44 #include <asm/uaccess.h>
  45 #include <asm/processor.h>
  46 #include <asm/msr.h>
  47 #include <asm/kvm_para.h>
  48 #include "mtrr.h"
  49
  50 u32 num_var_ranges = 0;
  51
  52 unsigned int mtrr_usage_table[MAX_VAR_RANGES];
  53 static DEFINE_MUTEX(mtrr_mutex);
  54
  55 u64 size_or_mask, size_and_mask;
  56
  57 static struct mtrr_ops * mtrr_ops[X86_VENDOR_NUM] = {};
  58
  59 struct mtrr_ops * mtrr_if = NULL;
  60
  61 static void set_mtrr(unsigned int reg, unsigned long base,
  62                      unsigned long size, mtrr_type type);
  63
  64 void set_mtrr_ops(struct mtrr_ops * ops)
  65 {
  66         if (ops->vendor && ops->vendor < X86_VENDOR_NUM)
  67                 mtrr_ops[ops->vendor] = ops;
  68 }
  69
  70 /*  Returns non-zero if we have the write-combining memory type  */
  71 static int have_wrcomb(void)
  72 {
  73         struct pci_dev *dev;
  74         u8 rev;
  75
  76         if ((dev = pci_get_class(PCI_CLASS_BRIDGE_HOST << 8, NULL)) != NULL) {
  77                 /* ServerWorks LE chipsets < rev 6 have problems with write-combining
  78                    Don't allow it and leave room for other chipsets to be tagged */
  79                 if (dev->vendor == PCI_VENDOR_ID_SERVERWORKS &&
  80                     dev->device == PCI_DEVICE_ID_SERVERWORKS_LE) {
  81                         pci_read_config_byte(dev, PCI_CLASS_REVISION, &rev);
  82                         if (rev <= 5) {
  83                                 printk(KERN_INFO "mtrr: Serverworks LE rev < 6 detected. Write-combining disabled.\n");
  84                                 pci_dev_put(dev);
  85                                 return 0;
  86                         }
  87                 }
  88                 /* Intel 450NX errata # 23. Non ascending cacheline evictions to
  89                    write combining memory may resulting in data corruption */
  90                 if (dev->vendor == PCI_VENDOR_ID_INTEL &&
  91                     dev->device == PCI_DEVICE_ID_INTEL_82451NX) {
  92                         printk(KERN_INFO "mtrr: Intel 450NX MMC detected. Write-combining disabled.\n");
  93                         pci_dev_put(dev);
  94                         return 0;
  95                 }
  96                 pci_dev_put(dev);
  97         }
  98         return (mtrr_if->have_wrcomb ? mtrr_if->have_wrcomb() : 0);
  99 }
 100
 101 /*  This function returns the number of variable MTRRs  */
 102 static void __init set_num_var_ranges(void)
 103 {
 104         unsigned long config = 0, dummy;
 105
 106         if (use_intel()) {
 107                 rdmsr(MTRRcap_MSR, config, dummy);
 108         } else if (is_cpu(AMD))
 109                 config = 2;
 110         else if (is_cpu(CYRIX) || is_cpu(CENTAUR))
 111                 config = 8;
 112         num_var_ranges = config & 0xff;
 113 }
 114
 115 static void __init init_table(void)
 116 {
 117         int i, max;
 118
 119         max = num_var_ranges;
 120         for (i = 0; i < max; i++)
 121                 mtrr_usage_table[i] = 1;
 122 }
 123
 124 struct set_mtrr_data {
 125         atomic_t        count;
 126         atomic_t        gate;
 127         unsigned long   smp_base;
 128         unsigned long   smp_size;
 129         unsigned int    smp_reg;
 130         mtrr_type       smp_type;
 131 };
 132
 133 static void ipi_handler(void *info)
 134 /*  [SUMMARY] Synchronisation handler. Executed by "other" CPUs.
 135     [RETURNS] Nothing.
 136 */
 137 {
 138 #ifdef CONFIG_SMP
 139         struct set_mtrr_data *data = info;
 140         unsigned long flags;
 141
 142         local_irq_save(flags);
 143
 144         atomic_dec(&data->count);
 145         while(!atomic_read(&data->gate))
 146                 cpu_relax();
 147
 148         /*  The master has cleared me to execute  */
 149         if (data->smp_reg != ~0U)
 150                 mtrr_if->set(data->smp_reg, data->smp_base,
 151                              data->smp_size, data->smp_type);
 152         else
 153                 mtrr_if->set_all();
 154
 155         atomic_dec(&data->count);
 156         while(atomic_read(&data->gate))
 157                 cpu_relax();
 158
 159         atomic_dec(&data->count);
 160         local_irq_restore(flags);
 161 #endif
 162 }
 163
 164 static inline int types_compatible(mtrr_type type1, mtrr_type type2) {
 165         return type1 == MTRR_TYPE_UNCACHABLE ||
 166                type2 == MTRR_TYPE_UNCACHABLE ||
 167                (type1 == MTRR_TYPE_WRTHROUGH && type2 == MTRR_TYPE_WRBACK) ||
 168                (type1 == MTRR_TYPE_WRBACK && type2 == MTRR_TYPE_WRTHROUGH);
 169 }
 170
 171 /**
 172  * set_mtrr - update mtrrs on all processors
 173  * @reg:        mtrr in question
 174  * @base:       mtrr base
 175  * @size:       mtrr size
 176  * @type:       mtrr type
 177  *
 178  * This is kinda tricky, but fortunately, Intel spelled it out for us cleanly:
 179  *
 180  * 1. Send IPI to do the following:
 181  * 2. Disable Interrupts
 182  * 3. Wait for all procs to do so
 183  * 4. Enter no-fill cache mode
 184  * 5. Flush caches
 185  * 6. Clear PGE bit
 186  * 7. Flush all TLBs
 187  * 8. Disable all range registers
 188  * 9. Update the MTRRs
 189  * 10. Enable all range registers
 190  * 11. Flush all TLBs and caches again
 191  * 12. Enter normal cache mode and reenable caching
 192  * 13. Set PGE
 193  * 14. Wait for buddies to catch up
 194  * 15. Enable interrupts.
 195  *
 196  * What does that mean for us? Well, first we set data.count to the number
 197  * of CPUs. As each CPU disables interrupts, it'll decrement it once. We wait
 198  * until it hits 0 and proceed. We set the data.gate flag and reset data.count.
 199  * Meanwhile, they are waiting for that flag to be set. Once it's set, each
 200  * CPU goes through the transition of updating MTRRs. The CPU vendors may each do it
 201  * differently, so we call mtrr_if->set() callback and let them take care of it.
 202  * When they're done, they again decrement data->count and wait for data.gate to
 203  * be reset.
 204  * When we finish, we wait for data.count to hit 0 and toggle the data.gate flag.
 205  * Everyone then enables interrupts and we all continue on.
 206  *
 207  * Note that the mechanism is the same for UP systems, too; all the SMP stuff
 208  * becomes nops.
 209  */
 210 static void set_mtrr(unsigned int reg, unsigned long base,
 211                      unsigned long size, mtrr_type type)
 212 {
 213         struct set_mtrr_data data;
 214         unsigned long flags;
 215
 216         data.smp_reg = reg;
 217         data.smp_base = base;
 218         data.smp_size = size;
 219         data.smp_type = type;
 220         atomic_set(&data.count, num_booting_cpus() - 1);
 221         /* make sure data.count is visible before unleashing other CPUs */
 222         smp_wmb();
 223         atomic_set(&data.gate,0);
 224
 225         /*  Start the ball rolling on other CPUs  */
 226         if (smp_call_function(ipi_handler, &data, 0) != 0)
 227                 panic("mtrr: timed out waiting for other CPUs\n");
 228
 229         local_irq_save(flags);
 230
 231         while(atomic_read(&data.count))
 232                 cpu_relax();
 233
 234         /* ok, reset count and toggle gate */
 235         atomic_set(&data.count, num_booting_cpus() - 1);
 236         smp_wmb();
 237         atomic_set(&data.gate,1);
 238
 239         /* do our MTRR business */
 240
 241         /* HACK!
 242          * We use this same function to initialize the mtrrs on boot.
 243          * The state of the boot cpu's mtrrs has been saved, and we want
 244          * to replicate across all the APs.
 245          * If we're doing that @reg is set to something special...
 246          */
 247         if (reg != ~0U)
 248                 mtrr_if->set(reg,base,size,type);
 249
 250         /* wait for the others */
 251         while(atomic_read(&data.count))
 252                 cpu_relax();
 253
 254         atomic_set(&data.count, num_booting_cpus() - 1);
 255         smp_wmb();
 256         atomic_set(&data.gate,0);
 257
 258         /*
 259          * Wait here for everyone to have seen the gate change
 260          * So we're the last ones to touch 'data'
 261          */
 262         while(atomic_read(&data.count))
 263                 cpu_relax();
 264
 265         local_irq_restore(flags);
 266 }
 267
 268 /**
 269  *      mtrr_add_page - Add a memory type region
 270  *      @base: Physical base address of region in pages (in units of 4 kB!)
 271  *      @size: Physical size of region in pages (4 kB)
 272  *      @type: Type of MTRR desired
 273  *      @increment: If this is true do usage counting on the region
 274  *
 275  *      Memory type region registers control the caching on newer Intel and
 276  *      non Intel processors. This function allows drivers to request an
 277  *      MTRR is added. The details and hardware specifics of each processor's
 278  *      implementation are hidden from the caller, but nevertheless the
 279  *      caller should expect to need to provide a power of two size on an
 280  *      equivalent power of two boundary.
 281  *
 282  *      If the region cannot be added either because all regions are in use
 283  *      or the CPU cannot support it a negative value is returned. On success
 284  *      the register number for this entry is returned, but should be treated
 285  *      as a cookie only.
 286  *
 287  *      On a multiprocessor machine the changes are made to all processors.
 288  *      This is required on x86 by the Intel processors.
 289  *
 290  *      The available types are
 291  *
 292  *      %MTRR_TYPE_UNCACHABLE   -       No caching
 293  *
 294  *      %MTRR_TYPE_WRBACK       -       Write data back in bursts whenever
 295  *
 296  *      %MTRR_TYPE_WRCOMB       -       Write data back soon but allow bursts
 297  *
 298  *      %MTRR_TYPE_WRTHROUGH    -       Cache reads but not writes
 299  *
 300  *      BUGS: Needs a quiet flag for the cases where drivers do not mind
 301  *      failures and do not wish system log messages to be sent.
 302  */
 303
 304 int mtrr_add_page(unsigned long base, unsigned long size,
 305                   unsigned int type, bool increment)
 306 {
 307         int i, replace, error;
 308         mtrr_type ltype;
 309         unsigned long lbase, lsize;
 310
 311         if (!mtrr_if)
 312                 return -ENXIO;
 313
 314         if ((error = mtrr_if->validate_add_page(base,size,type)))
 315                 return error;
 316
 317         if (type >= MTRR_NUM_TYPES) {
 318                 printk(KERN_WARNING "mtrr: type: %u invalid\n", type);
 319                 return -EINVAL;
 320         }
 321
 322         /*  If the type is WC, check that this processor supports it  */
 323         if ((type == MTRR_TYPE_WRCOMB) && !have_wrcomb()) {
 324                 printk(KERN_WARNING
 325                        "mtrr: your processor doesn't support write-combining\n");
 326                 return -ENOSYS;
 327         }
 328
 329         if (!size) {
 330                 printk(KERN_WARNING "mtrr: zero sized request\n");
 331                 return -EINVAL;
 332         }
 333
 334         if (base & size_or_mask || size & size_or_mask) {
 335                 printk(KERN_WARNING "mtrr: base or size exceeds the MTRR width\n");
 336                 return -EINVAL;
 337         }
 338
 339         error = -EINVAL;
 340         replace = -1;
 341
 342         /* No CPU hotplug when we change MTRR entries */
 343         get_online_cpus();
 344         /*  Search for existing MTRR  */
 345         mutex_lock(&mtrr_mutex);
 346         for (i = 0; i < num_var_ranges; ++i) {
 347                 mtrr_if->get(i, &lbase, &lsize, &ltype);
 348                 if (!lsize || base > lbase + lsize - 1 || base + size - 1 < lbase)
 349                         continue;
 350                 /*  At this point we know there is some kind of overlap/enclosure  */
 351                 if (base < lbase || base + size - 1 > lbase + lsize - 1) {
 352                         if (base <= lbase && base + size - 1 >= lbase + lsize - 1) {
 353                                 /*  New region encloses an existing region  */
 354                                 if (type == ltype) {
 355                                         replace = replace == -1 ? i : -2;
 356                                         continue;
 357                                 }
 358                                 else if (types_compatible(type, ltype))
 359                                         continue;
 360                         }
 361                         printk(KERN_WARNING
 362                                "mtrr: 0x%lx000,0x%lx000 overlaps existing"
 363                                " 0x%lx000,0x%lx000\n", base, size, lbase,
 364                                lsize);
 365                         goto out;
 366                 }
 367                 /*  New region is enclosed by an existing region  */
 368                 if (ltype != type) {
 369                         if (types_compatible(type, ltype))
 370                                 continue;
 371                         printk (KERN_WARNING "mtrr: type mismatch for %lx000,%lx000 old: %s new: %s\n",
 372                              base, size, mtrr_attrib_to_str(ltype),
 373                              mtrr_attrib_to_str(type));
 374                         goto out;
 375                 }
 376                 if (increment)
 377                         ++mtrr_usage_table[i];
 378                 error = i;
 379                 goto out;
 380         }
 381         /*  Search for an empty MTRR  */
 382         i = mtrr_if->get_free_region(base, size, replace);
 383         if (i >= 0) {
 384                 set_mtrr(i, base, size, type);
 385                 if (likely(replace < 0)) {
 386                         mtrr_usage_table[i] = 1;
 387                 } else {
 388                         mtrr_usage_table[i] = mtrr_usage_table[replace];
 389                         if (increment)
 390                                 mtrr_usage_table[i]++;
 391                         if (unlikely(replace != i)) {
 392                                 set_mtrr(replace, 0, 0, 0);
 393                                 mtrr_usage_table[replace] = 0;
 394                         }
 395                 }
 396         } else
 397                 printk(KERN_INFO "mtrr: no more MTRRs available\n");
 398         error = i;
 399  out:
 400         mutex_unlock(&mtrr_mutex);
 401         put_online_cpus();
 402         return error;
 403 }
 404
 405 static int mtrr_check(unsigned long base, unsigned long size)
 406 {
 407         if ((base & (PAGE_SIZE - 1)) || (size & (PAGE_SIZE - 1))) {
 408                 printk(KERN_WARNING
 409                         "mtrr: size and base must be multiples of 4 kiB\n");
 410                 printk(KERN_DEBUG
 411                         "mtrr: size: 0x%lx  base: 0x%lx\n", size, base);
 412                 dump_stack();
 413                 return -1;
 414         }
 415         return 0;
 416 }
 417
 418 /**
 419  *      mtrr_add - Add a memory type region
 420  *      @base: Physical base address of region
 421  *      @size: Physical size of region
 422  *      @type: Type of MTRR desired
 423  *      @increment: If this is true do usage counting on the region
 424  *
 425  *      Memory type region registers control the caching on newer Intel and
 426  *      non Intel processors. This function allows drivers to request an
 427  *      MTRR is added. The details and hardware specifics of each processor's
 428  *      implementation are hidden from the caller, but nevertheless the
 429  *      caller should expect to need to provide a power of two size on an
 430  *      equivalent power of two boundary.
 431  *
 432  *      If the region cannot be added either because all regions are in use
 433  *      or the CPU cannot support it a negative value is returned. On success
 434  *      the register number for this entry is returned, but should be treated
 435  *      as a cookie only.
 436  *
 437  *      On a multiprocessor machine the changes are made to all processors.
 438  *      This is required on x86 by the Intel processors.
 439  *
 440  *      The available types are
 441  *
 442  *      %MTRR_TYPE_UNCACHABLE   -       No caching
 443  *
 444  *      %MTRR_TYPE_WRBACK       -       Write data back in bursts whenever
 445  *
 446  *      %MTRR_TYPE_WRCOMB       -       Write data back soon but allow bursts
 447  *
 448  *      %MTRR_TYPE_WRTHROUGH    -       Cache reads but not writes
 449  *
 450  *      BUGS: Needs a quiet flag for the cases where drivers do not mind
 451  *      failures and do not wish system log messages to be sent.
 452  */
 453
 454 int
 455 mtrr_add(unsigned long base, unsigned long size, unsigned int type,
 456          bool increment)
 457 {
 458         if (mtrr_check(base, size))
 459                 return -EINVAL;
 460         return mtrr_add_page(base >> PAGE_SHIFT, size >> PAGE_SHIFT, type,
 461                              increment);
 462 }
 463
 464 /**
 465  *      mtrr_del_page - delete a memory type region
 466  *      @reg: Register returned by mtrr_add
 467  *      @base: Physical base address
 468  *      @size: Size of region
 469  *
 470  *      If register is supplied then base and size are ignored. This is
 471  *      how drivers should call it.
 472  *
 473  *      Releases an MTRR region. If the usage count drops to zero the
 474  *      register is freed and the region returns to default state.
 475  *      On success the register is returned, on failure a negative error
 476  *      code.
 477  */
 478
 479 int mtrr_del_page(int reg, unsigned long base, unsigned long size)
 480 {
 481         int i, max;
 482         mtrr_type ltype;
 483         unsigned long lbase, lsize;
 484         int error = -EINVAL;
 485
 486         if (!mtrr_if)
 487                 return -ENXIO;
 488
 489         max = num_var_ranges;
 490         /* No CPU hotplug when we change MTRR entries */
 491         get_online_cpus();
 492         mutex_lock(&mtrr_mutex);
 493         if (reg < 0) {
 494                 /*  Search for existing MTRR  */
 495                 for (i = 0; i < max; ++i) {
 496                         mtrr_if->get(i, &lbase, &lsize, &ltype);
 497                         if (lbase == base && lsize == size) {
 498                                 reg = i;
 499                                 break;
 500                         }
 501                 }
 502                 if (reg < 0) {
 503                         printk(KERN_DEBUG "mtrr: no MTRR for %lx000,%lx000 found\n", base,
 504                                size);
 505                         goto out;
 506                 }
 507         }
 508         if (reg >= max) {
 509                 printk(KERN_WARNING "mtrr: register: %d too big\n", reg);
 510                 goto out;
 511         }
 512         mtrr_if->get(reg, &lbase, &lsize, &ltype);
 513         if (lsize < 1) {
 514                 printk(KERN_WARNING "mtrr: MTRR %d not used\n", reg);
 515                 goto out;
 516         }
 517         if (mtrr_usage_table[reg] < 1) {
 518                 printk(KERN_WARNING "mtrr: reg: %d has count=0\n", reg);
 519                 goto out;
 520         }
 521         if (--mtrr_usage_table[reg] < 1)
 522                 set_mtrr(reg, 0, 0, 0);
 523         error = reg;
 524  out:
 525         mutex_unlock(&mtrr_mutex);
 526         put_online_cpus();
 527         return error;
 528 }
 529 /**
 530  *      mtrr_del - delete a memory type region
 531  *      @reg: Register returned by mtrr_add
 532  *      @base: Physical base address
 533  *      @size: Size of region
 534  *
 535  *      If register is supplied then base and size are ignored. This is
 536  *      how drivers should call it.
 537  *
 538  *      Releases an MTRR region. If the usage count drops to zero the
 539  *      register is freed and the region returns to default state.
 540  *      On success the register is returned, on failure a negative error
 541  *      code.
 542  */
 543
 544 int
 545 mtrr_del(int reg, unsigned long base, unsigned long size)
 546 {
 547         if (mtrr_check(base, size))
 548                 return -EINVAL;
 549         return mtrr_del_page(reg, base >> PAGE_SHIFT, size >> PAGE_SHIFT);
 550 }
 551
 552 EXPORT_SYMBOL(mtrr_add);
 553 EXPORT_SYMBOL(mtrr_del);
 554
 555 /* HACK ALERT!
 556  * These should be called implicitly, but we can't yet until all the initcall
 557  * stuff is done...
 558  */
 559 static void __init init_ifs(void)
 560 {
 561 #ifndef CONFIG_X86_64
 562         amd_init_mtrr();
 563         cyrix_init_mtrr();
 564         centaur_init_mtrr();
 565 #endif
 566 }
 567
 568 /* The suspend/resume methods are only for CPU without MTRR. CPU using generic
 569  * MTRR driver doesn't require this
 570  */
 571 struct mtrr_value {
 572         mtrr_type       ltype;
 573         unsigned long   lbase;
 574         unsigned long   lsize;
 575 };
 576
 577 static struct mtrr_value mtrr_state[MAX_VAR_RANGES];
 578
 579 static int mtrr_save(struct sys_device * sysdev, pm_message_t state)
 580 {
 581         int i;
 582
 583         for (i = 0; i < num_var_ranges; i++) {
 584                 mtrr_if->get(i,
 585                              &mtrr_state[i].lbase,
 586                              &mtrr_state[i].lsize,
 587                              &mtrr_state[i].ltype);
 588         }
 589         return 0;
 590 }
 591
 592 static int mtrr_restore(struct sys_device * sysdev)
 593 {
 594         int i;
 595
 596         for (i = 0; i < num_var_ranges; i++) {
 597                 if (mtrr_state[i].lsize)
 598                         set_mtrr(i,
 599                                  mtrr_state[i].lbase,
 600                                  mtrr_state[i].lsize,
 601                                  mtrr_state[i].ltype);
 602         }
 603         return 0;
 604 }
 605
 606
 607
 608 static struct sysdev_driver mtrr_sysdev_driver = {
 609         .suspend        = mtrr_save,
 610         .resume         = mtrr_restore,
 611 };
 612
 613 /* should be related to MTRR_VAR_RANGES nums */
 614 #define RANGE_NUM 256
 615
 616 struct res_range {
 617         unsigned long start;
 618         unsigned long end;
 619 };
 620
 621 static int __init
 622 add_range(struct res_range *range, int nr_range, unsigned long start,
 623                               unsigned long end)
 624 {
 625         /* out of slots */
 626         if (nr_range >= RANGE_NUM)
 627                 return nr_range;
 628
 629         range[nr_range].start = start;
 630         range[nr_range].end = end;
 631
 632         nr_range++;
 633
 634         return nr_range;
 635 }
 636
 637 static int __init
 638 add_range_with_merge(struct res_range *range, int nr_range, unsigned long start,
 639                               unsigned long end)
 640 {
 641         int i;
 642
 643         /* try to merge it with old one */
 644         for (i = 0; i < nr_range; i++) {
 645                 unsigned long final_start, final_end;
 646                 unsigned long common_start, common_end;
 647
 648                 if (!range[i].end)
 649                         continue;
 650
 651                 common_start = max(range[i].start, start);
 652                 common_end = min(range[i].end, end);
 653                 if (common_start > common_end + 1)
 654                         continue;
 655
 656                 final_start = min(range[i].start, start);
 657                 final_end = max(range[i].end, end);
 658
 659                 range[i].start = final_start;
 660                 range[i].end =  final_end;
 661                 return nr_range;
 662         }
 663
 664         /* need to add that */
 665         return add_range(range, nr_range, start, end);
 666 }
 667
 668 static void __init
 669 subtract_range(struct res_range *range, unsigned long start, unsigned long end)
 670 {
 671         int i, j;
 672
 673         for (j = 0; j < RANGE_NUM; j++) {
 674                 if (!range[j].end)
 675                         continue;
 676
 677                 if (start <= range[j].start && end >= range[j].end) {
 678                         range[j].start = 0;
 679                         range[j].end = 0;
 680                         continue;
 681                 }
 682
 683                 if (start <= range[j].start && end < range[j].end &&
 684                     range[j].start < end + 1) {
 685                         range[j].start = end + 1;
 686                         continue;
 687                 }
 688
 689
 690                 if (start > range[j].start && end >= range[j].end &&
 691                     range[j].end > start - 1) {
 692                         range[j].end = start - 1;
 693                         continue;
 694                 }
 695
 696                 if (start > range[j].start && end < range[j].end) {
 697                         /* find the new spare */
 698                         for (i = 0; i < RANGE_NUM; i++) {
 699                                 if (range[i].end == 0)
 700                                         break;
 701                         }
 702                         if (i < RANGE_NUM) {
 703                                 range[i].end = range[j].end;
 704                                 range[i].start = end + 1;
 705                         } else {
 706                                 printk(KERN_ERR "run of slot in ranges\n");
 707                         }
 708                         range[j].end = start - 1;
 709                         continue;
 710                 }
 711         }
 712 }
 713
 714 static int __init cmp_range(const void *x1, const void *x2)
 715 {
 716         const struct res_range *r1 = x1;
 717         const struct res_range *r2 = x2;
 718         long start1, start2;
 719
 720         start1 = r1->start;
 721         start2 = r2->start;
 722
 723         return start1 - start2;
 724 }
 725
 726 struct var_mtrr_range_state {
 727         unsigned long base_pfn;
 728         unsigned long size_pfn;
 729         mtrr_type type;
 730 };
 731
 732 struct var_mtrr_range_state __initdata range_state[RANGE_NUM];
 733 static int __initdata debug_print;
 734
 735 static int __init
 736 x86_get_mtrr_mem_range(struct res_range *range, int nr_range,
 737                        unsigned long extra_remove_base,
 738                        unsigned long extra_remove_size)
 739 {
 740         unsigned long i, base, size;
 741         mtrr_type type;
 742
 743         for (i = 0; i < num_var_ranges; i++) {
 744                 type = range_state[i].type;
 745                 if (type != MTRR_TYPE_WRBACK)
 746                         continue;
 747                 base = range_state[i].base_pfn;
 748                 size = range_state[i].size_pfn;
 749                 nr_range = add_range_with_merge(range, nr_range, base,
 750                                                 base + size - 1);
 751         }
 752         if (debug_print) {
 753                 printk(KERN_DEBUG "After WB checking\n");
 754                 for (i = 0; i < nr_range; i++)
 755                         printk(KERN_DEBUG "MTRR MAP PFN: %016lx - %016lx\n",
 756                                  range[i].start, range[i].end + 1);
 757         }
 758
 759         /* take out UC ranges */
 760         for (i = 0; i < num_var_ranges; i++) {
 761                 type = range_state[i].type;
 762                 if (type != MTRR_TYPE_UNCACHABLE)
 763                         continue;
 764                 size = range_state[i].size_pfn;
 765                 if (!size)
 766                         continue;
 767                 base = range_state[i].base_pfn;
 768                 subtract_range(range, base, base + size - 1);
 769         }
 770         if (extra_remove_size)
 771                 subtract_range(range, extra_remove_base,
 772                                  extra_remove_base + extra_remove_size  - 1);
 773
 774         /* get new range num */
 775         nr_range = 0;
 776         for (i = 0; i < RANGE_NUM; i++) {
 777                 if (!range[i].end)
 778                         continue;
 779                 nr_range++;
 780         }
 781         if  (debug_print) {
 782                 printk(KERN_DEBUG "After UC checking\n");
 783                 for (i = 0; i < nr_range; i++)
 784                         printk(KERN_DEBUG "MTRR MAP PFN: %016lx - %016lx\n",
 785                                  range[i].start, range[i].end + 1);
 786         }
 787
 788         /* sort the ranges */
 789         sort(range, nr_range, sizeof(struct res_range), cmp_range, NULL);
 790         if  (debug_print) {
 791                 printk(KERN_DEBUG "After sorting\n");
 792                 for (i = 0; i < nr_range; i++)
 793                         printk(KERN_DEBUG "MTRR MAP PFN: %016lx - %016lx\n",
 794                                  range[i].start, range[i].end + 1);
 795         }
 796
 797         /* clear those is not used */
 798         for (i = nr_range; i < RANGE_NUM; i++)
 799                 memset(&range[i], 0, sizeof(range[i]));
 800
 801         return nr_range;
 802 }
 803
 804 static struct res_range __initdata range[RANGE_NUM];
 805
 806 #ifdef CONFIG_MTRR_SANITIZER
 807
 808 static unsigned long __init sum_ranges(struct res_range *range, int nr_range)
 809 {
 810         unsigned long sum;
 811         int i;
 812
 813         sum = 0;
 814         for (i = 0; i < nr_range; i++)
 815                 sum += range[i].end + 1 - range[i].start;
 816
 817         return sum;
 818 }
 819
 820 static int enable_mtrr_cleanup __initdata =
 821         CONFIG_MTRR_SANITIZER_ENABLE_DEFAULT;
 822
 823 static int __init disable_mtrr_cleanup_setup(char *str)
 824 {
 825         if (enable_mtrr_cleanup != -1)
 826                 enable_mtrr_cleanup = 0;
 827         return 0;
 828 }
 829 early_param("disable_mtrr_cleanup", disable_mtrr_cleanup_setup);
 830
 831 static int __init enable_mtrr_cleanup_setup(char *str)
 832 {
 833         if (enable_mtrr_cleanup != -1)
 834                 enable_mtrr_cleanup = 1;
 835         return 0;
 836 }
 837 early_param("enble_mtrr_cleanup", enable_mtrr_cleanup_setup);
 838
 839 struct var_mtrr_state {
 840         unsigned long   range_startk;
 841         unsigned long   range_sizek;
 842         unsigned long   chunk_sizek;
 843         unsigned long   gran_sizek;
 844         unsigned int    reg;
 845 };
 846
 847 static void __init
 848 set_var_mtrr(unsigned int reg, unsigned long basek, unsigned long sizek,
 849                 unsigned char type, unsigned int address_bits)
 850 {
 851         u32 base_lo, base_hi, mask_lo, mask_hi;
 852         u64 base, mask;
 853
 854         if (!sizek) {
 855                 fill_mtrr_var_range(reg, 0, 0, 0, 0);
 856                 return;
 857         }
 858
 859         mask = (1ULL << address_bits) - 1;
 860         mask &= ~((((u64)sizek) << 10) - 1);
 861
 862         base  = ((u64)basek) << 10;
 863
 864         base |= type;
 865         mask |= 0x800;
 866
 867         base_lo = base & ((1ULL<<32) - 1);
 868         base_hi = base >> 32;
 869
 870         mask_lo = mask & ((1ULL<<32) - 1);
 871         mask_hi = mask >> 32;
 872
 873         fill_mtrr_var_range(reg, base_lo, base_hi, mask_lo, mask_hi);
 874 }
 875
 876 static void __init
 877 save_var_mtrr(unsigned int reg, unsigned long basek, unsigned long sizek,
 878                 unsigned char type)
 879 {
 880         range_state[reg].base_pfn = basek >> (PAGE_SHIFT - 10);
 881         range_state[reg].size_pfn = sizek >> (PAGE_SHIFT - 10);
 882         range_state[reg].type = type;
 883 }
 884
 885 static void __init
 886 set_var_mtrr_all(unsigned int address_bits)
 887 {
 888         unsigned long basek, sizek;
 889         unsigned char type;
 890         unsigned int reg;
 891
 892         for (reg = 0; reg < num_var_ranges; reg++) {
 893                 basek = range_state[reg].base_pfn << (PAGE_SHIFT - 10);
 894                 sizek = range_state[reg].size_pfn << (PAGE_SHIFT - 10);
 895                 type = range_state[reg].type;
 896
 897                 set_var_mtrr(reg, basek, sizek, type, address_bits);
 898         }
 899 }
 900
 901 static unsigned int __init
 902 range_to_mtrr(unsigned int reg, unsigned long range_startk,
 903               unsigned long range_sizek, unsigned char type)
 904 {
 905         if (!range_sizek || (reg >= num_var_ranges))
 906                 return reg;
 907
 908         while (range_sizek) {
 909                 unsigned long max_align, align;
 910                 unsigned long sizek;
 911
 912                 /* Compute the maximum size I can make a range */
 913                 if (range_startk)
 914                         max_align = ffs(range_startk) - 1;
 915                 else
 916                         max_align = 32;
 917                 align = fls(range_sizek) - 1;
 918                 if (align > max_align)
 919                         align = max_align;
 920
 921                 sizek = 1 << align;
 922                 if (debug_print)
 923                         printk(KERN_DEBUG "Setting variable MTRR %d, "
 924                                 "base: %ldMB, range: %ldMB, type %s\n",
 925                                 reg, range_startk >> 10, sizek >> 10,
 926                                 (type == MTRR_TYPE_UNCACHABLE)?"UC":
 927                                     ((type == MTRR_TYPE_WRBACK)?"WB":"Other")
 928                                 );
 929                 save_var_mtrr(reg++, range_startk, sizek, type);
 930                 range_startk += sizek;
 931                 range_sizek -= sizek;
 932                 if (reg >= num_var_ranges)
 933                         break;
 934         }
 935         return reg;
 936 }
 937
 938 static unsigned __init
 939 range_to_mtrr_with_hole(struct var_mtrr_state *state, unsigned long basek,
 940                         unsigned long sizek)
 941 {
 942         unsigned long hole_basek, hole_sizek;
 943         unsigned long second_basek, second_sizek;
 944         unsigned long range0_basek, range0_sizek;
 945         unsigned long range_basek, range_sizek;
 946         unsigned long chunk_sizek;
 947         unsigned long gran_sizek;
 948
 949         hole_basek = 0;
 950         hole_sizek = 0;
 951         second_basek = 0;
 952         second_sizek = 0;
 953         chunk_sizek = state->chunk_sizek;
 954         gran_sizek = state->gran_sizek;
 955
 956         /* align with gran size, prevent small block used up MTRRs */
 957         range_basek = ALIGN(state->range_startk, gran_sizek);
 958         if ((range_basek > basek) && basek)
 959                 return second_sizek;
 960         state->range_sizek -= (range_basek - state->range_startk);
 961         range_sizek = ALIGN(state->range_sizek, gran_sizek);
 962
 963         while (range_sizek > state->range_sizek) {
 964                 range_sizek -= gran_sizek;
 965                 if (!range_sizek)
 966                         return 0;
 967         }
 968         state->range_sizek = range_sizek;
 969
 970         /* try to append some small hole */
 971         range0_basek = state->range_startk;
 972         range0_sizek = ALIGN(state->range_sizek, chunk_sizek);
 973         if (range0_sizek == state->range_sizek) {
 974                 if (debug_print)
 975                         printk(KERN_DEBUG "rangeX: %016lx - %016lx\n",
 976                                 range0_basek<<10,
 977                                 (range0_basek + state->range_sizek)<<10);
 978                 state->reg = range_to_mtrr(state->reg, range0_basek,
 979                                 state->range_sizek, MTRR_TYPE_WRBACK);
 980                 return 0;
 981         }
 982
 983         range0_sizek -= chunk_sizek;
 984         if (range0_sizek && sizek) {
 985             while (range0_basek + range0_sizek > (basek + sizek)) {
 986                 range0_sizek -= chunk_sizek;
 987                 if (!range0_sizek)
 988                         break;
 989             }
 990         }
 991
 992         if (range0_sizek) {
 993                 if (debug_print)
 994                         printk(KERN_DEBUG "range0: %016lx - %016lx\n",
 995                                 range0_basek<<10,
 996                                 (range0_basek + range0_sizek)<<10);
 997                 state->reg = range_to_mtrr(state->reg, range0_basek,
 998                                 range0_sizek, MTRR_TYPE_WRBACK);
 999
1000         }
1001
1002         range_basek = range0_basek + range0_sizek;
1003         range_sizek = chunk_sizek;
1004
1005         if (range_basek + range_sizek > basek &&
1006             range_basek + range_sizek <= (basek + sizek)) {
1007                 /* one hole */
1008                 second_basek = basek;
1009                 second_sizek = range_basek + range_sizek - basek;
1010         }
1011
1012         /* if last piece, only could one hole near end */
1013         if ((second_basek || !basek) &&
1014             range_sizek - (state->range_sizek - range0_sizek) - second_sizek <
1015             (chunk_sizek >> 1)) {
1016                 /*
1017                  * one hole in middle (second_sizek is 0) or at end
1018                  * (second_sizek is 0 )
1019                  */
1020                 hole_sizek = range_sizek - (state->range_sizek - range0_sizek)
1021                                  - second_sizek;
1022                 hole_basek = range_basek + range_sizek - hole_sizek
1023                                  - second_sizek;
1024         } else {
1025                 /* fallback for big hole, or several holes */
1026                 range_sizek = state->range_sizek - range0_sizek;
1027                 second_basek = 0;
1028                 second_sizek = 0;
1029         }
1030
1031         if (debug_print)
1032                 printk(KERN_DEBUG "range: %016lx - %016lx\n", range_basek<<10,
1033                          (range_basek + range_sizek)<<10);
1034         state->reg = range_to_mtrr(state->reg, range_basek, range_sizek,
1035                                          MTRR_TYPE_WRBACK);
1036         if (hole_sizek) {
1037                 if (debug_print)
1038                         printk(KERN_DEBUG "hole: %016lx - %016lx\n",
1039                                  hole_basek<<10, (hole_basek + hole_sizek)<<10);
1040                 state->reg = range_to_mtrr(state->reg, hole_basek, hole_sizek,
1041                                                  MTRR_TYPE_UNCACHABLE);
1042
1043         }
1044
1045         return second_sizek;
1046 }
1047
1048 static void __init
1049 set_var_mtrr_range(struct var_mtrr_state *state, unsigned long base_pfn,
1050                    unsigned long size_pfn)
1051 {
1052         unsigned long basek, sizek;
1053         unsigned long second_sizek = 0;
1054
1055         if (state->reg >= num_var_ranges)
1056                 return;
1057
1058         basek = base_pfn << (PAGE_SHIFT - 10);
1059         sizek = size_pfn << (PAGE_SHIFT - 10);
1060
1061         /* See if I can merge with the last range */
1062         if ((basek <= 1024) ||
1063             (state->range_startk + state->range_sizek == basek)) {
1064                 unsigned long endk = basek + sizek;
1065                 state->range_sizek = endk - state->range_startk;
1066                 return;
1067         }
1068         /* Write the range mtrrs */
1069         if (state->range_sizek != 0)
1070                 second_sizek = range_to_mtrr_with_hole(state, basek, sizek);
1071
1072         /* Allocate an msr */
1073         state->range_startk = basek + second_sizek;
1074         state->range_sizek  = sizek - second_sizek;
1075 }
1076
1077 /* mininum size of mtrr block that can take hole */
1078 static u64 mtrr_chunk_size __initdata = (256ULL<<20);
1079
1080 static int __init parse_mtrr_chunk_size_opt(char *p)
1081 {
1082         if (!p)
1083                 return -EINVAL;
1084         mtrr_chunk_size = memparse(p, &p);
1085         return 0;
1086 }
1087 early_param("mtrr_chunk_size", parse_mtrr_chunk_size_opt);
1088
1089 /* granity of mtrr of block */
1090 static u64 mtrr_gran_size __initdata;
1091
1092 static int __init parse_mtrr_gran_size_opt(char *p)
1093 {
1094         if (!p)
1095                 return -EINVAL;
1096         mtrr_gran_size = memparse(p, &p);
1097         return 0;
1098 }
1099 early_param("mtrr_gran_size", parse_mtrr_gran_size_opt);
1100
1101 static int nr_mtrr_spare_reg __initdata =
1102                                  CONFIG_MTRR_SANITIZER_SPARE_REG_NR_DEFAULT;
1103
1104 static int __init parse_mtrr_spare_reg(char *arg)
1105 {
1106         if (arg)
1107                 nr_mtrr_spare_reg = simple_strtoul(arg, NULL, 0);
1108         return 0;
1109 }
1110
1111 early_param("mtrr_spare_reg_nr", parse_mtrr_spare_reg);
1112
1113 static int __init
1114 x86_setup_var_mtrrs(struct res_range *range, int nr_range,
1115                     u64 chunk_size, u64 gran_size)
1116 {
1117         struct var_mtrr_state var_state;
1118         int i;
1119         int num_reg;
1120
1121         var_state.range_startk  = 0;
1122         var_state.range_sizek   = 0;
1123         var_state.reg           = 0;
1124         var_state.chunk_sizek   = chunk_size >> 10;
1125         var_state.gran_sizek    = gran_size >> 10;
1126
1127         memset(range_state, 0, sizeof(range_state));
1128
1129         /* Write the range etc */
1130         for (i = 0; i < nr_range; i++)
1131                 set_var_mtrr_range(&var_state, range[i].start,
1132                                    range[i].end - range[i].start + 1);
1133
1134         /* Write the last range */
1135         if (var_state.range_sizek != 0)
1136                 range_to_mtrr_with_hole(&var_state, 0, 0);
1137
1138         num_reg = var_state.reg;
1139         /* Clear out the extra MTRR's */
1140         while (var_state.reg < num_var_ranges) {
1141                 save_var_mtrr(var_state.reg, 0, 0, 0);
1142                 var_state.reg++;
1143         }
1144
1145         return num_reg;
1146 }
1147
1148 struct mtrr_cleanup_result {
1149         unsigned long gran_sizek;
1150         unsigned long chunk_sizek;
1151         unsigned long lose_cover_sizek;
1152         unsigned int num_reg;
1153         int bad;
1154 };
1155
1156 /*
1157  * gran_size: 1M, 2M, ..., 2G
1158  * chunk size: gran_size, ..., 4G
1159  * so we need (2+13)*6
1160  */
1161 #define NUM_RESULT      90
1162 #define PSHIFT          (PAGE_SHIFT - 10)
1163
1164 static struct mtrr_cleanup_result __initdata result[NUM_RESULT];
1165 static struct res_range __initdata range_new[RANGE_NUM];
1166 static unsigned long __initdata min_loss_pfn[RANGE_NUM];
1167
1168 static int __init mtrr_cleanup(unsigned address_bits)
1169 {
1170         unsigned long extra_remove_base, extra_remove_size;
1171         unsigned long i, base, size, def, dummy;
1172         mtrr_type type;
1173         int nr_range, nr_range_new;
1174         u64 chunk_size, gran_size;
1175         unsigned long range_sums, range_sums_new;
1176         int index_good;
1177         int num_reg_good;
1178
1179         /* extra one for all 0 */
1180         int num[MTRR_NUM_TYPES + 1];
1181
1182         if (!is_cpu(INTEL) || enable_mtrr_cleanup < 1)
1183                 return 0;
1184         rdmsr(MTRRdefType_MSR, def, dummy);
1185         def &= 0xff;
1186         if (def != MTRR_TYPE_UNCACHABLE)
1187                 return 0;
1188
1189         /* get it and store it aside */
1190         memset(range_state, 0, sizeof(range_state));
1191         for (i = 0; i < num_var_ranges; i++) {
1192                 mtrr_if->get(i, &base, &size, &type);
1193                 range_state[i].base_pfn = base;
1194                 range_state[i].size_pfn = size;
1195                 range_state[i].type = type;
1196         }
1197
1198         /* check entries number */
1199         memset(num, 0, sizeof(num));
1200         for (i = 0; i < num_var_ranges; i++) {
1201                 type = range_state[i].type;
1202                 size = range_state[i].size_pfn;
1203                 if (type >= MTRR_NUM_TYPES)
1204                         continue;
1205                 if (!size)
1206                         type = MTRR_NUM_TYPES;
1207                 num[type]++;
1208         }
1209
1210         /* check if we got UC entries */
1211         if (!num[MTRR_TYPE_UNCACHABLE])
1212                 return 0;
1213
1214         /* check if we only had WB and UC */
1215         if (num[MTRR_TYPE_WRBACK] + num[MTRR_TYPE_UNCACHABLE] !=
1216                 num_var_ranges - num[MTRR_NUM_TYPES])
1217                 return 0;
1218
1219         memset(range, 0, sizeof(range));
1220         extra_remove_size = 0;
1221         if (mtrr_tom2) {
1222                 extra_remove_base = 1 << (32 - PAGE_SHIFT);
1223                 extra_remove_size =
1224                         (mtrr_tom2 >> PAGE_SHIFT) - extra_remove_base;
1225         }
1226         nr_range = x86_get_mtrr_mem_range(range, 0, extra_remove_base,
1227                                           extra_remove_size);
1228         range_sums = sum_ranges(range, nr_range);
1229         printk(KERN_INFO "total RAM coverred: %ldM\n",
1230                range_sums >> (20 - PAGE_SHIFT));
1231
1232         if (mtrr_chunk_size && mtrr_gran_size) {
1233                 int num_reg;
1234
1235                 debug_print = 1;
1236                 /* convert ranges to var ranges state */
1237                 num_reg = x86_setup_var_mtrrs(range, nr_range, mtrr_chunk_size,
1238                                               mtrr_gran_size);
1239
1240                 /* we got new setting in range_state, check it */
1241                 memset(range_new, 0, sizeof(range_new));
1242                 nr_range_new = x86_get_mtrr_mem_range(range_new, 0,
1243                                                       extra_remove_base,
1244                                                       extra_remove_size);
1245                 range_sums_new = sum_ranges(range_new, nr_range_new);
1246
1247                 i = 0;
1248                 result[i].chunk_sizek = mtrr_chunk_size >> 10;
1249                 result[i].gran_sizek = mtrr_gran_size >> 10;
1250                 result[i].num_reg = num_reg;
1251                 if (range_sums < range_sums_new) {
1252                         result[i].lose_cover_sizek =
1253                                 (range_sums_new - range_sums) << PSHIFT;
1254                         result[i].bad = 1;
1255                 } else
1256                         result[i].lose_cover_sizek =
1257                                 (range_sums - range_sums_new) << PSHIFT;
1258
1259                 printk(KERN_INFO "%sgran_size: %ldM \tchunk_size: %ldM \t",
1260                          result[i].bad?"*BAD*":" ", result[i].gran_sizek >> 10,
1261                          result[i].chunk_sizek >> 10);
1262                 printk(KERN_CONT "num_reg: %d  \tlose cover RAM: %s%ldM \n",
1263                          result[i].num_reg, result[i].bad?"-":"",
1264                          result[i].lose_cover_sizek >> 10);
1265                 if (!result[i].bad) {
1266                         set_var_mtrr_all(address_bits);
1267                         return 1;
1268                 }
1269                 printk(KERN_INFO "invalid mtrr_gran_size or mtrr_chunk_size, "
1270                        "will find optimal one\n");
1271                 debug_print = 0;
1272                 memset(result, 0, sizeof(result[0]));
1273         }
1274
1275         i = 0;
1276         memset(min_loss_pfn, 0xff, sizeof(min_loss_pfn));
1277         memset(result, 0, sizeof(result));
1278         for (gran_size = (1ULL<<20); gran_size < (1ULL<<32); gran_size <<= 1) {
1279                 for (chunk_size = gran_size; chunk_size < (1ULL<<33);
1280                      chunk_size <<= 1) {
1281                         int num_reg;
1282
1283                         if (debug_print)
1284                                 printk(KERN_INFO
1285                                "\ngran_size: %lldM   chunk_size_size: %lldM\n",
1286                                        gran_size >> 20, chunk_size >> 20);
1287                         if (i >= NUM_RESULT)
1288                                 continue;
1289
1290                         /* convert ranges to var ranges state */
1291                         num_reg = x86_setup_var_mtrrs(range, nr_range,
1292                                                          chunk_size, gran_size);
1293
1294                         /* we got new setting in range_state, check it */
1295                         memset(range_new, 0, sizeof(range_new));
1296                         nr_range_new = x86_get_mtrr_mem_range(range_new, 0,
1297                                          extra_remove_base, extra_remove_size);
1298                         range_sums_new = sum_ranges(range_new, nr_range_new);
1299
1300                         result[i].chunk_sizek = chunk_size >> 10;
1301                         result[i].gran_sizek = gran_size >> 10;
1302                         result[i].num_reg = num_reg;
1303                         if (range_sums < range_sums_new) {
1304                                 result[i].lose_cover_sizek =
1305                                         (range_sums_new - range_sums) << PSHIFT;
1306                                 result[i].bad = 1;
1307                         } else
1308                                 result[i].lose_cover_sizek =
1309                                         (range_sums - range_sums_new) << PSHIFT;
1310
1311                         /* double check it */
1312                         if (!result[i].bad && !result[i].lose_cover_sizek) {
1313                                 if (nr_range_new != nr_range ||
1314                                         memcmp(range, range_new, sizeof(range)))
1315                                                 result[i].bad = 1;
1316                         }
1317
1318                         if (!result[i].bad && (range_sums - range_sums_new <
1319                                                min_loss_pfn[num_reg])) {
1320                                 min_loss_pfn[num_reg] =
1321                                         range_sums - range_sums_new;
1322                         }
1323                         i++;
1324                 }
1325         }
1326
1327         /* print out all */
1328         for (i = 0; i < NUM_RESULT; i++) {
1329                 printk(KERN_INFO "%sgran_size: %ldM \tchunk_size: %ldM \t",
1330                        result[i].bad?"*BAD* ":" ", result[i].gran_sizek >> 10,
1331                        result[i].chunk_sizek >> 10);
1332                 printk(KERN_CONT "num_reg: %d \tlose RAM: %s%ldM\n",
1333                        result[i].num_reg, result[i].bad?"-":"",
1334                        result[i].lose_cover_sizek >> 10);
1335         }
1336
1337         /* try to find the optimal index */
1338         if (nr_mtrr_spare_reg >= num_var_ranges)
1339                 nr_mtrr_spare_reg = num_var_ranges - 1;
1340         num_reg_good = -1;
1341         for (i = num_var_ranges - nr_mtrr_spare_reg; i > 0; i--) {
1342                 if (!min_loss_pfn[i]) {
1343                         num_reg_good = i;
1344                         break;
1345                 }
1346         }
1347
1348         index_good = -1;
1349         if (num_reg_good != -1) {
1350                 for (i = 0; i < NUM_RESULT; i++) {
1351                         if (!result[i].bad &&
1352                             result[i].num_reg == num_reg_good &&
1353                             !result[i].lose_cover_sizek) {
1354                                 index_good = i;
1355                                 break;
1356                         }
1357                 }
1358         }
1359
1360         if (index_good != -1) {
1361                 printk(KERN_INFO "Found optimal setting for mtrr clean up\n");
1362                 i = index_good;
1363                 printk(KERN_INFO "gran_size: %ldM \tchunk_size: %ldM \t",
1364                                 result[i].gran_sizek >> 10,
1365                                 result[i].chunk_sizek >> 10);
1366                 printk(KERN_CONT "num_reg: %d \tlose RAM: %ldM\n",
1367                                 result[i].num_reg,
1368                                 result[i].lose_cover_sizek >> 10);
1369                 /* convert ranges to var ranges state */
1370                 chunk_size = result[i].chunk_sizek;
1371                 chunk_size <<= 10;
1372                 gran_size = result[i].gran_sizek;
1373                 gran_size <<= 10;
1374                 debug_print = 1;
1375                 x86_setup_var_mtrrs(range, nr_range, chunk_size, gran_size);
1376                 set_var_mtrr_all(address_bits);
1377                 return 1;
1378         }
1379
1380         printk(KERN_INFO "mtrr_cleanup: can not find optimal value\n");
1381         printk(KERN_INFO "please specify mtrr_gran_size/mtrr_chunk_size\n");
1382
1383         return 0;
1384 }
1385 #else
1386 static int __init mtrr_cleanup(unsigned address_bits)
1387 {
1388         return 0;
1389 }
1390 #endif
1391
1392 static int __initdata changed_by_mtrr_cleanup;
1393
1394 static int disable_mtrr_trim;
1395
1396 static int __init disable_mtrr_trim_setup(char *str)
1397 {
1398         disable_mtrr_trim = 1;
1399         return 0;
1400 }
1401 early_param("disable_mtrr_trim", disable_mtrr_trim_setup);
1402
1403 /*
1404  * Newer AMD K8s and later CPUs have a special magic MSR way to force WB
1405  * for memory >4GB. Check for that here.
1406  * Note this won't check if the MTRRs < 4GB where the magic bit doesn't
1407  * apply to are wrong, but so far we don't know of any such case in the wild.
1408  */
1409 #define Tom2Enabled (1U << 21)
1410 #define Tom2ForceMemTypeWB (1U << 22)
1411
1412 int __init amd_special_default_mtrr(void)
1413 {
1414         u32 l, h;
1415
1416         if (boot_cpu_data.x86_vendor != X86_VENDOR_AMD)
1417                 return 0;
1418         if (boot_cpu_data.x86 < 0xf || boot_cpu_data.x86 > 0x11)
1419                 return 0;
1420         /* In case some hypervisor doesn't pass SYSCFG through */
1421         if (rdmsr_safe(MSR_K8_SYSCFG, &l, &h) < 0)
1422                 return 0;
1423         /*
1424          * Memory between 4GB and top of mem is forced WB by this magic bit.
1425          * Reserved before K8RevF, but should be zero there.
1426          */
1427         if ((l & (Tom2Enabled | Tom2ForceMemTypeWB)) ==
1428                  (Tom2Enabled | Tom2ForceMemTypeWB))
1429                 return 1;
1430         return 0;
1431 }
1432
1433 static u64 __init real_trim_memory(unsigned long start_pfn,
1434                                    unsigned long limit_pfn)
1435 {
1436         u64 trim_start, trim_size;
1437         trim_start = start_pfn;
1438         trim_start <<= PAGE_SHIFT;
1439         trim_size = limit_pfn;
1440         trim_size <<= PAGE_SHIFT;
1441         trim_size -= trim_start;
1442
1443         return e820_update_range(trim_start, trim_size, E820_RAM,
1444                                 E820_RESERVED);
1445 }
1446 /**
1447  * mtrr_trim_uncached_memory - trim RAM not covered by MTRRs
1448  * @end_pfn: ending page frame number
1449  *
1450  * Some buggy BIOSes don't setup the MTRRs properly for systems with certain
1451  * memory configurations.  This routine checks that the highest MTRR matches
1452  * the end of memory, to make sure the MTRRs having a write back type cover
1453  * all of the memory the kernel is intending to use. If not, it'll trim any
1454  * memory off the end by adjusting end_pfn, removing it from the kernel's
1455  * allocation pools, warning the user with an obnoxious message.
1456  */
1457 int __init mtrr_trim_uncached_memory(unsigned long end_pfn)
1458 {
1459         unsigned long i, base, size, highest_pfn = 0, def, dummy;
1460         mtrr_type type;
1461         int nr_range;
1462         u64 total_trim_size;
1463
1464         /* extra one for all 0 */
1465         int num[MTRR_NUM_TYPES + 1];
1466         /*
1467          * Make sure we only trim uncachable memory on machines that
1468          * support the Intel MTRR architecture:
1469          */
1470         if (!is_cpu(INTEL) || disable_mtrr_trim)
1471                 return 0;
1472         rdmsr(MTRRdefType_MSR, def, dummy);
1473         def &= 0xff;
1474         if (def != MTRR_TYPE_UNCACHABLE)
1475                 return 0;
1476
1477         /* get it and store it aside */
1478         memset(range_state, 0, sizeof(range_state));
1479         for (i = 0; i < num_var_ranges; i++) {
1480                 mtrr_if->get(i, &base, &size, &type);
1481                 range_state[i].base_pfn = base;
1482                 range_state[i].size_pfn = size;
1483                 range_state[i].type = type;
1484         }
1485
1486         /* Find highest cached pfn */
1487         for (i = 0; i < num_var_ranges; i++) {
1488                 type = range_state[i].type;
1489                 if (type != MTRR_TYPE_WRBACK)
1490                         continue;
1491                 base = range_state[i].base_pfn;
1492                 size = range_state[i].size_pfn;
1493                 if (highest_pfn < base + size)
1494                         highest_pfn = base + size;
1495         }
1496
1497         /* kvm/qemu doesn't have mtrr set right, don't trim them all */
1498         if (!highest_pfn) {
1499                 if (!kvm_para_available()) {
1500                         printk(KERN_WARNING
1501                                 "WARNING: strange, CPU MTRRs all blank?\n");
1502                         WARN_ON(1);
1503                 }
1504                 return 0;
1505         }
1506
1507         /* check entries number */
1508         memset(num, 0, sizeof(num));
1509         for (i = 0; i < num_var_ranges; i++) {
1510                 type = range_state[i].type;
1511                 if (type >= MTRR_NUM_TYPES)
1512                         continue;
1513                 size = range_state[i].size_pfn;
1514                 if (!size)
1515                         type = MTRR_NUM_TYPES;
1516                 num[type]++;
1517         }
1518
1519         /* no entry for WB? */
1520         if (!num[MTRR_TYPE_WRBACK])
1521                 return 0;
1522
1523         /* check if we only had WB and UC */
1524         if (num[MTRR_TYPE_WRBACK] + num[MTRR_TYPE_UNCACHABLE] !=
1525                 num_var_ranges - num[MTRR_NUM_TYPES])
1526                 return 0;
1527
1528         memset(range, 0, sizeof(range));
1529         nr_range = 0;
1530         if (mtrr_tom2) {
1531                 range[nr_range].start = (1ULL<<(32 - PAGE_SHIFT));
1532                 range[nr_range].end = (mtrr_tom2 >> PAGE_SHIFT) - 1;
1533                 if (highest_pfn < range[nr_range].end + 1)
1534                         highest_pfn = range[nr_range].end + 1;
1535                 nr_range++;
1536         }
1537         nr_range = x86_get_mtrr_mem_range(range, nr_range, 0, 0);
1538
1539         total_trim_size = 0;
1540         /* check the head */
1541         if (range[0].start)
1542                 total_trim_size += real_trim_memory(0, range[0].start);
1543         /* check the holes */
1544         for (i = 0; i < nr_range - 1; i++) {
1545                 if (range[i].end + 1 < range[i+1].start)
1546                         total_trim_size += real_trim_memory(range[i].end + 1,
1547                                                             range[i+1].start);
1548         }
1549         /* check the top */
1550         i = nr_range - 1;
1551         if (range[i].end + 1 < end_pfn)
1552                 total_trim_size += real_trim_memory(range[i].end + 1,
1553                                                          end_pfn);
1554
1555         if (total_trim_size) {
1556                 printk(KERN_WARNING "WARNING: BIOS bug: CPU MTRRs don't cover"
1557                         " all of memory, losing %lluMB of RAM.\n",
1558                         total_trim_size >> 20);
1559
1560                 if (!changed_by_mtrr_cleanup)
1561                         WARN_ON(1);
1562
1563                 printk(KERN_INFO "update e820 for mtrr\n");
1564                 update_e820();
1565
1566                 return 1;
1567         }
1568
1569         return 0;
1570 }
1571
1572 /**
1573  * mtrr_bp_init - initialize mtrrs on the boot CPU
1574  *
1575  * This needs to be called early; before any of the other CPUs are
1576  * initialized (i.e. before smp_init()).
1577  *
1578  */
1579 void __init mtrr_bp_init(void)
1580 {
1581         u32 phys_addr;
1582         init_ifs();
1583
1584         phys_addr = 32;
1585
1586         if (cpu_has_mtrr) {
1587                 mtrr_if = &generic_mtrr_ops;
1588                 size_or_mask = 0xff000000;      /* 36 bits */
1589                 size_and_mask = 0x00f00000;
1590                 phys_addr = 36;
1591
1592                 /* This is an AMD specific MSR, but we assume(hope?) that
1593                    Intel will implement it to when they extend the address
1594                    bus of the Xeon. */
1595                 if (cpuid_eax(0x80000000) >= 0x80000008) {
1596                         phys_addr = cpuid_eax(0x80000008) & 0xff;
1597                         /* CPUID workaround for Intel 0F33/0F34 CPU */
1598                         if (boot_cpu_data.x86_vendor == X86_VENDOR_INTEL &&
1599                             boot_cpu_data.x86 == 0xF &&
1600                             boot_cpu_data.x86_model == 0x3 &&
1601                             (boot_cpu_data.x86_mask == 0x3 ||
1602                              boot_cpu_data.x86_mask == 0x4))
1603                                 phys_addr = 36;
1604
1605                         size_or_mask = ~((1ULL << (phys_addr - PAGE_SHIFT)) - 1);
1606                         size_and_mask = ~size_or_mask & 0xfffff00000ULL;
1607                 } else if (boot_cpu_data.x86_vendor == X86_VENDOR_CENTAUR &&
1608                            boot_cpu_data.x86 == 6) {
1609                         /* VIA C* family have Intel style MTRRs, but
1610                            don't support PAE */
1611                         size_or_mask = 0xfff00000;      /* 32 bits */
1612                         size_and_mask = 0;
1613                         phys_addr = 32;
1614                 }
1615         } else {
1616                 switch (boot_cpu_data.x86_vendor) {
1617                 case X86_VENDOR_AMD:
1618                         if (cpu_has_k6_mtrr) {
1619                                 /* Pre-Athlon (K6) AMD CPU MTRRs */
1620                                 mtrr_if = mtrr_ops[X86_VENDOR_AMD];
1621                                 size_or_mask = 0xfff00000;      /* 32 bits */
1622                                 size_and_mask = 0;
1623                         }
1624                         break;
1625                 case X86_VENDOR_CENTAUR:
1626                         if (cpu_has_centaur_mcr) {
1627                                 mtrr_if = mtrr_ops[X86_VENDOR_CENTAUR];
1628                                 size_or_mask = 0xfff00000;      /* 32 bits */
1629                                 size_and_mask = 0;
1630                         }
1631                         break;
1632                 case X86_VENDOR_CYRIX:
1633                         if (cpu_has_cyrix_arr) {
1634                                 mtrr_if = mtrr_ops[X86_VENDOR_CYRIX];
1635                                 size_or_mask = 0xfff00000;      /* 32 bits */
1636                                 size_and_mask = 0;
1637                         }
1638                         break;
1639                 default:
1640                         break;
1641                 }
1642         }
1643
1644         if (mtrr_if) {
1645                 set_num_var_ranges();
1646                 init_table();
1647                 if (use_intel()) {
1648                         get_mtrr_state();
1649
1650                         if (mtrr_cleanup(phys_addr)) {
1651                                 changed_by_mtrr_cleanup = 1;
1652                                 mtrr_if->set_all();
1653                         }
1654
1655                 }
1656         }
1657 }
1658
1659 void mtrr_ap_init(void)
1660 {
1661         unsigned long flags;
1662
1663         if (!mtrr_if || !use_intel())
1664                 return;
1665         /*
1666          * Ideally we should hold mtrr_mutex here to avoid mtrr entries changed,
1667          * but this routine will be called in cpu boot time, holding the lock
1668          * breaks it. This routine is called in two cases: 1.very earily time
1669          * of software resume, when there absolutely isn't mtrr entry changes;
1670          * 2.cpu hotadd time. We let mtrr_add/del_page hold cpuhotplug lock to
1671          * prevent mtrr entry changes
1672          */
1673         local_irq_save(flags);
1674
1675         mtrr_if->set_all();
1676
1677         local_irq_restore(flags);
1678 }
1679
1680 /**
1681  * Save current fixed-range MTRR state of the BSP
1682  */
1683 void mtrr_save_state(void)
1684 {
1685         smp_call_function_single(0, mtrr_save_fixed_ranges, NULL, 1);
1686 }
1687
1688 static int __init mtrr_init_finialize(void)
1689 {
1690         if (!mtrr_if)
1691                 return 0;
1692         if (use_intel()) {
1693                 if (!changed_by_mtrr_cleanup)
1694                         mtrr_state_warn();
1695         } else {
1696                 /* The CPUs haven't MTRR and seem to not support SMP. They have
1697                  * specific drivers, we use a tricky method to support
1698                  * suspend/resume for them.
1699                  * TBD: is there any system with such CPU which supports
1700                  * suspend/resume?  if no, we should remove the code.
1701                  */
1702                 sysdev_driver_register(&cpu_sysdev_class,
1703                         &mtrr_sysdev_driver);
1704         }
1705         return 0;
1706 }
1707 subsys_initcall(mtrr_init_finialize);