arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/delay.h>
   9 #include <linux/sched.h>
  10 #include <linux/init.h>
  11 #include <linux/kgdb.h>
  12 #include <linux/smp.h>
  13 #include <linux/io.h>
  14
  15 #include <asm/stackprotector.h>
  16 #include <asm/perf_event.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/archrandom.h>
  19 #include <asm/hypervisor.h>
  20 #include <asm/processor.h>
  21 #include <asm/sections.h>
  22 #include <linux/topology.h>
  23 #include <linux/cpumask.h>
  24 #include <asm/pgtable.h>
  25 #include <linux/atomic.h>
  26 #include <asm/proto.h>
  27 #include <asm/setup.h>
  28 #include <asm/apic.h>
  29 #include <asm/desc.h>
  30 #include <asm/i387.h>
  31 #include <asm/mtrr.h>
  32 #include <linux/numa.h>
  33 #include <asm/asm.h>
  34 #include <asm/cpu.h>
  35 #include <asm/mce.h>
  36 #include <asm/msr.h>
  37 #include <asm/pat.h>
  38
  39 #ifdef CONFIG_X86_LOCAL_APIC
  40 #include <asm/uv/uv.h>
  41 #endif
  42
  43 #include "cpu.h"
  44
  45 /* all of these masks are initialized in setup_cpu_local_masks() */
  46 cpumask_var_t cpu_initialized_mask;
  47 cpumask_var_t cpu_callout_mask;
  48 cpumask_var_t cpu_callin_mask;
  49
  50 /* representing cpus for which sibling maps can be computed */
  51 cpumask_var_t cpu_sibling_setup_mask;
  52
  53 /* correctly size the local cpu masks */
  54 void __init setup_cpu_local_masks(void)
  55 {
  56         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  57         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  58         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  59         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  60 }
  61
  62 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  63 {
  64 #ifdef CONFIG_X86_64
  65         cpu_detect_cache_sizes(c);
  66 #else
  67         /* Not much we can do here... */
  68         /* Check if at least it has cpuid */
  69         if (c->cpuid_level == -1) {
  70                 /* No cpuid. It must be an ancient CPU */
  71                 if (c->x86 == 4)
  72                         strcpy(c->x86_model_id, "486");
  73                 else if (c->x86 == 3)
  74                         strcpy(c->x86_model_id, "386");
  75         }
  76 #endif
  77 }
  78
  79 static const struct cpu_dev __cpuinitconst default_cpu = {
  80         .c_init         = default_init,
  81         .c_vendor       = "Unknown",
  82         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  83 };
  84
  85 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  86
  87 DEFINE_PER_CPU_PAGE_ALIGNED_USER_MAPPED(struct gdt_page, gdt_page) = { .gdt = {
  88 #ifdef CONFIG_X86_64
  89         /*
  90          * We need valid kernel segments for data and code in long mode too
  91          * IRET will check the segment types  kkeil 2000/10/28
  92          * Also sysret mandates a special GDT layout
  93          *
  94          * TLS descriptors are currently at a different place compared to i386.
  95          * Hopefully nobody expects them at a fixed place (Wine?)
  96          */
  97         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
  98         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
  99         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 100         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 101         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 102         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 103 #else
 104         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 105         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 107         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 108         /*
 109          * Segments used for calling PnP BIOS have byte granularity.
 110          * They code segments and data segments have fixed 64k limits,
 111          * the transfer segment sizes are set at run time.
 112          */
 113         /* 32-bit code */
 114         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 115         /* 16-bit code */
 116         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 117         /* 16-bit data */
 118         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 119         /* 16-bit data */
 120         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 121         /* 16-bit data */
 122         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 123         /*
 124          * The APM segments have byte granularity and their bases
 125          * are set at run time.  All have 64k limits.
 126          */
 127         /* 32-bit code */
 128         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 129         /* 16-bit code */
 130         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 131         /* data */
 132         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 133
 134         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 135         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 136         GDT_STACK_CANARY_INIT
 137 #endif
 138 } };
 139 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 140
 141 static int __init x86_xsave_setup(char *s)
 142 {
 143         if (strlen(s))
 144                 return 0;
 145         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
 146         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 147         return 1;
 148 }
 149 __setup("noxsave", x86_xsave_setup);
 150
 151 static int __init x86_xsaveopt_setup(char *s)
 152 {
 153         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 154         return 1;
 155 }
 156 __setup("noxsaveopt", x86_xsaveopt_setup);
 157
 158 #ifdef CONFIG_X86_64
 159 static int __init x86_pcid_setup(char *s)
 160 {
 161         /* require an exact match without trailing characters */
 162         if (strlen(s))
 163                 return 0;
 164
 165         /* do not emit a message if the feature is not present */
 166         if (!boot_cpu_has(X86_FEATURE_PCID))
 167                 return 1;
 168
 169         setup_clear_cpu_cap(X86_FEATURE_PCID);
 170         pr_info("nopcid: PCID feature disabled\n");
 171         return 1;
 172 }
 173 __setup("nopcid", x86_pcid_setup);
 174 #endif
 175
 176 static int __init x86_noinvpcid_setup(char *s)
 177 {
 178         /* noinvpcid doesn't accept parameters */
 179         if (s)
 180                 return -EINVAL;
 181
 182         /* do not emit a message if the feature is not present */
 183         if (!boot_cpu_has(X86_FEATURE_INVPCID))
 184                 return 0;
 185
 186         setup_clear_cpu_cap(X86_FEATURE_INVPCID);
 187         pr_info("noinvpcid: INVPCID feature disabled\n");
 188         return 0;
 189 }
 190 early_param("noinvpcid", x86_noinvpcid_setup);
 191
 192 #ifdef CONFIG_X86_32
 193 static int cachesize_override __cpuinitdata = -1;
 194 static int disable_x86_serial_nr __cpuinitdata = 1;
 195
 196 static int __init cachesize_setup(char *str)
 197 {
 198         get_option(&str, &cachesize_override);
 199         return 1;
 200 }
 201 __setup("cachesize=", cachesize_setup);
 202
 203 static int __init x86_fxsr_setup(char *s)
 204 {
 205         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 206         setup_clear_cpu_cap(X86_FEATURE_XMM);
 207         return 1;
 208 }
 209 __setup("nofxsr", x86_fxsr_setup);
 210
 211 static int __init x86_sep_setup(char *s)
 212 {
 213         setup_clear_cpu_cap(X86_FEATURE_SEP);
 214         return 1;
 215 }
 216 __setup("nosep", x86_sep_setup);
 217
 218 /* Standard macro to see if a specific flag is changeable */
 219 static inline int flag_is_changeable_p(u32 flag)
 220 {
 221         u32 f1, f2;
 222
 223         /*
 224          * Cyrix and IDT cpus allow disabling of CPUID
 225          * so the code below may return different results
 226          * when it is executed before and after enabling
 227          * the CPUID. Add "volatile" to not allow gcc to
 228          * optimize the subsequent calls to this function.
 229          */
 230         asm volatile ("pushfl           \n\t"
 231                       "pushfl           \n\t"
 232                       "popl %0          \n\t"
 233                       "movl %0, %1      \n\t"
 234                       "xorl %2, %0      \n\t"
 235                       "pushl %0         \n\t"
 236                       "popfl            \n\t"
 237                       "pushfl           \n\t"
 238                       "popl %0          \n\t"
 239                       "popfl            \n\t"
 240
 241                       : "=&r" (f1), "=&r" (f2)
 242                       : "ir" (flag));
 243
 244         return ((f1^f2) & flag) != 0;
 245 }
 246
 247 /* Probe for the CPUID instruction */
 248 static int __cpuinit have_cpuid_p(void)
 249 {
 250         return flag_is_changeable_p(X86_EFLAGS_ID);
 251 }
 252
 253 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 254 {
 255         unsigned long lo, hi;
 256
 257         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 258                 return;
 259
 260         /* Disable processor serial number: */
 261
 262         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 263         lo |= 0x200000;
 264         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 265
 266         printk(KERN_NOTICE "CPU serial number disabled.\n");
 267         clear_cpu_cap(c, X86_FEATURE_PN);
 268
 269         /* Disabling the serial number may affect the cpuid level */
 270         c->cpuid_level = cpuid_eax(0);
 271 }
 272
 273 static int __init x86_serial_nr_setup(char *s)
 274 {
 275         disable_x86_serial_nr = 0;
 276         return 1;
 277 }
 278 __setup("serialnumber", x86_serial_nr_setup);
 279 #else
 280 static inline int flag_is_changeable_p(u32 flag)
 281 {
 282         return 1;
 283 }
 284 /* Probe for the CPUID instruction */
 285 static inline int have_cpuid_p(void)
 286 {
 287         return 1;
 288 }
 289 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 290 {
 291 }
 292 #endif
 293
 294 static int disable_smep __cpuinitdata;
 295 static __init int setup_disable_smep(char *arg)
 296 {
 297         disable_smep = 1;
 298         return 1;
 299 }
 300 __setup("nosmep", setup_disable_smep);
 301
 302 static __cpuinit void setup_smep(struct cpuinfo_x86 *c)
 303 {
 304         if (cpu_has(c, X86_FEATURE_SMEP)) {
 305                 if (unlikely(disable_smep)) {
 306                         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 307                         clear_in_cr4(X86_CR4_SMEP);
 308                 } else
 309                         set_in_cr4(X86_CR4_SMEP);
 310         }
 311 }
 312
 313 static void setup_pcid(struct cpuinfo_x86 *c)
 314 {
 315         if (cpu_has(c, X86_FEATURE_PCID)) {
 316                 if (IS_ENABLED(CONFIG_X86_64) &&
 317                     (cpu_has(c, X86_FEATURE_PGE) || kaiser_enabled)) {
 318                         /*
 319                          * Regardless of whether PCID is enumerated, the
 320                          * SDM says that it can't be enabled in 32-bit mode.
 321                          */
 322                         set_in_cr4(X86_CR4_PCIDE);
 323                         /*
 324                          * INVPCID has two "groups" of types:
 325                          * 1/2: Invalidate an individual address
 326                          * 3/4: Invalidate all contexts
 327                          *
 328                          * 1/2 take a PCID, but 3/4 do not.  So, 3/4
 329                          * ignore the PCID argument in the descriptor.
 330                          * But, we have to be careful not to call 1/2
 331                          * with an actual non-zero PCID in them before
 332                          * we do the above set_in_cr4().
 333                          */
 334                         if (cpu_has(c, X86_FEATURE_INVPCID))
 335                                 set_cpu_cap(c, X86_FEATURE_INVPCID_SINGLE);
 336                 } else {
 337                         /*
 338                          * flush_tlb_all(), as currently implemented, won't
 339                          * work if PCID is on but PGE is not.  Since that
 340                          * combination doesn't exist on real hardware, there's
 341                          * no reason to try to fully support it, but it's
 342                          * polite to avoid corrupting data if we're on
 343                          * an improperly configured VM.
 344                          */
 345                         clear_cpu_cap(c, X86_FEATURE_PCID);
 346                 }
 347         }
 348         kaiser_setup_pcid();
 349 }
 350
 351 /*
 352  * Some CPU features depend on higher CPUID levels, which may not always
 353  * be available due to CPUID level capping or broken virtualization
 354  * software.  Add those features to this table to auto-disable them.
 355  */
 356 struct cpuid_dependent_feature {
 357         u32 feature;
 358         u32 level;
 359 };
 360
 361 static const struct cpuid_dependent_feature __cpuinitconst
 362 cpuid_dependent_features[] = {
 363         { X86_FEATURE_MWAIT,            0x00000005 },
 364         { X86_FEATURE_DCA,              0x00000009 },
 365         { X86_FEATURE_XSAVE,            0x0000000d },
 366         { 0, 0 }
 367 };
 368
 369 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 370 {
 371         const struct cpuid_dependent_feature *df;
 372
 373         for (df = cpuid_dependent_features; df->feature; df++) {
 374
 375                 if (!cpu_has(c, df->feature))
 376                         continue;
 377                 /*
 378                  * Note: cpuid_level is set to -1 if unavailable, but
 379                  * extended_extended_level is set to 0 if unavailable
 380                  * and the legitimate extended levels are all negative
 381                  * when signed; hence the weird messing around with
 382                  * signs here...
 383                  */
 384                 if (!((s32)df->level < 0 ?
 385                      (u32)df->level > (u32)c->extended_cpuid_level :
 386                      (s32)df->level > (s32)c->cpuid_level))
 387                         continue;
 388
 389                 clear_cpu_cap(c, df->feature);
 390                 if (!warn)
 391                         continue;
 392
 393                 printk(KERN_WARNING
 394                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
 395                                 x86_cap_flags[df->feature], df->level);
 396         }
 397 }
 398
 399 /*
 400  * Naming convention should be: <Name> [(<Codename>)]
 401  * This table only is used unless init_<vendor>() below doesn't set it;
 402  * in particular, if CPUID levels 0x80000002..4 are supported, this
 403  * isn't used
 404  */
 405
 406 /* Look up CPU names by table lookup. */
 407 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
 408 {
 409         const struct cpu_model_info *info;
 410
 411         if (c->x86_model >= 16)
 412                 return NULL;    /* Range check */
 413
 414         if (!this_cpu)
 415                 return NULL;
 416
 417         info = this_cpu->c_models;
 418
 419         while (info && info->family) {
 420                 if (info->family == c->x86)
 421                         return info->model_names[c->x86_model];
 422                 info++;
 423         }
 424         return NULL;            /* Not found */
 425 }
 426
 427 __u32 cpu_caps_cleared[NCAPINTS + NBUGINTS] __cpuinitdata;
 428 __u32 cpu_caps_set[NCAPINTS + NBUGINTS] __cpuinitdata;
 429
 430 void load_percpu_segment(int cpu)
 431 {
 432 #ifdef CONFIG_X86_32
 433         loadsegment(fs, __KERNEL_PERCPU);
 434 #else
 435         loadsegment(gs, 0);
 436         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 437 #endif
 438         load_stack_canary_segment();
 439 }
 440
 441 /*
 442  * Current gdt points %fs at the "master" per-cpu area: after this,
 443  * it's on the real one.
 444  */
 445 void switch_to_new_gdt(int cpu)
 446 {
 447         struct desc_ptr gdt_descr;
 448
 449         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 450         gdt_descr.size = GDT_SIZE - 1;
 451         load_gdt(&gdt_descr);
 452         /* Reload the per-cpu base */
 453
 454         load_percpu_segment(cpu);
 455 }
 456
 457 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
 458
 459 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 460 {
 461         unsigned int *v;
 462         char *p, *q;
 463
 464         if (c->extended_cpuid_level < 0x80000004)
 465                 return;
 466
 467         v = (unsigned int *)c->x86_model_id;
 468         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 469         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 470         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 471         c->x86_model_id[48] = 0;
 472
 473         /*
 474          * Intel chips right-justify this string for some dumb reason;
 475          * undo that brain damage:
 476          */
 477         p = q = &c->x86_model_id[0];
 478         while (*p == ' ')
 479                 p++;
 480         if (p != q) {
 481                 while (*p)
 482                         *q++ = *p++;
 483                 while (q <= &c->x86_model_id[48])
 484                         *q++ = '\0';    /* Zero-pad the rest */
 485         }
 486 }
 487
 488 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 489 {
 490         unsigned int n, dummy, ebx, ecx, edx, l2size;
 491
 492         n = c->extended_cpuid_level;
 493
 494         if (n >= 0x80000005) {
 495                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 496                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 497 #ifdef CONFIG_X86_64
 498                 /* On K8 L1 TLB is inclusive, so don't count it */
 499                 c->x86_tlbsize = 0;
 500 #endif
 501         }
 502
 503         if (n < 0x80000006)     /* Some chips just has a large L1. */
 504                 return;
 505
 506         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 507         l2size = ecx >> 16;
 508
 509 #ifdef CONFIG_X86_64
 510         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 511 #else
 512         /* do processor-specific cache resizing */
 513         if (this_cpu->c_size_cache)
 514                 l2size = this_cpu->c_size_cache(c, l2size);
 515
 516         /* Allow user to override all this if necessary. */
 517         if (cachesize_override != -1)
 518                 l2size = cachesize_override;
 519
 520         if (l2size == 0)
 521                 return;         /* Again, no L2 cache is possible */
 522 #endif
 523
 524         c->x86_cache_size = l2size;
 525 }
 526
 527 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 528 {
 529 #ifdef CONFIG_X86_HT
 530         u32 eax, ebx, ecx, edx;
 531         int index_msb, core_bits;
 532         static bool printed;
 533
 534         if (!cpu_has(c, X86_FEATURE_HT))
 535                 return;
 536
 537         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 538                 goto out;
 539
 540         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 541                 return;
 542
 543         cpuid(1, &eax, &ebx, &ecx, &edx);
 544
 545         smp_num_siblings = (ebx & 0xff0000) >> 16;
 546
 547         if (smp_num_siblings == 1) {
 548                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 549                 goto out;
 550         }
 551
 552         if (smp_num_siblings <= 1)
 553                 goto out;
 554
 555         index_msb = get_count_order(smp_num_siblings);
 556         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 557
 558         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 559
 560         index_msb = get_count_order(smp_num_siblings);
 561
 562         core_bits = get_count_order(c->x86_max_cores);
 563
 564         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 565                                        ((1 << core_bits) - 1);
 566
 567 out:
 568         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 569                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 570                        c->phys_proc_id);
 571                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 572                        c->cpu_core_id);
 573                 printed = 1;
 574         }
 575 #endif
 576 }
 577
 578 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 579 {
 580         char *v = c->x86_vendor_id;
 581         int i;
 582
 583         for (i = 0; i < X86_VENDOR_NUM; i++) {
 584                 if (!cpu_devs[i])
 585                         break;
 586
 587                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 588                     (cpu_devs[i]->c_ident[1] &&
 589                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 590
 591                         this_cpu = cpu_devs[i];
 592                         c->x86_vendor = this_cpu->c_x86_vendor;
 593                         return;
 594                 }
 595         }
 596
 597         printk_once(KERN_ERR
 598                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 599                         "CPU: Your system may be unstable.\n", v);
 600
 601         c->x86_vendor = X86_VENDOR_UNKNOWN;
 602         this_cpu = &default_cpu;
 603 }
 604
 605 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 606 {
 607         /* Get vendor name */
 608         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 609               (unsigned int *)&c->x86_vendor_id[0],
 610               (unsigned int *)&c->x86_vendor_id[8],
 611               (unsigned int *)&c->x86_vendor_id[4]);
 612
 613         c->x86 = 4;
 614         /* Intel-defined flags: level 0x00000001 */
 615         if (c->cpuid_level >= 0x00000001) {
 616                 u32 junk, tfms, cap0, misc;
 617
 618                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 619                 c->x86 = (tfms >> 8) & 0xf;
 620                 c->x86_model = (tfms >> 4) & 0xf;
 621                 c->x86_mask = tfms & 0xf;
 622
 623                 if (c->x86 == 0xf)
 624                         c->x86 += (tfms >> 20) & 0xff;
 625                 if (c->x86 >= 0x6)
 626                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 627
 628                 if (cap0 & (1<<19)) {
 629                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 630                         c->x86_cache_alignment = c->x86_clflush_size;
 631                 }
 632         }
 633 }
 634
 635 static void apply_forced_caps(struct cpuinfo_x86 *c)
 636 {
 637         int i;
 638
 639         for (i = 0; i < NCAPINTS + NBUGINTS; i++) {
 640                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 641                 c->x86_capability[i] |= cpu_caps_set[i];
 642         }
 643 }
 644
 645 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 646 {
 647         u32 tfms, xlvl;
 648         u32 ebx;
 649
 650         /* Intel-defined flags: level 0x00000001 */
 651         if (c->cpuid_level >= 0x00000001) {
 652                 u32 capability, excap;
 653
 654                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 655                 c->x86_capability[0] = capability;
 656                 c->x86_capability[4] = excap;
 657         }
 658
 659         /* Additional Intel-defined flags: level 0x00000007 */
 660         if (c->cpuid_level >= 0x00000007) {
 661                 u32 eax, ebx, ecx, edx;
 662
 663                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 664
 665                 c->x86_capability[9] = ebx;
 666         }
 667
 668         /* AMD-defined flags: level 0x80000001 */
 669         xlvl = cpuid_eax(0x80000000);
 670         c->extended_cpuid_level = xlvl;
 671
 672         if ((xlvl & 0xffff0000) == 0x80000000) {
 673                 if (xlvl >= 0x80000001) {
 674                         c->x86_capability[1] = cpuid_edx(0x80000001);
 675                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 676                 }
 677         }
 678
 679         if (c->extended_cpuid_level >= 0x80000008) {
 680                 u32 eax = cpuid_eax(0x80000008);
 681
 682                 c->x86_virt_bits = (eax >> 8) & 0xff;
 683                 c->x86_phys_bits = eax & 0xff;
 684         }
 685 #ifdef CONFIG_X86_32
 686         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 687                 c->x86_phys_bits = 36;
 688 #endif
 689
 690         if (c->extended_cpuid_level >= 0x80000007)
 691                 c->x86_power = cpuid_edx(0x80000007);
 692
 693         init_scattered_cpuid_features(c);
 694 }
 695
 696 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 697 {
 698 #ifdef CONFIG_X86_32
 699         int i;
 700
 701         /*
 702          * First of all, decide if this is a 486 or higher
 703          * It's a 486 if we can modify the AC flag
 704          */
 705         if (flag_is_changeable_p(X86_EFLAGS_AC))
 706                 c->x86 = 4;
 707         else
 708                 c->x86 = 3;
 709
 710         for (i = 0; i < X86_VENDOR_NUM; i++)
 711                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 712                         c->x86_vendor_id[0] = 0;
 713                         cpu_devs[i]->c_identify(c);
 714                         if (c->x86_vendor_id[0]) {
 715                                 get_cpu_vendor(c);
 716                                 break;
 717                         }
 718                 }
 719 #endif
 720 }
 721
 722 /*
 723  * Do minimum CPU detection early.
 724  * Fields really needed: vendor, cpuid_level, family, model, mask,
 725  * cache alignment.
 726  * The others are not touched to avoid unwanted side effects.
 727  *
 728  * WARNING: this function is only called on the BP.  Don't add code here
 729  * that is supposed to run on all CPUs.
 730  */
 731 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 732 {
 733 #ifdef CONFIG_X86_64
 734         c->x86_clflush_size = 64;
 735         c->x86_phys_bits = 36;
 736         c->x86_virt_bits = 48;
 737 #else
 738         c->x86_clflush_size = 32;
 739         c->x86_phys_bits = 32;
 740         c->x86_virt_bits = 32;
 741 #endif
 742         c->x86_cache_alignment = c->x86_clflush_size;
 743
 744         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 745         c->extended_cpuid_level = 0;
 746
 747         if (!have_cpuid_p())
 748                 identify_cpu_without_cpuid(c);
 749
 750         /* cyrix could have cpuid enabled via c_identify()*/
 751         if (!have_cpuid_p())
 752                 return;
 753
 754         cpu_detect(c);
 755
 756         get_cpu_vendor(c);
 757
 758         get_cpu_cap(c);
 759
 760         if (this_cpu->c_early_init)
 761                 this_cpu->c_early_init(c);
 762
 763         c->cpu_index = 0;
 764         filter_cpuid_features(c, false);
 765
 766         setup_smep(c);
 767
 768         if (this_cpu->c_bsp_init)
 769                 this_cpu->c_bsp_init(c);
 770
 771         if (c->x86_vendor != X86_VENDOR_AMD)
 772                 setup_force_cpu_bug(X86_BUG_CPU_INSECURE);
 773 }
 774
 775 void __init early_cpu_init(void)
 776 {
 777         const struct cpu_dev *const *cdev;
 778         int count = 0;
 779
 780 #ifdef CONFIG_PROCESSOR_SELECT
 781         printk(KERN_INFO "KERNEL supported cpus:\n");
 782 #endif
 783
 784         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 785                 const struct cpu_dev *cpudev = *cdev;
 786
 787                 if (count >= X86_VENDOR_NUM)
 788                         break;
 789                 cpu_devs[count] = cpudev;
 790                 count++;
 791
 792 #ifdef CONFIG_PROCESSOR_SELECT
 793                 {
 794                         unsigned int j;
 795
 796                         for (j = 0; j < 2; j++) {
 797                                 if (!cpudev->c_ident[j])
 798                                         continue;
 799                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 800                                         cpudev->c_ident[j]);
 801                         }
 802                 }
 803 #endif
 804         }
 805         early_identify_cpu(&boot_cpu_data);
 806 }
 807
 808 /*
 809  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 810  * unfortunately, that's not true in practice because of early VIA
 811  * chips and (more importantly) broken virtualizers that are not easy
 812  * to detect. In the latter case it doesn't even *fail* reliably, so
 813  * probing for it doesn't even work. Disable it completely on 32-bit
 814  * unless we can find a reliable way to detect all the broken cases.
 815  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 816  */
 817 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 818 {
 819 #ifdef CONFIG_X86_32
 820         clear_cpu_cap(c, X86_FEATURE_NOPL);
 821 #else
 822         set_cpu_cap(c, X86_FEATURE_NOPL);
 823 #endif
 824 }
 825
 826 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 827 {
 828         c->extended_cpuid_level = 0;
 829
 830         if (!have_cpuid_p())
 831                 identify_cpu_without_cpuid(c);
 832
 833         /* cyrix could have cpuid enabled via c_identify()*/
 834         if (!have_cpuid_p())
 835                 return;
 836
 837         cpu_detect(c);
 838
 839         get_cpu_vendor(c);
 840
 841         get_cpu_cap(c);
 842
 843         if (c->cpuid_level >= 0x00000001) {
 844                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 845 #ifdef CONFIG_X86_32
 846 # ifdef CONFIG_X86_HT
 847                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 848 # else
 849                 c->apicid = c->initial_apicid;
 850 # endif
 851 #endif
 852                 c->phys_proc_id = c->initial_apicid;
 853         }
 854
 855         setup_smep(c);
 856
 857         get_model_name(c); /* Default name */
 858
 859         detect_nopl(c);
 860 }
 861
 862 /*
 863  * This does the hard work of actually picking apart the CPU stuff...
 864  */
 865 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 866 {
 867         int i;
 868
 869         c->loops_per_jiffy = loops_per_jiffy;
 870         c->x86_cache_size = -1;
 871         c->x86_vendor = X86_VENDOR_UNKNOWN;
 872         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 873         c->x86_vendor_id[0] = '\0'; /* Unset */
 874         c->x86_model_id[0] = '\0';  /* Unset */
 875         c->x86_max_cores = 1;
 876         c->x86_coreid_bits = 0;
 877 #ifdef CONFIG_X86_64
 878         c->x86_clflush_size = 64;
 879         c->x86_phys_bits = 36;
 880         c->x86_virt_bits = 48;
 881 #else
 882         c->cpuid_level = -1;    /* CPUID not detected */
 883         c->x86_clflush_size = 32;
 884         c->x86_phys_bits = 32;
 885         c->x86_virt_bits = 32;
 886 #endif
 887         c->x86_cache_alignment = c->x86_clflush_size;
 888         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 889
 890         generic_identify(c);
 891
 892         if (this_cpu->c_identify)
 893                 this_cpu->c_identify(c);
 894
 895         /* Clear/Set all flags overriden by options, after probe */
 896         apply_forced_caps(c);
 897
 898 #ifdef CONFIG_X86_64
 899         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 900 #endif
 901
 902         /*
 903          * Vendor-specific initialization.  In this section we
 904          * canonicalize the feature flags, meaning if there are
 905          * features a certain CPU supports which CPUID doesn't
 906          * tell us, CPUID claiming incorrect flags, or other bugs,
 907          * we handle them here.
 908          *
 909          * At the end of this section, c->x86_capability better
 910          * indicate the features this CPU genuinely supports!
 911          */
 912         if (this_cpu->c_init)
 913                 this_cpu->c_init(c);
 914
 915         /* Disable the PN if appropriate */
 916         squash_the_stupid_serial_number(c);
 917
 918         /* Set up PCID */
 919         setup_pcid(c);
 920
 921         /*
 922          * The vendor-specific functions might have changed features.
 923          * Now we do "generic changes."
 924          */
 925
 926         /* Filter out anything that depends on CPUID levels we don't have */
 927         filter_cpuid_features(c, true);
 928
 929         /* If the model name is still unset, do table lookup. */
 930         if (!c->x86_model_id[0]) {
 931                 const char *p;
 932                 p = table_lookup_model(c);
 933                 if (p)
 934                         strcpy(c->x86_model_id, p);
 935                 else
 936                         /* Last resort... */
 937                         sprintf(c->x86_model_id, "%02x/%02x",
 938                                 c->x86, c->x86_model);
 939         }
 940
 941 #ifdef CONFIG_X86_64
 942         detect_ht(c);
 943 #endif
 944
 945         init_hypervisor(c);
 946         x86_init_rdrand(c);
 947
 948         /*
 949          * Clear/Set all flags overriden by options, need do it
 950          * before following smp all cpus cap AND.
 951          */
 952         apply_forced_caps(c);
 953
 954         /*
 955          * On SMP, boot_cpu_data holds the common feature set between
 956          * all CPUs; so make sure that we indicate which features are
 957          * common between the CPUs.  The first time this routine gets
 958          * executed, c == &boot_cpu_data.
 959          */
 960         if (c != &boot_cpu_data) {
 961                 /* AND the already accumulated flags with these */
 962                 for (i = 0; i < NCAPINTS; i++)
 963                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 964
 965                 /* OR, i.e. replicate the bug flags */
 966                 for (i = NCAPINTS; i < NCAPINTS + NBUGINTS; i++)
 967                         c->x86_capability[i] |= boot_cpu_data.x86_capability[i];
 968         }
 969
 970         /* Init Machine Check Exception if available. */
 971         mcheck_cpu_init(c);
 972
 973         select_idle_routine(c);
 974
 975 #ifdef CONFIG_NUMA
 976         numa_add_cpu(smp_processor_id());
 977 #endif
 978 }
 979
 980 #ifdef CONFIG_X86_64
 981 static void vgetcpu_set_mode(void)
 982 {
 983         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 984                 vgetcpu_mode = VGETCPU_RDTSCP;
 985         else
 986                 vgetcpu_mode = VGETCPU_LSL;
 987 }
 988 #endif
 989
 990 void __init identify_boot_cpu(void)
 991 {
 992         identify_cpu(&boot_cpu_data);
 993         init_amd_e400_c1e_mask();
 994 #ifdef CONFIG_X86_32
 995         sysenter_setup();
 996         enable_sep_cpu();
 997 #else
 998         vgetcpu_set_mode();
 999 #endif
1000 }
1001
1002 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1003 {
1004         BUG_ON(c == &boot_cpu_data);
1005         identify_cpu(c);
1006 #ifdef CONFIG_X86_32
1007         enable_sep_cpu();
1008 #endif
1009         mtrr_ap_init();
1010 }
1011
1012 struct msr_range {
1013         unsigned        min;
1014         unsigned        max;
1015 };
1016
1017 static const struct msr_range msr_range_array[] __cpuinitconst = {
1018         { 0x00000000, 0x00000418},
1019         { 0xc0000000, 0xc000040b},
1020         { 0xc0010000, 0xc0010142},
1021         { 0xc0011000, 0xc001103b},
1022 };
1023
1024 static void __cpuinit print_cpu_msr(void)
1025 {
1026         unsigned index_min, index_max;
1027         unsigned index;
1028         u64 val;
1029         int i;
1030
1031         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
1032                 index_min = msr_range_array[i].min;
1033                 index_max = msr_range_array[i].max;
1034
1035                 for (index = index_min; index < index_max; index++) {
1036                         if (rdmsrl_amd_safe(index, &val))
1037                                 continue;
1038                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
1039                 }
1040         }
1041 }
1042
1043 static int show_msr __cpuinitdata;
1044
1045 static __init int setup_show_msr(char *arg)
1046 {
1047         int num;
1048
1049         get_option(&arg, &num);
1050
1051         if (num > 0)
1052                 show_msr = num;
1053         return 1;
1054 }
1055 __setup("show_msr=", setup_show_msr);
1056
1057 static __init int setup_noclflush(char *arg)
1058 {
1059         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1060         return 1;
1061 }
1062 __setup("noclflush", setup_noclflush);
1063
1064 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1065 {
1066         const char *vendor = NULL;
1067
1068         if (c->x86_vendor < X86_VENDOR_NUM) {
1069                 vendor = this_cpu->c_vendor;
1070         } else {
1071                 if (c->cpuid_level >= 0)
1072                         vendor = c->x86_vendor_id;
1073         }
1074
1075         if (vendor && !strstr(c->x86_model_id, vendor))
1076                 printk(KERN_CONT "%s ", vendor);
1077
1078         if (c->x86_model_id[0])
1079                 printk(KERN_CONT "%s", c->x86_model_id);
1080         else
1081                 printk(KERN_CONT "%d86", c->x86);
1082
1083         if (c->x86_mask || c->cpuid_level >= 0)
1084                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1085         else
1086                 printk(KERN_CONT "\n");
1087
1088 #ifdef CONFIG_SMP
1089         if (c->cpu_index < show_msr)
1090                 print_cpu_msr();
1091 #else
1092         if (show_msr)
1093                 print_cpu_msr();
1094 #endif
1095 }
1096
1097 static __init int setup_disablecpuid(char *arg)
1098 {
1099         int bit;
1100
1101         if (get_option(&arg, &bit) && bit >= 0 && bit < NCAPINTS * 32)
1102                 setup_clear_cpu_cap(bit);
1103         else
1104                 return 0;
1105
1106         return 1;
1107 }
1108 __setup("clearcpuid=", setup_disablecpuid);
1109
1110 #ifdef CONFIG_X86_64
1111 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1112
1113 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1114                      irq_stack_union) __aligned(PAGE_SIZE);
1115
1116 /*
1117  * The following four percpu variables are hot.  Align current_task to
1118  * cacheline size such that all four fall in the same cacheline.
1119  */
1120 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1121         &init_task;
1122 EXPORT_PER_CPU_SYMBOL(current_task);
1123
1124 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1125         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1126 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1127
1128 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1129         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1130
1131 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1132
1133 /*
1134  * Special IST stacks which the CPU switches to when it calls
1135  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1136  * limit), all of them are 4K, except the debug stack which
1137  * is 8K.
1138  */
1139 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1140           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1141           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1142 };
1143
1144 DEFINE_PER_CPU_PAGE_ALIGNED_USER_MAPPED(char, exception_stacks
1145         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1146
1147 /* May not be marked __init: used by software suspend */
1148 void syscall_init(void)
1149 {
1150         /*
1151          * LSTAR and STAR live in a bit strange symbiosis.
1152          * They both write to the same internal register. STAR allows to
1153          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1154          */
1155         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1156         wrmsrl(MSR_LSTAR, system_call);
1157         wrmsrl(MSR_CSTAR, ignore_sysret);
1158
1159 #ifdef CONFIG_IA32_EMULATION
1160         syscall32_cpu_init();
1161 #endif
1162
1163         /* Flags to clear on syscall */
1164         wrmsrl(MSR_SYSCALL_MASK,
1165                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1166 }
1167
1168 unsigned long kernel_eflags;
1169
1170 /*
1171  * Copies of the original ist values from the tss are only accessed during
1172  * debugging, no special alignment required.
1173  */
1174 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1175
1176 #else   /* CONFIG_X86_64 */
1177
1178 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1179 EXPORT_PER_CPU_SYMBOL(current_task);
1180
1181 #ifdef CONFIG_CC_STACKPROTECTOR
1182 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1183 #endif
1184
1185 /* Make sure %fs and %gs are initialized properly in idle threads */
1186 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1187 {
1188         memset(regs, 0, sizeof(struct pt_regs));
1189         regs->fs = __KERNEL_PERCPU;
1190         regs->gs = __KERNEL_STACK_CANARY;
1191
1192         return regs;
1193 }
1194 #endif  /* CONFIG_X86_64 */
1195
1196 /*
1197  * Clear all 6 debug registers:
1198  */
1199 static void clear_all_debug_regs(void)
1200 {
1201         int i;
1202
1203         for (i = 0; i < 8; i++) {
1204                 /* Ignore db4, db5 */
1205                 if ((i == 4) || (i == 5))
1206                         continue;
1207
1208                 set_debugreg(0, i);
1209         }
1210 }
1211
1212 #ifdef CONFIG_KGDB
1213 /*
1214  * Restore debug regs if using kgdbwait and you have a kernel debugger
1215  * connection established.
1216  */
1217 static void dbg_restore_debug_regs(void)
1218 {
1219         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1220                 arch_kgdb_ops.correct_hw_break();
1221 }
1222 #else /* ! CONFIG_KGDB */
1223 #define dbg_restore_debug_regs()
1224 #endif /* ! CONFIG_KGDB */
1225
1226 /*
1227  * cpu_init() initializes state that is per-CPU. Some data is already
1228  * initialized (naturally) in the bootstrap process, such as the GDT
1229  * and IDT. We reload them nevertheless, this function acts as a
1230  * 'CPU state barrier', nothing should get across.
1231  * A lot of state is already set up in PDA init for 64 bit
1232  */
1233 #ifdef CONFIG_X86_64
1234
1235 void __cpuinit cpu_init(void)
1236 {
1237         struct orig_ist *oist;
1238         struct task_struct *me;
1239         struct tss_struct *t;
1240         unsigned long v;
1241         int cpu;
1242         int i;
1243
1244         if (!kaiser_enabled) {
1245                 /*
1246                  * secondary_startup_64() deferred setting PGE in cr4:
1247                  * init_memory_mapping() sets it on the boot cpu,
1248                  * but it needs to be set on each secondary cpu.
1249                  */
1250                 set_in_cr4(X86_CR4_PGE);
1251         }
1252
1253         cpu = stack_smp_processor_id();
1254         t = &per_cpu(init_tss, cpu);
1255         oist = &per_cpu(orig_ist, cpu);
1256
1257 #ifdef CONFIG_NUMA
1258         if (cpu != 0 && percpu_read(numa_node) == 0 &&
1259             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1260                 set_numa_node(early_cpu_to_node(cpu));
1261 #endif
1262
1263         me = current;
1264
1265         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1266                 panic("CPU#%d already initialized!\n", cpu);
1267
1268         pr_debug("Initializing CPU#%d\n", cpu);
1269
1270         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1271
1272         /*
1273          * Initialize the per-CPU GDT with the boot GDT,
1274          * and set up the GDT descriptor:
1275          */
1276
1277         switch_to_new_gdt(cpu);
1278         loadsegment(fs, 0);
1279
1280         load_idt((const struct desc_ptr *)&idt_descr);
1281
1282         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1283         syscall_init();
1284
1285         wrmsrl(MSR_FS_BASE, 0);
1286         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1287         barrier();
1288
1289         x86_configure_nx();
1290         if (cpu != 0)
1291                 enable_x2apic();
1292
1293         /*
1294          * set up and load the per-CPU TSS
1295          */
1296         if (!oist->ist[0]) {
1297                 char *estacks = per_cpu(exception_stacks, cpu);
1298
1299                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1300                         estacks += exception_stack_sizes[v];
1301                         oist->ist[v] = t->x86_tss.ist[v] =
1302                                         (unsigned long)estacks;
1303                 }
1304         }
1305
1306         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1307
1308         /*
1309          * <= is required because the CPU will access up to
1310          * 8 bits beyond the end of the IO permission bitmap.
1311          */
1312         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1313                 t->io_bitmap[i] = ~0UL;
1314
1315         atomic_inc(&init_mm.mm_count);
1316         me->active_mm = &init_mm;
1317         BUG_ON(me->mm);
1318         enter_lazy_tlb(&init_mm, me);
1319
1320         load_sp0(t, &current->thread);
1321         set_tss_desc(cpu, t);
1322         load_TR_desc();
1323         load_mm_ldt(&init_mm);
1324
1325         clear_all_debug_regs();
1326         dbg_restore_debug_regs();
1327
1328         fpu_init();
1329         xsave_init();
1330
1331         raw_local_save_flags(kernel_eflags);
1332
1333         if (is_uv_system())
1334                 uv_cpu_init();
1335 }
1336
1337 #else
1338
1339 void __cpuinit cpu_init(void)
1340 {
1341         int cpu = smp_processor_id();
1342         struct task_struct *curr = current;
1343         struct tss_struct *t = &per_cpu(init_tss, cpu);
1344         struct thread_struct *thread = &curr->thread;
1345
1346         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1347                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1348                 for (;;)
1349                         local_irq_enable();
1350         }
1351
1352         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1353
1354         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1355                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1356
1357         load_idt(&idt_descr);
1358         switch_to_new_gdt(cpu);
1359
1360         /*
1361          * Set up and load the per-CPU TSS and LDT
1362          */
1363         atomic_inc(&init_mm.mm_count);
1364         curr->active_mm = &init_mm;
1365         BUG_ON(curr->mm);
1366         enter_lazy_tlb(&init_mm, curr);
1367
1368         load_sp0(t, thread);
1369         set_tss_desc(cpu, t);
1370         load_TR_desc();
1371         load_mm_ldt(&init_mm);
1372
1373         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1374
1375 #ifdef CONFIG_DOUBLEFAULT
1376         /* Set up doublefault TSS pointer in the GDT */
1377         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1378 #endif
1379
1380         clear_all_debug_regs();
1381         dbg_restore_debug_regs();
1382
1383         fpu_init();
1384         xsave_init();
1385 }
1386 #endif