e7dd20a3c498023cb4900e0382d6dc412b7f0b5b
[pandora-kernel.git] / arch / x86 / kernel / cpu / common.c
1 #include <linux/bootmem.h>
2 #include <linux/linkage.h>
3 #include <linux/bitops.h>
4 #include <linux/kernel.h>
5 #include <linux/module.h>
6 #include <linux/percpu.h>
7 #include <linux/string.h>
8 #include <linux/delay.h>
9 #include <linux/sched.h>
10 #include <linux/init.h>
11 #include <linux/kgdb.h>
12 #include <linux/smp.h>
13 #include <linux/io.h>
14
15 #include <asm/stackprotector.h>
16 #include <asm/perf_event.h>
17 #include <asm/mmu_context.h>
18 #include <asm/archrandom.h>
19 #include <asm/hypervisor.h>
20 #include <asm/processor.h>
21 #include <asm/sections.h>
22 #include <linux/topology.h>
23 #include <linux/cpumask.h>
24 #include <asm/pgtable.h>
25 #include <linux/atomic.h>
26 #include <asm/proto.h>
27 #include <asm/setup.h>
28 #include <asm/apic.h>
29 #include <asm/desc.h>
30 #include <asm/i387.h>
31 #include <asm/mtrr.h>
32 #include <linux/numa.h>
33 #include <asm/asm.h>
34 #include <asm/cpu.h>
35 #include <asm/mce.h>
36 #include <asm/msr.h>
37 #include <asm/pat.h>
38
39 #ifdef CONFIG_X86_LOCAL_APIC
40 #include <asm/uv/uv.h>
41 #endif
42
43 #include "cpu.h"
44
45 /* all of these masks are initialized in setup_cpu_local_masks() */
46 cpumask_var_t cpu_initialized_mask;
47 cpumask_var_t cpu_callout_mask;
48 cpumask_var_t cpu_callin_mask;
49
50 /* representing cpus for which sibling maps can be computed */
51 cpumask_var_t cpu_sibling_setup_mask;
52
53 /* correctly size the local cpu masks */
54 void __init setup_cpu_local_masks(void)
55 {
56         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
57         alloc_bootmem_cpumask_var(&cpu_callin_mask);
58         alloc_bootmem_cpumask_var(&cpu_callout_mask);
59         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
60 }
61
62 static void __cpuinit default_init(struct cpuinfo_x86 *c)
63 {
64 #ifdef CONFIG_X86_64
65         cpu_detect_cache_sizes(c);
66 #else
67         /* Not much we can do here... */
68         /* Check if at least it has cpuid */
69         if (c->cpuid_level == -1) {
70                 /* No cpuid. It must be an ancient CPU */
71                 if (c->x86 == 4)
72                         strcpy(c->x86_model_id, "486");
73                 else if (c->x86 == 3)
74                         strcpy(c->x86_model_id, "386");
75         }
76 #endif
77 }
78
79 static const struct cpu_dev __cpuinitconst default_cpu = {
80         .c_init         = default_init,
81         .c_vendor       = "Unknown",
82         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
83 };
84
85 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
86
87 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
88 #ifdef CONFIG_X86_64
89         /*
90          * We need valid kernel segments for data and code in long mode too
91          * IRET will check the segment types  kkeil 2000/10/28
92          * Also sysret mandates a special GDT layout
93          *
94          * TLS descriptors are currently at a different place compared to i386.
95          * Hopefully nobody expects them at a fixed place (Wine?)
96          */
97         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
98         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
99         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
100         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
101         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
102         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
103 #else
104         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
105         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
107         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
108         /*
109          * Segments used for calling PnP BIOS have byte granularity.
110          * They code segments and data segments have fixed 64k limits,
111          * the transfer segment sizes are set at run time.
112          */
113         /* 32-bit code */
114         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
115         /* 16-bit code */
116         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
117         /* 16-bit data */
118         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
119         /* 16-bit data */
120         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
121         /* 16-bit data */
122         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
123         /*
124          * The APM segments have byte granularity and their bases
125          * are set at run time.  All have 64k limits.
126          */
127         /* 32-bit code */
128         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
129         /* 16-bit code */
130         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
131         /* data */
132         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
133
134         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
135         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
136         GDT_STACK_CANARY_INIT
137 #endif
138 } };
139 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
140
141 static int __init x86_xsave_setup(char *s)
142 {
143         if (strlen(s))
144                 return 0;
145         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
146         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
147         return 1;
148 }
149 __setup("noxsave", x86_xsave_setup);
150
151 static int __init x86_xsaveopt_setup(char *s)
152 {
153         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
154         return 1;
155 }
156 __setup("noxsaveopt", x86_xsaveopt_setup);
157
158 static int __init x86_noinvpcid_setup(char *s)
159 {
160         /* noinvpcid doesn't accept parameters */
161         if (s)
162                 return -EINVAL;
163
164         /* do not emit a message if the feature is not present */
165         if (!boot_cpu_has(X86_FEATURE_INVPCID))
166                 return 0;
167
168         setup_clear_cpu_cap(X86_FEATURE_INVPCID);
169         pr_info("noinvpcid: INVPCID feature disabled\n");
170         return 0;
171 }
172 early_param("noinvpcid", x86_noinvpcid_setup);
173
174 #ifdef CONFIG_X86_32
175 static int cachesize_override __cpuinitdata = -1;
176 static int disable_x86_serial_nr __cpuinitdata = 1;
177
178 static int __init cachesize_setup(char *str)
179 {
180         get_option(&str, &cachesize_override);
181         return 1;
182 }
183 __setup("cachesize=", cachesize_setup);
184
185 static int __init x86_fxsr_setup(char *s)
186 {
187         setup_clear_cpu_cap(X86_FEATURE_FXSR);
188         setup_clear_cpu_cap(X86_FEATURE_XMM);
189         return 1;
190 }
191 __setup("nofxsr", x86_fxsr_setup);
192
193 static int __init x86_sep_setup(char *s)
194 {
195         setup_clear_cpu_cap(X86_FEATURE_SEP);
196         return 1;
197 }
198 __setup("nosep", x86_sep_setup);
199
200 /* Standard macro to see if a specific flag is changeable */
201 static inline int flag_is_changeable_p(u32 flag)
202 {
203         u32 f1, f2;
204
205         /*
206          * Cyrix and IDT cpus allow disabling of CPUID
207          * so the code below may return different results
208          * when it is executed before and after enabling
209          * the CPUID. Add "volatile" to not allow gcc to
210          * optimize the subsequent calls to this function.
211          */
212         asm volatile ("pushfl           \n\t"
213                       "pushfl           \n\t"
214                       "popl %0          \n\t"
215                       "movl %0, %1      \n\t"
216                       "xorl %2, %0      \n\t"
217                       "pushl %0         \n\t"
218                       "popfl            \n\t"
219                       "pushfl           \n\t"
220                       "popl %0          \n\t"
221                       "popfl            \n\t"
222
223                       : "=&r" (f1), "=&r" (f2)
224                       : "ir" (flag));
225
226         return ((f1^f2) & flag) != 0;
227 }
228
229 /* Probe for the CPUID instruction */
230 static int __cpuinit have_cpuid_p(void)
231 {
232         return flag_is_changeable_p(X86_EFLAGS_ID);
233 }
234
235 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
236 {
237         unsigned long lo, hi;
238
239         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
240                 return;
241
242         /* Disable processor serial number: */
243
244         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
245         lo |= 0x200000;
246         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
247
248         printk(KERN_NOTICE "CPU serial number disabled.\n");
249         clear_cpu_cap(c, X86_FEATURE_PN);
250
251         /* Disabling the serial number may affect the cpuid level */
252         c->cpuid_level = cpuid_eax(0);
253 }
254
255 static int __init x86_serial_nr_setup(char *s)
256 {
257         disable_x86_serial_nr = 0;
258         return 1;
259 }
260 __setup("serialnumber", x86_serial_nr_setup);
261 #else
262 static inline int flag_is_changeable_p(u32 flag)
263 {
264         return 1;
265 }
266 /* Probe for the CPUID instruction */
267 static inline int have_cpuid_p(void)
268 {
269         return 1;
270 }
271 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
272 {
273 }
274 #endif
275
276 static int disable_smep __cpuinitdata;
277 static __init int setup_disable_smep(char *arg)
278 {
279         disable_smep = 1;
280         return 1;
281 }
282 __setup("nosmep", setup_disable_smep);
283
284 static __cpuinit void setup_smep(struct cpuinfo_x86 *c)
285 {
286         if (cpu_has(c, X86_FEATURE_SMEP)) {
287                 if (unlikely(disable_smep)) {
288                         setup_clear_cpu_cap(X86_FEATURE_SMEP);
289                         clear_in_cr4(X86_CR4_SMEP);
290                 } else
291                         set_in_cr4(X86_CR4_SMEP);
292         }
293 }
294
295 /*
296  * Some CPU features depend on higher CPUID levels, which may not always
297  * be available due to CPUID level capping or broken virtualization
298  * software.  Add those features to this table to auto-disable them.
299  */
300 struct cpuid_dependent_feature {
301         u32 feature;
302         u32 level;
303 };
304
305 static const struct cpuid_dependent_feature __cpuinitconst
306 cpuid_dependent_features[] = {
307         { X86_FEATURE_MWAIT,            0x00000005 },
308         { X86_FEATURE_DCA,              0x00000009 },
309         { X86_FEATURE_XSAVE,            0x0000000d },
310         { 0, 0 }
311 };
312
313 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
314 {
315         const struct cpuid_dependent_feature *df;
316
317         for (df = cpuid_dependent_features; df->feature; df++) {
318
319                 if (!cpu_has(c, df->feature))
320                         continue;
321                 /*
322                  * Note: cpuid_level is set to -1 if unavailable, but
323                  * extended_extended_level is set to 0 if unavailable
324                  * and the legitimate extended levels are all negative
325                  * when signed; hence the weird messing around with
326                  * signs here...
327                  */
328                 if (!((s32)df->level < 0 ?
329                      (u32)df->level > (u32)c->extended_cpuid_level :
330                      (s32)df->level > (s32)c->cpuid_level))
331                         continue;
332
333                 clear_cpu_cap(c, df->feature);
334                 if (!warn)
335                         continue;
336
337                 printk(KERN_WARNING
338                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
339                                 x86_cap_flags[df->feature], df->level);
340         }
341 }
342
343 /*
344  * Naming convention should be: <Name> [(<Codename>)]
345  * This table only is used unless init_<vendor>() below doesn't set it;
346  * in particular, if CPUID levels 0x80000002..4 are supported, this
347  * isn't used
348  */
349
350 /* Look up CPU names by table lookup. */
351 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
352 {
353         const struct cpu_model_info *info;
354
355         if (c->x86_model >= 16)
356                 return NULL;    /* Range check */
357
358         if (!this_cpu)
359                 return NULL;
360
361         info = this_cpu->c_models;
362
363         while (info && info->family) {
364                 if (info->family == c->x86)
365                         return info->model_names[c->x86_model];
366                 info++;
367         }
368         return NULL;            /* Not found */
369 }
370
371 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
372 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
373
374 void load_percpu_segment(int cpu)
375 {
376 #ifdef CONFIG_X86_32
377         loadsegment(fs, __KERNEL_PERCPU);
378 #else
379         loadsegment(gs, 0);
380         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
381 #endif
382         load_stack_canary_segment();
383 }
384
385 /*
386  * Current gdt points %fs at the "master" per-cpu area: after this,
387  * it's on the real one.
388  */
389 void switch_to_new_gdt(int cpu)
390 {
391         struct desc_ptr gdt_descr;
392
393         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
394         gdt_descr.size = GDT_SIZE - 1;
395         load_gdt(&gdt_descr);
396         /* Reload the per-cpu base */
397
398         load_percpu_segment(cpu);
399 }
400
401 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
402
403 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
404 {
405         unsigned int *v;
406         char *p, *q;
407
408         if (c->extended_cpuid_level < 0x80000004)
409                 return;
410
411         v = (unsigned int *)c->x86_model_id;
412         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
413         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
414         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
415         c->x86_model_id[48] = 0;
416
417         /*
418          * Intel chips right-justify this string for some dumb reason;
419          * undo that brain damage:
420          */
421         p = q = &c->x86_model_id[0];
422         while (*p == ' ')
423                 p++;
424         if (p != q) {
425                 while (*p)
426                         *q++ = *p++;
427                 while (q <= &c->x86_model_id[48])
428                         *q++ = '\0';    /* Zero-pad the rest */
429         }
430 }
431
432 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
433 {
434         unsigned int n, dummy, ebx, ecx, edx, l2size;
435
436         n = c->extended_cpuid_level;
437
438         if (n >= 0x80000005) {
439                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
440                 c->x86_cache_size = (ecx>>24) + (edx>>24);
441 #ifdef CONFIG_X86_64
442                 /* On K8 L1 TLB is inclusive, so don't count it */
443                 c->x86_tlbsize = 0;
444 #endif
445         }
446
447         if (n < 0x80000006)     /* Some chips just has a large L1. */
448                 return;
449
450         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
451         l2size = ecx >> 16;
452
453 #ifdef CONFIG_X86_64
454         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
455 #else
456         /* do processor-specific cache resizing */
457         if (this_cpu->c_size_cache)
458                 l2size = this_cpu->c_size_cache(c, l2size);
459
460         /* Allow user to override all this if necessary. */
461         if (cachesize_override != -1)
462                 l2size = cachesize_override;
463
464         if (l2size == 0)
465                 return;         /* Again, no L2 cache is possible */
466 #endif
467
468         c->x86_cache_size = l2size;
469 }
470
471 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
472 {
473 #ifdef CONFIG_X86_HT
474         u32 eax, ebx, ecx, edx;
475         int index_msb, core_bits;
476         static bool printed;
477
478         if (!cpu_has(c, X86_FEATURE_HT))
479                 return;
480
481         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
482                 goto out;
483
484         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
485                 return;
486
487         cpuid(1, &eax, &ebx, &ecx, &edx);
488
489         smp_num_siblings = (ebx & 0xff0000) >> 16;
490
491         if (smp_num_siblings == 1) {
492                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
493                 goto out;
494         }
495
496         if (smp_num_siblings <= 1)
497                 goto out;
498
499         index_msb = get_count_order(smp_num_siblings);
500         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
501
502         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
503
504         index_msb = get_count_order(smp_num_siblings);
505
506         core_bits = get_count_order(c->x86_max_cores);
507
508         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
509                                        ((1 << core_bits) - 1);
510
511 out:
512         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
513                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
514                        c->phys_proc_id);
515                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
516                        c->cpu_core_id);
517                 printed = 1;
518         }
519 #endif
520 }
521
522 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
523 {
524         char *v = c->x86_vendor_id;
525         int i;
526
527         for (i = 0; i < X86_VENDOR_NUM; i++) {
528                 if (!cpu_devs[i])
529                         break;
530
531                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
532                     (cpu_devs[i]->c_ident[1] &&
533                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
534
535                         this_cpu = cpu_devs[i];
536                         c->x86_vendor = this_cpu->c_x86_vendor;
537                         return;
538                 }
539         }
540
541         printk_once(KERN_ERR
542                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
543                         "CPU: Your system may be unstable.\n", v);
544
545         c->x86_vendor = X86_VENDOR_UNKNOWN;
546         this_cpu = &default_cpu;
547 }
548
549 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
550 {
551         /* Get vendor name */
552         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
553               (unsigned int *)&c->x86_vendor_id[0],
554               (unsigned int *)&c->x86_vendor_id[8],
555               (unsigned int *)&c->x86_vendor_id[4]);
556
557         c->x86 = 4;
558         /* Intel-defined flags: level 0x00000001 */
559         if (c->cpuid_level >= 0x00000001) {
560                 u32 junk, tfms, cap0, misc;
561
562                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
563                 c->x86 = (tfms >> 8) & 0xf;
564                 c->x86_model = (tfms >> 4) & 0xf;
565                 c->x86_mask = tfms & 0xf;
566
567                 if (c->x86 == 0xf)
568                         c->x86 += (tfms >> 20) & 0xff;
569                 if (c->x86 >= 0x6)
570                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
571
572                 if (cap0 & (1<<19)) {
573                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
574                         c->x86_cache_alignment = c->x86_clflush_size;
575                 }
576         }
577 }
578
579 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
580 {
581         u32 tfms, xlvl;
582         u32 ebx;
583
584         /* Intel-defined flags: level 0x00000001 */
585         if (c->cpuid_level >= 0x00000001) {
586                 u32 capability, excap;
587
588                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
589                 c->x86_capability[0] = capability;
590                 c->x86_capability[4] = excap;
591         }
592
593         /* Additional Intel-defined flags: level 0x00000007 */
594         if (c->cpuid_level >= 0x00000007) {
595                 u32 eax, ebx, ecx, edx;
596
597                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
598
599                 c->x86_capability[9] = ebx;
600         }
601
602         /* AMD-defined flags: level 0x80000001 */
603         xlvl = cpuid_eax(0x80000000);
604         c->extended_cpuid_level = xlvl;
605
606         if ((xlvl & 0xffff0000) == 0x80000000) {
607                 if (xlvl >= 0x80000001) {
608                         c->x86_capability[1] = cpuid_edx(0x80000001);
609                         c->x86_capability[6] = cpuid_ecx(0x80000001);
610                 }
611         }
612
613         if (c->extended_cpuid_level >= 0x80000008) {
614                 u32 eax = cpuid_eax(0x80000008);
615
616                 c->x86_virt_bits = (eax >> 8) & 0xff;
617                 c->x86_phys_bits = eax & 0xff;
618         }
619 #ifdef CONFIG_X86_32
620         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
621                 c->x86_phys_bits = 36;
622 #endif
623
624         if (c->extended_cpuid_level >= 0x80000007)
625                 c->x86_power = cpuid_edx(0x80000007);
626
627         init_scattered_cpuid_features(c);
628 }
629
630 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
631 {
632 #ifdef CONFIG_X86_32
633         int i;
634
635         /*
636          * First of all, decide if this is a 486 or higher
637          * It's a 486 if we can modify the AC flag
638          */
639         if (flag_is_changeable_p(X86_EFLAGS_AC))
640                 c->x86 = 4;
641         else
642                 c->x86 = 3;
643
644         for (i = 0; i < X86_VENDOR_NUM; i++)
645                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
646                         c->x86_vendor_id[0] = 0;
647                         cpu_devs[i]->c_identify(c);
648                         if (c->x86_vendor_id[0]) {
649                                 get_cpu_vendor(c);
650                                 break;
651                         }
652                 }
653 #endif
654 }
655
656 /*
657  * Do minimum CPU detection early.
658  * Fields really needed: vendor, cpuid_level, family, model, mask,
659  * cache alignment.
660  * The others are not touched to avoid unwanted side effects.
661  *
662  * WARNING: this function is only called on the BP.  Don't add code here
663  * that is supposed to run on all CPUs.
664  */
665 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
666 {
667 #ifdef CONFIG_X86_64
668         c->x86_clflush_size = 64;
669         c->x86_phys_bits = 36;
670         c->x86_virt_bits = 48;
671 #else
672         c->x86_clflush_size = 32;
673         c->x86_phys_bits = 32;
674         c->x86_virt_bits = 32;
675 #endif
676         c->x86_cache_alignment = c->x86_clflush_size;
677
678         memset(&c->x86_capability, 0, sizeof c->x86_capability);
679         c->extended_cpuid_level = 0;
680
681         if (!have_cpuid_p())
682                 identify_cpu_without_cpuid(c);
683
684         /* cyrix could have cpuid enabled via c_identify()*/
685         if (!have_cpuid_p())
686                 return;
687
688         cpu_detect(c);
689
690         get_cpu_vendor(c);
691
692         get_cpu_cap(c);
693
694         if (this_cpu->c_early_init)
695                 this_cpu->c_early_init(c);
696
697         c->cpu_index = 0;
698         filter_cpuid_features(c, false);
699
700         setup_smep(c);
701
702         if (this_cpu->c_bsp_init)
703                 this_cpu->c_bsp_init(c);
704 }
705
706 void __init early_cpu_init(void)
707 {
708         const struct cpu_dev *const *cdev;
709         int count = 0;
710
711 #ifdef CONFIG_PROCESSOR_SELECT
712         printk(KERN_INFO "KERNEL supported cpus:\n");
713 #endif
714
715         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
716                 const struct cpu_dev *cpudev = *cdev;
717
718                 if (count >= X86_VENDOR_NUM)
719                         break;
720                 cpu_devs[count] = cpudev;
721                 count++;
722
723 #ifdef CONFIG_PROCESSOR_SELECT
724                 {
725                         unsigned int j;
726
727                         for (j = 0; j < 2; j++) {
728                                 if (!cpudev->c_ident[j])
729                                         continue;
730                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
731                                         cpudev->c_ident[j]);
732                         }
733                 }
734 #endif
735         }
736         early_identify_cpu(&boot_cpu_data);
737 }
738
739 /*
740  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
741  * unfortunately, that's not true in practice because of early VIA
742  * chips and (more importantly) broken virtualizers that are not easy
743  * to detect. In the latter case it doesn't even *fail* reliably, so
744  * probing for it doesn't even work. Disable it completely on 32-bit
745  * unless we can find a reliable way to detect all the broken cases.
746  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
747  */
748 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
749 {
750 #ifdef CONFIG_X86_32
751         clear_cpu_cap(c, X86_FEATURE_NOPL);
752 #else
753         set_cpu_cap(c, X86_FEATURE_NOPL);
754 #endif
755 }
756
757 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
758 {
759         c->extended_cpuid_level = 0;
760
761         if (!have_cpuid_p())
762                 identify_cpu_without_cpuid(c);
763
764         /* cyrix could have cpuid enabled via c_identify()*/
765         if (!have_cpuid_p())
766                 return;
767
768         cpu_detect(c);
769
770         get_cpu_vendor(c);
771
772         get_cpu_cap(c);
773
774         if (c->cpuid_level >= 0x00000001) {
775                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
776 #ifdef CONFIG_X86_32
777 # ifdef CONFIG_X86_HT
778                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
779 # else
780                 c->apicid = c->initial_apicid;
781 # endif
782 #endif
783                 c->phys_proc_id = c->initial_apicid;
784         }
785
786         setup_smep(c);
787
788         get_model_name(c); /* Default name */
789
790         detect_nopl(c);
791 }
792
793 /*
794  * This does the hard work of actually picking apart the CPU stuff...
795  */
796 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
797 {
798         int i;
799
800         c->loops_per_jiffy = loops_per_jiffy;
801         c->x86_cache_size = -1;
802         c->x86_vendor = X86_VENDOR_UNKNOWN;
803         c->x86_model = c->x86_mask = 0; /* So far unknown... */
804         c->x86_vendor_id[0] = '\0'; /* Unset */
805         c->x86_model_id[0] = '\0';  /* Unset */
806         c->x86_max_cores = 1;
807         c->x86_coreid_bits = 0;
808 #ifdef CONFIG_X86_64
809         c->x86_clflush_size = 64;
810         c->x86_phys_bits = 36;
811         c->x86_virt_bits = 48;
812 #else
813         c->cpuid_level = -1;    /* CPUID not detected */
814         c->x86_clflush_size = 32;
815         c->x86_phys_bits = 32;
816         c->x86_virt_bits = 32;
817 #endif
818         c->x86_cache_alignment = c->x86_clflush_size;
819         memset(&c->x86_capability, 0, sizeof c->x86_capability);
820
821         generic_identify(c);
822
823         if (this_cpu->c_identify)
824                 this_cpu->c_identify(c);
825
826         /* Clear/Set all flags overriden by options, after probe */
827         for (i = 0; i < NCAPINTS; i++) {
828                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
829                 c->x86_capability[i] |= cpu_caps_set[i];
830         }
831
832 #ifdef CONFIG_X86_64
833         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
834 #endif
835
836         /*
837          * Vendor-specific initialization.  In this section we
838          * canonicalize the feature flags, meaning if there are
839          * features a certain CPU supports which CPUID doesn't
840          * tell us, CPUID claiming incorrect flags, or other bugs,
841          * we handle them here.
842          *
843          * At the end of this section, c->x86_capability better
844          * indicate the features this CPU genuinely supports!
845          */
846         if (this_cpu->c_init)
847                 this_cpu->c_init(c);
848
849         /* Disable the PN if appropriate */
850         squash_the_stupid_serial_number(c);
851
852         /*
853          * The vendor-specific functions might have changed features.
854          * Now we do "generic changes."
855          */
856
857         /* Filter out anything that depends on CPUID levels we don't have */
858         filter_cpuid_features(c, true);
859
860         /* If the model name is still unset, do table lookup. */
861         if (!c->x86_model_id[0]) {
862                 const char *p;
863                 p = table_lookup_model(c);
864                 if (p)
865                         strcpy(c->x86_model_id, p);
866                 else
867                         /* Last resort... */
868                         sprintf(c->x86_model_id, "%02x/%02x",
869                                 c->x86, c->x86_model);
870         }
871
872 #ifdef CONFIG_X86_64
873         detect_ht(c);
874 #endif
875
876         init_hypervisor(c);
877         x86_init_rdrand(c);
878
879         /*
880          * Clear/Set all flags overriden by options, need do it
881          * before following smp all cpus cap AND.
882          */
883         for (i = 0; i < NCAPINTS; i++) {
884                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
885                 c->x86_capability[i] |= cpu_caps_set[i];
886         }
887
888         /*
889          * On SMP, boot_cpu_data holds the common feature set between
890          * all CPUs; so make sure that we indicate which features are
891          * common between the CPUs.  The first time this routine gets
892          * executed, c == &boot_cpu_data.
893          */
894         if (c != &boot_cpu_data) {
895                 /* AND the already accumulated flags with these */
896                 for (i = 0; i < NCAPINTS; i++)
897                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
898         }
899
900         /* Init Machine Check Exception if available. */
901         mcheck_cpu_init(c);
902
903         select_idle_routine(c);
904
905 #ifdef CONFIG_NUMA
906         numa_add_cpu(smp_processor_id());
907 #endif
908 }
909
910 #ifdef CONFIG_X86_64
911 static void vgetcpu_set_mode(void)
912 {
913         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
914                 vgetcpu_mode = VGETCPU_RDTSCP;
915         else
916                 vgetcpu_mode = VGETCPU_LSL;
917 }
918 #endif
919
920 void __init identify_boot_cpu(void)
921 {
922         identify_cpu(&boot_cpu_data);
923         init_amd_e400_c1e_mask();
924 #ifdef CONFIG_X86_32
925         sysenter_setup();
926         enable_sep_cpu();
927 #else
928         vgetcpu_set_mode();
929 #endif
930 }
931
932 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
933 {
934         BUG_ON(c == &boot_cpu_data);
935         identify_cpu(c);
936 #ifdef CONFIG_X86_32
937         /*
938          * Regardless of whether PCID is enumerated, the SDM says
939          * that it can't be enabled in 32-bit mode.
940          */
941         clear_cpu_cap(c, X86_FEATURE_PCID);
942         enable_sep_cpu();
943 #endif
944         mtrr_ap_init();
945 }
946
947 struct msr_range {
948         unsigned        min;
949         unsigned        max;
950 };
951
952 static const struct msr_range msr_range_array[] __cpuinitconst = {
953         { 0x00000000, 0x00000418},
954         { 0xc0000000, 0xc000040b},
955         { 0xc0010000, 0xc0010142},
956         { 0xc0011000, 0xc001103b},
957 };
958
959 static void __cpuinit print_cpu_msr(void)
960 {
961         unsigned index_min, index_max;
962         unsigned index;
963         u64 val;
964         int i;
965
966         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
967                 index_min = msr_range_array[i].min;
968                 index_max = msr_range_array[i].max;
969
970                 for (index = index_min; index < index_max; index++) {
971                         if (rdmsrl_amd_safe(index, &val))
972                                 continue;
973                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
974                 }
975         }
976 }
977
978 static int show_msr __cpuinitdata;
979
980 static __init int setup_show_msr(char *arg)
981 {
982         int num;
983
984         get_option(&arg, &num);
985
986         if (num > 0)
987                 show_msr = num;
988         return 1;
989 }
990 __setup("show_msr=", setup_show_msr);
991
992 static __init int setup_noclflush(char *arg)
993 {
994         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
995         return 1;
996 }
997 __setup("noclflush", setup_noclflush);
998
999 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1000 {
1001         const char *vendor = NULL;
1002
1003         if (c->x86_vendor < X86_VENDOR_NUM) {
1004                 vendor = this_cpu->c_vendor;
1005         } else {
1006                 if (c->cpuid_level >= 0)
1007                         vendor = c->x86_vendor_id;
1008         }
1009
1010         if (vendor && !strstr(c->x86_model_id, vendor))
1011                 printk(KERN_CONT "%s ", vendor);
1012
1013         if (c->x86_model_id[0])
1014                 printk(KERN_CONT "%s", c->x86_model_id);
1015         else
1016                 printk(KERN_CONT "%d86", c->x86);
1017
1018         if (c->x86_mask || c->cpuid_level >= 0)
1019                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1020         else
1021                 printk(KERN_CONT "\n");
1022
1023 #ifdef CONFIG_SMP
1024         if (c->cpu_index < show_msr)
1025                 print_cpu_msr();
1026 #else
1027         if (show_msr)
1028                 print_cpu_msr();
1029 #endif
1030 }
1031
1032 static __init int setup_disablecpuid(char *arg)
1033 {
1034         int bit;
1035
1036         if (get_option(&arg, &bit) && bit >= 0 && bit < NCAPINTS * 32)
1037                 setup_clear_cpu_cap(bit);
1038         else
1039                 return 0;
1040
1041         return 1;
1042 }
1043 __setup("clearcpuid=", setup_disablecpuid);
1044
1045 #ifdef CONFIG_X86_64
1046 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1047
1048 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1049                      irq_stack_union) __aligned(PAGE_SIZE);
1050
1051 /*
1052  * The following four percpu variables are hot.  Align current_task to
1053  * cacheline size such that all four fall in the same cacheline.
1054  */
1055 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1056         &init_task;
1057 EXPORT_PER_CPU_SYMBOL(current_task);
1058
1059 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1060         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1061 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1062
1063 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1064         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1065
1066 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1067
1068 /*
1069  * Special IST stacks which the CPU switches to when it calls
1070  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1071  * limit), all of them are 4K, except the debug stack which
1072  * is 8K.
1073  */
1074 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1075           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1076           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1077 };
1078
1079 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
1080         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1081
1082 /* May not be marked __init: used by software suspend */
1083 void syscall_init(void)
1084 {
1085         /*
1086          * LSTAR and STAR live in a bit strange symbiosis.
1087          * They both write to the same internal register. STAR allows to
1088          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1089          */
1090         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1091         wrmsrl(MSR_LSTAR, system_call);
1092         wrmsrl(MSR_CSTAR, ignore_sysret);
1093
1094 #ifdef CONFIG_IA32_EMULATION
1095         syscall32_cpu_init();
1096 #endif
1097
1098         /* Flags to clear on syscall */
1099         wrmsrl(MSR_SYSCALL_MASK,
1100                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1101 }
1102
1103 unsigned long kernel_eflags;
1104
1105 /*
1106  * Copies of the original ist values from the tss are only accessed during
1107  * debugging, no special alignment required.
1108  */
1109 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1110
1111 #else   /* CONFIG_X86_64 */
1112
1113 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1114 EXPORT_PER_CPU_SYMBOL(current_task);
1115
1116 #ifdef CONFIG_CC_STACKPROTECTOR
1117 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1118 #endif
1119
1120 /* Make sure %fs and %gs are initialized properly in idle threads */
1121 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1122 {
1123         memset(regs, 0, sizeof(struct pt_regs));
1124         regs->fs = __KERNEL_PERCPU;
1125         regs->gs = __KERNEL_STACK_CANARY;
1126
1127         return regs;
1128 }
1129 #endif  /* CONFIG_X86_64 */
1130
1131 /*
1132  * Clear all 6 debug registers:
1133  */
1134 static void clear_all_debug_regs(void)
1135 {
1136         int i;
1137
1138         for (i = 0; i < 8; i++) {
1139                 /* Ignore db4, db5 */
1140                 if ((i == 4) || (i == 5))
1141                         continue;
1142
1143                 set_debugreg(0, i);
1144         }
1145 }
1146
1147 #ifdef CONFIG_KGDB
1148 /*
1149  * Restore debug regs if using kgdbwait and you have a kernel debugger
1150  * connection established.
1151  */
1152 static void dbg_restore_debug_regs(void)
1153 {
1154         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1155                 arch_kgdb_ops.correct_hw_break();
1156 }
1157 #else /* ! CONFIG_KGDB */
1158 #define dbg_restore_debug_regs()
1159 #endif /* ! CONFIG_KGDB */
1160
1161 /*
1162  * cpu_init() initializes state that is per-CPU. Some data is already
1163  * initialized (naturally) in the bootstrap process, such as the GDT
1164  * and IDT. We reload them nevertheless, this function acts as a
1165  * 'CPU state barrier', nothing should get across.
1166  * A lot of state is already set up in PDA init for 64 bit
1167  */
1168 #ifdef CONFIG_X86_64
1169
1170 void __cpuinit cpu_init(void)
1171 {
1172         struct orig_ist *oist;
1173         struct task_struct *me;
1174         struct tss_struct *t;
1175         unsigned long v;
1176         int cpu;
1177         int i;
1178
1179         cpu = stack_smp_processor_id();
1180         t = &per_cpu(init_tss, cpu);
1181         oist = &per_cpu(orig_ist, cpu);
1182
1183 #ifdef CONFIG_NUMA
1184         if (cpu != 0 && percpu_read(numa_node) == 0 &&
1185             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1186                 set_numa_node(early_cpu_to_node(cpu));
1187 #endif
1188
1189         me = current;
1190
1191         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1192                 panic("CPU#%d already initialized!\n", cpu);
1193
1194         pr_debug("Initializing CPU#%d\n", cpu);
1195
1196         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1197
1198         /*
1199          * Initialize the per-CPU GDT with the boot GDT,
1200          * and set up the GDT descriptor:
1201          */
1202
1203         switch_to_new_gdt(cpu);
1204         loadsegment(fs, 0);
1205
1206         load_idt((const struct desc_ptr *)&idt_descr);
1207
1208         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1209         syscall_init();
1210
1211         wrmsrl(MSR_FS_BASE, 0);
1212         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1213         barrier();
1214
1215         x86_configure_nx();
1216         if (cpu != 0)
1217                 enable_x2apic();
1218
1219         /*
1220          * set up and load the per-CPU TSS
1221          */
1222         if (!oist->ist[0]) {
1223                 char *estacks = per_cpu(exception_stacks, cpu);
1224
1225                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1226                         estacks += exception_stack_sizes[v];
1227                         oist->ist[v] = t->x86_tss.ist[v] =
1228                                         (unsigned long)estacks;
1229                 }
1230         }
1231
1232         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1233
1234         /*
1235          * <= is required because the CPU will access up to
1236          * 8 bits beyond the end of the IO permission bitmap.
1237          */
1238         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1239                 t->io_bitmap[i] = ~0UL;
1240
1241         atomic_inc(&init_mm.mm_count);
1242         me->active_mm = &init_mm;
1243         BUG_ON(me->mm);
1244         enter_lazy_tlb(&init_mm, me);
1245
1246         load_sp0(t, &current->thread);
1247         set_tss_desc(cpu, t);
1248         load_TR_desc();
1249         load_mm_ldt(&init_mm);
1250
1251         clear_all_debug_regs();
1252         dbg_restore_debug_regs();
1253
1254         fpu_init();
1255         xsave_init();
1256
1257         raw_local_save_flags(kernel_eflags);
1258
1259         if (is_uv_system())
1260                 uv_cpu_init();
1261 }
1262
1263 #else
1264
1265 void __cpuinit cpu_init(void)
1266 {
1267         int cpu = smp_processor_id();
1268         struct task_struct *curr = current;
1269         struct tss_struct *t = &per_cpu(init_tss, cpu);
1270         struct thread_struct *thread = &curr->thread;
1271
1272         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1273                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1274                 for (;;)
1275                         local_irq_enable();
1276         }
1277
1278         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1279
1280         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1281                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1282
1283         load_idt(&idt_descr);
1284         switch_to_new_gdt(cpu);
1285
1286         /*
1287          * Set up and load the per-CPU TSS and LDT
1288          */
1289         atomic_inc(&init_mm.mm_count);
1290         curr->active_mm = &init_mm;
1291         BUG_ON(curr->mm);
1292         enter_lazy_tlb(&init_mm, curr);
1293
1294         load_sp0(t, thread);
1295         set_tss_desc(cpu, t);
1296         load_TR_desc();
1297         load_mm_ldt(&init_mm);
1298
1299         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1300
1301 #ifdef CONFIG_DOUBLEFAULT
1302         /* Set up doublefault TSS pointer in the GDT */
1303         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1304 #endif
1305
1306         clear_all_debug_regs();
1307         dbg_restore_debug_regs();
1308
1309         fpu_init();
1310         xsave_init();
1311 }
1312 #endif