arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/delay.h>
   9 #include <linux/sched.h>
  10 #include <linux/init.h>
  11 #include <linux/kgdb.h>
  12 #include <linux/smp.h>
  13 #include <linux/io.h>
  14
  15 #include <asm/stackprotector.h>
  16 #include <asm/perf_event.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/archrandom.h>
  19 #include <asm/hypervisor.h>
  20 #include <asm/processor.h>
  21 #include <asm/sections.h>
  22 #include <linux/topology.h>
  23 #include <linux/cpumask.h>
  24 #include <asm/pgtable.h>
  25 #include <linux/atomic.h>
  26 #include <asm/proto.h>
  27 #include <asm/setup.h>
  28 #include <asm/apic.h>
  29 #include <asm/desc.h>
  30 #include <asm/i387.h>
  31 #include <asm/mtrr.h>
  32 #include <linux/numa.h>
  33 #include <asm/asm.h>
  34 #include <asm/cpu.h>
  35 #include <asm/mce.h>
  36 #include <asm/msr.h>
  37 #include <asm/pat.h>
  38
  39 #ifdef CONFIG_X86_LOCAL_APIC
  40 #include <asm/uv/uv.h>
  41 #endif
  42
  43 #include "cpu.h"
  44
  45 /* all of these masks are initialized in setup_cpu_local_masks() */
  46 cpumask_var_t cpu_initialized_mask;
  47 cpumask_var_t cpu_callout_mask;
  48 cpumask_var_t cpu_callin_mask;
  49
  50 /* representing cpus for which sibling maps can be computed */
  51 cpumask_var_t cpu_sibling_setup_mask;
  52
  53 /* correctly size the local cpu masks */
  54 void __init setup_cpu_local_masks(void)
  55 {
  56         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  57         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  58         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  59         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  60 }
  61
  62 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  63 {
  64 #ifdef CONFIG_X86_64
  65         cpu_detect_cache_sizes(c);
  66 #else
  67         /* Not much we can do here... */
  68         /* Check if at least it has cpuid */
  69         if (c->cpuid_level == -1) {
  70                 /* No cpuid. It must be an ancient CPU */
  71                 if (c->x86 == 4)
  72                         strcpy(c->x86_model_id, "486");
  73                 else if (c->x86 == 3)
  74                         strcpy(c->x86_model_id, "386");
  75         }
  76 #endif
  77 }
  78
  79 static const struct cpu_dev __cpuinitconst default_cpu = {
  80         .c_init         = default_init,
  81         .c_vendor       = "Unknown",
  82         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  83 };
  84
  85 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  86
  87 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  88 #ifdef CONFIG_X86_64
  89         /*
  90          * We need valid kernel segments for data and code in long mode too
  91          * IRET will check the segment types  kkeil 2000/10/28
  92          * Also sysret mandates a special GDT layout
  93          *
  94          * TLS descriptors are currently at a different place compared to i386.
  95          * Hopefully nobody expects them at a fixed place (Wine?)
  96          */
  97         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
  98         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
  99         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 100         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 101         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 102         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 103 #else
 104         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 105         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 107         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 108         /*
 109          * Segments used for calling PnP BIOS have byte granularity.
 110          * They code segments and data segments have fixed 64k limits,
 111          * the transfer segment sizes are set at run time.
 112          */
 113         /* 32-bit code */
 114         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 115         /* 16-bit code */
 116         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 117         /* 16-bit data */
 118         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 119         /* 16-bit data */
 120         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 121         /* 16-bit data */
 122         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 123         /*
 124          * The APM segments have byte granularity and their bases
 125          * are set at run time.  All have 64k limits.
 126          */
 127         /* 32-bit code */
 128         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 129         /* 16-bit code */
 130         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 131         /* data */
 132         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 133
 134         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 135         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 136         GDT_STACK_CANARY_INIT
 137 #endif
 138 } };
 139 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 140
 141 static int __init x86_xsave_setup(char *s)
 142 {
 143         if (strlen(s))
 144                 return 0;
 145         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
 146         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 147         return 1;
 148 }
 149 __setup("noxsave", x86_xsave_setup);
 150
 151 static int __init x86_xsaveopt_setup(char *s)
 152 {
 153         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 154         return 1;
 155 }
 156 __setup("noxsaveopt", x86_xsaveopt_setup);
 157
 158 #ifdef CONFIG_X86_64
 159 static int __init x86_pcid_setup(char *s)
 160 {
 161         /* require an exact match without trailing characters */
 162         if (strlen(s))
 163                 return 0;
 164
 165         /* do not emit a message if the feature is not present */
 166         if (!boot_cpu_has(X86_FEATURE_PCID))
 167                 return 1;
 168
 169         setup_clear_cpu_cap(X86_FEATURE_PCID);
 170         pr_info("nopcid: PCID feature disabled\n");
 171         return 1;
 172 }
 173 __setup("nopcid", x86_pcid_setup);
 174 #endif
 175
 176 static int __init x86_noinvpcid_setup(char *s)
 177 {
 178         /* noinvpcid doesn't accept parameters */
 179         if (s)
 180                 return -EINVAL;
 181
 182         /* do not emit a message if the feature is not present */
 183         if (!boot_cpu_has(X86_FEATURE_INVPCID))
 184                 return 0;
 185
 186         setup_clear_cpu_cap(X86_FEATURE_INVPCID);
 187         pr_info("noinvpcid: INVPCID feature disabled\n");
 188         return 0;
 189 }
 190 early_param("noinvpcid", x86_noinvpcid_setup);
 191
 192 #ifdef CONFIG_X86_32
 193 static int cachesize_override __cpuinitdata = -1;
 194 static int disable_x86_serial_nr __cpuinitdata = 1;
 195
 196 static int __init cachesize_setup(char *str)
 197 {
 198         get_option(&str, &cachesize_override);
 199         return 1;
 200 }
 201 __setup("cachesize=", cachesize_setup);
 202
 203 static int __init x86_fxsr_setup(char *s)
 204 {
 205         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 206         setup_clear_cpu_cap(X86_FEATURE_XMM);
 207         return 1;
 208 }
 209 __setup("nofxsr", x86_fxsr_setup);
 210
 211 static int __init x86_sep_setup(char *s)
 212 {
 213         setup_clear_cpu_cap(X86_FEATURE_SEP);
 214         return 1;
 215 }
 216 __setup("nosep", x86_sep_setup);
 217
 218 /* Standard macro to see if a specific flag is changeable */
 219 static inline int flag_is_changeable_p(u32 flag)
 220 {
 221         u32 f1, f2;
 222
 223         /*
 224          * Cyrix and IDT cpus allow disabling of CPUID
 225          * so the code below may return different results
 226          * when it is executed before and after enabling
 227          * the CPUID. Add "volatile" to not allow gcc to
 228          * optimize the subsequent calls to this function.
 229          */
 230         asm volatile ("pushfl           \n\t"
 231                       "pushfl           \n\t"
 232                       "popl %0          \n\t"
 233                       "movl %0, %1      \n\t"
 234                       "xorl %2, %0      \n\t"
 235                       "pushl %0         \n\t"
 236                       "popfl            \n\t"
 237                       "pushfl           \n\t"
 238                       "popl %0          \n\t"
 239                       "popfl            \n\t"
 240
 241                       : "=&r" (f1), "=&r" (f2)
 242                       : "ir" (flag));
 243
 244         return ((f1^f2) & flag) != 0;
 245 }
 246
 247 /* Probe for the CPUID instruction */
 248 static int __cpuinit have_cpuid_p(void)
 249 {
 250         return flag_is_changeable_p(X86_EFLAGS_ID);
 251 }
 252
 253 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 254 {
 255         unsigned long lo, hi;
 256
 257         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 258                 return;
 259
 260         /* Disable processor serial number: */
 261
 262         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 263         lo |= 0x200000;
 264         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 265
 266         printk(KERN_NOTICE "CPU serial number disabled.\n");
 267         clear_cpu_cap(c, X86_FEATURE_PN);
 268
 269         /* Disabling the serial number may affect the cpuid level */
 270         c->cpuid_level = cpuid_eax(0);
 271 }
 272
 273 static int __init x86_serial_nr_setup(char *s)
 274 {
 275         disable_x86_serial_nr = 0;
 276         return 1;
 277 }
 278 __setup("serialnumber", x86_serial_nr_setup);
 279 #else
 280 static inline int flag_is_changeable_p(u32 flag)
 281 {
 282         return 1;
 283 }
 284 /* Probe for the CPUID instruction */
 285 static inline int have_cpuid_p(void)
 286 {
 287         return 1;
 288 }
 289 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 290 {
 291 }
 292 #endif
 293
 294 static int disable_smep __cpuinitdata;
 295 static __init int setup_disable_smep(char *arg)
 296 {
 297         disable_smep = 1;
 298         return 1;
 299 }
 300 __setup("nosmep", setup_disable_smep);
 301
 302 static __cpuinit void setup_smep(struct cpuinfo_x86 *c)
 303 {
 304         if (cpu_has(c, X86_FEATURE_SMEP)) {
 305                 if (unlikely(disable_smep)) {
 306                         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 307                         clear_in_cr4(X86_CR4_SMEP);
 308                 } else
 309                         set_in_cr4(X86_CR4_SMEP);
 310         }
 311 }
 312
 313 /*
 314  * Some CPU features depend on higher CPUID levels, which may not always
 315  * be available due to CPUID level capping or broken virtualization
 316  * software.  Add those features to this table to auto-disable them.
 317  */
 318 struct cpuid_dependent_feature {
 319         u32 feature;
 320         u32 level;
 321 };
 322
 323 static const struct cpuid_dependent_feature __cpuinitconst
 324 cpuid_dependent_features[] = {
 325         { X86_FEATURE_MWAIT,            0x00000005 },
 326         { X86_FEATURE_DCA,              0x00000009 },
 327         { X86_FEATURE_XSAVE,            0x0000000d },
 328         { 0, 0 }
 329 };
 330
 331 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 332 {
 333         const struct cpuid_dependent_feature *df;
 334
 335         for (df = cpuid_dependent_features; df->feature; df++) {
 336
 337                 if (!cpu_has(c, df->feature))
 338                         continue;
 339                 /*
 340                  * Note: cpuid_level is set to -1 if unavailable, but
 341                  * extended_extended_level is set to 0 if unavailable
 342                  * and the legitimate extended levels are all negative
 343                  * when signed; hence the weird messing around with
 344                  * signs here...
 345                  */
 346                 if (!((s32)df->level < 0 ?
 347                      (u32)df->level > (u32)c->extended_cpuid_level :
 348                      (s32)df->level > (s32)c->cpuid_level))
 349                         continue;
 350
 351                 clear_cpu_cap(c, df->feature);
 352                 if (!warn)
 353                         continue;
 354
 355                 printk(KERN_WARNING
 356                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
 357                                 x86_cap_flags[df->feature], df->level);
 358         }
 359 }
 360
 361 /*
 362  * Naming convention should be: <Name> [(<Codename>)]
 363  * This table only is used unless init_<vendor>() below doesn't set it;
 364  * in particular, if CPUID levels 0x80000002..4 are supported, this
 365  * isn't used
 366  */
 367
 368 /* Look up CPU names by table lookup. */
 369 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
 370 {
 371         const struct cpu_model_info *info;
 372
 373         if (c->x86_model >= 16)
 374                 return NULL;    /* Range check */
 375
 376         if (!this_cpu)
 377                 return NULL;
 378
 379         info = this_cpu->c_models;
 380
 381         while (info && info->family) {
 382                 if (info->family == c->x86)
 383                         return info->model_names[c->x86_model];
 384                 info++;
 385         }
 386         return NULL;            /* Not found */
 387 }
 388
 389 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
 390 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
 391
 392 void load_percpu_segment(int cpu)
 393 {
 394 #ifdef CONFIG_X86_32
 395         loadsegment(fs, __KERNEL_PERCPU);
 396 #else
 397         loadsegment(gs, 0);
 398         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 399 #endif
 400         load_stack_canary_segment();
 401 }
 402
 403 /*
 404  * Current gdt points %fs at the "master" per-cpu area: after this,
 405  * it's on the real one.
 406  */
 407 void switch_to_new_gdt(int cpu)
 408 {
 409         struct desc_ptr gdt_descr;
 410
 411         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 412         gdt_descr.size = GDT_SIZE - 1;
 413         load_gdt(&gdt_descr);
 414         /* Reload the per-cpu base */
 415
 416         load_percpu_segment(cpu);
 417 }
 418
 419 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
 420
 421 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 422 {
 423         unsigned int *v;
 424         char *p, *q;
 425
 426         if (c->extended_cpuid_level < 0x80000004)
 427                 return;
 428
 429         v = (unsigned int *)c->x86_model_id;
 430         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 431         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 432         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 433         c->x86_model_id[48] = 0;
 434
 435         /*
 436          * Intel chips right-justify this string for some dumb reason;
 437          * undo that brain damage:
 438          */
 439         p = q = &c->x86_model_id[0];
 440         while (*p == ' ')
 441                 p++;
 442         if (p != q) {
 443                 while (*p)
 444                         *q++ = *p++;
 445                 while (q <= &c->x86_model_id[48])
 446                         *q++ = '\0';    /* Zero-pad the rest */
 447         }
 448 }
 449
 450 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 451 {
 452         unsigned int n, dummy, ebx, ecx, edx, l2size;
 453
 454         n = c->extended_cpuid_level;
 455
 456         if (n >= 0x80000005) {
 457                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 458                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 459 #ifdef CONFIG_X86_64
 460                 /* On K8 L1 TLB is inclusive, so don't count it */
 461                 c->x86_tlbsize = 0;
 462 #endif
 463         }
 464
 465         if (n < 0x80000006)     /* Some chips just has a large L1. */
 466                 return;
 467
 468         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 469         l2size = ecx >> 16;
 470
 471 #ifdef CONFIG_X86_64
 472         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 473 #else
 474         /* do processor-specific cache resizing */
 475         if (this_cpu->c_size_cache)
 476                 l2size = this_cpu->c_size_cache(c, l2size);
 477
 478         /* Allow user to override all this if necessary. */
 479         if (cachesize_override != -1)
 480                 l2size = cachesize_override;
 481
 482         if (l2size == 0)
 483                 return;         /* Again, no L2 cache is possible */
 484 #endif
 485
 486         c->x86_cache_size = l2size;
 487 }
 488
 489 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 490 {
 491 #ifdef CONFIG_X86_HT
 492         u32 eax, ebx, ecx, edx;
 493         int index_msb, core_bits;
 494         static bool printed;
 495
 496         if (!cpu_has(c, X86_FEATURE_HT))
 497                 return;
 498
 499         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 500                 goto out;
 501
 502         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 503                 return;
 504
 505         cpuid(1, &eax, &ebx, &ecx, &edx);
 506
 507         smp_num_siblings = (ebx & 0xff0000) >> 16;
 508
 509         if (smp_num_siblings == 1) {
 510                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 511                 goto out;
 512         }
 513
 514         if (smp_num_siblings <= 1)
 515                 goto out;
 516
 517         index_msb = get_count_order(smp_num_siblings);
 518         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 519
 520         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 521
 522         index_msb = get_count_order(smp_num_siblings);
 523
 524         core_bits = get_count_order(c->x86_max_cores);
 525
 526         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 527                                        ((1 << core_bits) - 1);
 528
 529 out:
 530         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 531                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 532                        c->phys_proc_id);
 533                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 534                        c->cpu_core_id);
 535                 printed = 1;
 536         }
 537 #endif
 538 }
 539
 540 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 541 {
 542         char *v = c->x86_vendor_id;
 543         int i;
 544
 545         for (i = 0; i < X86_VENDOR_NUM; i++) {
 546                 if (!cpu_devs[i])
 547                         break;
 548
 549                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 550                     (cpu_devs[i]->c_ident[1] &&
 551                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 552
 553                         this_cpu = cpu_devs[i];
 554                         c->x86_vendor = this_cpu->c_x86_vendor;
 555                         return;
 556                 }
 557         }
 558
 559         printk_once(KERN_ERR
 560                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 561                         "CPU: Your system may be unstable.\n", v);
 562
 563         c->x86_vendor = X86_VENDOR_UNKNOWN;
 564         this_cpu = &default_cpu;
 565 }
 566
 567 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 568 {
 569         /* Get vendor name */
 570         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 571               (unsigned int *)&c->x86_vendor_id[0],
 572               (unsigned int *)&c->x86_vendor_id[8],
 573               (unsigned int *)&c->x86_vendor_id[4]);
 574
 575         c->x86 = 4;
 576         /* Intel-defined flags: level 0x00000001 */
 577         if (c->cpuid_level >= 0x00000001) {
 578                 u32 junk, tfms, cap0, misc;
 579
 580                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 581                 c->x86 = (tfms >> 8) & 0xf;
 582                 c->x86_model = (tfms >> 4) & 0xf;
 583                 c->x86_mask = tfms & 0xf;
 584
 585                 if (c->x86 == 0xf)
 586                         c->x86 += (tfms >> 20) & 0xff;
 587                 if (c->x86 >= 0x6)
 588                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 589
 590                 if (cap0 & (1<<19)) {
 591                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 592                         c->x86_cache_alignment = c->x86_clflush_size;
 593                 }
 594         }
 595 }
 596
 597 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 598 {
 599         u32 tfms, xlvl;
 600         u32 ebx;
 601
 602         /* Intel-defined flags: level 0x00000001 */
 603         if (c->cpuid_level >= 0x00000001) {
 604                 u32 capability, excap;
 605
 606                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 607                 c->x86_capability[0] = capability;
 608                 c->x86_capability[4] = excap;
 609         }
 610
 611         /* Additional Intel-defined flags: level 0x00000007 */
 612         if (c->cpuid_level >= 0x00000007) {
 613                 u32 eax, ebx, ecx, edx;
 614
 615                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 616
 617                 c->x86_capability[9] = ebx;
 618         }
 619
 620         /* AMD-defined flags: level 0x80000001 */
 621         xlvl = cpuid_eax(0x80000000);
 622         c->extended_cpuid_level = xlvl;
 623
 624         if ((xlvl & 0xffff0000) == 0x80000000) {
 625                 if (xlvl >= 0x80000001) {
 626                         c->x86_capability[1] = cpuid_edx(0x80000001);
 627                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 628                 }
 629         }
 630
 631         if (c->extended_cpuid_level >= 0x80000008) {
 632                 u32 eax = cpuid_eax(0x80000008);
 633
 634                 c->x86_virt_bits = (eax >> 8) & 0xff;
 635                 c->x86_phys_bits = eax & 0xff;
 636         }
 637 #ifdef CONFIG_X86_32
 638         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 639                 c->x86_phys_bits = 36;
 640 #endif
 641
 642         if (c->extended_cpuid_level >= 0x80000007)
 643                 c->x86_power = cpuid_edx(0x80000007);
 644
 645         init_scattered_cpuid_features(c);
 646 }
 647
 648 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 649 {
 650 #ifdef CONFIG_X86_32
 651         int i;
 652
 653         /*
 654          * First of all, decide if this is a 486 or higher
 655          * It's a 486 if we can modify the AC flag
 656          */
 657         if (flag_is_changeable_p(X86_EFLAGS_AC))
 658                 c->x86 = 4;
 659         else
 660                 c->x86 = 3;
 661
 662         for (i = 0; i < X86_VENDOR_NUM; i++)
 663                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 664                         c->x86_vendor_id[0] = 0;
 665                         cpu_devs[i]->c_identify(c);
 666                         if (c->x86_vendor_id[0]) {
 667                                 get_cpu_vendor(c);
 668                                 break;
 669                         }
 670                 }
 671 #endif
 672 }
 673
 674 /*
 675  * Do minimum CPU detection early.
 676  * Fields really needed: vendor, cpuid_level, family, model, mask,
 677  * cache alignment.
 678  * The others are not touched to avoid unwanted side effects.
 679  *
 680  * WARNING: this function is only called on the BP.  Don't add code here
 681  * that is supposed to run on all CPUs.
 682  */
 683 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 684 {
 685 #ifdef CONFIG_X86_64
 686         c->x86_clflush_size = 64;
 687         c->x86_phys_bits = 36;
 688         c->x86_virt_bits = 48;
 689 #else
 690         c->x86_clflush_size = 32;
 691         c->x86_phys_bits = 32;
 692         c->x86_virt_bits = 32;
 693 #endif
 694         c->x86_cache_alignment = c->x86_clflush_size;
 695
 696         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 697         c->extended_cpuid_level = 0;
 698
 699         if (!have_cpuid_p())
 700                 identify_cpu_without_cpuid(c);
 701
 702         /* cyrix could have cpuid enabled via c_identify()*/
 703         if (!have_cpuid_p())
 704                 return;
 705
 706         cpu_detect(c);
 707
 708         get_cpu_vendor(c);
 709
 710         get_cpu_cap(c);
 711
 712         if (this_cpu->c_early_init)
 713                 this_cpu->c_early_init(c);
 714
 715         c->cpu_index = 0;
 716         filter_cpuid_features(c, false);
 717
 718         setup_smep(c);
 719
 720         if (this_cpu->c_bsp_init)
 721                 this_cpu->c_bsp_init(c);
 722 }
 723
 724 void __init early_cpu_init(void)
 725 {
 726         const struct cpu_dev *const *cdev;
 727         int count = 0;
 728
 729 #ifdef CONFIG_PROCESSOR_SELECT
 730         printk(KERN_INFO "KERNEL supported cpus:\n");
 731 #endif
 732
 733         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 734                 const struct cpu_dev *cpudev = *cdev;
 735
 736                 if (count >= X86_VENDOR_NUM)
 737                         break;
 738                 cpu_devs[count] = cpudev;
 739                 count++;
 740
 741 #ifdef CONFIG_PROCESSOR_SELECT
 742                 {
 743                         unsigned int j;
 744
 745                         for (j = 0; j < 2; j++) {
 746                                 if (!cpudev->c_ident[j])
 747                                         continue;
 748                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 749                                         cpudev->c_ident[j]);
 750                         }
 751                 }
 752 #endif
 753         }
 754         early_identify_cpu(&boot_cpu_data);
 755 }
 756
 757 /*
 758  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 759  * unfortunately, that's not true in practice because of early VIA
 760  * chips and (more importantly) broken virtualizers that are not easy
 761  * to detect. In the latter case it doesn't even *fail* reliably, so
 762  * probing for it doesn't even work. Disable it completely on 32-bit
 763  * unless we can find a reliable way to detect all the broken cases.
 764  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 765  */
 766 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 767 {
 768 #ifdef CONFIG_X86_32
 769         clear_cpu_cap(c, X86_FEATURE_NOPL);
 770 #else
 771         set_cpu_cap(c, X86_FEATURE_NOPL);
 772 #endif
 773 }
 774
 775 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 776 {
 777         c->extended_cpuid_level = 0;
 778
 779         if (!have_cpuid_p())
 780                 identify_cpu_without_cpuid(c);
 781
 782         /* cyrix could have cpuid enabled via c_identify()*/
 783         if (!have_cpuid_p())
 784                 return;
 785
 786         cpu_detect(c);
 787
 788         get_cpu_vendor(c);
 789
 790         get_cpu_cap(c);
 791
 792         if (c->cpuid_level >= 0x00000001) {
 793                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 794 #ifdef CONFIG_X86_32
 795 # ifdef CONFIG_X86_HT
 796                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 797 # else
 798                 c->apicid = c->initial_apicid;
 799 # endif
 800 #endif
 801                 c->phys_proc_id = c->initial_apicid;
 802         }
 803
 804         setup_smep(c);
 805
 806         get_model_name(c); /* Default name */
 807
 808         detect_nopl(c);
 809 }
 810
 811 /*
 812  * This does the hard work of actually picking apart the CPU stuff...
 813  */
 814 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 815 {
 816         int i;
 817
 818         c->loops_per_jiffy = loops_per_jiffy;
 819         c->x86_cache_size = -1;
 820         c->x86_vendor = X86_VENDOR_UNKNOWN;
 821         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 822         c->x86_vendor_id[0] = '\0'; /* Unset */
 823         c->x86_model_id[0] = '\0';  /* Unset */
 824         c->x86_max_cores = 1;
 825         c->x86_coreid_bits = 0;
 826 #ifdef CONFIG_X86_64
 827         c->x86_clflush_size = 64;
 828         c->x86_phys_bits = 36;
 829         c->x86_virt_bits = 48;
 830 #else
 831         c->cpuid_level = -1;    /* CPUID not detected */
 832         c->x86_clflush_size = 32;
 833         c->x86_phys_bits = 32;
 834         c->x86_virt_bits = 32;
 835 #endif
 836         c->x86_cache_alignment = c->x86_clflush_size;
 837         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 838
 839         generic_identify(c);
 840
 841         if (this_cpu->c_identify)
 842                 this_cpu->c_identify(c);
 843
 844         /* Clear/Set all flags overriden by options, after probe */
 845         for (i = 0; i < NCAPINTS; i++) {
 846                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 847                 c->x86_capability[i] |= cpu_caps_set[i];
 848         }
 849
 850 #ifdef CONFIG_X86_64
 851         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 852 #endif
 853
 854         /*
 855          * Vendor-specific initialization.  In this section we
 856          * canonicalize the feature flags, meaning if there are
 857          * features a certain CPU supports which CPUID doesn't
 858          * tell us, CPUID claiming incorrect flags, or other bugs,
 859          * we handle them here.
 860          *
 861          * At the end of this section, c->x86_capability better
 862          * indicate the features this CPU genuinely supports!
 863          */
 864         if (this_cpu->c_init)
 865                 this_cpu->c_init(c);
 866
 867         /* Disable the PN if appropriate */
 868         squash_the_stupid_serial_number(c);
 869
 870         /*
 871          * The vendor-specific functions might have changed features.
 872          * Now we do "generic changes."
 873          */
 874
 875         /* Filter out anything that depends on CPUID levels we don't have */
 876         filter_cpuid_features(c, true);
 877
 878         /* If the model name is still unset, do table lookup. */
 879         if (!c->x86_model_id[0]) {
 880                 const char *p;
 881                 p = table_lookup_model(c);
 882                 if (p)
 883                         strcpy(c->x86_model_id, p);
 884                 else
 885                         /* Last resort... */
 886                         sprintf(c->x86_model_id, "%02x/%02x",
 887                                 c->x86, c->x86_model);
 888         }
 889
 890 #ifdef CONFIG_X86_64
 891         detect_ht(c);
 892 #endif
 893
 894         init_hypervisor(c);
 895         x86_init_rdrand(c);
 896
 897         /*
 898          * Clear/Set all flags overriden by options, need do it
 899          * before following smp all cpus cap AND.
 900          */
 901         for (i = 0; i < NCAPINTS; i++) {
 902                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 903                 c->x86_capability[i] |= cpu_caps_set[i];
 904         }
 905
 906         /*
 907          * On SMP, boot_cpu_data holds the common feature set between
 908          * all CPUs; so make sure that we indicate which features are
 909          * common between the CPUs.  The first time this routine gets
 910          * executed, c == &boot_cpu_data.
 911          */
 912         if (c != &boot_cpu_data) {
 913                 /* AND the already accumulated flags with these */
 914                 for (i = 0; i < NCAPINTS; i++)
 915                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 916         }
 917
 918         /* Init Machine Check Exception if available. */
 919         mcheck_cpu_init(c);
 920
 921         select_idle_routine(c);
 922
 923 #ifdef CONFIG_NUMA
 924         numa_add_cpu(smp_processor_id());
 925 #endif
 926 }
 927
 928 #ifdef CONFIG_X86_64
 929 static void vgetcpu_set_mode(void)
 930 {
 931         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 932                 vgetcpu_mode = VGETCPU_RDTSCP;
 933         else
 934                 vgetcpu_mode = VGETCPU_LSL;
 935 }
 936 #endif
 937
 938 void __init identify_boot_cpu(void)
 939 {
 940         identify_cpu(&boot_cpu_data);
 941         init_amd_e400_c1e_mask();
 942 #ifdef CONFIG_X86_32
 943         sysenter_setup();
 944         enable_sep_cpu();
 945 #else
 946         vgetcpu_set_mode();
 947 #endif
 948 }
 949
 950 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 951 {
 952         BUG_ON(c == &boot_cpu_data);
 953         identify_cpu(c);
 954 #ifdef CONFIG_X86_32
 955         /*
 956          * Regardless of whether PCID is enumerated, the SDM says
 957          * that it can't be enabled in 32-bit mode.
 958          */
 959         clear_cpu_cap(c, X86_FEATURE_PCID);
 960         enable_sep_cpu();
 961 #endif
 962         mtrr_ap_init();
 963 }
 964
 965 struct msr_range {
 966         unsigned        min;
 967         unsigned        max;
 968 };
 969
 970 static const struct msr_range msr_range_array[] __cpuinitconst = {
 971         { 0x00000000, 0x00000418},
 972         { 0xc0000000, 0xc000040b},
 973         { 0xc0010000, 0xc0010142},
 974         { 0xc0011000, 0xc001103b},
 975 };
 976
 977 static void __cpuinit print_cpu_msr(void)
 978 {
 979         unsigned index_min, index_max;
 980         unsigned index;
 981         u64 val;
 982         int i;
 983
 984         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 985                 index_min = msr_range_array[i].min;
 986                 index_max = msr_range_array[i].max;
 987
 988                 for (index = index_min; index < index_max; index++) {
 989                         if (rdmsrl_amd_safe(index, &val))
 990                                 continue;
 991                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 992                 }
 993         }
 994 }
 995
 996 static int show_msr __cpuinitdata;
 997
 998 static __init int setup_show_msr(char *arg)
 999 {
1000         int num;
1001
1002         get_option(&arg, &num);
1003
1004         if (num > 0)
1005                 show_msr = num;
1006         return 1;
1007 }
1008 __setup("show_msr=", setup_show_msr);
1009
1010 static __init int setup_noclflush(char *arg)
1011 {
1012         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1013         return 1;
1014 }
1015 __setup("noclflush", setup_noclflush);
1016
1017 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1018 {
1019         const char *vendor = NULL;
1020
1021         if (c->x86_vendor < X86_VENDOR_NUM) {
1022                 vendor = this_cpu->c_vendor;
1023         } else {
1024                 if (c->cpuid_level >= 0)
1025                         vendor = c->x86_vendor_id;
1026         }
1027
1028         if (vendor && !strstr(c->x86_model_id, vendor))
1029                 printk(KERN_CONT "%s ", vendor);
1030
1031         if (c->x86_model_id[0])
1032                 printk(KERN_CONT "%s", c->x86_model_id);
1033         else
1034                 printk(KERN_CONT "%d86", c->x86);
1035
1036         if (c->x86_mask || c->cpuid_level >= 0)
1037                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1038         else
1039                 printk(KERN_CONT "\n");
1040
1041 #ifdef CONFIG_SMP
1042         if (c->cpu_index < show_msr)
1043                 print_cpu_msr();
1044 #else
1045         if (show_msr)
1046                 print_cpu_msr();
1047 #endif
1048 }
1049
1050 static __init int setup_disablecpuid(char *arg)
1051 {
1052         int bit;
1053
1054         if (get_option(&arg, &bit) && bit >= 0 && bit < NCAPINTS * 32)
1055                 setup_clear_cpu_cap(bit);
1056         else
1057                 return 0;
1058
1059         return 1;
1060 }
1061 __setup("clearcpuid=", setup_disablecpuid);
1062
1063 #ifdef CONFIG_X86_64
1064 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1065
1066 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1067                      irq_stack_union) __aligned(PAGE_SIZE);
1068
1069 /*
1070  * The following four percpu variables are hot.  Align current_task to
1071  * cacheline size such that all four fall in the same cacheline.
1072  */
1073 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1074         &init_task;
1075 EXPORT_PER_CPU_SYMBOL(current_task);
1076
1077 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1078         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1079 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1080
1081 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1082         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1083
1084 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1085
1086 /*
1087  * Special IST stacks which the CPU switches to when it calls
1088  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1089  * limit), all of them are 4K, except the debug stack which
1090  * is 8K.
1091  */
1092 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1093           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1094           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1095 };
1096
1097 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
1098         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1099
1100 /* May not be marked __init: used by software suspend */
1101 void syscall_init(void)
1102 {
1103         /*
1104          * LSTAR and STAR live in a bit strange symbiosis.
1105          * They both write to the same internal register. STAR allows to
1106          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1107          */
1108         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1109         wrmsrl(MSR_LSTAR, system_call);
1110         wrmsrl(MSR_CSTAR, ignore_sysret);
1111
1112 #ifdef CONFIG_IA32_EMULATION
1113         syscall32_cpu_init();
1114 #endif
1115
1116         /* Flags to clear on syscall */
1117         wrmsrl(MSR_SYSCALL_MASK,
1118                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1119 }
1120
1121 unsigned long kernel_eflags;
1122
1123 /*
1124  * Copies of the original ist values from the tss are only accessed during
1125  * debugging, no special alignment required.
1126  */
1127 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1128
1129 #else   /* CONFIG_X86_64 */
1130
1131 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1132 EXPORT_PER_CPU_SYMBOL(current_task);
1133
1134 #ifdef CONFIG_CC_STACKPROTECTOR
1135 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1136 #endif
1137
1138 /* Make sure %fs and %gs are initialized properly in idle threads */
1139 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1140 {
1141         memset(regs, 0, sizeof(struct pt_regs));
1142         regs->fs = __KERNEL_PERCPU;
1143         regs->gs = __KERNEL_STACK_CANARY;
1144
1145         return regs;
1146 }
1147 #endif  /* CONFIG_X86_64 */
1148
1149 /*
1150  * Clear all 6 debug registers:
1151  */
1152 static void clear_all_debug_regs(void)
1153 {
1154         int i;
1155
1156         for (i = 0; i < 8; i++) {
1157                 /* Ignore db4, db5 */
1158                 if ((i == 4) || (i == 5))
1159                         continue;
1160
1161                 set_debugreg(0, i);
1162         }
1163 }
1164
1165 #ifdef CONFIG_KGDB
1166 /*
1167  * Restore debug regs if using kgdbwait and you have a kernel debugger
1168  * connection established.
1169  */
1170 static void dbg_restore_debug_regs(void)
1171 {
1172         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1173                 arch_kgdb_ops.correct_hw_break();
1174 }
1175 #else /* ! CONFIG_KGDB */
1176 #define dbg_restore_debug_regs()
1177 #endif /* ! CONFIG_KGDB */
1178
1179 /*
1180  * cpu_init() initializes state that is per-CPU. Some data is already
1181  * initialized (naturally) in the bootstrap process, such as the GDT
1182  * and IDT. We reload them nevertheless, this function acts as a
1183  * 'CPU state barrier', nothing should get across.
1184  * A lot of state is already set up in PDA init for 64 bit
1185  */
1186 #ifdef CONFIG_X86_64
1187
1188 void __cpuinit cpu_init(void)
1189 {
1190         struct orig_ist *oist;
1191         struct task_struct *me;
1192         struct tss_struct *t;
1193         unsigned long v;
1194         int cpu;
1195         int i;
1196
1197         cpu = stack_smp_processor_id();
1198         t = &per_cpu(init_tss, cpu);
1199         oist = &per_cpu(orig_ist, cpu);
1200
1201 #ifdef CONFIG_NUMA
1202         if (cpu != 0 && percpu_read(numa_node) == 0 &&
1203             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1204                 set_numa_node(early_cpu_to_node(cpu));
1205 #endif
1206
1207         me = current;
1208
1209         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1210                 panic("CPU#%d already initialized!\n", cpu);
1211
1212         pr_debug("Initializing CPU#%d\n", cpu);
1213
1214         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1215
1216         /*
1217          * Initialize the per-CPU GDT with the boot GDT,
1218          * and set up the GDT descriptor:
1219          */
1220
1221         switch_to_new_gdt(cpu);
1222         loadsegment(fs, 0);
1223
1224         load_idt((const struct desc_ptr *)&idt_descr);
1225
1226         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1227         syscall_init();
1228
1229         wrmsrl(MSR_FS_BASE, 0);
1230         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1231         barrier();
1232
1233         x86_configure_nx();
1234         if (cpu != 0)
1235                 enable_x2apic();
1236
1237         /*
1238          * set up and load the per-CPU TSS
1239          */
1240         if (!oist->ist[0]) {
1241                 char *estacks = per_cpu(exception_stacks, cpu);
1242
1243                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1244                         estacks += exception_stack_sizes[v];
1245                         oist->ist[v] = t->x86_tss.ist[v] =
1246                                         (unsigned long)estacks;
1247                 }
1248         }
1249
1250         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1251
1252         /*
1253          * <= is required because the CPU will access up to
1254          * 8 bits beyond the end of the IO permission bitmap.
1255          */
1256         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1257                 t->io_bitmap[i] = ~0UL;
1258
1259         atomic_inc(&init_mm.mm_count);
1260         me->active_mm = &init_mm;
1261         BUG_ON(me->mm);
1262         enter_lazy_tlb(&init_mm, me);
1263
1264         load_sp0(t, &current->thread);
1265         set_tss_desc(cpu, t);
1266         load_TR_desc();
1267         load_mm_ldt(&init_mm);
1268
1269         clear_all_debug_regs();
1270         dbg_restore_debug_regs();
1271
1272         fpu_init();
1273         xsave_init();
1274
1275         raw_local_save_flags(kernel_eflags);
1276
1277         if (is_uv_system())
1278                 uv_cpu_init();
1279 }
1280
1281 #else
1282
1283 void __cpuinit cpu_init(void)
1284 {
1285         int cpu = smp_processor_id();
1286         struct task_struct *curr = current;
1287         struct tss_struct *t = &per_cpu(init_tss, cpu);
1288         struct thread_struct *thread = &curr->thread;
1289
1290         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1291                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1292                 for (;;)
1293                         local_irq_enable();
1294         }
1295
1296         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1297
1298         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1299                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1300
1301         load_idt(&idt_descr);
1302         switch_to_new_gdt(cpu);
1303
1304         /*
1305          * Set up and load the per-CPU TSS and LDT
1306          */
1307         atomic_inc(&init_mm.mm_count);
1308         curr->active_mm = &init_mm;
1309         BUG_ON(curr->mm);
1310         enter_lazy_tlb(&init_mm, curr);
1311
1312         load_sp0(t, thread);
1313         set_tss_desc(cpu, t);
1314         load_TR_desc();
1315         load_mm_ldt(&init_mm);
1316
1317         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1318
1319 #ifdef CONFIG_DOUBLEFAULT
1320         /* Set up doublefault TSS pointer in the GDT */
1321         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1322 #endif
1323
1324         clear_all_debug_regs();
1325         dbg_restore_debug_regs();
1326
1327         fpu_init();
1328         xsave_init();
1329 }
1330 #endif