arch/powerpc/platforms/powermac/pic.c

   1 /*
   2  *  Support for the interrupt controllers found on Power Macintosh,
   3  *  currently Apple's "Grand Central" interrupt controller in all
   4  *  it's incarnations. OpenPIC support used on newer machines is
   5  *  in a separate file
   6  *
   7  *  Copyright (C) 1997 Paul Mackerras (paulus@samba.org)
   8  *  Copyright (C) 2005 Benjamin Herrenschmidt (benh@kernel.crashing.org)
   9  *                     IBM, Corp.
  10  *
  11  *  This program is free software; you can redistribute it and/or
  12  *  modify it under the terms of the GNU General Public License
  13  *  as published by the Free Software Foundation; either version
  14  *  2 of the License, or (at your option) any later version.
  15  *
  16  */
  17
  18 #include <linux/stddef.h>
  19 #include <linux/init.h>
  20 #include <linux/sched.h>
  21 #include <linux/signal.h>
  22 #include <linux/pci.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/syscore_ops.h>
  25 #include <linux/adb.h>
  26 #include <linux/pmu.h>
  27
  28 #include <asm/sections.h>
  29 #include <asm/io.h>
  30 #include <asm/smp.h>
  31 #include <asm/prom.h>
  32 #include <asm/pci-bridge.h>
  33 #include <asm/time.h>
  34 #include <asm/pmac_feature.h>
  35 #include <asm/mpic.h>
  36 #include <asm/xmon.h>
  37
  38 #include "pmac.h"
  39
  40 #ifdef CONFIG_PPC32
  41 struct pmac_irq_hw {
  42         unsigned int    event;
  43         unsigned int    enable;
  44         unsigned int    ack;
  45         unsigned int    level;
  46 };
  47
  48 /* Workaround flags for 32bit powermac machines */
  49 unsigned int of_irq_workarounds;
  50 struct device_node *of_irq_dflt_pic;
  51
  52 /* Default addresses */
  53 static volatile struct pmac_irq_hw __iomem *pmac_irq_hw[4];
  54
  55 #define GC_LEVEL_MASK           0x3ff00000
  56 #define OHARE_LEVEL_MASK        0x1ff00000
  57 #define HEATHROW_LEVEL_MASK     0x1ff00000
  58
  59 static int max_irqs;
  60 static int max_real_irqs;
  61 static u32 level_mask[4];
  62
  63 static DEFINE_RAW_SPINLOCK(pmac_pic_lock);
  64
  65 #define NR_MASK_WORDS   ((NR_IRQS + 31) / 32)
  66 static unsigned long ppc_lost_interrupts[NR_MASK_WORDS];
  67 static unsigned long ppc_cached_irq_mask[NR_MASK_WORDS];
  68 static int pmac_irq_cascade = -1;
  69 static struct irq_host *pmac_pic_host;
  70
  71 static void __pmac_retrigger(unsigned int irq_nr)
  72 {
  73         if (irq_nr >= max_real_irqs && pmac_irq_cascade > 0) {
  74                 __set_bit(irq_nr, ppc_lost_interrupts);
  75                 irq_nr = pmac_irq_cascade;
  76                 mb();
  77         }
  78         if (!__test_and_set_bit(irq_nr, ppc_lost_interrupts)) {
  79                 atomic_inc(&ppc_n_lost_interrupts);
  80                 set_dec(1);
  81         }
  82 }
  83
  84 static void pmac_mask_and_ack_irq(struct irq_data *d)
  85 {
  86         unsigned int src = irqd_to_hwirq(d);
  87         unsigned long bit = 1UL << (src & 0x1f);
  88         int i = src >> 5;
  89         unsigned long flags;
  90
  91         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
  92         __clear_bit(src, ppc_cached_irq_mask);
  93         if (__test_and_clear_bit(src, ppc_lost_interrupts))
  94                 atomic_dec(&ppc_n_lost_interrupts);
  95         out_le32(&pmac_irq_hw[i]->enable, ppc_cached_irq_mask[i]);
  96         out_le32(&pmac_irq_hw[i]->ack, bit);
  97         do {
  98                 /* make sure ack gets to controller before we enable
  99                    interrupts */
 100                 mb();
 101         } while((in_le32(&pmac_irq_hw[i]->enable) & bit)
 102                 != (ppc_cached_irq_mask[i] & bit));
 103         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 104 }
 105
 106 static void pmac_ack_irq(struct irq_data *d)
 107 {
 108         unsigned int src = irqd_to_hwirq(d);
 109         unsigned long bit = 1UL << (src & 0x1f);
 110         int i = src >> 5;
 111         unsigned long flags;
 112
 113         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 114         if (__test_and_clear_bit(src, ppc_lost_interrupts))
 115                 atomic_dec(&ppc_n_lost_interrupts);
 116         out_le32(&pmac_irq_hw[i]->ack, bit);
 117         (void)in_le32(&pmac_irq_hw[i]->ack);
 118         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 119 }
 120
 121 static void __pmac_set_irq_mask(unsigned int irq_nr, int nokicklost)
 122 {
 123         unsigned long bit = 1UL << (irq_nr & 0x1f);
 124         int i = irq_nr >> 5;
 125
 126         if ((unsigned)irq_nr >= max_irqs)
 127                 return;
 128
 129         /* enable unmasked interrupts */
 130         out_le32(&pmac_irq_hw[i]->enable, ppc_cached_irq_mask[i]);
 131
 132         do {
 133                 /* make sure mask gets to controller before we
 134                    return to user */
 135                 mb();
 136         } while((in_le32(&pmac_irq_hw[i]->enable) & bit)
 137                 != (ppc_cached_irq_mask[i] & bit));
 138
 139         /*
 140          * Unfortunately, setting the bit in the enable register
 141          * when the device interrupt is already on *doesn't* set
 142          * the bit in the flag register or request another interrupt.
 143          */
 144         if (bit & ppc_cached_irq_mask[i] & in_le32(&pmac_irq_hw[i]->level))
 145                 __pmac_retrigger(irq_nr);
 146 }
 147
 148 /* When an irq gets requested for the first client, if it's an
 149  * edge interrupt, we clear any previous one on the controller
 150  */
 151 static unsigned int pmac_startup_irq(struct irq_data *d)
 152 {
 153         unsigned long flags;
 154         unsigned int src = irqd_to_hwirq(d);
 155         unsigned long bit = 1UL << (src & 0x1f);
 156         int i = src >> 5;
 157
 158         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 159         if (!irqd_is_level_type(d))
 160                 out_le32(&pmac_irq_hw[i]->ack, bit);
 161         __set_bit(src, ppc_cached_irq_mask);
 162         __pmac_set_irq_mask(src, 0);
 163         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 164
 165         return 0;
 166 }
 167
 168 static void pmac_mask_irq(struct irq_data *d)
 169 {
 170         unsigned long flags;
 171         unsigned int src = irqd_to_hwirq(d);
 172
 173         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 174         __clear_bit(src, ppc_cached_irq_mask);
 175         __pmac_set_irq_mask(src, 1);
 176         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 177 }
 178
 179 static void pmac_unmask_irq(struct irq_data *d)
 180 {
 181         unsigned long flags;
 182         unsigned int src = irqd_to_hwirq(d);
 183
 184         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 185         __set_bit(src, ppc_cached_irq_mask);
 186         __pmac_set_irq_mask(src, 0);
 187         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 188 }
 189
 190 static int pmac_retrigger(struct irq_data *d)
 191 {
 192         unsigned long flags;
 193
 194         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 195         __pmac_retrigger(irqd_to_hwirq(d));
 196         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 197         return 1;
 198 }
 199
 200 static struct irq_chip pmac_pic = {
 201         .name           = "PMAC-PIC",
 202         .irq_startup    = pmac_startup_irq,
 203         .irq_mask       = pmac_mask_irq,
 204         .irq_ack        = pmac_ack_irq,
 205         .irq_mask_ack   = pmac_mask_and_ack_irq,
 206         .irq_unmask     = pmac_unmask_irq,
 207         .irq_retrigger  = pmac_retrigger,
 208 };
 209
 210 static irqreturn_t gatwick_action(int cpl, void *dev_id)
 211 {
 212         unsigned long flags;
 213         int irq, bits;
 214         int rc = IRQ_NONE;
 215
 216         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 217         for (irq = max_irqs; (irq -= 32) >= max_real_irqs; ) {
 218                 int i = irq >> 5;
 219                 bits = in_le32(&pmac_irq_hw[i]->event) | ppc_lost_interrupts[i];
 220                 /* We must read level interrupts from the level register */
 221                 bits |= (in_le32(&pmac_irq_hw[i]->level) & level_mask[i]);
 222                 bits &= ppc_cached_irq_mask[i];
 223                 if (bits == 0)
 224                         continue;
 225                 irq += __ilog2(bits);
 226                 raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 227                 generic_handle_irq(irq);
 228                 raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 229                 rc = IRQ_HANDLED;
 230         }
 231         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 232         return rc;
 233 }
 234
 235 static unsigned int pmac_pic_get_irq(void)
 236 {
 237         int irq;
 238         unsigned long bits = 0;
 239         unsigned long flags;
 240
 241 #ifdef CONFIG_PPC_PMAC32_PSURGE
 242         /* IPI's are a hack on the powersurge -- Cort */
 243         if (smp_processor_id() != 0) {
 244                 return  psurge_secondary_virq;
 245         }
 246 #endif /* CONFIG_PPC_PMAC32_PSURGE */
 247         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 248         for (irq = max_real_irqs; (irq -= 32) >= 0; ) {
 249                 int i = irq >> 5;
 250                 bits = in_le32(&pmac_irq_hw[i]->event) | ppc_lost_interrupts[i];
 251                 /* We must read level interrupts from the level register */
 252                 bits |= (in_le32(&pmac_irq_hw[i]->level) & level_mask[i]);
 253                 bits &= ppc_cached_irq_mask[i];
 254                 if (bits == 0)
 255                         continue;
 256                 irq += __ilog2(bits);
 257                 break;
 258         }
 259         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 260         if (unlikely(irq < 0))
 261                 return NO_IRQ;
 262         return irq_linear_revmap(pmac_pic_host, irq);
 263 }
 264
 265 #ifdef CONFIG_XMON
 266 static struct irqaction xmon_action = {
 267         .handler        = xmon_irq,
 268         .flags          = 0,
 269         .name           = "NMI - XMON"
 270 };
 271 #endif
 272
 273 static struct irqaction gatwick_cascade_action = {
 274         .handler        = gatwick_action,
 275         .flags          = IRQF_DISABLED,
 276         .name           = "cascade",
 277 };
 278
 279 static int pmac_pic_host_match(struct irq_host *h, struct device_node *node)
 280 {
 281         /* We match all, we don't always have a node anyway */
 282         return 1;
 283 }
 284
 285 static int pmac_pic_host_map(struct irq_host *h, unsigned int virq,
 286                              irq_hw_number_t hw)
 287 {
 288         int level;
 289
 290         if (hw >= max_irqs)
 291                 return -EINVAL;
 292
 293         /* Mark level interrupts, set delayed disable for edge ones and set
 294          * handlers
 295          */
 296         level = !!(level_mask[hw >> 5] & (1UL << (hw & 0x1f)));
 297         if (level)
 298                 irq_set_status_flags(virq, IRQ_LEVEL);
 299         irq_set_chip_and_handler(virq, &pmac_pic,
 300                                  level ? handle_level_irq : handle_edge_irq);
 301         return 0;
 302 }
 303
 304 static int pmac_pic_host_xlate(struct irq_host *h, struct device_node *ct,
 305                                const u32 *intspec, unsigned int intsize,
 306                                irq_hw_number_t *out_hwirq,
 307                                unsigned int *out_flags)
 308
 309 {
 310         *out_flags = IRQ_TYPE_NONE;
 311         *out_hwirq = *intspec;
 312         return 0;
 313 }
 314
 315 static struct irq_host_ops pmac_pic_host_ops = {
 316         .match = pmac_pic_host_match,
 317         .map = pmac_pic_host_map,
 318         .xlate = pmac_pic_host_xlate,
 319 };
 320
 321 static void __init pmac_pic_probe_oldstyle(void)
 322 {
 323         int i;
 324         struct device_node *master = NULL;
 325         struct device_node *slave = NULL;
 326         u8 __iomem *addr;
 327         struct resource r;
 328
 329         /* Set our get_irq function */
 330         ppc_md.get_irq = pmac_pic_get_irq;
 331
 332         /*
 333          * Find the interrupt controller type & node
 334          */
 335
 336         if ((master = of_find_node_by_name(NULL, "gc")) != NULL) {
 337                 max_irqs = max_real_irqs = 32;
 338                 level_mask[0] = GC_LEVEL_MASK;
 339         } else if ((master = of_find_node_by_name(NULL, "ohare")) != NULL) {
 340                 max_irqs = max_real_irqs = 32;
 341                 level_mask[0] = OHARE_LEVEL_MASK;
 342
 343                 /* We might have a second cascaded ohare */
 344                 slave = of_find_node_by_name(NULL, "pci106b,7");
 345                 if (slave) {
 346                         max_irqs = 64;
 347                         level_mask[1] = OHARE_LEVEL_MASK;
 348                 }
 349         } else if ((master = of_find_node_by_name(NULL, "mac-io")) != NULL) {
 350                 max_irqs = max_real_irqs = 64;
 351                 level_mask[0] = HEATHROW_LEVEL_MASK;
 352                 level_mask[1] = 0;
 353
 354                 /* We might have a second cascaded heathrow */
 355                 slave = of_find_node_by_name(master, "mac-io");
 356
 357                 /* Check ordering of master & slave */
 358                 if (of_device_is_compatible(master, "gatwick")) {
 359                         struct device_node *tmp;
 360                         BUG_ON(slave == NULL);
 361                         tmp = master;
 362                         master = slave;
 363                         slave = tmp;
 364                 }
 365
 366                 /* We found a slave */
 367                 if (slave) {
 368                         max_irqs = 128;
 369                         level_mask[2] = HEATHROW_LEVEL_MASK;
 370                         level_mask[3] = 0;
 371                 }
 372         }
 373         BUG_ON(master == NULL);
 374
 375         /*
 376          * Allocate an irq host
 377          */
 378         pmac_pic_host = irq_alloc_host(master, IRQ_HOST_MAP_LINEAR, max_irqs,
 379                                        &pmac_pic_host_ops,
 380                                        max_irqs);
 381         BUG_ON(pmac_pic_host == NULL);
 382         irq_set_default_host(pmac_pic_host);
 383
 384         /* Get addresses of first controller if we have a node for it */
 385         BUG_ON(of_address_to_resource(master, 0, &r));
 386
 387         /* Map interrupts of primary controller */
 388         addr = (u8 __iomem *) ioremap(r.start, 0x40);
 389         i = 0;
 390         pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
 391                 (addr + 0x20);
 392         if (max_real_irqs > 32)
 393                 pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
 394                         (addr + 0x10);
 395         of_node_put(master);
 396
 397         printk(KERN_INFO "irq: Found primary Apple PIC %s for %d irqs\n",
 398                master->full_name, max_real_irqs);
 399
 400         /* Map interrupts of cascaded controller */
 401         if (slave && !of_address_to_resource(slave, 0, &r)) {
 402                 addr = (u8 __iomem *)ioremap(r.start, 0x40);
 403                 pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
 404                         (addr + 0x20);
 405                 if (max_irqs > 64)
 406                         pmac_irq_hw[i++] =
 407                                 (volatile struct pmac_irq_hw __iomem *)
 408                                 (addr + 0x10);
 409                 pmac_irq_cascade = irq_of_parse_and_map(slave, 0);
 410
 411                 printk(KERN_INFO "irq: Found slave Apple PIC %s for %d irqs"
 412                        " cascade: %d\n", slave->full_name,
 413                        max_irqs - max_real_irqs, pmac_irq_cascade);
 414         }
 415         of_node_put(slave);
 416
 417         /* Disable all interrupts in all controllers */
 418         for (i = 0; i * 32 < max_irqs; ++i)
 419                 out_le32(&pmac_irq_hw[i]->enable, 0);
 420
 421         /* Hookup cascade irq */
 422         if (slave && pmac_irq_cascade != NO_IRQ)
 423                 setup_irq(pmac_irq_cascade, &gatwick_cascade_action);
 424
 425         printk(KERN_INFO "irq: System has %d possible interrupts\n", max_irqs);
 426 #ifdef CONFIG_XMON
 427         setup_irq(irq_create_mapping(NULL, 20), &xmon_action);
 428 #endif
 429 }
 430
 431 int of_irq_map_oldworld(struct device_node *device, int index,
 432                         struct of_irq *out_irq)
 433 {
 434         const u32 *ints = NULL;
 435         int intlen;
 436
 437         /*
 438          * Old machines just have a list of interrupt numbers
 439          * and no interrupt-controller nodes. We also have dodgy
 440          * cases where the APPL,interrupts property is completely
 441          * missing behind pci-pci bridges and we have to get it
 442          * from the parent (the bridge itself, as apple just wired
 443          * everything together on these)
 444          */
 445         while (device) {
 446                 ints = of_get_property(device, "AAPL,interrupts", &intlen);
 447                 if (ints != NULL)
 448                         break;
 449                 device = device->parent;
 450                 if (device && strcmp(device->type, "pci") != 0)
 451                         break;
 452         }
 453         if (ints == NULL)
 454                 return -EINVAL;
 455         intlen /= sizeof(u32);
 456
 457         if (index >= intlen)
 458                 return -EINVAL;
 459
 460         out_irq->controller = NULL;
 461         out_irq->specifier[0] = ints[index];
 462         out_irq->size = 1;
 463
 464         return 0;
 465 }
 466 #endif /* CONFIG_PPC32 */
 467
 468 static void pmac_u3_cascade(unsigned int irq, struct irq_desc *desc)
 469 {
 470         struct irq_chip *chip = irq_desc_get_chip(desc);
 471         struct mpic *mpic = irq_desc_get_handler_data(desc);
 472         unsigned int cascade_irq = mpic_get_one_irq(mpic);
 473
 474         if (cascade_irq != NO_IRQ)
 475                 generic_handle_irq(cascade_irq);
 476
 477         chip->irq_eoi(&desc->irq_data);
 478 }
 479
 480 static void __init pmac_pic_setup_mpic_nmi(struct mpic *mpic)
 481 {
 482 #if defined(CONFIG_XMON) && defined(CONFIG_PPC32)
 483         struct device_node* pswitch;
 484         int nmi_irq;
 485
 486         pswitch = of_find_node_by_name(NULL, "programmer-switch");
 487         if (pswitch) {
 488                 nmi_irq = irq_of_parse_and_map(pswitch, 0);
 489                 if (nmi_irq != NO_IRQ) {
 490                         mpic_irq_set_priority(nmi_irq, 9);
 491                         setup_irq(nmi_irq, &xmon_action);
 492                 }
 493                 of_node_put(pswitch);
 494         }
 495 #endif  /* defined(CONFIG_XMON) && defined(CONFIG_PPC32) */
 496 }
 497
 498 static struct mpic * __init pmac_setup_one_mpic(struct device_node *np,
 499                                                 int master)
 500 {
 501         const char *name = master ? " MPIC 1   " : " MPIC 2   ";
 502         struct resource r;
 503         struct mpic *mpic;
 504         unsigned int flags = master ? MPIC_PRIMARY : 0;
 505         int rc;
 506
 507         rc = of_address_to_resource(np, 0, &r);
 508         if (rc)
 509                 return NULL;
 510
 511         pmac_call_feature(PMAC_FTR_ENABLE_MPIC, np, 0, 0);
 512
 513         flags |= MPIC_WANTS_RESET;
 514         if (of_get_property(np, "big-endian", NULL))
 515                 flags |= MPIC_BIG_ENDIAN;
 516
 517         /* Primary Big Endian means HT interrupts. This is quite dodgy
 518          * but works until I find a better way
 519          */
 520         if (master && (flags & MPIC_BIG_ENDIAN))
 521                 flags |= MPIC_U3_HT_IRQS;
 522
 523         mpic = mpic_alloc(np, r.start, flags, 0, 0, name);
 524         if (mpic == NULL)
 525                 return NULL;
 526
 527         mpic_init(mpic);
 528
 529         return mpic;
 530  }
 531
 532 static int __init pmac_pic_probe_mpic(void)
 533 {
 534         struct mpic *mpic1, *mpic2;
 535         struct device_node *np, *master = NULL, *slave = NULL;
 536         unsigned int cascade;
 537
 538         /* We can have up to 2 MPICs cascaded */
 539         for (np = NULL; (np = of_find_node_by_type(np, "open-pic"))
 540                      != NULL;) {
 541                 if (master == NULL &&
 542                     of_get_property(np, "interrupts", NULL) == NULL)
 543                         master = of_node_get(np);
 544                 else if (slave == NULL)
 545                         slave = of_node_get(np);
 546                 if (master && slave)
 547                         break;
 548         }
 549
 550         /* Check for bogus setups */
 551         if (master == NULL && slave != NULL) {
 552                 master = slave;
 553                 slave = NULL;
 554         }
 555
 556         /* Not found, default to good old pmac pic */
 557         if (master == NULL)
 558                 return -ENODEV;
 559
 560         /* Set master handler */
 561         ppc_md.get_irq = mpic_get_irq;
 562
 563         /* Setup master */
 564         mpic1 = pmac_setup_one_mpic(master, 1);
 565         BUG_ON(mpic1 == NULL);
 566
 567         /* Install NMI if any */
 568         pmac_pic_setup_mpic_nmi(mpic1);
 569
 570         of_node_put(master);
 571
 572         /* No slave, let's go out */
 573         if (slave == NULL)
 574                 return 0;
 575
 576         /* Get/Map slave interrupt */
 577         cascade = irq_of_parse_and_map(slave, 0);
 578         if (cascade == NO_IRQ) {
 579                 printk(KERN_ERR "Failed to map cascade IRQ\n");
 580                 return 0;
 581         }
 582
 583         mpic2 = pmac_setup_one_mpic(slave, 0);
 584         if (mpic2 == NULL) {
 585                 printk(KERN_ERR "Failed to setup slave MPIC\n");
 586                 of_node_put(slave);
 587                 return 0;
 588         }
 589         irq_set_handler_data(cascade, mpic2);
 590         irq_set_chained_handler(cascade, pmac_u3_cascade);
 591
 592         of_node_put(slave);
 593         return 0;
 594 }
 595
 596
 597 void __init pmac_pic_init(void)
 598 {
 599         /* We configure the OF parsing based on our oldworld vs. newworld
 600          * platform type and wether we were booted by BootX.
 601          */
 602 #ifdef CONFIG_PPC32
 603         if (!pmac_newworld)
 604                 of_irq_workarounds |= OF_IMAP_OLDWORLD_MAC;
 605         if (of_get_property(of_chosen, "linux,bootx", NULL) != NULL)
 606                 of_irq_workarounds |= OF_IMAP_NO_PHANDLE;
 607
 608         /* If we don't have phandles on a newworld, then try to locate a
 609          * default interrupt controller (happens when booting with BootX).
 610          * We do a first match here, hopefully, that only ever happens on
 611          * machines with one controller.
 612          */
 613         if (pmac_newworld && (of_irq_workarounds & OF_IMAP_NO_PHANDLE)) {
 614                 struct device_node *np;
 615
 616                 for_each_node_with_property(np, "interrupt-controller") {
 617                         /* Skip /chosen/interrupt-controller */
 618                         if (strcmp(np->name, "chosen") == 0)
 619                                 continue;
 620                         /* It seems like at least one person wants
 621                          * to use BootX on a machine with an AppleKiwi
 622                          * controller which happens to pretend to be an
 623                          * interrupt controller too. */
 624                         if (strcmp(np->name, "AppleKiwi") == 0)
 625                                 continue;
 626                         /* I think we found one ! */
 627                         of_irq_dflt_pic = np;
 628                         break;
 629                 }
 630         }
 631 #endif /* CONFIG_PPC32 */
 632
 633         /* We first try to detect Apple's new Core99 chipset, since mac-io
 634          * is quite different on those machines and contains an IBM MPIC2.
 635          */
 636         if (pmac_pic_probe_mpic() == 0)
 637                 return;
 638
 639 #ifdef CONFIG_PPC32
 640         pmac_pic_probe_oldstyle();
 641 #endif
 642 }
 643
 644 #if defined(CONFIG_PM) && defined(CONFIG_PPC32)
 645 /*
 646  * These procedures are used in implementing sleep on the powerbooks.
 647  * sleep_save_intrs() saves the states of all interrupt enables
 648  * and disables all interrupts except for the nominated one.
 649  * sleep_restore_intrs() restores the states of all interrupt enables.
 650  */
 651 unsigned long sleep_save_mask[2];
 652
 653 /* This used to be passed by the PMU driver but that link got
 654  * broken with the new driver model. We use this tweak for now...
 655  * We really want to do things differently though...
 656  */
 657 static int pmacpic_find_viaint(void)
 658 {
 659         int viaint = -1;
 660
 661 #ifdef CONFIG_ADB_PMU
 662         struct device_node *np;
 663
 664         if (pmu_get_model() != PMU_OHARE_BASED)
 665                 goto not_found;
 666         np = of_find_node_by_name(NULL, "via-pmu");
 667         if (np == NULL)
 668                 goto not_found;
 669         viaint = irq_of_parse_and_map(np, 0);
 670
 671 not_found:
 672 #endif /* CONFIG_ADB_PMU */
 673         return viaint;
 674 }
 675
 676 static int pmacpic_suspend(void)
 677 {
 678         int viaint = pmacpic_find_viaint();
 679
 680         sleep_save_mask[0] = ppc_cached_irq_mask[0];
 681         sleep_save_mask[1] = ppc_cached_irq_mask[1];
 682         ppc_cached_irq_mask[0] = 0;
 683         ppc_cached_irq_mask[1] = 0;
 684         if (viaint > 0)
 685                 set_bit(viaint, ppc_cached_irq_mask);
 686         out_le32(&pmac_irq_hw[0]->enable, ppc_cached_irq_mask[0]);
 687         if (max_real_irqs > 32)
 688                 out_le32(&pmac_irq_hw[1]->enable, ppc_cached_irq_mask[1]);
 689         (void)in_le32(&pmac_irq_hw[0]->event);
 690         /* make sure mask gets to controller before we return to caller */
 691         mb();
 692         (void)in_le32(&pmac_irq_hw[0]->enable);
 693
 694         return 0;
 695 }
 696
 697 static void pmacpic_resume(void)
 698 {
 699         int i;
 700
 701         out_le32(&pmac_irq_hw[0]->enable, 0);
 702         if (max_real_irqs > 32)
 703                 out_le32(&pmac_irq_hw[1]->enable, 0);
 704         mb();
 705         for (i = 0; i < max_real_irqs; ++i)
 706                 if (test_bit(i, sleep_save_mask))
 707                         pmac_unmask_irq(irq_get_irq_data(i));
 708 }
 709
 710 static struct syscore_ops pmacpic_syscore_ops = {
 711         .suspend        = pmacpic_suspend,
 712         .resume         = pmacpic_resume,
 713 };
 714
 715 static int __init init_pmacpic_syscore(void)
 716 {
 717         if (pmac_irq_hw[0])
 718                 register_syscore_ops(&pmacpic_syscore_ops);
 719         return 0;
 720 }
 721
 722 machine_subsys_initcall(powermac, init_pmacpic_syscore);
 723
 724 #endif /* CONFIG_PM && CONFIG_PPC32 */