arch/powerpc/platforms/cell/spu_priv1_mmio.c

   1 /*
   2  * spu hypervisor abstraction for direct hardware access.
   3  *
   4  *  (C) Copyright IBM Deutschland Entwicklung GmbH 2005
   5  *  Copyright 2006 Sony Corp.
   6  *
   7  *  This program is free software; you can redistribute it and/or modify
   8  *  it under the terms of the GNU General Public License as published by
   9  *  the Free Software Foundation; version 2 of the License.
  10  *
  11  *  This program is distributed in the hope that it will be useful,
  12  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  *  GNU General Public License for more details.
  15  *
  16  *  You should have received a copy of the GNU General Public License
  17  *  along with this program; if not, write to the Free Software
  18  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  */
  20
  21 #include <linux/module.h>
  22
  23 #include <asm/io.h>
  24 #include <asm/spu.h>
  25 #include <asm/spu_priv1.h>
  26
  27 #include "interrupt.h"
  28
  29 static void int_mask_and(struct spu *spu, int class, u64 mask)
  30 {
  31         u64 old_mask;
  32
  33         old_mask = in_be64(&spu->priv1->int_mask_RW[class]);
  34         out_be64(&spu->priv1->int_mask_RW[class], old_mask & mask);
  35 }
  36
  37 static void int_mask_or(struct spu *spu, int class, u64 mask)
  38 {
  39         u64 old_mask;
  40
  41         old_mask = in_be64(&spu->priv1->int_mask_RW[class]);
  42         out_be64(&spu->priv1->int_mask_RW[class], old_mask | mask);
  43 }
  44
  45 static void int_mask_set(struct spu *spu, int class, u64 mask)
  46 {
  47         out_be64(&spu->priv1->int_mask_RW[class], mask);
  48 }
  49
  50 static u64 int_mask_get(struct spu *spu, int class)
  51 {
  52         return in_be64(&spu->priv1->int_mask_RW[class]);
  53 }
  54
  55 static void int_stat_clear(struct spu *spu, int class, u64 stat)
  56 {
  57         out_be64(&spu->priv1->int_stat_RW[class], stat);
  58 }
  59
  60 static u64 int_stat_get(struct spu *spu, int class)
  61 {
  62         return in_be64(&spu->priv1->int_stat_RW[class]);
  63 }
  64
  65 static void cpu_affinity_set(struct spu *spu, int cpu)
  66 {
  67         u64 target = iic_get_target_id(cpu);
  68         u64 route = target << 48 | target << 32 | target << 16;
  69         out_be64(&spu->priv1->int_route_RW, route);
  70 }
  71
  72 static u64 mfc_dar_get(struct spu *spu)
  73 {
  74         return in_be64(&spu->priv1->mfc_dar_RW);
  75 }
  76
  77 static u64 mfc_dsisr_get(struct spu *spu)
  78 {
  79         return in_be64(&spu->priv1->mfc_dsisr_RW);
  80 }
  81
  82 static void mfc_dsisr_set(struct spu *spu, u64 dsisr)
  83 {
  84         out_be64(&spu->priv1->mfc_dsisr_RW, dsisr);
  85 }
  86
  87 static void mfc_sdr_set(struct spu *spu, u64 sdr)
  88 {
  89         out_be64(&spu->priv1->mfc_sdr_RW, sdr);
  90 }
  91
  92 static void mfc_sr1_set(struct spu *spu, u64 sr1)
  93 {
  94         out_be64(&spu->priv1->mfc_sr1_RW, sr1);
  95 }
  96
  97 static u64 mfc_sr1_get(struct spu *spu)
  98 {
  99         return in_be64(&spu->priv1->mfc_sr1_RW);
 100 }
 101
 102 static void mfc_tclass_id_set(struct spu *spu, u64 tclass_id)
 103 {
 104         out_be64(&spu->priv1->mfc_tclass_id_RW, tclass_id);
 105 }
 106
 107 static u64 mfc_tclass_id_get(struct spu *spu)
 108 {
 109         return in_be64(&spu->priv1->mfc_tclass_id_RW);
 110 }
 111
 112 static void tlb_invalidate(struct spu *spu)
 113 {
 114         out_be64(&spu->priv1->tlb_invalidate_entry_W, 0ul);
 115 }
 116
 117 static void resource_allocation_groupID_set(struct spu *spu, u64 id)
 118 {
 119         out_be64(&spu->priv1->resource_allocation_groupID_RW, id);
 120 }
 121
 122 static u64 resource_allocation_groupID_get(struct spu *spu)
 123 {
 124         return in_be64(&spu->priv1->resource_allocation_groupID_RW);
 125 }
 126
 127 static void resource_allocation_enable_set(struct spu *spu, u64 enable)
 128 {
 129         out_be64(&spu->priv1->resource_allocation_enable_RW, enable);
 130 }
 131
 132 static u64 resource_allocation_enable_get(struct spu *spu)
 133 {
 134         return in_be64(&spu->priv1->resource_allocation_enable_RW);
 135 }
 136
 137 const struct spu_priv1_ops spu_priv1_mmio_ops =
 138 {
 139         .int_mask_and = int_mask_and,
 140         .int_mask_or = int_mask_or,
 141         .int_mask_set = int_mask_set,
 142         .int_mask_get = int_mask_get,
 143         .int_stat_clear = int_stat_clear,
 144         .int_stat_get = int_stat_get,
 145         .cpu_affinity_set = cpu_affinity_set,
 146         .mfc_dar_get = mfc_dar_get,
 147         .mfc_dsisr_get = mfc_dsisr_get,
 148         .mfc_dsisr_set = mfc_dsisr_set,
 149         .mfc_sdr_set = mfc_sdr_set,
 150         .mfc_sr1_set = mfc_sr1_set,
 151         .mfc_sr1_get = mfc_sr1_get,
 152         .mfc_tclass_id_set = mfc_tclass_id_set,
 153         .mfc_tclass_id_get = mfc_tclass_id_get,
 154         .tlb_invalidate = tlb_invalidate,
 155         .resource_allocation_groupID_set = resource_allocation_groupID_set,
 156         .resource_allocation_groupID_get = resource_allocation_groupID_get,
 157         .resource_allocation_enable_set = resource_allocation_enable_set,
 158         .resource_allocation_enable_get = resource_allocation_enable_get,
 159 };