arch/ia64/kvm/vtlb.c

   1 /*
   2  * vtlb.c: guest virtual tlb handling module.
   3  * Copyright (c) 2004, Intel Corporation.
   4  *  Yaozu Dong (Eddie Dong) <Eddie.dong@intel.com>
   5  *  Xuefei Xu (Anthony Xu) <anthony.xu@intel.com>
   6  *
   7  * Copyright (c) 2007, Intel Corporation.
   8  *  Xuefei Xu (Anthony Xu) <anthony.xu@intel.com>
   9  *  Xiantao Zhang <xiantao.zhang@intel.com>
  10  *
  11  * This program is free software; you can redistribute it and/or modify it
  12  * under the terms and conditions of the GNU General Public License,
  13  * version 2, as published by the Free Software Foundation.
  14  *
  15  * This program is distributed in the hope it will be useful, but WITHOUT
  16  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  17  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  18  * more details.
  19  *
  20  * You should have received a copy of the GNU General Public License along with
  21  * this program; if not, write to the Free Software Foundation, Inc., 59 Temple
  22  * Place - Suite 330, Boston, MA 02111-1307 USA.
  23  *
  24  */
  25
  26 #include "vcpu.h"
  27
  28 #include <linux/rwsem.h>
  29
  30 #include <asm/tlb.h>
  31
  32 /*
  33  * Check to see if the address rid:va is translated by the TLB
  34  */
  35
  36 static int __is_tr_translated(struct thash_data *trp, u64 rid, u64 va)
  37 {
  38         return ((trp->p) && (trp->rid == rid)
  39                                 && ((va-trp->vadr) < PSIZE(trp->ps)));
  40 }
  41
  42 /*
  43  * Only for GUEST TR format.
  44  */
  45 static int __is_tr_overlap(struct thash_data *trp, u64 rid, u64 sva, u64 eva)
  46 {
  47         u64 sa1, ea1;
  48
  49         if (!trp->p || trp->rid != rid)
  50                 return 0;
  51
  52         sa1 = trp->vadr;
  53         ea1 = sa1 + PSIZE(trp->ps) - 1;
  54         eva -= 1;
  55         if ((sva > ea1) || (sa1 > eva))
  56                 return 0;
  57         else
  58                 return 1;
  59
  60 }
  61
  62 void machine_tlb_purge(u64 va, u64 ps)
  63 {
  64         ia64_ptcl(va, ps << 2);
  65 }
  66
  67 void local_flush_tlb_all(void)
  68 {
  69         int i, j;
  70         unsigned long flags, count0, count1;
  71         unsigned long stride0, stride1, addr;
  72
  73         addr    = current_vcpu->arch.ptce_base;
  74         count0  = current_vcpu->arch.ptce_count[0];
  75         count1  = current_vcpu->arch.ptce_count[1];
  76         stride0 = current_vcpu->arch.ptce_stride[0];
  77         stride1 = current_vcpu->arch.ptce_stride[1];
  78
  79         local_irq_save(flags);
  80         for (i = 0; i < count0; ++i) {
  81                 for (j = 0; j < count1; ++j) {
  82                         ia64_ptce(addr);
  83                         addr += stride1;
  84                 }
  85                 addr += stride0;
  86         }
  87         local_irq_restore(flags);
  88         ia64_srlz_i();          /* srlz.i implies srlz.d */
  89 }
  90
  91 int vhpt_enabled(struct kvm_vcpu *vcpu, u64 vadr, enum vhpt_ref ref)
  92 {
  93         union ia64_rr    vrr;
  94         union ia64_pta   vpta;
  95         struct  ia64_psr   vpsr;
  96
  97         vpsr = *(struct ia64_psr *)&VCPU(vcpu, vpsr);
  98         vrr.val = vcpu_get_rr(vcpu, vadr);
  99         vpta.val = vcpu_get_pta(vcpu);
 100
 101         if (vrr.ve & vpta.ve) {
 102                 switch (ref) {
 103                 case DATA_REF:
 104                 case NA_REF:
 105                         return vpsr.dt;
 106                 case INST_REF:
 107                         return vpsr.dt && vpsr.it && vpsr.ic;
 108                 case RSE_REF:
 109                         return vpsr.dt && vpsr.rt;
 110
 111                 }
 112         }
 113         return 0;
 114 }
 115
 116 struct thash_data *vsa_thash(union ia64_pta vpta, u64 va, u64 vrr, u64 *tag)
 117 {
 118         u64 index, pfn, rid, pfn_bits;
 119
 120         pfn_bits = vpta.size - 5 - 8;
 121         pfn = REGION_OFFSET(va) >> _REGION_PAGE_SIZE(vrr);
 122         rid = _REGION_ID(vrr);
 123         index = ((rid & 0xff) << pfn_bits)|(pfn & ((1UL << pfn_bits) - 1));
 124         *tag = ((rid >> 8) & 0xffff) | ((pfn >> pfn_bits) << 16);
 125
 126         return (struct thash_data *)((vpta.base << PTA_BASE_SHIFT) +
 127                                 (index << 5));
 128 }
 129
 130 struct thash_data *__vtr_lookup(struct kvm_vcpu *vcpu, u64 va, int type)
 131 {
 132
 133         struct thash_data *trp;
 134         int  i;
 135         u64 rid;
 136
 137         rid = vcpu_get_rr(vcpu, va);
 138         rid = rid & RR_RID_MASK;;
 139         if (type == D_TLB) {
 140                 if (vcpu_quick_region_check(vcpu->arch.dtr_regions, va)) {
 141                         for (trp = (struct thash_data *)&vcpu->arch.dtrs, i = 0;
 142                                                 i < NDTRS; i++, trp++) {
 143                                 if (__is_tr_translated(trp, rid, va))
 144                                         return trp;
 145                         }
 146                 }
 147         } else {
 148                 if (vcpu_quick_region_check(vcpu->arch.itr_regions, va)) {
 149                         for (trp = (struct thash_data *)&vcpu->arch.itrs, i = 0;
 150                                         i < NITRS; i++, trp++) {
 151                                 if (__is_tr_translated(trp, rid, va))
 152                                         return trp;
 153                         }
 154                 }
 155         }
 156
 157         return NULL;
 158 }
 159
 160 static void vhpt_insert(u64 pte, u64 itir, u64 ifa, u64 gpte)
 161 {
 162         union ia64_rr rr;
 163         struct thash_data *head;
 164         unsigned long ps, gpaddr;
 165
 166         ps = itir_ps(itir);
 167         rr.val = ia64_get_rr(ifa);
 168
 169          gpaddr = ((gpte & _PAGE_PPN_MASK) >> ps << ps) |
 170                                         (ifa & ((1UL << ps) - 1));
 171
 172         head = (struct thash_data *)ia64_thash(ifa);
 173         head->etag = INVALID_TI_TAG;
 174         ia64_mf();
 175         head->page_flags = pte & ~PAGE_FLAGS_RV_MASK;
 176         head->itir = rr.ps << 2;
 177         head->etag = ia64_ttag(ifa);
 178         head->gpaddr = gpaddr;
 179 }
 180
 181 void mark_pages_dirty(struct kvm_vcpu *v, u64 pte, u64 ps)
 182 {
 183         u64 i, dirty_pages = 1;
 184         u64 base_gfn = (pte&_PAGE_PPN_MASK) >> PAGE_SHIFT;
 185         spinlock_t *lock = __kvm_va(v->arch.dirty_log_lock_pa);
 186         void *dirty_bitmap = (void *)KVM_MEM_DIRTY_LOG_BASE;
 187
 188         dirty_pages <<= ps <= PAGE_SHIFT ? 0 : ps - PAGE_SHIFT;
 189
 190         vmm_spin_lock(lock);
 191         for (i = 0; i < dirty_pages; i++) {
 192                 /* avoid RMW */
 193                 if (!test_bit(base_gfn + i, dirty_bitmap))
 194                         set_bit(base_gfn + i , dirty_bitmap);
 195         }
 196         vmm_spin_unlock(lock);
 197 }
 198
 199 void thash_vhpt_insert(struct kvm_vcpu *v, u64 pte, u64 itir, u64 va, int type)
 200 {
 201         u64 phy_pte, psr;
 202         union ia64_rr mrr;
 203
 204         mrr.val = ia64_get_rr(va);
 205         phy_pte = translate_phy_pte(&pte, itir, va);
 206
 207         if (itir_ps(itir) >= mrr.ps) {
 208                 vhpt_insert(phy_pte, itir, va, pte);
 209         } else {
 210                 phy_pte  &= ~PAGE_FLAGS_RV_MASK;
 211                 psr = ia64_clear_ic();
 212                 ia64_itc(type, va, phy_pte, itir_ps(itir));
 213                 paravirt_dv_serialize_data();
 214                 ia64_set_psr(psr);
 215         }
 216
 217         if (!(pte&VTLB_PTE_IO))
 218                 mark_pages_dirty(v, pte, itir_ps(itir));
 219 }
 220
 221 /*
 222  *   vhpt lookup
 223  */
 224 struct thash_data *vhpt_lookup(u64 va)
 225 {
 226         struct thash_data *head;
 227         u64 tag;
 228
 229         head = (struct thash_data *)ia64_thash(va);
 230         tag = ia64_ttag(va);
 231         if (head->etag == tag)
 232                 return head;
 233         return NULL;
 234 }
 235
 236 u64 guest_vhpt_lookup(u64 iha, u64 *pte)
 237 {
 238         u64 ret;
 239         struct thash_data *data;
 240
 241         data = __vtr_lookup(current_vcpu, iha, D_TLB);
 242         if (data != NULL)
 243                 thash_vhpt_insert(current_vcpu, data->page_flags,
 244                         data->itir, iha, D_TLB);
 245
 246         asm volatile ("rsm psr.ic|psr.i;;"
 247                         "srlz.d;;"
 248                         "ld8.s r9=[%1];;"
 249                         "tnat.nz p6,p7=r9;;"
 250                         "(p6) mov %0=1;"
 251                         "(p6) mov r9=r0;"
 252                         "(p7) extr.u r9=r9,0,53;;"
 253                         "(p7) mov %0=r0;"
 254                         "(p7) st8 [%2]=r9;;"
 255                         "ssm psr.ic;;"
 256                         "srlz.d;;"
 257                         /* "ssm psr.i;;" Once interrupts in vmm open, need fix*/
 258                         : "=r"(ret) : "r"(iha), "r"(pte):"memory");
 259
 260         return ret;
 261 }
 262
 263 /*
 264  *  purge software guest tlb
 265  */
 266
 267 static void vtlb_purge(struct kvm_vcpu *v, u64 va, u64 ps)
 268 {
 269         struct thash_data *cur;
 270         u64 start, curadr, size, psbits, tag, rr_ps, num;
 271         union ia64_rr vrr;
 272         struct thash_cb *hcb = &v->arch.vtlb;
 273
 274         vrr.val = vcpu_get_rr(v, va);
 275         psbits = VMX(v, psbits[(va >> 61)]);
 276         start = va & ~((1UL << ps) - 1);
 277         while (psbits) {
 278                 curadr = start;
 279                 rr_ps = __ffs(psbits);
 280                 psbits &= ~(1UL << rr_ps);
 281                 num = 1UL << ((ps < rr_ps) ? 0 : (ps - rr_ps));
 282                 size = PSIZE(rr_ps);
 283                 vrr.ps = rr_ps;
 284                 while (num) {
 285                         cur = vsa_thash(hcb->pta, curadr, vrr.val, &tag);
 286                         if (cur->etag == tag && cur->ps == rr_ps)
 287                                 cur->etag = INVALID_TI_TAG;
 288                         curadr += size;
 289                         num--;
 290                 }
 291         }
 292 }
 293
 294
 295 /*
 296  *  purge VHPT and machine TLB
 297  */
 298 static void vhpt_purge(struct kvm_vcpu *v, u64 va, u64 ps)
 299 {
 300         struct thash_data *cur;
 301         u64 start, size, tag, num;
 302         union ia64_rr rr;
 303
 304         start = va & ~((1UL << ps) - 1);
 305         rr.val = ia64_get_rr(va);
 306         size = PSIZE(rr.ps);
 307         num = 1UL << ((ps < rr.ps) ? 0 : (ps - rr.ps));
 308         while (num) {
 309                 cur = (struct thash_data *)ia64_thash(start);
 310                 tag = ia64_ttag(start);
 311                 if (cur->etag == tag)
 312                         cur->etag = INVALID_TI_TAG;
 313                 start += size;
 314                 num--;
 315         }
 316         machine_tlb_purge(va, ps);
 317 }
 318
 319 /*
 320  * Insert an entry into hash TLB or VHPT.
 321  * NOTES:
 322  *  1: When inserting VHPT to thash, "va" is a must covered
 323  *  address by the inserted machine VHPT entry.
 324  *  2: The format of entry is always in TLB.
 325  *  3: The caller need to make sure the new entry will not overlap
 326  *     with any existed entry.
 327  */
 328 void vtlb_insert(struct kvm_vcpu *v, u64 pte, u64 itir, u64 va)
 329 {
 330         struct thash_data *head;
 331         union ia64_rr vrr;
 332         u64 tag;
 333         struct thash_cb *hcb = &v->arch.vtlb;
 334
 335         vrr.val = vcpu_get_rr(v, va);
 336         vrr.ps = itir_ps(itir);
 337         VMX(v, psbits[va >> 61]) |= (1UL << vrr.ps);
 338         head = vsa_thash(hcb->pta, va, vrr.val, &tag);
 339         head->page_flags = pte;
 340         head->itir = itir;
 341         head->etag = tag;
 342 }
 343
 344 int vtr_find_overlap(struct kvm_vcpu *vcpu, u64 va, u64 ps, int type)
 345 {
 346         struct thash_data  *trp;
 347         int  i;
 348         u64 end, rid;
 349
 350         rid = vcpu_get_rr(vcpu, va);
 351         rid = rid & RR_RID_MASK;
 352         end = va + PSIZE(ps);
 353         if (type == D_TLB) {
 354                 if (vcpu_quick_region_check(vcpu->arch.dtr_regions, va)) {
 355                         for (trp = (struct thash_data *)&vcpu->arch.dtrs, i = 0;
 356                                         i < NDTRS; i++, trp++) {
 357                                 if (__is_tr_overlap(trp, rid, va, end))
 358                                         return i;
 359                         }
 360                 }
 361         } else {
 362                 if (vcpu_quick_region_check(vcpu->arch.itr_regions, va)) {
 363                         for (trp = (struct thash_data *)&vcpu->arch.itrs, i = 0;
 364                                         i < NITRS; i++, trp++) {
 365                                 if (__is_tr_overlap(trp, rid, va, end))
 366                                         return i;
 367                         }
 368                 }
 369         }
 370         return -1;
 371 }
 372
 373 /*
 374  * Purge entries in VTLB and VHPT
 375  */
 376 void thash_purge_entries(struct kvm_vcpu *v, u64 va, u64 ps)
 377 {
 378         if (vcpu_quick_region_check(v->arch.tc_regions, va))
 379                 vtlb_purge(v, va, ps);
 380         vhpt_purge(v, va, ps);
 381 }
 382
 383 void thash_purge_entries_remote(struct kvm_vcpu *v, u64 va, u64 ps)
 384 {
 385         u64 old_va = va;
 386         va = REGION_OFFSET(va);
 387         if (vcpu_quick_region_check(v->arch.tc_regions, old_va))
 388                 vtlb_purge(v, va, ps);
 389         vhpt_purge(v, va, ps);
 390 }
 391
 392 u64 translate_phy_pte(u64 *pte, u64 itir, u64 va)
 393 {
 394         u64 ps, ps_mask, paddr, maddr, io_mask;
 395         union pte_flags phy_pte;
 396
 397         ps = itir_ps(itir);
 398         ps_mask = ~((1UL << ps) - 1);
 399         phy_pte.val = *pte;
 400         paddr = *pte;
 401         paddr = ((paddr & _PAGE_PPN_MASK) & ps_mask) | (va & ~ps_mask);
 402         maddr = kvm_get_mpt_entry(paddr >> PAGE_SHIFT);
 403         io_mask = maddr & GPFN_IO_MASK;
 404         if (io_mask && (io_mask != GPFN_PHYS_MMIO)) {
 405                 *pte |= VTLB_PTE_IO;
 406                 return -1;
 407         }
 408         maddr = ((maddr & _PAGE_PPN_MASK) & PAGE_MASK) |
 409                                         (paddr & ~PAGE_MASK);
 410         phy_pte.ppn = maddr >> ARCH_PAGE_SHIFT;
 411         return phy_pte.val;
 412 }
 413
 414 /*
 415  * Purge overlap TCs and then insert the new entry to emulate itc ops.
 416  * Notes: Only TC entry can purge and insert.
 417  */
 418 void  thash_purge_and_insert(struct kvm_vcpu *v, u64 pte, u64 itir,
 419                                                 u64 ifa, int type)
 420 {
 421         u64 ps;
 422         u64 phy_pte, io_mask, index;
 423         union ia64_rr vrr, mrr;
 424
 425         ps = itir_ps(itir);
 426         vrr.val = vcpu_get_rr(v, ifa);
 427         mrr.val = ia64_get_rr(ifa);
 428
 429         index = (pte & _PAGE_PPN_MASK) >> PAGE_SHIFT;
 430         io_mask = kvm_get_mpt_entry(index) & GPFN_IO_MASK;
 431         phy_pte = translate_phy_pte(&pte, itir, ifa);
 432
 433         /* Ensure WB attribute if pte is related to a normal mem page,
 434          * which is required by vga acceleration since qemu maps shared
 435          * vram buffer with WB.
 436          */
 437         if (!(pte & VTLB_PTE_IO) && ((pte & _PAGE_MA_MASK) != _PAGE_MA_NAT) &&
 438                         io_mask != GPFN_PHYS_MMIO) {
 439                 pte &= ~_PAGE_MA_MASK;
 440                 phy_pte &= ~_PAGE_MA_MASK;
 441         }
 442
 443         vtlb_purge(v, ifa, ps);
 444         vhpt_purge(v, ifa, ps);
 445
 446         if ((ps != mrr.ps) || (pte & VTLB_PTE_IO)) {
 447                 vtlb_insert(v, pte, itir, ifa);
 448                 vcpu_quick_region_set(VMX(v, tc_regions), ifa);
 449         }
 450         if (pte & VTLB_PTE_IO)
 451                 return;
 452
 453         if (ps >= mrr.ps)
 454                 vhpt_insert(phy_pte, itir, ifa, pte);
 455         else {
 456                 u64 psr;
 457                 phy_pte  &= ~PAGE_FLAGS_RV_MASK;
 458                 psr = ia64_clear_ic();
 459                 ia64_itc(type, ifa, phy_pte, ps);
 460                 paravirt_dv_serialize_data();
 461                 ia64_set_psr(psr);
 462         }
 463         if (!(pte&VTLB_PTE_IO))
 464                 mark_pages_dirty(v, pte, ps);
 465
 466 }
 467
 468 /*
 469  * Purge all TCs or VHPT entries including those in Hash table.
 470  *
 471  */
 472
 473 void thash_purge_all(struct kvm_vcpu *v)
 474 {
 475         int i;
 476         struct thash_data *head;
 477         struct thash_cb  *vtlb, *vhpt;
 478         vtlb = &v->arch.vtlb;
 479         vhpt = &v->arch.vhpt;
 480
 481         for (i = 0; i < 8; i++)
 482                 VMX(v, psbits[i]) = 0;
 483
 484         head = vtlb->hash;
 485         for (i = 0; i < vtlb->num; i++) {
 486                 head->page_flags = 0;
 487                 head->etag = INVALID_TI_TAG;
 488                 head->itir = 0;
 489                 head->next = 0;
 490                 head++;
 491         };
 492
 493         head = vhpt->hash;
 494         for (i = 0; i < vhpt->num; i++) {
 495                 head->page_flags = 0;
 496                 head->etag = INVALID_TI_TAG;
 497                 head->itir = 0;
 498                 head->next = 0;
 499                 head++;
 500         };
 501
 502         local_flush_tlb_all();
 503 }
 504
 505 /*
 506  * Lookup the hash table and its collision chain to find an entry
 507  * covering this address rid:va or the entry.
 508  *
 509  * INPUT:
 510  *  in: TLB format for both VHPT & TLB.
 511  */
 512 struct thash_data *vtlb_lookup(struct kvm_vcpu *v, u64 va, int is_data)
 513 {
 514         struct thash_data  *cch;
 515         u64    psbits, ps, tag;
 516         union ia64_rr vrr;
 517
 518         struct thash_cb *hcb = &v->arch.vtlb;
 519
 520         cch = __vtr_lookup(v, va, is_data);;
 521         if (cch)
 522                 return cch;
 523
 524         if (vcpu_quick_region_check(v->arch.tc_regions, va) == 0)
 525                 return NULL;
 526
 527         psbits = VMX(v, psbits[(va >> 61)]);
 528         vrr.val = vcpu_get_rr(v, va);
 529         while (psbits) {
 530                 ps = __ffs(psbits);
 531                 psbits &= ~(1UL << ps);
 532                 vrr.ps = ps;
 533                 cch = vsa_thash(hcb->pta, va, vrr.val, &tag);
 534                 if (cch->etag == tag && cch->ps == ps)
 535                         return cch;
 536         }
 537
 538         return NULL;
 539 }
 540
 541 /*
 542  * Initialize internal control data before service.
 543  */
 544 void thash_init(struct thash_cb *hcb, u64 sz)
 545 {
 546         int i;
 547         struct thash_data *head;
 548
 549         hcb->pta.val = (unsigned long)hcb->hash;
 550         hcb->pta.vf = 1;
 551         hcb->pta.ve = 1;
 552         hcb->pta.size = sz;
 553         head = hcb->hash;
 554         for (i = 0; i < hcb->num; i++) {
 555                 head->page_flags = 0;
 556                 head->itir = 0;
 557                 head->etag = INVALID_TI_TAG;
 558                 head->next = 0;
 559                 head++;
 560         }
 561 }
 562
 563 u64 kvm_get_mpt_entry(u64 gpfn)
 564 {
 565         u64 *base = (u64 *) KVM_P2M_BASE;
 566
 567         if (gpfn >= (KVM_P2M_SIZE >> 3))
 568                 panic_vm(current_vcpu, "Invalid gpfn =%lx\n", gpfn);
 569
 570         return *(base + gpfn);
 571 }
 572
 573 u64 kvm_lookup_mpa(u64 gpfn)
 574 {
 575         u64 maddr;
 576         maddr = kvm_get_mpt_entry(gpfn);
 577         return maddr&_PAGE_PPN_MASK;
 578 }
 579
 580 u64 kvm_gpa_to_mpa(u64 gpa)
 581 {
 582         u64 pte = kvm_lookup_mpa(gpa >> PAGE_SHIFT);
 583         return (pte >> PAGE_SHIFT << PAGE_SHIFT) | (gpa & ~PAGE_MASK);
 584 }
 585
 586 /*
 587  * Fetch guest bundle code.
 588  * INPUT:
 589  *  gip: guest ip
 590  *  pbundle: used to return fetched bundle.
 591  */
 592 int fetch_code(struct kvm_vcpu *vcpu, u64 gip, IA64_BUNDLE *pbundle)
 593 {
 594         u64     gpip = 0;   /* guest physical IP*/
 595         u64     *vpa;
 596         struct thash_data    *tlb;
 597         u64     maddr;
 598
 599         if (!(VCPU(vcpu, vpsr) & IA64_PSR_IT)) {
 600                 /* I-side physical mode */
 601                 gpip = gip;
 602         } else {
 603                 tlb = vtlb_lookup(vcpu, gip, I_TLB);
 604                 if (tlb)
 605                         gpip = (tlb->ppn >> (tlb->ps - 12) << tlb->ps) |
 606                                 (gip & (PSIZE(tlb->ps) - 1));
 607         }
 608         if (gpip) {
 609                 maddr = kvm_gpa_to_mpa(gpip);
 610         } else {
 611                 tlb = vhpt_lookup(gip);
 612                 if (tlb == NULL) {
 613                         ia64_ptcl(gip, ARCH_PAGE_SHIFT << 2);
 614                         return IA64_FAULT;
 615                 }
 616                 maddr = (tlb->ppn >> (tlb->ps - 12) << tlb->ps)
 617                                         | (gip & (PSIZE(tlb->ps) - 1));
 618         }
 619         vpa = (u64 *)__kvm_va(maddr);
 620
 621         pbundle->i64[0] = *vpa++;
 622         pbundle->i64[1] = *vpa;
 623
 624         return IA64_NO_FAULT;
 625 }
 626
 627 void kvm_init_vhpt(struct kvm_vcpu *v)
 628 {
 629         v->arch.vhpt.num = VHPT_NUM_ENTRIES;
 630         thash_init(&v->arch.vhpt, VHPT_SHIFT);
 631         ia64_set_pta(v->arch.vhpt.pta.val);
 632         /*Enable VHPT here?*/
 633 }
 634
 635 void kvm_init_vtlb(struct kvm_vcpu *v)
 636 {
 637         v->arch.vtlb.num = VTLB_NUM_ENTRIES;
 638         thash_init(&v->arch.vtlb, VTLB_SHIFT);
 639 }