arch/i386/kernel/cpu/cpufreq/longhaul.c

   1 /*
   2  *  (C) 2001-2004  Dave Jones. <davej@codemonkey.org.uk>
   3  *  (C) 2002  Padraig Brady. <padraig@antefacto.com>
   4  *
   5  *  Licensed under the terms of the GNU GPL License version 2.
   6  *  Based upon datasheets & sample CPUs kindly provided by VIA.
   7  *
   8  *  VIA have currently 3 different versions of Longhaul.
   9  *  Version 1 (Longhaul) uses the BCR2 MSR at 0x1147.
  10  *   It is present only in Samuel 1 (C5A), Samuel 2 (C5B) stepping 0.
  11  *  Version 2 of longhaul is the same as v1, but adds voltage scaling.
  12  *   Present in Samuel 2 (steppings 1-7 only) (C5B), and Ezra (C5C)
  13  *   voltage scaling support has currently been disabled in this driver
  14  *   until we have code that gets it right.
  15  *  Version 3 of longhaul got renamed to Powersaver and redesigned
  16  *   to use the POWERSAVER MSR at 0x110a.
  17  *   It is present in Ezra-T (C5M), Nehemiah (C5X) and above.
  18  *   It's pretty much the same feature wise to longhaul v2, though
  19  *   there is provision for scaling FSB too, but this doesn't work
  20  *   too well in practice so we don't even try to use this.
  21  *
  22  *  BIG FAT DISCLAIMER: Work in progress code. Possibly *dangerous*
  23  */
  24
  25 #include <linux/kernel.h>
  26 #include <linux/module.h>
  27 #include <linux/moduleparam.h>
  28 #include <linux/init.h>
  29 #include <linux/cpufreq.h>
  30 #include <linux/pci.h>
  31 #include <linux/slab.h>
  32 #include <linux/string.h>
  33
  34 #include <asm/msr.h>
  35 #include <asm/timex.h>
  36 #include <asm/io.h>
  37 #include <asm/acpi.h>
  38 #include <linux/acpi.h>
  39 #include <acpi/processor.h>
  40
  41 #include "longhaul.h"
  42
  43 #define PFX "longhaul: "
  44
  45 #define TYPE_LONGHAUL_V1        1
  46 #define TYPE_LONGHAUL_V2        2
  47 #define TYPE_POWERSAVER         3
  48
  49 #define CPU_SAMUEL      1
  50 #define CPU_SAMUEL2     2
  51 #define CPU_EZRA        3
  52 #define CPU_EZRA_T      4
  53 #define CPU_NEHEMIAH    5
  54
  55 static int cpu_model;
  56 static unsigned int numscales=16;
  57 static unsigned int fsb;
  58
  59 static struct mV_pos *vrm_mV_table;
  60 static unsigned char *mV_vrm_table;
  61 struct f_msr {
  62         unsigned char vrm;
  63 };
  64 static struct f_msr f_msr_table[32];
  65
  66 static unsigned int highest_speed, lowest_speed; /* kHz */
  67 static unsigned int minmult, maxmult;
  68 static int can_scale_voltage;
  69 static struct acpi_processor *pr = NULL;
  70 static struct acpi_processor_cx *cx = NULL;
  71 static int port22_en;
  72
  73 /* Module parameters */
  74 static int scale_voltage;
  75 static int ignore_latency;
  76
  77 #define dprintk(msg...) cpufreq_debug_printk(CPUFREQ_DEBUG_DRIVER, "longhaul", msg)
  78
  79
  80 /* Clock ratios multiplied by 10 */
  81 static int clock_ratio[32];
  82 static int eblcr_table[32];
  83 static unsigned int highest_speed, lowest_speed; /* kHz */
  84 static int longhaul_version;
  85 static struct cpufreq_frequency_table *longhaul_table;
  86
  87 #ifdef CONFIG_CPU_FREQ_DEBUG
  88 static char speedbuffer[8];
  89
  90 static char *print_speed(int speed)
  91 {
  92         if (speed < 1000) {
  93                 snprintf(speedbuffer, sizeof(speedbuffer),"%dMHz", speed);
  94                 return speedbuffer;
  95         }
  96
  97         if (speed%1000 == 0)
  98                 snprintf(speedbuffer, sizeof(speedbuffer),
  99                         "%dGHz", speed/1000);
 100         else
 101                 snprintf(speedbuffer, sizeof(speedbuffer),
 102                         "%d.%dGHz", speed/1000, (speed%1000)/100);
 103
 104         return speedbuffer;
 105 }
 106 #endif
 107
 108
 109 static unsigned int calc_speed(int mult)
 110 {
 111         int khz;
 112         khz = (mult/10)*fsb;
 113         if (mult%10)
 114                 khz += fsb/2;
 115         khz *= 1000;
 116         return khz;
 117 }
 118
 119
 120 static int longhaul_get_cpu_mult(void)
 121 {
 122         unsigned long invalue=0,lo, hi;
 123
 124         rdmsr (MSR_IA32_EBL_CR_POWERON, lo, hi);
 125         invalue = (lo & (1<<22|1<<23|1<<24|1<<25)) >>22;
 126         if (longhaul_version==TYPE_LONGHAUL_V2 || longhaul_version==TYPE_POWERSAVER) {
 127                 if (lo & (1<<27))
 128                         invalue+=16;
 129         }
 130         return eblcr_table[invalue];
 131 }
 132
 133 /* For processor with BCR2 MSR */
 134
 135 static void do_longhaul1(unsigned int clock_ratio_index)
 136 {
 137         union msr_bcr2 bcr2;
 138
 139         rdmsrl(MSR_VIA_BCR2, bcr2.val);
 140         /* Enable software clock multiplier */
 141         bcr2.bits.ESOFTBF = 1;
 142         bcr2.bits.CLOCKMUL = clock_ratio_index;
 143
 144         /* Sync to timer tick */
 145         safe_halt();
 146         /* Change frequency on next halt or sleep */
 147         wrmsrl(MSR_VIA_BCR2, bcr2.val);
 148         /* Invoke transition */
 149         ACPI_FLUSH_CPU_CACHE();
 150         halt();
 151
 152         /* Disable software clock multiplier */
 153         local_irq_disable();
 154         rdmsrl(MSR_VIA_BCR2, bcr2.val);
 155         bcr2.bits.ESOFTBF = 0;
 156         wrmsrl(MSR_VIA_BCR2, bcr2.val);
 157 }
 158
 159 /* For processor with Longhaul MSR */
 160
 161 static void do_powersaver(int cx_address, unsigned int clock_ratio_index)
 162 {
 163         union msr_longhaul longhaul;
 164         u32 t;
 165
 166         rdmsrl(MSR_VIA_LONGHAUL, longhaul.val);
 167         longhaul.bits.RevisionKey = longhaul.bits.RevisionID;
 168         longhaul.bits.SoftBusRatio = clock_ratio_index & 0xf;
 169         longhaul.bits.SoftBusRatio4 = (clock_ratio_index & 0x10) >> 4;
 170         longhaul.bits.EnableSoftBusRatio = 1;
 171
 172         if (can_scale_voltage) {
 173                 longhaul.bits.SoftVID = f_msr_table[clock_ratio_index].vrm;
 174                 longhaul.bits.EnableSoftVID = 1;
 175         }
 176
 177         /* Sync to timer tick */
 178         safe_halt();
 179         /* Change frequency on next halt or sleep */
 180         wrmsrl(MSR_VIA_LONGHAUL, longhaul.val);
 181         if (port22_en) {
 182                 ACPI_FLUSH_CPU_CACHE();
 183                 /* Invoke C1 */
 184                 halt();
 185         } else {
 186                 ACPI_FLUSH_CPU_CACHE();
 187                 /* Invoke C3 */
 188                 inb(cx_address);
 189                 /* Dummy op - must do something useless after P_LVL3 read */
 190                 t = inl(acpi_fadt.xpm_tmr_blk.address);
 191         }
 192
 193         /* Disable bus ratio bit */
 194         local_irq_disable();
 195         longhaul.bits.RevisionKey = longhaul.bits.RevisionID;
 196         longhaul.bits.EnableSoftBusRatio = 0;
 197         longhaul.bits.EnableSoftBSEL = 0;
 198         longhaul.bits.EnableSoftVID = 0;
 199         wrmsrl(MSR_VIA_LONGHAUL, longhaul.val);
 200 }
 201
 202 /**
 203  * longhaul_set_cpu_frequency()
 204  * @clock_ratio_index : bitpattern of the new multiplier.
 205  *
 206  * Sets a new clock ratio.
 207  */
 208
 209 static void longhaul_setstate(unsigned int clock_ratio_index)
 210 {
 211         int speed, mult;
 212         struct cpufreq_freqs freqs;
 213         static unsigned int old_ratio=-1;
 214         unsigned long flags;
 215         unsigned int pic1_mask, pic2_mask;
 216
 217         if (old_ratio == clock_ratio_index)
 218                 return;
 219         old_ratio = clock_ratio_index;
 220
 221         mult = clock_ratio[clock_ratio_index];
 222         if (mult == -1)
 223                 return;
 224
 225         speed = calc_speed(mult);
 226         if ((speed > highest_speed) || (speed < lowest_speed))
 227                 return;
 228
 229         freqs.old = calc_speed(longhaul_get_cpu_mult());
 230         freqs.new = speed;
 231         freqs.cpu = 0; /* longhaul.c is UP only driver */
 232
 233         cpufreq_notify_transition(&freqs, CPUFREQ_PRECHANGE);
 234
 235         dprintk ("Setting to FSB:%dMHz Mult:%d.%dx (%s)\n",
 236                         fsb, mult/10, mult%10, print_speed(speed/1000));
 237
 238         preempt_disable();
 239         local_irq_save(flags);
 240
 241         pic2_mask = inb(0xA1);
 242         pic1_mask = inb(0x21);  /* works on C3. save mask. */
 243         outb(0xFF,0xA1);        /* Overkill */
 244         outb(0xFE,0x21);        /* TMR0 only */
 245
 246         if (pr->flags.bm_control) {
 247                 /* Disable bus master arbitration */
 248                 acpi_set_register(ACPI_BITREG_ARB_DISABLE, 1,
 249                                   ACPI_MTX_DO_NOT_LOCK);
 250         } else if (port22_en) {
 251                 /* Disable AGP and PCI arbiters */
 252                 outb(3, 0x22);
 253         }
 254
 255         switch (longhaul_version) {
 256
 257         /*
 258          * Longhaul v1. (Samuel[C5A] and Samuel2 stepping 0[C5B])
 259          * Software controlled multipliers only.
 260          *
 261          * *NB* Until we get voltage scaling working v1 & v2 are the same code.
 262          * Longhaul v2 appears in Samuel2 Steppings 1->7 [C5b] and Ezra [C5C]
 263          */
 264         case TYPE_LONGHAUL_V1:
 265         case TYPE_LONGHAUL_V2:
 266                 do_longhaul1(clock_ratio_index);
 267                 break;
 268
 269         /*
 270          * Longhaul v3 (aka Powersaver). (Ezra-T [C5M] & Nehemiah [C5N])
 271          * We can scale voltage with this too, but that's currently
 272          * disabled until we come up with a decent 'match freq to voltage'
 273          * algorithm.
 274          * When we add voltage scaling, we will also need to do the
 275          * voltage/freq setting in order depending on the direction
 276          * of scaling (like we do in powernow-k7.c)
 277          * Nehemiah can do FSB scaling too, but this has never been proven
 278          * to work in practice.
 279          */
 280         case TYPE_POWERSAVER:
 281                 /* Don't allow wakeup */
 282                 acpi_set_register(ACPI_BITREG_BUS_MASTER_RLD, 0,
 283                                   ACPI_MTX_DO_NOT_LOCK);
 284                 do_powersaver(cx->address, clock_ratio_index);
 285                 break;
 286         }
 287
 288         if (pr->flags.bm_control) {
 289                 /* Enable bus master arbitration */
 290                 acpi_set_register(ACPI_BITREG_ARB_DISABLE, 0,
 291                                   ACPI_MTX_DO_NOT_LOCK);
 292         } else if (port22_en) {
 293                 /* Enable arbiters */
 294                 outb(0, 0x22);
 295         }
 296
 297         outb(pic2_mask,0xA1);   /* restore mask */
 298         outb(pic1_mask,0x21);
 299
 300         local_irq_restore(flags);
 301         preempt_enable();
 302
 303         cpufreq_notify_transition(&freqs, CPUFREQ_POSTCHANGE);
 304 }
 305
 306 /*
 307  * Centaur decided to make life a little more tricky.
 308  * Only longhaul v1 is allowed to read EBLCR BSEL[0:1].
 309  * Samuel2 and above have to try and guess what the FSB is.
 310  * We do this by assuming we booted at maximum multiplier, and interpolate
 311  * between that value multiplied by possible FSBs and cpu_mhz which
 312  * was calculated at boot time. Really ugly, but no other way to do this.
 313  */
 314
 315 #define ROUNDING        0xf
 316
 317 static int _guess(int guess)
 318 {
 319         int target;
 320
 321         target = ((maxmult/10)*guess);
 322         if (maxmult%10 != 0)
 323                 target += (guess/2);
 324         target += ROUNDING/2;
 325         target &= ~ROUNDING;
 326         return target;
 327 }
 328
 329
 330 static int guess_fsb(void)
 331 {
 332         int speed = (cpu_khz/1000);
 333         int i;
 334         int speeds[3] = { 66, 100, 133 };
 335
 336         speed += ROUNDING/2;
 337         speed &= ~ROUNDING;
 338
 339         for (i=0; i<3; i++) {
 340                 if (_guess(speeds[i]) == speed)
 341                         return speeds[i];
 342         }
 343         return 0;
 344 }
 345
 346
 347 static int __init longhaul_get_ranges(void)
 348 {
 349         unsigned long invalue;
 350         unsigned int ezra_t_multipliers[32]= {
 351                         90,  30,  40, 100,  55,  35,  45,  95,
 352                         50,  70,  80,  60, 120,  75,  85,  65,
 353                         -1, 110, 120,  -1, 135, 115, 125, 105,
 354                         130, 150, 160, 140,  -1, 155,  -1, 145 };
 355         unsigned int j, k = 0;
 356         union msr_longhaul longhaul;
 357         unsigned long lo, hi;
 358         unsigned int eblcr_fsb_table_v1[] = { 66, 133, 100, -1 };
 359         unsigned int eblcr_fsb_table_v2[] = { 133, 100, -1, 66 };
 360
 361         switch (longhaul_version) {
 362         case TYPE_LONGHAUL_V1:
 363         case TYPE_LONGHAUL_V2:
 364                 /* Ugh, Longhaul v1 didn't have the min/max MSRs.
 365                    Assume min=3.0x & max = whatever we booted at. */
 366                 minmult = 30;
 367                 maxmult = longhaul_get_cpu_mult();
 368                 rdmsr (MSR_IA32_EBL_CR_POWERON, lo, hi);
 369                 invalue = (lo & (1<<18|1<<19)) >>18;
 370                 if (cpu_model==CPU_SAMUEL || cpu_model==CPU_SAMUEL2)
 371                         fsb = eblcr_fsb_table_v1[invalue];
 372                 else
 373                         fsb = guess_fsb();
 374                 break;
 375
 376         case TYPE_POWERSAVER:
 377                 /* Ezra-T */
 378                 if (cpu_model==CPU_EZRA_T) {
 379                         rdmsrl (MSR_VIA_LONGHAUL, longhaul.val);
 380                         invalue = longhaul.bits.MaxMHzBR;
 381                         if (longhaul.bits.MaxMHzBR4)
 382                                 invalue += 16;
 383                         maxmult=ezra_t_multipliers[invalue];
 384
 385                         invalue = longhaul.bits.MinMHzBR;
 386                         if (longhaul.bits.MinMHzBR4 == 1)
 387                                 minmult = 30;
 388                         else
 389                                 minmult = ezra_t_multipliers[invalue];
 390                         fsb = eblcr_fsb_table_v2[longhaul.bits.MaxMHzFSB];
 391                         break;
 392                 }
 393
 394                 /* Nehemiah */
 395                 if (cpu_model==CPU_NEHEMIAH) {
 396                         rdmsrl (MSR_VIA_LONGHAUL, longhaul.val);
 397
 398                         /*
 399                          * TODO: This code works, but raises a lot of questions.
 400                          * - Some Nehemiah's seem to have broken Min/MaxMHzBR's.
 401                          *   We get around this by using a hardcoded multiplier of 4.0x
 402                          *   for the minimimum speed, and the speed we booted up at for the max.
 403                          *   This is done in longhaul_get_cpu_mult() by reading the EBLCR register.
 404                          * - According to some VIA documentation EBLCR is only
 405                          *   in pre-Nehemiah C3s. How this still works is a mystery.
 406                          *   We're possibly using something undocumented and unsupported,
 407                          *   But it works, so we don't grumble.
 408                          */
 409                         minmult=40;
 410                         maxmult=longhaul_get_cpu_mult();
 411
 412                         /* Starting with the 1.2GHz parts, theres a 200MHz bus. */
 413                         if ((cpu_khz/1000) > 1200)
 414                                 fsb = 200;
 415                         else
 416                                 fsb = eblcr_fsb_table_v2[longhaul.bits.MaxMHzFSB];
 417                         break;
 418                 }
 419         }
 420
 421         dprintk ("MinMult:%d.%dx MaxMult:%d.%dx\n",
 422                  minmult/10, minmult%10, maxmult/10, maxmult%10);
 423
 424         if (fsb == -1) {
 425                 printk (KERN_INFO PFX "Invalid (reserved) FSB!\n");
 426                 return -EINVAL;
 427         }
 428
 429         highest_speed = calc_speed(maxmult);
 430         lowest_speed = calc_speed(minmult);
 431         dprintk ("FSB:%dMHz  Lowest speed: %s   Highest speed:%s\n", fsb,
 432                  print_speed(lowest_speed/1000),
 433                  print_speed(highest_speed/1000));
 434
 435         if (lowest_speed == highest_speed) {
 436                 printk (KERN_INFO PFX "highestspeed == lowest, aborting.\n");
 437                 return -EINVAL;
 438         }
 439         if (lowest_speed > highest_speed) {
 440                 printk (KERN_INFO PFX "nonsense! lowest (%d > %d) !\n",
 441                         lowest_speed, highest_speed);
 442                 return -EINVAL;
 443         }
 444
 445         longhaul_table = kmalloc((numscales + 1) * sizeof(struct cpufreq_frequency_table), GFP_KERNEL);
 446         if(!longhaul_table)
 447                 return -ENOMEM;
 448
 449         for (j=0; j < numscales; j++) {
 450                 unsigned int ratio;
 451                 ratio = clock_ratio[j];
 452                 if (ratio == -1)
 453                         continue;
 454                 if (ratio > maxmult || ratio < minmult)
 455                         continue;
 456                 longhaul_table[k].frequency = calc_speed(ratio);
 457                 longhaul_table[k].index = j;
 458                 k++;
 459         }
 460
 461         longhaul_table[k].frequency = CPUFREQ_TABLE_END;
 462         if (!k) {
 463                 kfree (longhaul_table);
 464                 return -EINVAL;
 465         }
 466
 467         return 0;
 468 }
 469
 470
 471 static void __init longhaul_setup_voltagescaling(void)
 472 {
 473         union msr_longhaul longhaul;
 474         struct mV_pos minvid, maxvid;
 475         unsigned int j, speed, pos, kHz_step, numvscales;
 476
 477         rdmsrl(MSR_VIA_LONGHAUL, longhaul.val);
 478         if (!(longhaul.bits.RevisionID & 1)) {
 479                 printk(KERN_INFO PFX "Voltage scaling not supported by CPU.\n");
 480                 return;
 481         }
 482
 483         if (!longhaul.bits.VRMRev) {
 484                 printk (KERN_INFO PFX "VRM 8.5\n");
 485                 vrm_mV_table = &vrm85_mV[0];
 486                 mV_vrm_table = &mV_vrm85[0];
 487         } else {
 488                 printk (KERN_INFO PFX "Mobile VRM\n");
 489                 vrm_mV_table = &mobilevrm_mV[0];
 490                 mV_vrm_table = &mV_mobilevrm[0];
 491         }
 492
 493         minvid = vrm_mV_table[longhaul.bits.MinimumVID];
 494         maxvid = vrm_mV_table[longhaul.bits.MaximumVID];
 495         numvscales = maxvid.pos - minvid.pos + 1;
 496         kHz_step = (highest_speed - lowest_speed) / numvscales;
 497
 498         if (minvid.mV == 0 || maxvid.mV == 0 || minvid.mV > maxvid.mV) {
 499                 printk (KERN_INFO PFX "Bogus values Min:%d.%03d Max:%d.%03d. "
 500                                         "Voltage scaling disabled.\n",
 501                                         minvid.mV/1000, minvid.mV%1000, maxvid.mV/1000, maxvid.mV%1000);
 502                 return;
 503         }
 504
 505         if (minvid.mV == maxvid.mV) {
 506                 printk (KERN_INFO PFX "Claims to support voltage scaling but min & max are "
 507                                 "both %d.%03d. Voltage scaling disabled\n",
 508                                 maxvid.mV/1000, maxvid.mV%1000);
 509                 return;
 510         }
 511
 512         printk(KERN_INFO PFX "Max VID=%d.%03d  Min VID=%d.%03d, %d possible voltage scales\n",
 513                 maxvid.mV/1000, maxvid.mV%1000,
 514                 minvid.mV/1000, minvid.mV%1000,
 515                 numvscales);
 516
 517         j = 0;
 518         while (longhaul_table[j].frequency != CPUFREQ_TABLE_END) {
 519                 speed = longhaul_table[j].frequency;
 520                 pos = (speed - lowest_speed) / kHz_step + minvid.pos;
 521                 f_msr_table[longhaul_table[j].index].vrm = mV_vrm_table[pos];
 522                 j++;
 523         }
 524
 525         can_scale_voltage = 1;
 526 }
 527
 528
 529 static int longhaul_verify(struct cpufreq_policy *policy)
 530 {
 531         return cpufreq_frequency_table_verify(policy, longhaul_table);
 532 }
 533
 534
 535 static int longhaul_target(struct cpufreq_policy *policy,
 536                             unsigned int target_freq, unsigned int relation)
 537 {
 538         unsigned int table_index = 0;
 539         unsigned int new_clock_ratio = 0;
 540
 541         if (cpufreq_frequency_table_target(policy, longhaul_table, target_freq, relation, &table_index))
 542                 return -EINVAL;
 543
 544         new_clock_ratio = longhaul_table[table_index].index & 0xFF;
 545
 546         longhaul_setstate(new_clock_ratio);
 547
 548         return 0;
 549 }
 550
 551
 552 static unsigned int longhaul_get(unsigned int cpu)
 553 {
 554         if (cpu)
 555                 return 0;
 556         return calc_speed(longhaul_get_cpu_mult());
 557 }
 558
 559 static acpi_status longhaul_walk_callback(acpi_handle obj_handle,
 560                                           u32 nesting_level,
 561                                           void *context, void **return_value)
 562 {
 563         struct acpi_device *d;
 564
 565         if ( acpi_bus_get_device(obj_handle, &d) ) {
 566                 return 0;
 567         }
 568         *return_value = (void *)acpi_driver_data(d);
 569         return 1;
 570 }
 571
 572 /* VIA don't support PM2 reg, but have something similar */
 573 static int enable_arbiter_disable(void)
 574 {
 575         struct pci_dev *dev;
 576         int reg;
 577         u8 pci_cmd;
 578
 579         /* Find PLE133 host bridge */
 580         reg = 0x78;
 581         dev = pci_find_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_8601_0, NULL);
 582         /* Find CLE266 host bridge */
 583         if (dev == NULL) {
 584                 reg = 0x76;
 585                 dev = pci_find_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_862X_0, NULL);
 586         }
 587         if (dev != NULL) {
 588                 /* Enable access to port 0x22 */
 589                 pci_read_config_byte(dev, reg, &pci_cmd);
 590                 if ( !(pci_cmd & 1<<7) ) {
 591                         pci_cmd |= 1<<7;
 592                         pci_write_config_byte(dev, reg, pci_cmd);
 593                 }
 594                 return 1;
 595         }
 596         return 0;
 597 }
 598
 599 static int __init longhaul_cpu_init(struct cpufreq_policy *policy)
 600 {
 601         struct cpuinfo_x86 *c = cpu_data;
 602         char *cpuname=NULL;
 603         int ret;
 604
 605         /* Check what we have on this motherboard */
 606         switch (c->x86_model) {
 607         case 6:
 608                 cpu_model = CPU_SAMUEL;
 609                 cpuname = "C3 'Samuel' [C5A]";
 610                 longhaul_version = TYPE_LONGHAUL_V1;
 611                 memcpy (clock_ratio, samuel1_clock_ratio, sizeof(samuel1_clock_ratio));
 612                 memcpy (eblcr_table, samuel1_eblcr, sizeof(samuel1_eblcr));
 613                 break;
 614
 615         case 7:
 616                 longhaul_version = TYPE_LONGHAUL_V1;
 617                 switch (c->x86_mask) {
 618                 case 0:
 619                         cpu_model = CPU_SAMUEL2;
 620                         cpuname = "C3 'Samuel 2' [C5B]";
 621                         /* Note, this is not a typo, early Samuel2's had Samuel1 ratios. */
 622                         memcpy (clock_ratio, samuel1_clock_ratio, sizeof(samuel1_clock_ratio));
 623                         memcpy (eblcr_table, samuel2_eblcr, sizeof(samuel2_eblcr));
 624                         break;
 625                 case 1 ... 15:
 626                         if (c->x86_mask < 8) {
 627                                 cpu_model = CPU_SAMUEL2;
 628                                 cpuname = "C3 'Samuel 2' [C5B]";
 629                         } else {
 630                                 cpu_model = CPU_EZRA;
 631                                 cpuname = "C3 'Ezra' [C5C]";
 632                         }
 633                         memcpy (clock_ratio, ezra_clock_ratio, sizeof(ezra_clock_ratio));
 634                         memcpy (eblcr_table, ezra_eblcr, sizeof(ezra_eblcr));
 635                         break;
 636                 }
 637                 break;
 638
 639         case 8:
 640                 cpu_model = CPU_EZRA_T;
 641                 cpuname = "C3 'Ezra-T' [C5M]";
 642                 longhaul_version = TYPE_POWERSAVER;
 643                 numscales=32;
 644                 memcpy (clock_ratio, ezrat_clock_ratio, sizeof(ezrat_clock_ratio));
 645                 memcpy (eblcr_table, ezrat_eblcr, sizeof(ezrat_eblcr));
 646                 break;
 647
 648         case 9:
 649                 cpu_model = CPU_NEHEMIAH;
 650                 longhaul_version = TYPE_POWERSAVER;
 651                 numscales=32;
 652                 switch (c->x86_mask) {
 653                 case 0 ... 1:
 654                         cpuname = "C3 'Nehemiah A' [C5N]";
 655                         memcpy (clock_ratio, nehemiah_a_clock_ratio, sizeof(nehemiah_a_clock_ratio));
 656                         memcpy (eblcr_table, nehemiah_a_eblcr, sizeof(nehemiah_a_eblcr));
 657                         break;
 658                 case 2 ... 4:
 659                         cpuname = "C3 'Nehemiah B' [C5N]";
 660                         memcpy (clock_ratio, nehemiah_b_clock_ratio, sizeof(nehemiah_b_clock_ratio));
 661                         memcpy (eblcr_table, nehemiah_b_eblcr, sizeof(nehemiah_b_eblcr));
 662                         break;
 663                 case 5 ... 15:
 664                         cpuname = "C3 'Nehemiah C' [C5N]";
 665                         memcpy (clock_ratio, nehemiah_c_clock_ratio, sizeof(nehemiah_c_clock_ratio));
 666                         memcpy (eblcr_table, nehemiah_c_eblcr, sizeof(nehemiah_c_eblcr));
 667                         break;
 668                 }
 669                 break;
 670
 671         default:
 672                 cpuname = "Unknown";
 673                 break;
 674         }
 675
 676         printk (KERN_INFO PFX "VIA %s CPU detected.  ", cpuname);
 677         switch (longhaul_version) {
 678         case TYPE_LONGHAUL_V1:
 679         case TYPE_LONGHAUL_V2:
 680                 printk ("Longhaul v%d supported.\n", longhaul_version);
 681                 break;
 682         case TYPE_POWERSAVER:
 683                 printk ("Powersaver supported.\n");
 684                 break;
 685         };
 686
 687         /* Find ACPI data for processor */
 688         acpi_walk_namespace(ACPI_TYPE_PROCESSOR, ACPI_ROOT_OBJECT, ACPI_UINT32_MAX,
 689                             &longhaul_walk_callback, NULL, (void *)&pr);
 690         if (pr == NULL)
 691                 goto err_acpi;
 692
 693         if (longhaul_version == TYPE_POWERSAVER) {
 694                 /* Check ACPI support for C3 state */
 695                 cx = &pr->power.states[ACPI_STATE_C3];
 696                 if (cx->address > 0 &&
 697                    (cx->latency <= 1000 || ignore_latency != 0) ) {
 698                         goto print_support_type;
 699                 }
 700         }
 701         /* Check ACPI support for bus master arbiter disable */
 702         if (!pr->flags.bm_control) {
 703                 if (enable_arbiter_disable()) {
 704                         port22_en = 1;
 705                 } else {
 706                         goto err_acpi;
 707                 }
 708         }
 709 print_support_type:
 710         if (!port22_en) {
 711                 printk (KERN_INFO PFX "Using ACPI support.\n");
 712         } else {
 713                 printk (KERN_INFO PFX "Using northbridge support.\n");
 714         }
 715
 716         ret = longhaul_get_ranges();
 717         if (ret != 0)
 718                 return ret;
 719
 720         if ((longhaul_version==TYPE_LONGHAUL_V2 || longhaul_version==TYPE_POWERSAVER) &&
 721                  (scale_voltage != 0))
 722                 longhaul_setup_voltagescaling();
 723
 724         policy->governor = CPUFREQ_DEFAULT_GOVERNOR;
 725         policy->cpuinfo.transition_latency = 200000;    /* nsec */
 726         policy->cur = calc_speed(longhaul_get_cpu_mult());
 727
 728         ret = cpufreq_frequency_table_cpuinfo(policy, longhaul_table);
 729         if (ret)
 730                 return ret;
 731
 732         cpufreq_frequency_table_get_attr(longhaul_table, policy->cpu);
 733
 734         return 0;
 735
 736 err_acpi:
 737         printk(KERN_ERR PFX "No ACPI support. No VT8601 or VT8623 northbridge. Aborting.\n");
 738         return -ENODEV;
 739 }
 740
 741 static int __devexit longhaul_cpu_exit(struct cpufreq_policy *policy)
 742 {
 743         cpufreq_frequency_table_put_attr(policy->cpu);
 744         return 0;
 745 }
 746
 747 static struct freq_attr* longhaul_attr[] = {
 748         &cpufreq_freq_attr_scaling_available_freqs,
 749         NULL,
 750 };
 751
 752 static struct cpufreq_driver longhaul_driver = {
 753         .verify = longhaul_verify,
 754         .target = longhaul_target,
 755         .get    = longhaul_get,
 756         .init   = longhaul_cpu_init,
 757         .exit   = __devexit_p(longhaul_cpu_exit),
 758         .name   = "longhaul",
 759         .owner  = THIS_MODULE,
 760         .attr   = longhaul_attr,
 761 };
 762
 763
 764 static int __init longhaul_init(void)
 765 {
 766         struct cpuinfo_x86 *c = cpu_data;
 767
 768         if (c->x86_vendor != X86_VENDOR_CENTAUR || c->x86 != 6)
 769                 return -ENODEV;
 770
 771 #ifdef CONFIG_SMP
 772         if (num_online_cpus() > 1) {
 773                 return -ENODEV;
 774                 printk(KERN_ERR PFX "More than 1 CPU detected, longhaul disabled.\n");
 775         }
 776 #endif
 777 #ifdef CONFIG_X86_IO_APIC
 778         if (cpu_has_apic) {
 779                 printk(KERN_ERR PFX "APIC detected. Longhaul is currently broken in this configuration.\n");
 780                 return -ENODEV;
 781         }
 782 #endif
 783         switch (c->x86_model) {
 784         case 6 ... 9:
 785                 return cpufreq_register_driver(&longhaul_driver);
 786         default:
 787                 printk (KERN_INFO PFX "Unknown VIA CPU. Contact davej@codemonkey.org.uk\n");
 788         }
 789
 790         return -ENODEV;
 791 }
 792
 793
 794 static void __exit longhaul_exit(void)
 795 {
 796         int i;
 797
 798         for (i=0; i < numscales; i++) {
 799                 if (clock_ratio[i] == maxmult) {
 800                         longhaul_setstate(i);
 801                         break;
 802                 }
 803         }
 804
 805         cpufreq_unregister_driver(&longhaul_driver);
 806         kfree(longhaul_table);
 807 }
 808
 809 module_param (scale_voltage, int, 0644);
 810 MODULE_PARM_DESC(scale_voltage, "Scale voltage of processor");
 811 module_param(ignore_latency, int, 0644);
 812 MODULE_PARM_DESC(ignore_latency, "Skip ACPI C3 latency test");
 813
 814 MODULE_AUTHOR ("Dave Jones <davej@codemonkey.org.uk>");
 815 MODULE_DESCRIPTION ("Longhaul driver for VIA Cyrix processors.");
 816 MODULE_LICENSE ("GPL");
 817
 818 late_initcall(longhaul_init);
 819 module_exit(longhaul_exit);