arch/arm/plat-omap/include/mach/clock.h

   1 /*
   2  *  arch/arm/plat-omap/include/mach/clock.h
   3  *
   4  *  Copyright (C) 2004 - 2005 Nokia corporation
   5  *  Written by Tuukka Tikkanen <tuukka.tikkanen@elektrobit.com>
   6  *  Based on clocks.h by Tony Lindgren, Gordon McNutt and RidgeRun, Inc
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  */
  12
  13 #ifndef __ARCH_ARM_OMAP_CLOCK_H
  14 #define __ARCH_ARM_OMAP_CLOCK_H
  15
  16 struct module;
  17 struct clk;
  18 struct clockdomain;
  19
  20 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
  21
  22 struct clksel_rate {
  23         u8                      div;
  24         u32                     val;
  25         u8                      flags;
  26 };
  27
  28 struct clksel {
  29         struct clk               *parent;
  30         const struct clksel_rate *rates;
  31 };
  32
  33 struct dpll_data {
  34         u16                     mult_div1_reg;
  35         u32                     mult_mask;
  36         u32                     div1_mask;
  37         u16                     last_rounded_m;
  38         u8                      last_rounded_n;
  39         unsigned long           last_rounded_rate;
  40         unsigned int            rate_tolerance;
  41         u16                     max_multiplier;
  42         u8                      max_divider;
  43         u32                     max_tolerance;
  44         u16                     idlest_reg;
  45         u32                     idlest_mask;
  46         struct clk              *bypass_clk;
  47 #  if defined(CONFIG_ARCH_OMAP3)
  48         u32                     freqsel_mask;
  49         u8                      modes;
  50         u16                     control_reg;
  51         u32                     enable_mask;
  52         u8                      auto_recal_bit;
  53         u8                      recal_en_bit;
  54         u8                      recal_st_bit;
  55         u16                     autoidle_reg;
  56         u32                     autoidle_mask;
  57 #  endif
  58 };
  59
  60 #endif
  61
  62 struct clk {
  63         struct list_head        node;
  64         struct module           *owner;
  65         const char              *name;
  66         int                     id;
  67         struct clk              *parent;
  68         unsigned long           rate;
  69         __u32                   flags;
  70         u32                     enable_reg;
  71         __u8                    enable_bit;
  72         __s8                    usecount;
  73         u8                      idlest_bit;
  74         void                    (*recalc)(struct clk *);
  75         int                     (*set_rate)(struct clk *, unsigned long);
  76         long                    (*round_rate)(struct clk *, unsigned long);
  77         void                    (*init)(struct clk *);
  78         int                     (*enable)(struct clk *);
  79         void                    (*disable)(struct clk *);
  80 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
  81         u8                      fixed_div;
  82         u16                     clksel_reg;
  83         u32                     clksel_mask;
  84         const struct clksel     *clksel;
  85         struct dpll_data        *dpll_data;
  86         union {
  87                 const char              *name;
  88                 struct clockdomain      *ptr;
  89         } clkdm;
  90         s16                     prcm_mod;
  91 #else
  92         __u8                    rate_offset;
  93         __u8                    src_offset;
  94 #endif
  95 #if defined(CONFIG_PM_DEBUG) && defined(CONFIG_DEBUG_FS)
  96         struct dentry           *dent;  /* For visible tree hierarchy */
  97 #endif
  98 };
  99
 100 struct cpufreq_frequency_table;
 101
 102 struct clk_functions {
 103         int             (*clk_enable)(struct clk *clk);
 104         void            (*clk_disable)(struct clk *clk);
 105         long            (*clk_round_rate)(struct clk *clk, unsigned long rate);
 106         int             (*clk_set_rate)(struct clk *clk, unsigned long rate);
 107         int             (*clk_set_parent)(struct clk *clk, struct clk *parent);
 108         struct clk *    (*clk_get_parent)(struct clk *clk);
 109         void            (*clk_allow_idle)(struct clk *clk);
 110         void            (*clk_deny_idle)(struct clk *clk);
 111         void            (*clk_disable_unused)(struct clk *clk);
 112 #ifdef CONFIG_CPU_FREQ
 113         void            (*clk_init_cpufreq_table)(struct cpufreq_frequency_table **);
 114 #endif
 115 };
 116
 117 extern unsigned int mpurate;
 118
 119 extern int clk_init(struct clk_functions *custom_clocks);
 120 extern int clk_register(struct clk *clk);
 121 extern void clk_unregister(struct clk *clk);
 122 extern void propagate_rate(struct clk *clk);
 123 extern void recalculate_root_clocks(void);
 124 extern void followparent_recalc(struct clk *clk);
 125 extern void clk_allow_idle(struct clk *clk);
 126 extern void clk_deny_idle(struct clk *clk);
 127 extern int clk_get_usecount(struct clk *clk);
 128 extern void clk_enable_init_clocks(void);
 129 #ifdef CONFIG_CPU_FREQ
 130 extern void clk_init_cpufreq_table(struct cpufreq_frequency_table **table);
 131 #endif
 132
 133 /* Clock flags */
 134 #define RATE_CKCTL              (1 << 0)        /* Main fixed ratio clocks */
 135 #define RATE_FIXED              (1 << 1)        /* Fixed clock rate */
 136 #define RATE_PROPAGATES         (1 << 2)        /* Program children too */
 137 #define VIRTUAL_CLOCK           (1 << 3)        /* Composite clock from table */
 138 #define ALWAYS_ENABLED          (1 << 4)        /* Clock cannot be disabled */
 139 #define ENABLE_REG_32BIT        (1 << 5)        /* Use 32-bit access */
 140
 141 #define CLOCK_IDLE_CONTROL      (1 << 7)
 142 #define CLOCK_NO_IDLE_PARENT    (1 << 8)
 143 #define DELAYED_APP             (1 << 9)        /* Delay application of clock */
 144 #define CONFIG_PARTICIPANT      (1 << 10)       /* Fundamental clock */
 145 #define ENABLE_ON_INIT          (1 << 11)       /* Enable upon framework init */
 146 #define INVERT_ENABLE           (1 << 12)       /* 0 enables, 1 disables */
 147 #define WAIT_READY              (1 << 13)       /* wait for dev to leave idle */
 148 /* bits 14-20 are currently free */
 149 #define CLOCK_IN_OMAP310        (1 << 21)
 150 #define CLOCK_IN_OMAP730        (1 << 22)
 151 #define CLOCK_IN_OMAP1510       (1 << 23)
 152 #define CLOCK_IN_OMAP16XX       (1 << 24)
 153 #define CLOCK_IN_OMAP242X       (1 << 25)
 154 #define CLOCK_IN_OMAP243X       (1 << 26)
 155 #define CLOCK_IN_OMAP343X       (1 << 27)       /* clocks common to all 343X */
 156 #define PARENT_CONTROLS_CLOCK   (1 << 28)
 157 #define CLOCK_IN_OMAP3430ES1    (1 << 29)       /* 3430ES1 clocks only */
 158 #define CLOCK_IN_OMAP3430ES2    (1 << 30)       /* 3430ES2+ clocks only */
 159
 160 /* Clksel_rate flags */
 161 #define DEFAULT_RATE            (1 << 0)
 162 #define RATE_IN_242X            (1 << 1)
 163 #define RATE_IN_243X            (1 << 2)
 164 #define RATE_IN_343X            (1 << 3)        /* rates common to all 343X */
 165 #define RATE_IN_3430ES2         (1 << 4)        /* 3430ES2+ rates only */
 166
 167 #define RATE_IN_24XX            (RATE_IN_242X | RATE_IN_243X)
 168
 169 /*
 170  * clk.prcm_mod flags (possible since only the top byte in clk.prcm_mod
 171  * is significant)
 172  */
 173 #define PRCM_MOD_ADDR_MASK      0xff00
 174 #define CLK_REG_IN_PRM          (1 << 0)
 175 #define CLK_REG_IN_SCM          (1 << 1)
 176
 177 /* CM_CLKSEL2_PLL.CORE_CLK_SRC options (24XX) */
 178 #define CORE_CLK_SRC_32K                0
 179 #define CORE_CLK_SRC_DPLL               1
 180 #define CORE_CLK_SRC_DPLL_X2            2
 181
 182 #endif