arch/arm/plat-mxc/include/mach/mx53.h

   1 #ifndef __MACH_MX53_H__
   2 #define __MACH_MX53_H__
   3
   4 /*
   5  * IROM
   6  */
   7 #define MX53_IROM_BASE_ADDR             0x0
   8 #define MX53_IROM_SIZE                  SZ_64K
   9
  10 /* TZIC */
  11 #define MX53_TZIC_BASE_ADDR             0x0FFFC000
  12
  13 /*
  14  * AHCI SATA
  15  */
  16 #define MX53_SATA_BASE_ADDR             0x10000000
  17
  18 /*
  19  * NFC
  20  */
  21 #define MX53_NFC_AXI_BASE_ADDR  0xF7FF0000      /* NAND flash AXI */
  22 #define MX53_NFC_AXI_SIZE               SZ_64K
  23
  24 /*
  25  * IRAM
  26  */
  27 #define MX53_IRAM_BASE_ADDR     0xF8000000      /* internal ram */
  28 #define MX53_IRAM_PARTITIONS    16
  29 #define MX53_IRAM_SIZE          (MX53_IRAM_PARTITIONS * SZ_8K)  /* 128KB */
  30
  31 /*
  32  * Graphics Memory of GPU
  33  */
  34 #define MX53_IPU_CTRL_BASE_ADDR 0x18000000
  35 #define MX53_GPU2D_BASE_ADDR            0x20000000
  36 #define MX53_GPU_BASE_ADDR              0x30000000
  37 #define MX53_GPU_GMEM_BASE_ADDR 0xF8020000
  38
  39 #define MX53_DEBUG_BASE_ADDR            0x40000000
  40 #define MX53_DEBUG_SIZE         SZ_1M
  41 #define MX53_ETB_BASE_ADDR              (MX53_DEBUG_BASE_ADDR + 0x00001000)
  42 #define MX53_ETM_BASE_ADDR              (MX53_DEBUG_BASE_ADDR + 0x00002000)
  43 #define MX53_TPIU_BASE_ADDR             (MX53_DEBUG_BASE_ADDR + 0x00003000)
  44 #define MX53_CTI0_BASE_ADDR             (MX53_DEBUG_BASE_ADDR + 0x00004000)
  45 #define MX53_CTI1_BASE_ADDR             (MX53_DEBUG_BASE_ADDR + 0x00005000)
  46 #define MX53_CTI2_BASE_ADDR             (MX53_DEBUG_BASE_ADDR + 0x00006000)
  47 #define MX53_CTI3_BASE_ADDR             (MX53_DEBUG_BASE_ADDR + 0x00007000)
  48 #define MX53_CORTEX_DBG_BASE_ADDR       (MX53_DEBUG_BASE_ADDR + 0x00008000)
  49
  50 /*
  51  * SPBA global module enabled #0
  52  */
  53 #define MX53_SPBA0_BASE_ADDR            0x50000000
  54 #define MX53_SPBA0_SIZE         SZ_1M
  55
  56 #define MX53_MMC_SDHC1_BASE_ADDR        (MX53_SPBA0_BASE_ADDR + 0x00004000)
  57 #define MX53_MMC_SDHC2_BASE_ADDR        (MX53_SPBA0_BASE_ADDR + 0x00008000)
  58 #define MX53_UART3_BASE_ADDR            (MX53_SPBA0_BASE_ADDR + 0x0000C000)
  59 #define MX53_CSPI1_BASE_ADDR            (MX53_SPBA0_BASE_ADDR + 0x00010000)
  60 #define MX53_SSI2_BASE_ADDR             (MX53_SPBA0_BASE_ADDR + 0x00014000)
  61 #define MX53_MMC_SDHC3_BASE_ADDR        (MX53_SPBA0_BASE_ADDR + 0x00020000)
  62 #define MX53_MMC_SDHC4_BASE_ADDR        (MX53_SPBA0_BASE_ADDR + 0x00024000)
  63 #define MX53_SPDIF_BASE_ADDR            (MX53_SPBA0_BASE_ADDR + 0x00028000)
  64 #define MX53_ASRC_BASE_ADDR             (MX53_SPBA0_BASE_ADDR + 0x0002C000)
  65 #define MX53_ATA_DMA_BASE_ADDR  (MX53_SPBA0_BASE_ADDR + 0x00030000)
  66 #define MX53_SLIM_DMA_BASE_ADDR (MX53_SPBA0_BASE_ADDR + 0x00034000)
  67 #define MX53_HSI2C_DMA_BASE_ADDR        (MX53_SPBA0_BASE_ADDR + 0x00038000)
  68 #define MX53_SPBA_CTRL_BASE_ADDR        (MX53_SPBA0_BASE_ADDR + 0x0003C000)
  69
  70 /*
  71  * AIPS 1
  72  */
  73 #define MX53_AIPS1_BASE_ADDR    0x53F00000
  74 #define MX53_AIPS1_SIZE         SZ_1M
  75
  76 #define MX53_OTG_BASE_ADDR      (MX53_AIPS1_BASE_ADDR + 0x00080000)
  77 #define MX53_GPIO1_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x00084000)
  78 #define MX53_GPIO2_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x00088000)
  79 #define MX53_GPIO3_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x0008C000)
  80 #define MX53_GPIO4_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x00090000)
  81 #define MX53_KPP_BASE_ADDR      (MX53_AIPS1_BASE_ADDR + 0x00094000)
  82 #define MX53_WDOG_BASE_ADDR     (MX53_AIPS1_BASE_ADDR + 0x00098000)
  83 #define MX53_WDOG2_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x0009C000)
  84 #define MX53_GPT1_BASE_ADDR     (MX53_AIPS1_BASE_ADDR + 0x000A0000)
  85 #define MX53_SRTC_BASE_ADDR     (MX53_AIPS1_BASE_ADDR + 0x000A4000)
  86 #define MX53_IOMUXC_BASE_ADDR   (MX53_AIPS1_BASE_ADDR + 0x000A8000)
  87 #define MX53_EPIT1_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000AC000)
  88 #define MX53_EPIT2_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000B0000)
  89 #define MX53_PWM1_BASE_ADDR     (MX53_AIPS1_BASE_ADDR + 0x000B4000)
  90 #define MX53_PWM2_BASE_ADDR     (MX53_AIPS1_BASE_ADDR + 0x000B8000)
  91 #define MX53_UART1_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000BC000)
  92 #define MX53_UART2_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000C0000)
  93 #define MX53_SRC_BASE_ADDR      (MX53_AIPS1_BASE_ADDR + 0x000D0000)
  94 #define MX53_CCM_BASE_ADDR      (MX53_AIPS1_BASE_ADDR + 0x000D4000)
  95 #define MX53_GPC_BASE_ADDR      (MX53_AIPS1_BASE_ADDR + 0x000D8000)
  96 #define MX53_GPIO5_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000DC000)
  97 #define MX53_GPIO6_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000E0000)
  98 #define MX53_GPIO7_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000E4000)
  99 #define MX53_ATA_BASE_ADDR      (MX53_AIPS1_BASE_ADDR + 0x000E8000)
 100 #define MX53_I2C3_BASE_ADDR     (MX53_AIPS1_BASE_ADDR + 0x000EC000)
 101 #define MX53_UART4_BASE_ADDR    (MX53_AIPS1_BASE_ADDR + 0x000F0000)
 102
 103 /*
 104  * AIPS 2
 105  */
 106 #define MX53_AIPS2_BASE_ADDR            0x63F00000
 107 #define MX53_AIPS2_SIZE                 SZ_1M
 108
 109 #define MX53_PLL1_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x00080000)
 110 #define MX53_PLL2_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x00084000)
 111 #define MX53_PLL3_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x00088000)
 112 #define MX53_PLL4_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x0008C000)
 113 #define MX53_UART5_BASE_ADDR    (MX53_AIPS2_BASE_ADDR + 0x00090000)
 114 #define MX53_AHBMAX_BASE_ADDR   (MX53_AIPS2_BASE_ADDR + 0x00094000)
 115 #define MX53_IIM_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x00098000)
 116 #define MX53_CSU_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x0009C000)
 117 #define MX53_ARM_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000A0000)
 118 #define MX53_OWIRE_BASE_ADDR    (MX53_AIPS2_BASE_ADDR + 0x000A4000)
 119 #define MX53_FIRI_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000A8000)
 120 #define MX53_CSPI2_BASE_ADDR    (MX53_AIPS2_BASE_ADDR + 0x000AC000)
 121 #define MX53_SDMA_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000B0000)
 122 #define MX53_SCC_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000B4000)
 123 #define MX53_ROMCP_BASE_ADDR    (MX53_AIPS2_BASE_ADDR + 0x000B8000)
 124 #define MX53_RTIC_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000BC000)
 125 #define MX53_CSPI3_BASE_ADDR    (MX53_AIPS2_BASE_ADDR + 0x000C0000)
 126 #define MX53_I2C2_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000C4000)
 127 #define MX53_I2C1_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000C8000)
 128 #define MX53_SSI1_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000CC000)
 129 #define MX53_AUDMUX_BASE_ADDR   (MX53_AIPS2_BASE_ADDR + 0x000D0000)
 130 #define MX53_RTC_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000D4000)
 131 #define MX53_M4IF_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000D8000)
 132 #define MX53_ESDCTL_BASE_ADDR   (MX53_AIPS2_BASE_ADDR + 0x000D9000)
 133 #define MX53_WEIM_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000DA000)
 134 #define MX53_NFC_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000DB000)
 135 #define MX53_EMI_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000DBF00)
 136 #define MX53_MIPI_HSC_BASE_ADDR (MX53_AIPS2_BASE_ADDR + 0x000DC000)
 137 #define MX53_MLB_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000E4000)
 138 #define MX53_SSI3_BASE_ADDR     (MX53_AIPS2_BASE_ADDR + 0x000E8000)
 139 #define MX53_MXC_FEC_BASE_ADDR  (MX53_AIPS2_BASE_ADDR + 0x000EC000)
 140 #define MX53_TVE_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000F0000)
 141 #define MX53_VPU_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000F4000)
 142 #define MX53_SAHARA_BASE_ADDR   (MX53_AIPS2_BASE_ADDR + 0x000F8000)
 143 #define MX53_PTP_BASE_ADDR      (MX53_AIPS2_BASE_ADDR + 0x000FC000)
 144
 145 /*
 146  * Memory regions and CS
 147  */
 148 #define MX53_CSD0_BASE_ADDR             0x90000000
 149 #define MX53_CSD1_BASE_ADDR             0xA0000000
 150 #define MX53_CS0_BASE_ADDR              0xB0000000
 151 #define MX53_CS1_BASE_ADDR              0xB8000000
 152 #define MX53_CS2_BASE_ADDR              0xC0000000
 153 #define MX53_CS3_BASE_ADDR              0xC8000000
 154 #define MX53_CS4_BASE_ADDR              0xCC000000
 155 #define MX53_CS5_BASE_ADDR              0xCE000000
 156
 157 #define MX53_IO_P2V(x)                  IMX_IO_P2V(x)
 158 #define MX53_IO_ADDRESS(x)              IOMEM(MX53_IO_P2V(x))
 159
 160 /*
 161  * defines for SPBA modules
 162  */
 163 #define MX53_SPBA_SDHC1 0x04
 164 #define MX53_SPBA_SDHC2 0x08
 165 #define MX53_SPBA_UART3 0x0C
 166 #define MX53_SPBA_CSPI1 0x10
 167 #define MX53_SPBA_SSI2          0x14
 168 #define MX53_SPBA_SDHC3 0x20
 169 #define MX53_SPBA_SDHC4 0x24
 170 #define MX53_SPBA_SPDIF 0x28
 171 #define MX53_SPBA_ATA           0x30
 172 #define MX53_SPBA_SLIM          0x34
 173 #define MX53_SPBA_HSI2C 0x38
 174 #define MX53_SPBA_CTRL          0x3C
 175
 176 /*
 177  * DMA request assignments
 178  */
 179 #define MX53_DMA_REQ_SSI3_TX1           47
 180 #define MX53_DMA_REQ_SSI3_RX1           46
 181 #define MX53_DMA_REQ_SSI3_TX2           45
 182 #define MX53_DMA_REQ_SSI3_RX2           44
 183 #define MX53_DMA_REQ_UART3_TX   43
 184 #define MX53_DMA_REQ_UART3_RX   42
 185 #define MX53_DMA_REQ_ESAI_TX            41
 186 #define MX53_DMA_REQ_ESAI_RX            40
 187 #define MX53_DMA_REQ_CSPI_TX            39
 188 #define MX53_DMA_REQ_CSPI_RX            38
 189 #define MX53_DMA_REQ_ASRC_DMA6  37
 190 #define MX53_DMA_REQ_ASRC_DMA5  36
 191 #define MX53_DMA_REQ_ASRC_DMA4  35
 192 #define MX53_DMA_REQ_ASRC_DMA3  34
 193 #define MX53_DMA_REQ_ASRC_DMA2  33
 194 #define MX53_DMA_REQ_ASRC_DMA1  32
 195 #define MX53_DMA_REQ_EMI_WR             31
 196 #define MX53_DMA_REQ_EMI_RD             30
 197 #define MX53_DMA_REQ_SSI1_TX1           29
 198 #define MX53_DMA_REQ_SSI1_RX1           28
 199 #define MX53_DMA_REQ_SSI1_TX2           27
 200 #define MX53_DMA_REQ_SSI1_RX2           26
 201 #define MX53_DMA_REQ_SSI2_TX1           25
 202 #define MX53_DMA_REQ_SSI2_RX1           24
 203 #define MX53_DMA_REQ_SSI2_TX2           23
 204 #define MX53_DMA_REQ_SSI2_RX2           22
 205 #define MX53_DMA_REQ_I2C2_SDHC2 21
 206 #define MX53_DMA_REQ_I2C1_SDHC1 20
 207 #define MX53_DMA_REQ_UART1_TX   19
 208 #define MX53_DMA_REQ_UART1_RX   18
 209 #define MX53_DMA_REQ_UART5_TX   17
 210 #define MX53_DMA_REQ_UART5_RX   16
 211 #define MX53_DMA_REQ_SPDIF_TX           15
 212 #define MX53_DMA_REQ_SPDIF_RX           14
 213 #define MX53_DMA_REQ_UART2_FIRI_TX      13
 214 #define MX53_DMA_REQ_UART2_FIRI_RX      12
 215 #define MX53_DMA_REQ_SDHC4              11
 216 #define MX53_DMA_REQ_I2C3_SDHC3 10
 217 #define MX53_DMA_REQ_CSPI2_TX           9
 218 #define MX53_DMA_REQ_CSPI2_RX           8
 219 #define MX53_DMA_REQ_CSPI1_TX           7
 220 #define MX53_DMA_REQ_CSPI1_RX           6
 221 #define MX53_DMA_REQ_IPU                5
 222 #define MX53_DMA_REQ_ATA_TX_END 4
 223 #define MX53_DMA_REQ_ATA_UART4_TX       3
 224 #define MX53_DMA_REQ_ATA_UART4_RX       2
 225 #define MX53_DMA_REQ_GPC                1
 226 #define MX53_DMA_REQ_VPU                0
 227
 228 /*
 229  * Interrupt numbers
 230  */
 231 #define MX53_INT_RESV0          0
 232 #define MX53_INT_MMC_SDHC1      1
 233 #define MX53_INT_MMC_SDHC2      2
 234 #define MX53_INT_MMC_SDHC3      3
 235 #define MX53_INT_MMC_SDHC4      4
 236 #define MX53_INT_RESV5  5
 237 #define MX53_INT_SDMA   6
 238 #define MX53_INT_IOMUX  7
 239 #define MX53_INT_NFC    8
 240 #define MX53_INT_VPU    9
 241 #define MX53_INT_IPU_ERR        10
 242 #define MX53_INT_IPU_SYN        11
 243 #define MX53_INT_GPU    12
 244 #define MX53_INT_RESV13 13
 245 #define MX53_INT_USB_H1 14
 246 #define MX53_INT_EMI    15
 247 #define MX53_INT_USB_H2 16
 248 #define MX53_INT_USB_H3 17
 249 #define MX53_INT_USB_OTG        18
 250 #define MX53_INT_SAHARA_H0      19
 251 #define MX53_INT_SAHARA_H1      20
 252 #define MX53_INT_SCC_SMN        21
 253 #define MX53_INT_SCC_STZ        22
 254 #define MX53_INT_SCC_SCM        23
 255 #define MX53_INT_SRTC_NTZ       24
 256 #define MX53_INT_SRTC_TZ        25
 257 #define MX53_INT_RTIC   26
 258 #define MX53_INT_CSU    27
 259 #define MX53_INT_SATA   28
 260 #define MX53_INT_SSI1   29
 261 #define MX53_INT_SSI2   30
 262 #define MX53_INT_UART1  31
 263 #define MX53_INT_UART2  32
 264 #define MX53_INT_UART3  33
 265 #define MX53_INT_RESV34 34
 266 #define MX53_INT_RESV35 35
 267 #define MX53_INT_CSPI1  36
 268 #define MX53_INT_CSPI2  37
 269 #define MX53_INT_CSPI   38
 270 #define MX53_INT_GPT    39
 271 #define MX53_INT_EPIT1  40
 272 #define MX53_INT_EPIT2  41
 273 #define MX53_INT_GPIO1_INT7     42
 274 #define MX53_INT_GPIO1_INT6     43
 275 #define MX53_INT_GPIO1_INT5     44
 276 #define MX53_INT_GPIO1_INT4     45
 277 #define MX53_INT_GPIO1_INT3     46
 278 #define MX53_INT_GPIO1_INT2     47
 279 #define MX53_INT_GPIO1_INT1     48
 280 #define MX53_INT_GPIO1_INT0     49
 281 #define MX53_INT_GPIO1_LOW      50
 282 #define MX53_INT_GPIO1_HIGH     51
 283 #define MX53_INT_GPIO2_LOW      52
 284 #define MX53_INT_GPIO2_HIGH     53
 285 #define MX53_INT_GPIO3_LOW      54
 286 #define MX53_INT_GPIO3_HIGH     55
 287 #define MX53_INT_GPIO4_LOW      56
 288 #define MX53_INT_GPIO4_HIGH     57
 289 #define MX53_INT_WDOG1  58
 290 #define MX53_INT_WDOG2  59
 291 #define MX53_INT_KPP    60
 292 #define MX53_INT_PWM1   61
 293 #define MX53_INT_I2C1   62
 294 #define MX53_INT_I2C2   63
 295 #define MX53_INT_I2C3   64
 296 #define MX53_INT_RESV65 65
 297 #define MX53_INT_RESV66 66
 298 #define MX53_INT_SPDIF  67
 299 #define MX53_INT_SIM_DAT        68
 300 #define MX53_INT_IIM    69
 301 #define MX53_INT_ATA    70
 302 #define MX53_INT_CCM1   71
 303 #define MX53_INT_CCM2   72
 304 #define MX53_INT_GPC1   73
 305 #define MX53_INT_GPC2   74
 306 #define MX53_INT_SRC    75
 307 #define MX53_INT_NM             76
 308 #define MX53_INT_PMU    77
 309 #define MX53_INT_CTI_IRQ        78
 310 #define MX53_INT_CTI1_TG0       79
 311 #define MX53_INT_CTI1_TG1       80
 312 #define MX53_INT_ESAI   81
 313 #define MX53_INT_CAN1   82
 314 #define MX53_INT_CAN2   83
 315 #define MX53_INT_GPU2_IRQ       84
 316 #define MX53_INT_GPU2_BUSY      85
 317 #define MX53_INT_RESV86 86
 318 #define MX53_INT_FEC    87
 319 #define MX53_INT_OWIRE  88
 320 #define MX53_INT_CTI1_TG2       89
 321 #define MX53_INT_SJC    90
 322 #define MX53_INT_TVE    92
 323 #define MX53_INT_FIRI   93
 324 #define MX53_INT_PWM2   94
 325 #define MX53_INT_SLIM_EXP       95
 326 #define MX53_INT_SSI3   96
 327 #define MX53_INT_EMI_BOOT       97
 328 #define MX53_INT_CTI1_TG3       98
 329 #define MX53_INT_SMC_RX 99
 330 #define MX53_INT_VPU_IDLE       100
 331 #define MX53_INT_EMI_NFC        101
 332 #define MX53_INT_GPU_IDLE       102
 333 #define MX53_INT_GPIO5_LOW      103
 334 #define MX53_INT_GPIO5_HIGH     104
 335 #define MX53_INT_GPIO6_LOW      105
 336 #define MX53_INT_GPIO6_HIGH     106
 337 #define MX53_INT_GPIO7_LOW      107
 338 #define MX53_INT_GPIO7_HIGH     108
 339
 340 /* silicon revisions specific to i.MX53 */
 341 #define MX53_CHIP_REV_1_0               0x10
 342 #define MX53_CHIP_REV_1_1               0x11
 343 #define MX53_CHIP_REV_1_2               0x12
 344 #define MX53_CHIP_REV_1_3               0x13
 345 #define MX53_CHIP_REV_2_0               0x20
 346 #define MX53_CHIP_REV_2_1               0x21
 347 #define MX53_CHIP_REV_2_2               0x22
 348 #define MX53_CHIP_REV_2_3               0x23
 349 #define MX53_CHIP_REV_3_0               0x30
 350 #define MX53_CHIP_REV_3_1               0x31
 351 #define MX53_CHIP_REV_3_2               0x32
 352
 353 #endif /* ifndef __MACH_MX53_H__ */