arch/arm/plat-mxc/include/mach/mx51.h

   1 #ifndef __MACH_MX51_H__
   2 #define __MACH_MX51_H__
   3
   4 /*
   5  * MX51 memory map:
   6  *
   7  *
   8  * Virt         Phys            Size    What
   9  * ---------------------------------------------------------------------------
  10  * fa3e0000     1ffe0000        128K    IRAM (SCCv2 RAM)
  11  *              30000000        256M    GPU
  12  *              40000000        512M    IPU
  13  * fa200000     60000000        1M      DEBUG
  14  * fb100000     70000000        1M      SPBA 0
  15  * fb000000     73f00000        1M      AIPS 1
  16  * fb200000     83f00000        1M      AIPS 2
  17  *              8fffc000        16K     TZIC (interrupt controller)
  18  *              90000000        256M    CSD0 SDRAM/DDR
  19  *              a0000000        256M    CSD1 SDRAM/DDR
  20  *              b0000000        128M    CS0 Flash
  21  *              b8000000        128M    CS1 Flash
  22  *              c0000000        128M    CS2 Flash
  23  *              c8000000        64M     CS3 Flash
  24  *              cc000000        32M     CS4 SRAM
  25  *              ce000000        32M     CS5 SRAM
  26  *              cfff0000        64K     NFC (NAND Flash AXI)
  27  */
  28
  29 /*
  30  * IROM
  31  */
  32 #define MX51_IROM_BASE_ADDR             0x0
  33 #define MX51_IROM_SIZE                  SZ_64K
  34
  35 /*
  36  * IRAM
  37  */
  38 #define MX51_IRAM_BASE_ADDR             0x1ffe0000      /* internal ram */
  39 #define MX51_IRAM_BASE_ADDR_VIRT        0xfa3e0000
  40 #define MX51_IRAM_PARTITIONS            16
  41 #define MX51_IRAM_SIZE          (MX51_IRAM_PARTITIONS * SZ_8K)  /* 128KB */
  42
  43 #define MX51_GPU_BASE_ADDR              0x20000000
  44 #define MX51_GPU_CTRL_BASE_ADDR         0x30000000
  45 #define MX51_IPU_CTRL_BASE_ADDR         0x40000000
  46
  47 #define MX51_DEBUG_BASE_ADDR            0x60000000
  48 #define MX51_DEBUG_BASE_ADDR_VIRT       0xfa200000
  49 #define MX51_DEBUG_SIZE                 SZ_1M
  50
  51 #define MX51_ETB_BASE_ADDR              (MX51_DEBUG_BASE_ADDR + 0x01000)
  52 #define MX51_ETM_BASE_ADDR              (MX51_DEBUG_BASE_ADDR + 0x02000)
  53 #define MX51_TPIU_BASE_ADDR             (MX51_DEBUG_BASE_ADDR + 0x03000)
  54 #define MX51_CTI0_BASE_ADDR             (MX51_DEBUG_BASE_ADDR + 0x04000)
  55 #define MX51_CTI1_BASE_ADDR             (MX51_DEBUG_BASE_ADDR + 0x05000)
  56 #define MX51_CTI2_BASE_ADDR             (MX51_DEBUG_BASE_ADDR + 0x06000)
  57 #define MX51_CTI3_BASE_ADDR             (MX51_DEBUG_BASE_ADDR + 0x07000)
  58 #define MX51_CORTEX_DBG_BASE_ADDR       (MX51_DEBUG_BASE_ADDR + 0x08000)
  59
  60 /*
  61  * SPBA global module enabled #0
  62  */
  63 #define MX51_SPBA0_BASE_ADDR            0x70000000
  64 #define MX51_SPBA0_BASE_ADDR_VIRT       0xfb100000
  65 #define MX51_SPBA0_SIZE                 SZ_1M
  66
  67 #define MX51_ESDHC1_BASE_ADDR           (MX51_SPBA0_BASE_ADDR + 0x04000)
  68 #define MX51_ESDHC2_BASE_ADDR           (MX51_SPBA0_BASE_ADDR + 0x08000)
  69 #define MX51_UART3_BASE_ADDR            (MX51_SPBA0_BASE_ADDR + 0x0c000)
  70 #define MX51_ECSPI1_BASE_ADDR           (MX51_SPBA0_BASE_ADDR + 0x10000)
  71 #define MX51_SSI2_BASE_ADDR             (MX51_SPBA0_BASE_ADDR + 0x14000)
  72 #define MX51_ESDHC3_BASE_ADDR           (MX51_SPBA0_BASE_ADDR + 0x20000)
  73 #define MX51_ESDHC4_BASE_ADDR           (MX51_SPBA0_BASE_ADDR + 0x24000)
  74 #define MX51_SPDIF_BASE_ADDR            (MX51_SPBA0_BASE_ADDR + 0x28000)
  75 #define MX51_ATA_DMA_BASE_ADDR          (MX51_SPBA0_BASE_ADDR + 0x30000)
  76 #define MX51_SLIM_DMA_BASE_ADDR         (MX51_SPBA0_BASE_ADDR + 0x34000)
  77 #define MX51_HSI2C_DMA_BASE_ADDR        (MX51_SPBA0_BASE_ADDR + 0x38000)
  78 #define MX51_SPBA_CTRL_BASE_ADDR        (MX51_SPBA0_BASE_ADDR + 0x3c000)
  79
  80 /*
  81  * AIPS 1
  82  */
  83 #define MX51_AIPS1_BASE_ADDR            0x73f00000
  84 #define MX51_AIPS1_BASE_ADDR_VIRT       0xfb000000
  85 #define MX51_AIPS1_SIZE                 SZ_1M
  86
  87 #define MX51_OTG_BASE_ADDR              (MX51_AIPS1_BASE_ADDR + 0x80000)
  88 #define MX51_GPIO1_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0x84000)
  89 #define MX51_GPIO2_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0x88000)
  90 #define MX51_GPIO3_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0x8c000)
  91 #define MX51_GPIO4_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0x90000)
  92 #define MX51_KPP_BASE_ADDR              (MX51_AIPS1_BASE_ADDR + 0x94000)
  93 #define MX51_WDOG_BASE_ADDR             (MX51_AIPS1_BASE_ADDR + 0x98000)
  94 #define MX51_WDOG2_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0x9c000)
  95 #define MX51_GPT1_BASE_ADDR             (MX51_AIPS1_BASE_ADDR + 0xa0000)
  96 #define MX51_SRTC_BASE_ADDR             (MX51_AIPS1_BASE_ADDR + 0xa4000)
  97 #define MX51_IOMUXC_BASE_ADDR           (MX51_AIPS1_BASE_ADDR + 0xa8000)
  98 #define MX51_EPIT1_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0xac000)
  99 #define MX51_EPIT2_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0xb0000)
 100 #define MX51_PWM1_BASE_ADDR             (MX51_AIPS1_BASE_ADDR + 0xb4000)
 101 #define MX51_PWM2_BASE_ADDR             (MX51_AIPS1_BASE_ADDR + 0xb8000)
 102 #define MX51_UART1_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0xbc000)
 103 #define MX51_UART2_BASE_ADDR            (MX51_AIPS1_BASE_ADDR + 0xc0000)
 104 #define MX51_SRC_BASE_ADDR              (MX51_AIPS1_BASE_ADDR + 0xd0000)
 105 #define MX51_CCM_BASE_ADDR              (MX51_AIPS1_BASE_ADDR + 0xd4000)
 106 #define MX51_GPC_BASE_ADDR              (MX51_AIPS1_BASE_ADDR + 0xd8000)
 107
 108 /*
 109  * AIPS 2
 110  */
 111 #define MX51_AIPS2_BASE_ADDR            0x83f00000
 112 #define MX51_AIPS2_BASE_ADDR_VIRT       0xfb200000
 113 #define MX51_AIPS2_SIZE                 SZ_1M
 114
 115 #define MX51_PLL1_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0x80000)
 116 #define MX51_PLL2_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0x84000)
 117 #define MX51_PLL3_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0x88000)
 118 #define MX51_AHBMAX_BASE_ADDR           (MX51_AIPS2_BASE_ADDR + 0x94000)
 119 #define MX51_IIM_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0x98000)
 120 #define MX51_CSU_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0x9c000)
 121 #define MX51_ARM_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xa0000)
 122 #define MX51_OWIRE_BASE_ADDR            (MX51_AIPS2_BASE_ADDR + 0xa4000)
 123 #define MX51_FIRI_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xa8000)
 124 #define MX51_ECSPI2_BASE_ADDR           (MX51_AIPS2_BASE_ADDR + 0xac000)
 125 #define MX51_SDMA_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xb0000)
 126 #define MX51_SCC_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xb4000)
 127 #define MX51_ROMCP_BASE_ADDR            (MX51_AIPS2_BASE_ADDR + 0xb8000)
 128 #define MX51_RTIC_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xbc000)
 129 #define MX51_CSPI_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xc0000)
 130 #define MX51_I2C2_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xc4000)
 131 #define MX51_I2C1_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xc8000)
 132 #define MX51_SSI1_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xcc000)
 133 #define MX51_AUDMUX_BASE_ADDR           (MX51_AIPS2_BASE_ADDR + 0xd0000)
 134 #define MX51_M4IF_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xd8000)
 135 #define MX51_ESDCTL_BASE_ADDR           (MX51_AIPS2_BASE_ADDR + 0xd9000)
 136 #define MX51_WEIM_BASE_ADDR             (MX51_AIPS2_BASE_ADDR + 0xda000)
 137 #define MX51_NFC_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xdb000)
 138 #define MX51_EMI_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xdbf00)
 139 #define MX51_MIPI_HSC_BASE_ADDR         (MX51_AIPS2_BASE_ADDR + 0xdc000)
 140 #define MX51_ATA_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xe0000)
 141 #define MX51_SIM_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xe4000)
 142 #define MX51_SSI3BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xe8000)
 143 #define MX51_FEC_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xec000)
 144 #define MX51_TVE_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xf0000)
 145 #define MX51_VPU_BASE_ADDR              (MX51_AIPS2_BASE_ADDR + 0xf4000)
 146 #define MX51_SAHARA_BASE_ADDR           (MX51_AIPS2_BASE_ADDR + 0xf8000)
 147
 148 #define MX51_CSD0_BASE_ADDR             0x90000000
 149 #define MX51_CSD1_BASE_ADDR             0xa0000000
 150 #define MX51_CS0_BASE_ADDR              0xb0000000
 151 #define MX51_CS1_BASE_ADDR              0xb8000000
 152 #define MX51_CS2_BASE_ADDR              0xc0000000
 153 #define MX51_CS3_BASE_ADDR              0xc8000000
 154 #define MX51_CS4_BASE_ADDR              0xcc000000
 155 #define MX51_CS5_BASE_ADDR              0xce000000
 156
 157 /*
 158  * NFC
 159  */
 160 #define MX51_NFC_AXI_BASE_ADDR          0xcfff0000      /* NAND flash AXI */
 161 #define MX51_NFC_AXI_SIZE               SZ_64K
 162
 163 #define MX51_GPU2D_BASE_ADDR            0xd0000000
 164 #define MX51_TZIC_BASE_ADDR             0xe0000000
 165
 166 #define MX51_IO_ADDRESS(x) (                                            \
 167         IMX_IO_ADDRESS(x, MX51_IRAM) ?:                                 \
 168         IMX_IO_ADDRESS(x, MX51_DEBUG) ?:                                \
 169         IMX_IO_ADDRESS(x, MX51_SPBA0) ?:                                \
 170         IMX_IO_ADDRESS(x, MX51_AIPS1) ?:                                \
 171         IMX_IO_ADDRESS(x, MX51_AIPS2))
 172
 173 /* This is currently used in <mach/debug-macro.S>, but should go away */
 174 #define MX51_AIPS1_IO_ADDRESS(x)  \
 175         (((x) - MX51_AIPS1_BASE_ADDR) + MX51_AIPS1_BASE_ADDR_VIRT)
 176
 177 /*
 178  * defines for SPBA modules
 179  */
 180 #define MX51_SPBA_SDHC1 0x04
 181 #define MX51_SPBA_SDHC2 0x08
 182 #define MX51_SPBA_UART3 0x0c
 183 #define MX51_SPBA_CSPI1 0x10
 184 #define MX51_SPBA_SSI2  0x14
 185 #define MX51_SPBA_SDHC3 0x20
 186 #define MX51_SPBA_SDHC4 0x24
 187 #define MX51_SPBA_SPDIF 0x28
 188 #define MX51_SPBA_ATA   0x30
 189 #define MX51_SPBA_SLIM  0x34
 190 #define MX51_SPBA_HSI2C 0x38
 191 #define MX51_SPBA_CTRL  0x3c
 192
 193 /*
 194  * Defines for modules using static and dynamic DMA channels
 195  */
 196 #define MX51_MXC_DMA_CHANNEL_IRAM       30
 197 #define MX51_MXC_DMA_CHANNEL_SPDIF_TX   MXC_DMA_DYNAMIC_CHANNEL
 198 #define MX51_MXC_DMA_CHANNEL_UART1_RX   MXC_DMA_DYNAMIC_CHANNEL
 199 #define MX51_MXC_DMA_CHANNEL_UART1_TX   MXC_DMA_DYNAMIC_CHANNEL
 200 #define MX51_MXC_DMA_CHANNEL_UART2_RX   MXC_DMA_DYNAMIC_CHANNEL
 201 #define MX51_MXC_DMA_CHANNEL_UART2_TX   MXC_DMA_DYNAMIC_CHANNEL
 202 #define MX51_MXC_DMA_CHANNEL_UART3_RX   MXC_DMA_DYNAMIC_CHANNEL
 203 #define MX51_MXC_DMA_CHANNEL_UART3_TX   MXC_DMA_DYNAMIC_CHANNEL
 204 #define MX51_MXC_DMA_CHANNEL_MMC1       MXC_DMA_DYNAMIC_CHANNEL
 205 #define MX51_MXC_DMA_CHANNEL_MMC2       MXC_DMA_DYNAMIC_CHANNEL
 206 #define MX51_MXC_DMA_CHANNEL_SSI1_RX    MXC_DMA_DYNAMIC_CHANNEL
 207 #define MX51_MXC_DMA_CHANNEL_SSI1_TX    MXC_DMA_DYNAMIC_CHANNEL
 208 #define MX51_MXC_DMA_CHANNEL_SSI2_RX    MXC_DMA_DYNAMIC_CHANNEL
 209 #ifdef CONFIG_SDMA_IRAM
 210 #define MX51_MXC_DMA_CHANNEL_SSI2_TX    (MX51_MXC_DMA_CHANNEL_IRAM + 1)
 211 #else                           /*CONFIG_SDMA_IRAM */
 212 #define MX51_MXC_DMA_CHANNEL_SSI2_TX    MXC_DMA_DYNAMIC_CHANNEL
 213 #endif                          /*CONFIG_SDMA_IRAM */
 214 #define MX51_MXC_DMA_CHANNEL_CSPI1_RX   MXC_DMA_DYNAMIC_CHANNEL
 215 #define MX51_MXC_DMA_CHANNEL_CSPI1_TX   MXC_DMA_DYNAMIC_CHANNEL
 216 #define MX51_MXC_DMA_CHANNEL_CSPI2_RX   MXC_DMA_DYNAMIC_CHANNEL
 217 #define MX51_MXC_DMA_CHANNEL_CSPI2_TX   MXC_DMA_DYNAMIC_CHANNEL
 218 #define MX51_MXC_DMA_CHANNEL_CSPI3_RX   MXC_DMA_DYNAMIC_CHANNEL
 219 #define MX51_MXC_DMA_CHANNEL_CSPI3_TX   MXC_DMA_DYNAMIC_CHANNEL
 220 #define MX51_MXC_DMA_CHANNEL_ATA_RX     MXC_DMA_DYNAMIC_CHANNEL
 221 #define MX51_MXC_DMA_CHANNEL_ATA_TX     MXC_DMA_DYNAMIC_CHANNEL
 222 #define MX51_MXC_DMA_CHANNEL_MEMORY     MXC_DMA_DYNAMIC_CHANNEL
 223
 224 #define MX51_IS_MEM_DEVICE_NONSHARED(x)         0
 225
 226 /*
 227  * DMA request assignments
 228  */
 229 #define MX51_DMA_REQ_VPU                0
 230 #define MX51_DMA_REQ_GPC                1
 231 #define MX51_DMA_REQ_ATA_RX             2
 232 #define MX51_DMA_REQ_ATA_TX             3
 233 #define MX51_DMA_REQ_ATA_TX_END         4
 234 #define MX51_DMA_REQ_SLIM_B             5
 235 #define MX51_DMA_REQ_CSPI1_RX           6
 236 #define MX51_DMA_REQ_CSPI1_TX           7
 237 #define MX51_DMA_REQ_CSPI2_RX           8
 238 #define MX51_DMA_REQ_CSPI2_TX           9
 239 #define MX51_DMA_REQ_HS_I2C_TX          10
 240 #define MX51_DMA_REQ_HS_I2C_RX          11
 241 #define MX51_DMA_REQ_FIRI_RX            12
 242 #define MX51_DMA_REQ_FIRI_TX            13
 243 #define MX51_DMA_REQ_EXTREQ1            14
 244 #define MX51_DMA_REQ_GPU                15
 245 #define MX51_DMA_REQ_UART2_RX           16
 246 #define MX51_DMA_REQ_UART2_TX           17
 247 #define MX51_DMA_REQ_UART1_RX           18
 248 #define MX51_DMA_REQ_UART1_TX           19
 249 #define MX51_DMA_REQ_SDHC1              20
 250 #define MX51_DMA_REQ_SDHC2              21
 251 #define MX51_DMA_REQ_SSI2_RX1           22
 252 #define MX51_DMA_REQ_SSI2_TX1           23
 253 #define MX51_DMA_REQ_SSI2_RX0           24
 254 #define MX51_DMA_REQ_SSI2_TX0           25
 255 #define MX51_DMA_REQ_SSI1_RX1           26
 256 #define MX51_DMA_REQ_SSI1_TX1           27
 257 #define MX51_DMA_REQ_SSI1_RX0           28
 258 #define MX51_DMA_REQ_SSI1_TX0           29
 259 #define MX51_DMA_REQ_EMI_RD             30
 260 #define MX51_DMA_REQ_CTI2_0             31
 261 #define MX51_DMA_REQ_EMI_WR             32
 262 #define MX51_DMA_REQ_CTI2_1             33
 263 #define MX51_DMA_REQ_EPIT2              34
 264 #define MX51_DMA_REQ_SSI3_RX2           35
 265 #define MX51_DMA_REQ_IPU                36
 266 #define MX51_DMA_REQ_SSI3_TX2           37
 267 #define MX51_DMA_REQ_CSPI_RX            38
 268 #define MX51_DMA_REQ_CSPI_TX            39
 269 #define MX51_DMA_REQ_SDHC3              40
 270 #define MX51_DMA_REQ_SDHC4              41
 271 #define MX51_DMA_REQ_SLIM_B_TX          42
 272 #define MX51_DMA_REQ_UART3_RX           43
 273 #define MX51_DMA_REQ_UART3_TX           44
 274 #define MX51_DMA_REQ_SPDIF              45
 275 #define MX51_DMA_REQ_SSI3_RX1           46
 276 #define MX51_DMA_REQ_SSI3_TX1           47
 277
 278 /*
 279  * Interrupt numbers
 280  */
 281 #define MX51_MXC_INT_BASE               0
 282 #define MX51_MXC_INT_RESV0              0
 283 #define MX51_INT_ESDHC1                 1
 284 #define MX51_INT_ESDHC2                 2
 285 #define MX51_INT_ESDHC3                 3
 286 #define MX51_INT_ESDHC4                 4
 287 #define MX51_MXC_INT_RESV5              5
 288 #define MX51_INT_SDMA                   6
 289 #define MX51_MXC_INT_IOMUX              7
 290 #define MX51_INT_NFC                    8
 291 #define MX51_MXC_INT_VPU                9
 292 #define MX51_MXC_INT_IPU_ERR            10
 293 #define MX51_MXC_INT_IPU_SYN            11
 294 #define MX51_MXC_INT_GPU                12
 295 #define MX51_MXC_INT_RESV13             13
 296 #define MX51_MXC_INT_USB_H1             14
 297 #define MX51_MXC_INT_EMI                15
 298 #define MX51_MXC_INT_USB_H2             16
 299 #define MX51_MXC_INT_USB_H3             17
 300 #define MX51_MXC_INT_USB_OTG            18
 301 #define MX51_MXC_INT_SAHARA_H0          19
 302 #define MX51_MXC_INT_SAHARA_H1          20
 303 #define MX51_MXC_INT_SCC_SMN            21
 304 #define MX51_MXC_INT_SCC_STZ            22
 305 #define MX51_MXC_INT_SCC_SCM            23
 306 #define MX51_MXC_INT_SRTC_NTZ           24
 307 #define MX51_MXC_INT_SRTC_TZ            25
 308 #define MX51_MXC_INT_RTIC               26
 309 #define MX51_MXC_INT_CSU                27
 310 #define MX51_MXC_INT_SLIM_B             28
 311 #define MX51_INT_SSI1                   29
 312 #define MX51_INT_SSI2                   30
 313 #define MX51_INT_UART1                  31
 314 #define MX51_INT_UART2                  32
 315 #define MX51_INT_UART3                  33
 316 #define MX51_MXC_INT_RESV34             34
 317 #define MX51_MXC_INT_RESV35             35
 318 #define MX51_INT_ECSPI1                 36
 319 #define MX51_INT_ECSPI2                 37
 320 #define MX51_INT_CSPI                   38
 321 #define MX51_MXC_INT_GPT                39
 322 #define MX51_MXC_INT_EPIT1              40
 323 #define MX51_MXC_INT_EPIT2              41
 324 #define MX51_MXC_INT_GPIO1_INT7         42
 325 #define MX51_MXC_INT_GPIO1_INT6         43
 326 #define MX51_MXC_INT_GPIO1_INT5         44
 327 #define MX51_MXC_INT_GPIO1_INT4         45
 328 #define MX51_MXC_INT_GPIO1_INT3         46
 329 #define MX51_MXC_INT_GPIO1_INT2         47
 330 #define MX51_MXC_INT_GPIO1_INT1         48
 331 #define MX51_MXC_INT_GPIO1_INT0         49
 332 #define MX51_MXC_INT_GPIO1_LOW          50
 333 #define MX51_MXC_INT_GPIO1_HIGH         51
 334 #define MX51_MXC_INT_GPIO2_LOW          52
 335 #define MX51_MXC_INT_GPIO2_HIGH         53
 336 #define MX51_MXC_INT_GPIO3_LOW          54
 337 #define MX51_MXC_INT_GPIO3_HIGH         55
 338 #define MX51_MXC_INT_GPIO4_LOW          56
 339 #define MX51_MXC_INT_GPIO4_HIGH         57
 340 #define MX51_MXC_INT_WDOG1              58
 341 #define MX51_MXC_INT_WDOG2              59
 342 #define MX51_MXC_INT_KPP                60
 343 #define MX51_MXC_INT_PWM1               61
 344 #define MX51_INT_I2C1                   62
 345 #define MX51_INT_I2C2                   63
 346 #define MX51_MXC_INT_HS_I2C             64
 347 #define MX51_MXC_INT_RESV65             65
 348 #define MX51_MXC_INT_RESV66             66
 349 #define MX51_MXC_INT_SIM_IPB            67
 350 #define MX51_MXC_INT_SIM_DAT            68
 351 #define MX51_MXC_INT_IIM                69
 352 #define MX51_MXC_INT_ATA                70
 353 #define MX51_MXC_INT_CCM1               71
 354 #define MX51_MXC_INT_CCM2               72
 355 #define MX51_MXC_INT_GPC1               73
 356 #define MX51_MXC_INT_GPC2               74
 357 #define MX51_MXC_INT_SRC                75
 358 #define MX51_MXC_INT_NM                 76
 359 #define MX51_MXC_INT_PMU                77
 360 #define MX51_MXC_INT_CTI_IRQ            78
 361 #define MX51_MXC_INT_CTI1_TG0           79
 362 #define MX51_MXC_INT_CTI1_TG1           80
 363 #define MX51_MXC_INT_MCG_ERR            81
 364 #define MX51_MXC_INT_MCG_TMR            82
 365 #define MX51_MXC_INT_MCG_FUNC           83
 366 #define MX51_MXC_INT_GPU2_IRQ           84
 367 #define MX51_MXC_INT_GPU2_BUSY          85
 368 #define MX51_MXC_INT_RESV86             86
 369 #define MX51_INT_FEC                    87
 370 #define MX51_MXC_INT_OWIRE              88
 371 #define MX51_MXC_INT_CTI1_TG2           89
 372 #define MX51_MXC_INT_SJC                90
 373 #define MX51_MXC_INT_SPDIF              91
 374 #define MX51_MXC_INT_TVE                92
 375 #define MX51_MXC_INT_FIRI               93
 376 #define MX51_MXC_INT_PWM2               94
 377 #define MX51_MXC_INT_SLIM_EXP           95
 378 #define MX51_MXC_INT_SSI3               96
 379 #define MX51_MXC_INT_EMI_BOOT           97
 380 #define MX51_MXC_INT_CTI1_TG3           98
 381 #define MX51_MXC_INT_SMC_RX             99
 382 #define MX51_MXC_INT_VPU_IDLE           100
 383 #define MX51_MXC_INT_EMI_NFC            101
 384 #define MX51_MXC_INT_GPU_IDLE           102
 385
 386 /* silicon revisions specific to i.MX51 */
 387 #define MX51_CHIP_REV_1_0               0x10
 388 #define MX51_CHIP_REV_1_1               0x11
 389 #define MX51_CHIP_REV_1_2               0x12
 390 #define MX51_CHIP_REV_1_3               0x13
 391 #define MX51_CHIP_REV_2_0               0x20
 392 #define MX51_CHIP_REV_2_1               0x21
 393 #define MX51_CHIP_REV_2_2               0x22
 394 #define MX51_CHIP_REV_2_3               0x23
 395 #define MX51_CHIP_REV_3_0               0x30
 396 #define MX51_CHIP_REV_3_1               0x31
 397 #define MX51_CHIP_REV_3_2               0x32
 398
 399 #if !defined(__ASSEMBLY__) && !defined(__MXC_BOOT_UNCOMPRESS)
 400 extern int mx51_revision(void);
 401 #endif
 402
 403 /* tape-out 1 defines */
 404 #define MX51_TZIC_BASE_ADDR_TO1         0x8fffc000
 405
 406 #endif  /* ifndef __MACH_MX51_H__ */