arch/arm/plat-mxc/include/mach/mx35.h

   1 /*
   2  * IRAM
   3  */
   4 #define MX35_IRAM_BASE_ADDR             0x10000000      /* internal ram */
   5 #define MX35_IRAM_SIZE                  SZ_128K
   6
   7 #define MX35_L2CC_BASE_ADDR             0x30000000
   8 #define MX35_L2CC_SIZE                  SZ_1M
   9
  10 #define MX35_AIPS1_BASE_ADDR            0x43f00000
  11 #define MX35_AIPS1_BASE_ADDR_VIRT       0xfc000000
  12 #define MX35_AIPS1_SIZE                 SZ_1M
  13 #define MX35_MAX_BASE_ADDR                      (MX35_AIPS1_BASE_ADDR + 0x04000)
  14 #define MX35_EVTMON_BASE_ADDR                   (MX35_AIPS1_BASE_ADDR + 0x08000)
  15 #define MX35_CLKCTL_BASE_ADDR                   (MX35_AIPS1_BASE_ADDR + 0x0c000)
  16 #define MX35_ETB_SLOT4_BASE_ADDR                (MX35_AIPS1_BASE_ADDR + 0x10000)
  17 #define MX35_ETB_SLOT5_BASE_ADDR                (MX35_AIPS1_BASE_ADDR + 0x14000)
  18 #define MX35_ECT_CTIO_BASE_ADDR                 (MX35_AIPS1_BASE_ADDR + 0x18000)
  19 #define MX35_I2C_BASE_ADDR                      (MX35_AIPS1_BASE_ADDR + 0x80000)
  20 #define MX35_I2C3_BASE_ADDR                     (MX35_AIPS1_BASE_ADDR + 0x84000)
  21 #define MX35_UART1_BASE_ADDR                    (MX35_AIPS1_BASE_ADDR + 0x90000)
  22 #define MX35_UART2_BASE_ADDR                    (MX35_AIPS1_BASE_ADDR + 0x94000)
  23 #define MX35_I2C2_BASE_ADDR                     (MX35_AIPS1_BASE_ADDR + 0x98000)
  24 #define MX35_OWIRE_BASE_ADDR                    (MX35_AIPS1_BASE_ADDR + 0x9c000)
  25 #define MX35_SSI1_BASE_ADDR                     (MX35_AIPS1_BASE_ADDR + 0xa0000)
  26 #define MX35_CSPI1_BASE_ADDR                    (MX35_AIPS1_BASE_ADDR + 0xa4000)
  27 #define MX35_KPP_BASE_ADDR                      (MX35_AIPS1_BASE_ADDR + 0xa8000)
  28 #define MX35_IOMUXC_BASE_ADDR                   (MX35_AIPS1_BASE_ADDR + 0xac000)
  29 #define MX35_ECT_IP1_BASE_ADDR                  (MX35_AIPS1_BASE_ADDR + 0xb8000)
  30 #define MX35_ECT_IP2_BASE_ADDR                  (MX35_AIPS1_BASE_ADDR + 0xbc000)
  31
  32 #define MX35_SPBA0_BASE_ADDR            0x50000000
  33 #define MX35_SPBA0_BASE_ADDR_VIRT       0xfc100000
  34 #define MX35_SPBA0_SIZE                 SZ_1M
  35 #define MX35_UART3_BASE_ADDR                    (MX35_SPBA0_BASE_ADDR + 0x0c000)
  36 #define MX35_CSPI2_BASE_ADDR                    (MX35_SPBA0_BASE_ADDR + 0x10000)
  37 #define MX35_SSI2_BASE_ADDR                     (MX35_SPBA0_BASE_ADDR + 0x14000)
  38 #define MX35_ATA_DMA_BASE_ADDR                  (MX35_SPBA0_BASE_ADDR + 0x20000)
  39 #define MX35_MSHC1_BASE_ADDR                    (MX35_SPBA0_BASE_ADDR + 0x24000)
  40 #define MX35_FEC_BASE_ADDR              0x50038000
  41 #define MX35_SPBA_CTRL_BASE_ADDR                (MX35_SPBA0_BASE_ADDR + 0x3c000)
  42
  43 #define MX35_AIPS2_BASE_ADDR            0x53f00000
  44 #define MX35_AIPS2_BASE_ADDR_VIRT       0xfc200000
  45 #define MX35_AIPS2_SIZE                 SZ_1M
  46 #define MX35_CCM_BASE_ADDR                      (MX35_AIPS2_BASE_ADDR + 0x80000)
  47 #define MX35_GPT1_BASE_ADDR                     (MX35_AIPS2_BASE_ADDR + 0x90000)
  48 #define MX35_EPIT1_BASE_ADDR                    (MX35_AIPS2_BASE_ADDR + 0x94000)
  49 #define MX35_EPIT2_BASE_ADDR                    (MX35_AIPS2_BASE_ADDR + 0x98000)
  50 #define MX35_GPIO3_BASE_ADDR                    (MX35_AIPS2_BASE_ADDR + 0xa4000)
  51 #define MX35_SCC_BASE_ADDR                      (MX35_AIPS2_BASE_ADDR + 0xac000)
  52 #define MX35_RNGA_BASE_ADDR                     (MX35_AIPS2_BASE_ADDR + 0xb0000)
  53 #define MX35_IPU_CTRL_BASE_ADDR                 (MX35_AIPS2_BASE_ADDR + 0xc0000)
  54 #define MX35_AUDMUX_BASE_ADDR                   (MX35_AIPS2_BASE_ADDR + 0xc4000)
  55 #define MX35_GPIO1_BASE_ADDR                    (MX35_AIPS2_BASE_ADDR + 0xcc000)
  56 #define MX35_GPIO2_BASE_ADDR                    (MX35_AIPS2_BASE_ADDR + 0xd0000)
  57 #define MX35_SDMA_BASE_ADDR                     (MX35_AIPS2_BASE_ADDR + 0xd4000)
  58 #define MX35_RTC_BASE_ADDR                      (MX35_AIPS2_BASE_ADDR + 0xd8000)
  59 #define MX35_WDOG_BASE_ADDR                     (MX35_AIPS2_BASE_ADDR + 0xdc000)
  60 #define MX35_PWM_BASE_ADDR                      (MX35_AIPS2_BASE_ADDR + 0xe0000)
  61 #define MX35_RTIC_BASE_ADDR                     (MX35_AIPS2_BASE_ADDR + 0xec000)
  62 #define MX35_OTG_BASE_ADDR              0x53ff4000
  63
  64 #define MX35_ROMP_BASE_ADDR             0x60000000
  65 #define MX35_ROMP_BASE_ADDR_VIRT        0xfc500000
  66 #define MX35_ROMP_SIZE                  SZ_1M
  67
  68 #define MX35_AVIC_BASE_ADDR             0x68000000
  69 #define MX35_AVIC_BASE_ADDR_VIRT        0xfc400000
  70 #define MX35_AVIC_SIZE                  SZ_1M
  71
  72 /*
  73  * Memory regions and CS
  74  */
  75 #define MX35_IPU_MEM_BASE_ADDR          0x70000000
  76 #define MX35_CSD0_BASE_ADDR             0x80000000
  77 #define MX35_CSD1_BASE_ADDR             0x90000000
  78
  79 #define MX35_CS0_BASE_ADDR              0xa0000000
  80 #define MX35_CS1_BASE_ADDR              0xa8000000
  81 #define MX35_CS2_BASE_ADDR              0xb0000000
  82 #define MX35_CS3_BASE_ADDR              0xb2000000
  83
  84 #define MX35_CS4_BASE_ADDR              0xb4000000
  85 #define MX35_CS4_BASE_ADDR_VIRT         0xf4000000
  86 #define MX35_CS4_SIZE                   SZ_32M
  87
  88 #define MX35_CS5_BASE_ADDR              0xb6000000
  89 #define MX35_CS5_BASE_ADDR_VIRT         0xf6000000
  90 #define MX35_CS5_SIZE                   SZ_32M
  91
  92 /*
  93  * NAND, SDRAM, WEIM, M3IF, EMI controllers
  94  */
  95 #define MX35_X_MEMC_BASE_ADDR           0xb8000000
  96 #define MX35_X_MEMC_BASE_ADDR_VIRT      0xfc320000
  97 #define MX35_X_MEMC_SIZE                SZ_64K
  98 #define MX35_ESDCTL_BASE_ADDR                   (MX35_X_MEMC_BASE_ADDR + 0x1000)
  99 #define MX35_WEIM_BASE_ADDR                     (MX35_X_MEMC_BASE_ADDR + 0x2000)
 100 #define MX35_M3IF_BASE_ADDR                     (MX35_X_MEMC_BASE_ADDR + 0x3000)
 101 #define MX35_EMI_CTL_BASE_ADDR                  (MX35_X_MEMC_BASE_ADDR + 0x4000)
 102 #define MX35_PCMCIA_CTL_BASE_ADDR               MX35_EMI_CTL_BASE_ADDR
 103
 104 #define MX35_NFC_BASE_ADDR              0xbb000000
 105 #define MX35_PCMCIA_MEM_BASE_ADDR       0xbc000000
 106
 107 /*
 108  * Interrupt numbers
 109  */
 110 #define MX35_INT_OWIRE          2
 111 #define MX35_INT_I2C3           3
 112 #define MX35_INT_I2C2           4
 113 #define MX35_INT_RTIC           6
 114 #define MX35_INT_MMC_SDHC1      7
 115 #define MX35_INT_MMC_SDHC2      8
 116 #define MX35_INT_MMC_SDHC3      9
 117 #define MX35_INT_I2C            10
 118 #define MX35_INT_SSI1           11
 119 #define MX35_INT_SSI2           12
 120 #define MX35_INT_CSPI2          13
 121 #define MX35_INT_CSPI1          14
 122 #define MX35_INT_ATA            15
 123 #define MX35_INT_GPU2D          16
 124 #define MX35_INT_ASRC           17
 125 #define MX35_INT_UART3          18
 126 #define MX35_INT_IIM            19
 127 #define MX35_INT_RNGA           22
 128 #define MX35_INT_EVTMON         23
 129 #define MX35_INT_KPP            24
 130 #define MX35_INT_RTC            25
 131 #define MX35_INT_PWM            26
 132 #define MX35_INT_EPIT2          27
 133 #define MX35_INT_EPIT1          28
 134 #define MX35_INT_GPT            29
 135 #define MX35_INT_POWER_FAIL     30
 136 #define MX35_INT_UART2          32
 137 #define MX35_INT_NANDFC         33
 138 #define MX35_INT_SDMA           34
 139 #define MX35_INT_USBHS          35
 140 #define MX35_INT_USBOTG         37
 141 #define MX35_INT_MSHC1          39
 142 #define MX35_INT_ESAI           40
 143 #define MX35_INT_IPU_ERR        41
 144 #define MX35_INT_IPU_SYN        42
 145 #define MX35_INT_CAN1           43
 146 #define MX35_INT_CAN2           44
 147 #define MX35_INT_UART1          45
 148 #define MX35_INT_MLB            46
 149 #define MX35_INT_SPDIF          47
 150 #define MX35_INT_ECT            48
 151 #define MX35_INT_SCC_SCM        49
 152 #define MX35_INT_SCC_SMN        50
 153 #define MX35_INT_GPIO2          51
 154 #define MX35_INT_GPIO1          52
 155 #define MX35_INT_WDOG           55
 156 #define MX35_INT_GPIO3          56
 157 #define MX35_INT_FEC            57
 158 #define MX35_INT_EXT_POWER      58
 159 #define MX35_INT_EXT_TEMPER     59
 160 #define MX35_INT_EXT_SENSOR60   60
 161 #define MX35_INT_EXT_SENSOR61   61
 162 #define MX35_INT_EXT_WDOG       62
 163 #define MX35_INT_EXT_TV         63
 164
 165 #define MX35_PROD_SIGNATURE             0x1     /* For MX31 */
 166
 167 /* silicon revisions specific to i.MX31 */
 168 #define MX35_CHIP_REV_1_0               0x10
 169 #define MX35_CHIP_REV_1_1               0x11
 170 #define MX35_CHIP_REV_1_2               0x12
 171 #define MX35_CHIP_REV_1_3               0x13
 172 #define MX35_CHIP_REV_2_0               0x20
 173 #define MX35_CHIP_REV_2_1               0x21
 174 #define MX35_CHIP_REV_2_2               0x22
 175 #define MX35_CHIP_REV_2_3               0x23
 176 #define MX35_CHIP_REV_3_0               0x30
 177 #define MX35_CHIP_REV_3_1               0x31
 178 #define MX35_CHIP_REV_3_2               0x32
 179
 180 #define MX35_SYSTEM_REV_MIN             MX35_CHIP_REV_1_0
 181 #define MX35_SYSTEM_REV_NUM             3
 182
 183 /* these should go away */
 184 #define MXC_FEC_BASE_ADDR MX35_FEC_BASE_ADDR
 185 #define MXC_INT_OWIRE MX35_INT_OWIRE
 186 #define MXC_INT_MMC_SDHC2 MX35_INT_MMC_SDHC2
 187 #define MXC_INT_MMC_SDHC3 MX35_INT_MMC_SDHC3
 188 #define MXC_INT_GPU2D MX35_INT_GPU2D
 189 #define MXC_INT_ASRC MX35_INT_ASRC
 190 #define MXC_INT_USBHS MX35_INT_USBHS
 191 #define MXC_INT_USBOTG MX35_INT_USBOTG
 192 #define MXC_INT_ESAI MX35_INT_ESAI
 193 #define MXC_INT_CAN1 MX35_INT_CAN1
 194 #define MXC_INT_CAN2 MX35_INT_CAN2
 195 #define MXC_INT_MLB MX35_INT_MLB
 196 #define MXC_INT_SPDIF MX35_INT_SPDIF
 197 #define MXC_INT_FEC MX35_INT_FEC