arch/arm/mach-s3c2410/irq.c

   1 /* linux/arch/arm/mach-s3c2410/irq.c
   2  *
   3  * Copyright (c) 2003,2004 Simtec Electronics
   4  *      Ben Dooks <ben@simtec.co.uk>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  *
  20  * Changelog:
  21  *
  22  *   22-Jul-2004  Ben Dooks <ben@simtec.co.uk>
  23  *                Fixed compile warnings
  24  *
  25  *   22-Jul-2004  Roc Wu <cooloney@yahoo.com.cn>
  26  *                Fixed s3c_extirq_type
  27  *
  28  *   21-Jul-2004  Arnaud Patard (Rtp) <arnaud.patard@rtp-net.org>
  29  *                Addition of ADC/TC demux
  30  *
  31  *   04-Oct-2004  Klaus Fetscher <k.fetscher@fetron.de>
  32  *                Fix for set_irq_type() on low EINT numbers
  33  *
  34  *   05-Oct-2004  Ben Dooks <ben@simtec.co.uk>
  35  *                Tidy up KF's patch and sort out new release
  36  *
  37  *   05-Oct-2004  Ben Dooks <ben@simtec.co.uk>
  38  *                Add support for power management controls
  39  *
  40  *   04-Nov-2004  Ben Dooks
  41  *                Fix standard IRQ wake for EINT0..4 and RTC
  42  *
  43  *   22-Feb-2005  Ben Dooks
  44  *                Fixed edge-triggering on ADC IRQ
  45  *
  46  *   28-Jun-2005  Ben Dooks
  47  *                Mark IRQ_LCD valid
  48  *
  49  *   25-Jul-2005  Ben Dooks
  50  *                Split the S3C2440 IRQ code to seperate file
  51 */
  52
  53 #include <linux/init.h>
  54 #include <linux/module.h>
  55 #include <linux/interrupt.h>
  56 #include <linux/ioport.h>
  57 #include <linux/ptrace.h>
  58 #include <linux/sysdev.h>
  59
  60 #include <asm/hardware.h>
  61 #include <asm/irq.h>
  62 #include <asm/io.h>
  63
  64 #include <asm/mach/irq.h>
  65
  66 #include <asm/arch/regs-irq.h>
  67 #include <asm/arch/regs-gpio.h>
  68
  69 #include "cpu.h"
  70 #include "pm.h"
  71 #include "irq.h"
  72
  73 /* wakeup irq control */
  74
  75 #ifdef CONFIG_PM
  76
  77 /* state for IRQs over sleep */
  78
  79 /* default is to allow for EINT0..EINT15, and IRQ_RTC as wakeup sources
  80  *
  81  * set bit to 1 in allow bitfield to enable the wakeup settings on it
  82 */
  83
  84 unsigned long s3c_irqwake_intallow      = 1L << (IRQ_RTC - IRQ_EINT0) | 0xfL;
  85 unsigned long s3c_irqwake_intmask       = 0xffffffffL;
  86 unsigned long s3c_irqwake_eintallow     = 0x0000fff0L;
  87 unsigned long s3c_irqwake_eintmask      = 0xffffffffL;
  88
  89 int
  90 s3c_irq_wake(unsigned int irqno, unsigned int state)
  91 {
  92         unsigned long irqbit = 1 << (irqno - IRQ_EINT0);
  93
  94         if (!(s3c_irqwake_intallow & irqbit))
  95                 return -ENOENT;
  96
  97         printk(KERN_INFO "wake %s for irq %d\n",
  98                state ? "enabled" : "disabled", irqno);
  99
 100         if (!state)
 101                 s3c_irqwake_intmask |= irqbit;
 102         else
 103                 s3c_irqwake_intmask &= ~irqbit;
 104
 105         return 0;
 106 }
 107
 108 static int
 109 s3c_irqext_wake(unsigned int irqno, unsigned int state)
 110 {
 111         unsigned long bit = 1L << (irqno - EXTINT_OFF);
 112
 113         if (!(s3c_irqwake_eintallow & bit))
 114                 return -ENOENT;
 115
 116         printk(KERN_INFO "wake %s for irq %d\n",
 117                state ? "enabled" : "disabled", irqno);
 118
 119         if (!state)
 120                 s3c_irqwake_eintmask |= bit;
 121         else
 122                 s3c_irqwake_eintmask &= ~bit;
 123
 124         return 0;
 125 }
 126
 127 #else
 128 #define s3c_irqext_wake NULL
 129 #define s3c_irq_wake NULL
 130 #endif
 131
 132
 133 static void
 134 s3c_irq_mask(unsigned int irqno)
 135 {
 136         unsigned long mask;
 137
 138         irqno -= IRQ_EINT0;
 139
 140         mask = __raw_readl(S3C2410_INTMSK);
 141         mask |= 1UL << irqno;
 142         __raw_writel(mask, S3C2410_INTMSK);
 143 }
 144
 145 static inline void
 146 s3c_irq_ack(unsigned int irqno)
 147 {
 148         unsigned long bitval = 1UL << (irqno - IRQ_EINT0);
 149
 150         __raw_writel(bitval, S3C2410_SRCPND);
 151         __raw_writel(bitval, S3C2410_INTPND);
 152 }
 153
 154 static inline void
 155 s3c_irq_maskack(unsigned int irqno)
 156 {
 157         unsigned long bitval = 1UL << (irqno - IRQ_EINT0);
 158         unsigned long mask;
 159
 160         mask = __raw_readl(S3C2410_INTMSK);
 161         __raw_writel(mask|bitval, S3C2410_INTMSK);
 162
 163         __raw_writel(bitval, S3C2410_SRCPND);
 164         __raw_writel(bitval, S3C2410_INTPND);
 165 }
 166
 167
 168 static void
 169 s3c_irq_unmask(unsigned int irqno)
 170 {
 171         unsigned long mask;
 172
 173         if (irqno != IRQ_TIMER4 && irqno != IRQ_EINT8t23)
 174                 irqdbf2("s3c_irq_unmask %d\n", irqno);
 175
 176         irqno -= IRQ_EINT0;
 177
 178         mask = __raw_readl(S3C2410_INTMSK);
 179         mask &= ~(1UL << irqno);
 180         __raw_writel(mask, S3C2410_INTMSK);
 181 }
 182
 183 struct irqchip s3c_irq_level_chip = {
 184         .name           = "s3c-level",
 185         .ack            = s3c_irq_maskack,
 186         .mask           = s3c_irq_mask,
 187         .unmask         = s3c_irq_unmask,
 188         .set_wake       = s3c_irq_wake
 189 };
 190
 191 static struct irqchip s3c_irq_chip = {
 192         .name           = "s3c",
 193         .ack            = s3c_irq_ack,
 194         .mask           = s3c_irq_mask,
 195         .unmask         = s3c_irq_unmask,
 196         .set_wake       = s3c_irq_wake
 197 };
 198
 199 static void
 200 s3c_irqext_mask(unsigned int irqno)
 201 {
 202         unsigned long mask;
 203
 204         irqno -= EXTINT_OFF;
 205
 206         mask = __raw_readl(S3C24XX_EINTMASK);
 207         mask |= ( 1UL << irqno);
 208         __raw_writel(mask, S3C24XX_EINTMASK);
 209
 210         if (irqno <= (IRQ_EINT7 - EXTINT_OFF)) {
 211                 /* check to see if all need masking */
 212
 213                 if ((mask & (0xf << 4)) == (0xf << 4)) {
 214                         /* all masked, mask the parent */
 215                         s3c_irq_mask(IRQ_EINT4t7);
 216                 }
 217         } else {
 218                 /* todo: the same check as above for the rest of the irq regs...*/
 219
 220         }
 221 }
 222
 223 static void
 224 s3c_irqext_ack(unsigned int irqno)
 225 {
 226         unsigned long req;
 227         unsigned long bit;
 228         unsigned long mask;
 229
 230         bit = 1UL << (irqno - EXTINT_OFF);
 231
 232
 233         mask = __raw_readl(S3C24XX_EINTMASK);
 234
 235         __raw_writel(bit, S3C24XX_EINTPEND);
 236
 237         req = __raw_readl(S3C24XX_EINTPEND);
 238         req &= ~mask;
 239
 240         /* not sure if we should be acking the parent irq... */
 241
 242         if (irqno <= IRQ_EINT7 ) {
 243                 if ((req & 0xf0) == 0)
 244                         s3c_irq_ack(IRQ_EINT4t7);
 245         } else {
 246                 if ((req >> 8) == 0)
 247                         s3c_irq_ack(IRQ_EINT8t23);
 248         }
 249 }
 250
 251 static void
 252 s3c_irqext_unmask(unsigned int irqno)
 253 {
 254         unsigned long mask;
 255
 256         irqno -= EXTINT_OFF;
 257
 258         mask = __raw_readl(S3C24XX_EINTMASK);
 259         mask &= ~( 1UL << irqno);
 260         __raw_writel(mask, S3C24XX_EINTMASK);
 261
 262         s3c_irq_unmask((irqno <= (IRQ_EINT7 - EXTINT_OFF)) ? IRQ_EINT4t7 : IRQ_EINT8t23);
 263 }
 264
 265 int
 266 s3c_irqext_type(unsigned int irq, unsigned int type)
 267 {
 268         void __iomem *extint_reg;
 269         void __iomem *gpcon_reg;
 270         unsigned long gpcon_offset, extint_offset;
 271         unsigned long newvalue = 0, value;
 272
 273         if ((irq >= IRQ_EINT0) && (irq <= IRQ_EINT3))
 274         {
 275                 gpcon_reg = S3C2410_GPFCON;
 276                 extint_reg = S3C24XX_EXTINT0;
 277                 gpcon_offset = (irq - IRQ_EINT0) * 2;
 278                 extint_offset = (irq - IRQ_EINT0) * 4;
 279         }
 280         else if ((irq >= IRQ_EINT4) && (irq <= IRQ_EINT7))
 281         {
 282                 gpcon_reg = S3C2410_GPFCON;
 283                 extint_reg = S3C24XX_EXTINT0;
 284                 gpcon_offset = (irq - (EXTINT_OFF)) * 2;
 285                 extint_offset = (irq - (EXTINT_OFF)) * 4;
 286         }
 287         else if ((irq >= IRQ_EINT8) && (irq <= IRQ_EINT15))
 288         {
 289                 gpcon_reg = S3C2410_GPGCON;
 290                 extint_reg = S3C24XX_EXTINT1;
 291                 gpcon_offset = (irq - IRQ_EINT8) * 2;
 292                 extint_offset = (irq - IRQ_EINT8) * 4;
 293         }
 294         else if ((irq >= IRQ_EINT16) && (irq <= IRQ_EINT23))
 295         {
 296                 gpcon_reg = S3C2410_GPGCON;
 297                 extint_reg = S3C24XX_EXTINT2;
 298                 gpcon_offset = (irq - IRQ_EINT8) * 2;
 299                 extint_offset = (irq - IRQ_EINT16) * 4;
 300         } else
 301                 return -1;
 302
 303         /* Set the GPIO to external interrupt mode */
 304         value = __raw_readl(gpcon_reg);
 305         value = (value & ~(3 << gpcon_offset)) | (0x02 << gpcon_offset);
 306         __raw_writel(value, gpcon_reg);
 307
 308         /* Set the external interrupt to pointed trigger type */
 309         switch (type)
 310         {
 311                 case IRQT_NOEDGE:
 312                         printk(KERN_WARNING "No edge setting!\n");
 313                         break;
 314
 315                 case IRQT_RISING:
 316                         newvalue = S3C2410_EXTINT_RISEEDGE;
 317                         break;
 318
 319                 case IRQT_FALLING:
 320                         newvalue = S3C2410_EXTINT_FALLEDGE;
 321                         break;
 322
 323                 case IRQT_BOTHEDGE:
 324                         newvalue = S3C2410_EXTINT_BOTHEDGE;
 325                         break;
 326
 327                 case IRQT_LOW:
 328                         newvalue = S3C2410_EXTINT_LOWLEV;
 329                         break;
 330
 331                 case IRQT_HIGH:
 332                         newvalue = S3C2410_EXTINT_HILEV;
 333                         break;
 334
 335                 default:
 336                         printk(KERN_ERR "No such irq type %d", type);
 337                         return -1;
 338         }
 339
 340         value = __raw_readl(extint_reg);
 341         value = (value & ~(7 << extint_offset)) | (newvalue << extint_offset);
 342         __raw_writel(value, extint_reg);
 343
 344         return 0;
 345 }
 346
 347 static struct irqchip s3c_irqext_chip = {
 348         .name           = "s3c-ext",
 349         .mask           = s3c_irqext_mask,
 350         .unmask         = s3c_irqext_unmask,
 351         .ack            = s3c_irqext_ack,
 352         .set_type       = s3c_irqext_type,
 353         .set_wake       = s3c_irqext_wake
 354 };
 355
 356 static struct irqchip s3c_irq_eint0t4 = {
 357         .name           = "s3c-ext0",
 358         .ack            = s3c_irq_ack,
 359         .mask           = s3c_irq_mask,
 360         .unmask         = s3c_irq_unmask,
 361         .set_wake       = s3c_irq_wake,
 362         .set_type       = s3c_irqext_type,
 363 };
 364
 365 /* mask values for the parent registers for each of the interrupt types */
 366
 367 #define INTMSK_UART0     (1UL << (IRQ_UART0 - IRQ_EINT0))
 368 #define INTMSK_UART1     (1UL << (IRQ_UART1 - IRQ_EINT0))
 369 #define INTMSK_UART2     (1UL << (IRQ_UART2 - IRQ_EINT0))
 370 #define INTMSK_ADCPARENT (1UL << (IRQ_ADCPARENT - IRQ_EINT0))
 371
 372
 373 /* UART0 */
 374
 375 static void
 376 s3c_irq_uart0_mask(unsigned int irqno)
 377 {
 378         s3c_irqsub_mask(irqno, INTMSK_UART0, 7);
 379 }
 380
 381 static void
 382 s3c_irq_uart0_unmask(unsigned int irqno)
 383 {
 384         s3c_irqsub_unmask(irqno, INTMSK_UART0);
 385 }
 386
 387 static void
 388 s3c_irq_uart0_ack(unsigned int irqno)
 389 {
 390         s3c_irqsub_maskack(irqno, INTMSK_UART0, 7);
 391 }
 392
 393 static struct irqchip s3c_irq_uart0 = {
 394         .name           = "s3c-uart0",
 395         .mask           = s3c_irq_uart0_mask,
 396         .unmask         = s3c_irq_uart0_unmask,
 397         .ack            = s3c_irq_uart0_ack,
 398 };
 399
 400 /* UART1 */
 401
 402 static void
 403 s3c_irq_uart1_mask(unsigned int irqno)
 404 {
 405         s3c_irqsub_mask(irqno, INTMSK_UART1, 7 << 3);
 406 }
 407
 408 static void
 409 s3c_irq_uart1_unmask(unsigned int irqno)
 410 {
 411         s3c_irqsub_unmask(irqno, INTMSK_UART1);
 412 }
 413
 414 static void
 415 s3c_irq_uart1_ack(unsigned int irqno)
 416 {
 417         s3c_irqsub_maskack(irqno, INTMSK_UART1, 7 << 3);
 418 }
 419
 420 static struct irqchip s3c_irq_uart1 = {
 421         .name           = "s3c-uart1",
 422         .mask           = s3c_irq_uart1_mask,
 423         .unmask         = s3c_irq_uart1_unmask,
 424         .ack            = s3c_irq_uart1_ack,
 425 };
 426
 427 /* UART2 */
 428
 429 static void
 430 s3c_irq_uart2_mask(unsigned int irqno)
 431 {
 432         s3c_irqsub_mask(irqno, INTMSK_UART2, 7 << 6);
 433 }
 434
 435 static void
 436 s3c_irq_uart2_unmask(unsigned int irqno)
 437 {
 438         s3c_irqsub_unmask(irqno, INTMSK_UART2);
 439 }
 440
 441 static void
 442 s3c_irq_uart2_ack(unsigned int irqno)
 443 {
 444         s3c_irqsub_maskack(irqno, INTMSK_UART2, 7 << 6);
 445 }
 446
 447 static struct irqchip s3c_irq_uart2 = {
 448         .name           = "s3c-uart2",
 449         .mask           = s3c_irq_uart2_mask,
 450         .unmask         = s3c_irq_uart2_unmask,
 451         .ack            = s3c_irq_uart2_ack,
 452 };
 453
 454 /* ADC and Touchscreen */
 455
 456 static void
 457 s3c_irq_adc_mask(unsigned int irqno)
 458 {
 459         s3c_irqsub_mask(irqno, INTMSK_ADCPARENT, 3 << 9);
 460 }
 461
 462 static void
 463 s3c_irq_adc_unmask(unsigned int irqno)
 464 {
 465         s3c_irqsub_unmask(irqno, INTMSK_ADCPARENT);
 466 }
 467
 468 static void
 469 s3c_irq_adc_ack(unsigned int irqno)
 470 {
 471         s3c_irqsub_ack(irqno, INTMSK_ADCPARENT, 3 << 9);
 472 }
 473
 474 static struct irqchip s3c_irq_adc = {
 475         .name           = "s3c-adc",
 476         .mask           = s3c_irq_adc_mask,
 477         .unmask         = s3c_irq_adc_unmask,
 478         .ack            = s3c_irq_adc_ack,
 479 };
 480
 481 /* irq demux for adc */
 482 static void s3c_irq_demux_adc(unsigned int irq,
 483                               struct irqdesc *desc,
 484                               struct pt_regs *regs)
 485 {
 486         unsigned int subsrc, submsk;
 487         unsigned int offset = 9;
 488         struct irqdesc *mydesc;
 489
 490         /* read the current pending interrupts, and the mask
 491          * for what it is available */
 492
 493         subsrc = __raw_readl(S3C2410_SUBSRCPND);
 494         submsk = __raw_readl(S3C2410_INTSUBMSK);
 495
 496         subsrc &= ~submsk;
 497         subsrc >>= offset;
 498         subsrc &= 3;
 499
 500         if (subsrc != 0) {
 501                 if (subsrc & 1) {
 502                         mydesc = irq_desc + IRQ_TC;
 503                         desc_handle_irq(IRQ_TC, mydesc, regs);
 504                 }
 505                 if (subsrc & 2) {
 506                         mydesc = irq_desc + IRQ_ADC;
 507                         desc_handle_irq(IRQ_ADC, mydesc, regs);
 508                 }
 509         }
 510 }
 511
 512 static void s3c_irq_demux_uart(unsigned int start,
 513                                struct pt_regs *regs)
 514 {
 515         unsigned int subsrc, submsk;
 516         unsigned int offset = start - IRQ_S3CUART_RX0;
 517         struct irqdesc *desc;
 518
 519         /* read the current pending interrupts, and the mask
 520          * for what it is available */
 521
 522         subsrc = __raw_readl(S3C2410_SUBSRCPND);
 523         submsk = __raw_readl(S3C2410_INTSUBMSK);
 524
 525         irqdbf2("s3c_irq_demux_uart: start=%d (%d), subsrc=0x%08x,0x%08x\n",
 526                 start, offset, subsrc, submsk);
 527
 528         subsrc &= ~submsk;
 529         subsrc >>= offset;
 530         subsrc &= 7;
 531
 532         if (subsrc != 0) {
 533                 desc = irq_desc + start;
 534
 535                 if (subsrc & 1)
 536                         desc_handle_irq(start, desc, regs);
 537
 538                 desc++;
 539
 540                 if (subsrc & 2)
 541                         desc_handle_irq(start+1, desc, regs);
 542
 543                 desc++;
 544
 545                 if (subsrc & 4)
 546                         desc_handle_irq(start+2, desc, regs);
 547         }
 548 }
 549
 550 /* uart demux entry points */
 551
 552 static void
 553 s3c_irq_demux_uart0(unsigned int irq,
 554                     struct irqdesc *desc,
 555                     struct pt_regs *regs)
 556 {
 557         irq = irq;
 558         s3c_irq_demux_uart(IRQ_S3CUART_RX0, regs);
 559 }
 560
 561 static void
 562 s3c_irq_demux_uart1(unsigned int irq,
 563                     struct irqdesc *desc,
 564                     struct pt_regs *regs)
 565 {
 566         irq = irq;
 567         s3c_irq_demux_uart(IRQ_S3CUART_RX1, regs);
 568 }
 569
 570 static void
 571 s3c_irq_demux_uart2(unsigned int irq,
 572                     struct irqdesc *desc,
 573                     struct pt_regs *regs)
 574 {
 575         irq = irq;
 576         s3c_irq_demux_uart(IRQ_S3CUART_RX2, regs);
 577 }
 578
 579 static void
 580 s3c_irq_demux_extint8(unsigned int irq,
 581                       struct irqdesc *desc,
 582                       struct pt_regs *regs)
 583 {
 584         unsigned long eintpnd = __raw_readl(S3C24XX_EINTPEND);
 585         unsigned long eintmsk = __raw_readl(S3C24XX_EINTMASK);
 586
 587         eintpnd &= ~eintmsk;
 588         eintpnd &= ~0xff;       /* ignore lower irqs */
 589
 590         /* we may as well handle all the pending IRQs here */
 591
 592         while (eintpnd) {
 593                 irq = __ffs(eintpnd);
 594                 eintpnd &= ~(1<<irq);
 595
 596                 irq += (IRQ_EINT4 - 4);
 597                 desc_handle_irq(irq, irq_desc + irq, regs);
 598         }
 599
 600 }
 601
 602 static void
 603 s3c_irq_demux_extint4t7(unsigned int irq,
 604                         struct irqdesc *desc,
 605                         struct pt_regs *regs)
 606 {
 607         unsigned long eintpnd = __raw_readl(S3C24XX_EINTPEND);
 608         unsigned long eintmsk = __raw_readl(S3C24XX_EINTMASK);
 609
 610         eintpnd &= ~eintmsk;
 611         eintpnd &= 0xff;        /* only lower irqs */
 612
 613         /* we may as well handle all the pending IRQs here */
 614
 615         while (eintpnd) {
 616                 irq = __ffs(eintpnd);
 617                 eintpnd &= ~(1<<irq);
 618
 619                 irq += (IRQ_EINT4 - 4);
 620
 621                 desc_handle_irq(irq, irq_desc + irq, regs);
 622         }
 623 }
 624
 625 #ifdef CONFIG_PM
 626
 627 static struct sleep_save irq_save[] = {
 628         SAVE_ITEM(S3C2410_INTMSK),
 629         SAVE_ITEM(S3C2410_INTSUBMSK),
 630 };
 631
 632 /* the extint values move between the s3c2410/s3c2440 and the s3c2412
 633  * so we use an array to hold them, and to calculate the address of
 634  * the register at run-time
 635 */
 636
 637 static unsigned long save_extint[3];
 638 static unsigned long save_eintflt[4];
 639 static unsigned long save_eintmask;
 640
 641 int s3c24xx_irq_suspend(struct sys_device *dev, pm_message_t state)
 642 {
 643         unsigned int i;
 644
 645         for (i = 0; i < ARRAY_SIZE(save_extint); i++)
 646                 save_extint[i] = __raw_readl(S3C24XX_EXTINT0 + (i*4));
 647
 648         for (i = 0; i < ARRAY_SIZE(save_eintflt); i++)
 649                 save_eintflt[i] = __raw_readl(S3C24XX_EINFLT0 + (i*4));
 650
 651         s3c2410_pm_do_save(irq_save, ARRAY_SIZE(irq_save));
 652         save_eintmask = __raw_readl(S3C24XX_EINTMASK);
 653
 654         return 0;
 655 }
 656
 657 int s3c24xx_irq_resume(struct sys_device *dev)
 658 {
 659         unsigned int i;
 660
 661         for (i = 0; i < ARRAY_SIZE(save_extint); i++)
 662                 __raw_writel(save_extint[i], S3C24XX_EXTINT0 + (i*4));
 663
 664         for (i = 0; i < ARRAY_SIZE(save_eintflt); i++)
 665                 __raw_writel(save_eintflt[i], S3C24XX_EINFLT0 + (i*4));
 666
 667         s3c2410_pm_do_restore(irq_save, ARRAY_SIZE(irq_save));
 668         __raw_writel(save_eintmask, S3C24XX_EINTMASK);
 669
 670         return 0;
 671 }
 672
 673 #else
 674 #define s3c24xx_irq_suspend NULL
 675 #define s3c24xx_irq_resume  NULL
 676 #endif
 677
 678 /* s3c24xx_init_irq
 679  *
 680  * Initialise S3C2410 IRQ system
 681 */
 682
 683 void __init s3c24xx_init_irq(void)
 684 {
 685         unsigned long pend;
 686         unsigned long last;
 687         int irqno;
 688         int i;
 689
 690         irqdbf("s3c2410_init_irq: clearing interrupt status flags\n");
 691
 692         /* first, clear all interrupts pending... */
 693
 694         last = 0;
 695         for (i = 0; i < 4; i++) {
 696                 pend = __raw_readl(S3C24XX_EINTPEND);
 697
 698                 if (pend == 0 || pend == last)
 699                         break;
 700
 701                 __raw_writel(pend, S3C24XX_EINTPEND);
 702                 printk("irq: clearing pending ext status %08x\n", (int)pend);
 703                 last = pend;
 704         }
 705
 706         last = 0;
 707         for (i = 0; i < 4; i++) {
 708                 pend = __raw_readl(S3C2410_INTPND);
 709
 710                 if (pend == 0 || pend == last)
 711                         break;
 712
 713                 __raw_writel(pend, S3C2410_SRCPND);
 714                 __raw_writel(pend, S3C2410_INTPND);
 715                 printk("irq: clearing pending status %08x\n", (int)pend);
 716                 last = pend;
 717         }
 718
 719         last = 0;
 720         for (i = 0; i < 4; i++) {
 721                 pend = __raw_readl(S3C2410_SUBSRCPND);
 722
 723                 if (pend == 0 || pend == last)
 724                         break;
 725
 726                 printk("irq: clearing subpending status %08x\n", (int)pend);
 727                 __raw_writel(pend, S3C2410_SUBSRCPND);
 728                 last = pend;
 729         }
 730
 731         /* register the main interrupts */
 732
 733         irqdbf("s3c2410_init_irq: registering s3c2410 interrupt handlers\n");
 734
 735         for (irqno = IRQ_EINT4t7; irqno <= IRQ_ADCPARENT; irqno++) {
 736                 /* set all the s3c2410 internal irqs */
 737
 738                 switch (irqno) {
 739                         /* deal with the special IRQs (cascaded) */
 740
 741                 case IRQ_EINT4t7:
 742                 case IRQ_EINT8t23:
 743                 case IRQ_UART0:
 744                 case IRQ_UART1:
 745                 case IRQ_UART2:
 746                 case IRQ_ADCPARENT:
 747                         set_irq_chip(irqno, &s3c_irq_level_chip);
 748                         set_irq_handler(irqno, do_level_IRQ);
 749                         break;
 750
 751                 case IRQ_RESERVED6:
 752                 case IRQ_RESERVED24:
 753                         /* no IRQ here */
 754                         break;
 755
 756                 default:
 757                         //irqdbf("registering irq %d (s3c irq)\n", irqno);
 758                         set_irq_chip(irqno, &s3c_irq_chip);
 759                         set_irq_handler(irqno, do_edge_IRQ);
 760                         set_irq_flags(irqno, IRQF_VALID);
 761                 }
 762         }
 763
 764         /* setup the cascade irq handlers */
 765
 766         set_irq_chained_handler(IRQ_EINT4t7, s3c_irq_demux_extint4t7);
 767         set_irq_chained_handler(IRQ_EINT8t23, s3c_irq_demux_extint8);
 768
 769         set_irq_chained_handler(IRQ_UART0, s3c_irq_demux_uart0);
 770         set_irq_chained_handler(IRQ_UART1, s3c_irq_demux_uart1);
 771         set_irq_chained_handler(IRQ_UART2, s3c_irq_demux_uart2);
 772         set_irq_chained_handler(IRQ_ADCPARENT, s3c_irq_demux_adc);
 773
 774         /* external interrupts */
 775
 776         for (irqno = IRQ_EINT0; irqno <= IRQ_EINT3; irqno++) {
 777                 irqdbf("registering irq %d (ext int)\n", irqno);
 778                 set_irq_chip(irqno, &s3c_irq_eint0t4);
 779                 set_irq_handler(irqno, do_edge_IRQ);
 780                 set_irq_flags(irqno, IRQF_VALID);
 781         }
 782
 783         for (irqno = IRQ_EINT4; irqno <= IRQ_EINT23; irqno++) {
 784                 irqdbf("registering irq %d (extended s3c irq)\n", irqno);
 785                 set_irq_chip(irqno, &s3c_irqext_chip);
 786                 set_irq_handler(irqno, do_edge_IRQ);
 787                 set_irq_flags(irqno, IRQF_VALID);
 788         }
 789
 790         /* register the uart interrupts */
 791
 792         irqdbf("s3c2410: registering external interrupts\n");
 793
 794         for (irqno = IRQ_S3CUART_RX0; irqno <= IRQ_S3CUART_ERR0; irqno++) {
 795                 irqdbf("registering irq %d (s3c uart0 irq)\n", irqno);
 796                 set_irq_chip(irqno, &s3c_irq_uart0);
 797                 set_irq_handler(irqno, do_level_IRQ);
 798                 set_irq_flags(irqno, IRQF_VALID);
 799         }
 800
 801         for (irqno = IRQ_S3CUART_RX1; irqno <= IRQ_S3CUART_ERR1; irqno++) {
 802                 irqdbf("registering irq %d (s3c uart1 irq)\n", irqno);
 803                 set_irq_chip(irqno, &s3c_irq_uart1);
 804                 set_irq_handler(irqno, do_level_IRQ);
 805                 set_irq_flags(irqno, IRQF_VALID);
 806         }
 807
 808         for (irqno = IRQ_S3CUART_RX2; irqno <= IRQ_S3CUART_ERR2; irqno++) {
 809                 irqdbf("registering irq %d (s3c uart2 irq)\n", irqno);
 810                 set_irq_chip(irqno, &s3c_irq_uart2);
 811                 set_irq_handler(irqno, do_level_IRQ);
 812                 set_irq_flags(irqno, IRQF_VALID);
 813         }
 814
 815         for (irqno = IRQ_TC; irqno <= IRQ_ADC; irqno++) {
 816                 irqdbf("registering irq %d (s3c adc irq)\n", irqno);
 817                 set_irq_chip(irqno, &s3c_irq_adc);
 818                 set_irq_handler(irqno, do_edge_IRQ);
 819                 set_irq_flags(irqno, IRQF_VALID);
 820         }
 821
 822         irqdbf("s3c2410: registered interrupt handlers\n");
 823 }