Merge branch 'for-2.6.39' of git://linux-nfs.org/~bfields/linux
[pandora-kernel.git] / arch / arm / mach-pxa / time.c
1 /*
2  * arch/arm/mach-pxa/time.c
3  *
4  * PXA clocksource, clockevents, and OST interrupt handlers.
5  * Copyright (c) 2007 by Bill Gatliff <bgat@billgatliff.com>.
6  *
7  * Derived from Nicolas Pitre's PXA timer handler Copyright (c) 2001
8  * by MontaVista Software, Inc.  (Nico, your code rocks!)
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License version 2 as
12  * published by the Free Software Foundation.
13  */
14
15 #include <linux/kernel.h>
16 #include <linux/init.h>
17 #include <linux/interrupt.h>
18 #include <linux/clockchips.h>
19 #include <linux/sched.h>
20
21 #include <asm/div64.h>
22 #include <asm/mach/irq.h>
23 #include <asm/mach/time.h>
24 #include <asm/sched_clock.h>
25 #include <mach/regs-ost.h>
26
27 /*
28  * This is PXA's sched_clock implementation. This has a resolution
29  * of at least 308 ns and a maximum value of 208 days.
30  *
31  * The return value is guaranteed to be monotonic in that range as
32  * long as there is always less than 582 seconds between successive
33  * calls to sched_clock() which should always be the case in practice.
34  */
35 static DEFINE_CLOCK_DATA(cd);
36
37 unsigned long long notrace sched_clock(void)
38 {
39         u32 cyc = OSCR;
40         return cyc_to_sched_clock(&cd, cyc, (u32)~0);
41 }
42
43 static void notrace pxa_update_sched_clock(void)
44 {
45         u32 cyc = OSCR;
46         update_sched_clock(&cd, cyc, (u32)~0);
47 }
48
49
50 #define MIN_OSCR_DELTA 16
51
52 static irqreturn_t
53 pxa_ost0_interrupt(int irq, void *dev_id)
54 {
55         struct clock_event_device *c = dev_id;
56
57         /* Disarm the compare/match, signal the event. */
58         OIER &= ~OIER_E0;
59         OSSR = OSSR_M0;
60         c->event_handler(c);
61
62         return IRQ_HANDLED;
63 }
64
65 static int
66 pxa_osmr0_set_next_event(unsigned long delta, struct clock_event_device *dev)
67 {
68         unsigned long next, oscr;
69
70         OIER |= OIER_E0;
71         next = OSCR + delta;
72         OSMR0 = next;
73         oscr = OSCR;
74
75         return (signed)(next - oscr) <= MIN_OSCR_DELTA ? -ETIME : 0;
76 }
77
78 static void
79 pxa_osmr0_set_mode(enum clock_event_mode mode, struct clock_event_device *dev)
80 {
81         switch (mode) {
82         case CLOCK_EVT_MODE_ONESHOT:
83                 OIER &= ~OIER_E0;
84                 OSSR = OSSR_M0;
85                 break;
86
87         case CLOCK_EVT_MODE_UNUSED:
88         case CLOCK_EVT_MODE_SHUTDOWN:
89                 /* initializing, released, or preparing for suspend */
90                 OIER &= ~OIER_E0;
91                 OSSR = OSSR_M0;
92                 break;
93
94         case CLOCK_EVT_MODE_RESUME:
95         case CLOCK_EVT_MODE_PERIODIC:
96                 break;
97         }
98 }
99
100 static struct clock_event_device ckevt_pxa_osmr0 = {
101         .name           = "osmr0",
102         .features       = CLOCK_EVT_FEAT_ONESHOT,
103         .rating         = 200,
104         .set_next_event = pxa_osmr0_set_next_event,
105         .set_mode       = pxa_osmr0_set_mode,
106 };
107
108 static cycle_t pxa_read_oscr(struct clocksource *cs)
109 {
110         return OSCR;
111 }
112
113 static struct clocksource cksrc_pxa_oscr0 = {
114         .name           = "oscr0",
115         .rating         = 200,
116         .read           = pxa_read_oscr,
117         .mask           = CLOCKSOURCE_MASK(32),
118         .flags          = CLOCK_SOURCE_IS_CONTINUOUS,
119 };
120
121 static struct irqaction pxa_ost0_irq = {
122         .name           = "ost0",
123         .flags          = IRQF_DISABLED | IRQF_TIMER | IRQF_IRQPOLL,
124         .handler        = pxa_ost0_interrupt,
125         .dev_id         = &ckevt_pxa_osmr0,
126 };
127
128 static void __init pxa_timer_init(void)
129 {
130         unsigned long clock_tick_rate = get_clock_tick_rate();
131
132         OIER = 0;
133         OSSR = OSSR_M0 | OSSR_M1 | OSSR_M2 | OSSR_M3;
134
135         init_sched_clock(&cd, pxa_update_sched_clock, 32, clock_tick_rate);
136
137         clocksource_calc_mult_shift(&cksrc_pxa_oscr0, clock_tick_rate, 4);
138         clockevents_calc_mult_shift(&ckevt_pxa_osmr0, clock_tick_rate, 4);
139         ckevt_pxa_osmr0.max_delta_ns =
140                 clockevent_delta2ns(0x7fffffff, &ckevt_pxa_osmr0);
141         ckevt_pxa_osmr0.min_delta_ns =
142                 clockevent_delta2ns(MIN_OSCR_DELTA * 2, &ckevt_pxa_osmr0) + 1;
143         ckevt_pxa_osmr0.cpumask = cpumask_of(0);
144
145         setup_irq(IRQ_OST0, &pxa_ost0_irq);
146
147         clocksource_register_hz(&cksrc_pxa_oscr0, clock_tick_rate);
148         clockevents_register_device(&ckevt_pxa_osmr0);
149 }
150
151 #ifdef CONFIG_PM
152 static unsigned long osmr[4], oier, oscr;
153
154 static void pxa_timer_suspend(void)
155 {
156         osmr[0] = OSMR0;
157         osmr[1] = OSMR1;
158         osmr[2] = OSMR2;
159         osmr[3] = OSMR3;
160         oier = OIER;
161         oscr = OSCR;
162 }
163
164 static void pxa_timer_resume(void)
165 {
166         /*
167          * Ensure that we have at least MIN_OSCR_DELTA between match
168          * register 0 and the OSCR, to guarantee that we will receive
169          * the one-shot timer interrupt.  We adjust OSMR0 in preference
170          * to OSCR to guarantee that OSCR is monotonically incrementing.
171          */
172         if (osmr[0] - oscr < MIN_OSCR_DELTA)
173                 osmr[0] += MIN_OSCR_DELTA;
174
175         OSMR0 = osmr[0];
176         OSMR1 = osmr[1];
177         OSMR2 = osmr[2];
178         OSMR3 = osmr[3];
179         OIER = oier;
180         OSCR = oscr;
181 }
182 #else
183 #define pxa_timer_suspend NULL
184 #define pxa_timer_resume NULL
185 #endif
186
187 struct sys_timer pxa_timer = {
188         .init           = pxa_timer_init,
189         .suspend        = pxa_timer_suspend,
190         .resume         = pxa_timer_resume,
191 };