arch/arm/mach-pxa/pxa3xx.c

   1 /*
   2  * linux/arch/arm/mach-pxa/pxa3xx.c
   3  *
   4  * code specific to pxa3xx aka Monahans
   5  *
   6  * Copyright (C) 2006 Marvell International Ltd.
   7  *
   8  * 2007-09-02: eric miao <eric.miao@marvell.com>
   9  *             initial version
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License version 2 as
  13  * published by the Free Software Foundation.
  14  */
  15
  16 #include <linux/module.h>
  17 #include <linux/kernel.h>
  18 #include <linux/init.h>
  19 #include <linux/pm.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/irq.h>
  22 #include <linux/io.h>
  23 #include <linux/sysdev.h>
  24
  25 #include <asm/mach/map.h>
  26 #include <mach/hardware.h>
  27 #include <mach/gpio.h>
  28 #include <mach/pxa3xx-regs.h>
  29 #include <mach/reset.h>
  30 #include <mach/ohci.h>
  31 #include <mach/pm.h>
  32 #include <mach/dma.h>
  33 #include <mach/regs-intc.h>
  34 #include <mach/smemc.h>
  35 #include <plat/i2c.h>
  36
  37 #include "generic.h"
  38 #include "devices.h"
  39 #include "clock.h"
  40
  41 #define PECR_IE(n)      ((1 << ((n) * 2)) << 28)
  42 #define PECR_IS(n)      ((1 << ((n) * 2)) << 29)
  43
  44 static DEFINE_PXA3_CKEN(pxa3xx_ffuart, FFUART, 14857000, 1);
  45 static DEFINE_PXA3_CKEN(pxa3xx_btuart, BTUART, 14857000, 1);
  46 static DEFINE_PXA3_CKEN(pxa3xx_stuart, STUART, 14857000, 1);
  47 static DEFINE_PXA3_CKEN(pxa3xx_i2c, I2C, 32842000, 0);
  48 static DEFINE_PXA3_CKEN(pxa3xx_udc, UDC, 48000000, 5);
  49 static DEFINE_PXA3_CKEN(pxa3xx_usbh, USBH, 48000000, 0);
  50 static DEFINE_PXA3_CKEN(pxa3xx_u2d, USB2, 48000000, 0);
  51 static DEFINE_PXA3_CKEN(pxa3xx_keypad, KEYPAD, 32768, 0);
  52 static DEFINE_PXA3_CKEN(pxa3xx_ssp1, SSP1, 13000000, 0);
  53 static DEFINE_PXA3_CKEN(pxa3xx_ssp2, SSP2, 13000000, 0);
  54 static DEFINE_PXA3_CKEN(pxa3xx_ssp3, SSP3, 13000000, 0);
  55 static DEFINE_PXA3_CKEN(pxa3xx_ssp4, SSP4, 13000000, 0);
  56 static DEFINE_PXA3_CKEN(pxa3xx_pwm0, PWM0, 13000000, 0);
  57 static DEFINE_PXA3_CKEN(pxa3xx_pwm1, PWM1, 13000000, 0);
  58 static DEFINE_PXA3_CKEN(pxa3xx_mmc1, MMC1, 19500000, 0);
  59 static DEFINE_PXA3_CKEN(pxa3xx_mmc2, MMC2, 19500000, 0);
  60
  61 static DEFINE_CK(pxa3xx_lcd, LCD, &clk_pxa3xx_hsio_ops);
  62 static DEFINE_CK(pxa3xx_smemc, SMC, &clk_pxa3xx_smemc_ops);
  63 static DEFINE_CK(pxa3xx_camera, CAMERA, &clk_pxa3xx_hsio_ops);
  64 static DEFINE_CK(pxa3xx_ac97, AC97, &clk_pxa3xx_ac97_ops);
  65 static DEFINE_CLK(pxa3xx_pout, &clk_pxa3xx_pout_ops, 13000000, 70);
  66
  67 static struct clk_lookup pxa3xx_clkregs[] = {
  68         INIT_CLKREG(&clk_pxa3xx_pout, NULL, "CLK_POUT"),
  69         /* Power I2C clock is always on */
  70         INIT_CLKREG(&clk_dummy, "pxa3xx-pwri2c.1", NULL),
  71         INIT_CLKREG(&clk_pxa3xx_lcd, "pxa2xx-fb", NULL),
  72         INIT_CLKREG(&clk_pxa3xx_camera, NULL, "CAMCLK"),
  73         INIT_CLKREG(&clk_pxa3xx_ac97, NULL, "AC97CLK"),
  74         INIT_CLKREG(&clk_pxa3xx_ffuart, "pxa2xx-uart.0", NULL),
  75         INIT_CLKREG(&clk_pxa3xx_btuart, "pxa2xx-uart.1", NULL),
  76         INIT_CLKREG(&clk_pxa3xx_stuart, "pxa2xx-uart.2", NULL),
  77         INIT_CLKREG(&clk_pxa3xx_stuart, "pxa2xx-ir", "UARTCLK"),
  78         INIT_CLKREG(&clk_pxa3xx_i2c, "pxa2xx-i2c.0", NULL),
  79         INIT_CLKREG(&clk_pxa3xx_udc, "pxa27x-udc", NULL),
  80         INIT_CLKREG(&clk_pxa3xx_usbh, "pxa27x-ohci", NULL),
  81         INIT_CLKREG(&clk_pxa3xx_u2d, "pxa3xx-u2d", NULL),
  82         INIT_CLKREG(&clk_pxa3xx_keypad, "pxa27x-keypad", NULL),
  83         INIT_CLKREG(&clk_pxa3xx_ssp1, "pxa27x-ssp.0", NULL),
  84         INIT_CLKREG(&clk_pxa3xx_ssp2, "pxa27x-ssp.1", NULL),
  85         INIT_CLKREG(&clk_pxa3xx_ssp3, "pxa27x-ssp.2", NULL),
  86         INIT_CLKREG(&clk_pxa3xx_ssp4, "pxa27x-ssp.3", NULL),
  87         INIT_CLKREG(&clk_pxa3xx_pwm0, "pxa27x-pwm.0", NULL),
  88         INIT_CLKREG(&clk_pxa3xx_pwm1, "pxa27x-pwm.1", NULL),
  89         INIT_CLKREG(&clk_pxa3xx_mmc1, "pxa2xx-mci.0", NULL),
  90         INIT_CLKREG(&clk_pxa3xx_mmc2, "pxa2xx-mci.1", NULL),
  91         INIT_CLKREG(&clk_pxa3xx_smemc, "pxa2xx-pcmcia", NULL),
  92 };
  93
  94 #ifdef CONFIG_PM
  95
  96 #define ISRAM_START     0x5c000000
  97 #define ISRAM_SIZE      SZ_256K
  98
  99 static void __iomem *sram;
 100 static unsigned long wakeup_src;
 101
 102 /*
 103  * Enter a standby mode (S0D1C2 or S0D2C2).  Upon wakeup, the dynamic
 104  * memory controller has to be reinitialised, so we place some code
 105  * in the SRAM to perform this function.
 106  *
 107  * We disable FIQs across the standby - otherwise, we might receive a
 108  * FIQ while the SDRAM is unavailable.
 109  */
 110 static void pxa3xx_cpu_standby(unsigned int pwrmode)
 111 {
 112         extern const char pm_enter_standby_start[], pm_enter_standby_end[];
 113         void (*fn)(unsigned int) = (void __force *)(sram + 0x8000);
 114
 115         memcpy_toio(sram + 0x8000, pm_enter_standby_start,
 116                     pm_enter_standby_end - pm_enter_standby_start);
 117
 118         AD2D0SR = ~0;
 119         AD2D1SR = ~0;
 120         AD2D0ER = wakeup_src;
 121         AD2D1ER = 0;
 122         ASCR = ASCR;
 123         ARSR = ARSR;
 124
 125         local_fiq_disable();
 126         fn(pwrmode);
 127         local_fiq_enable();
 128
 129         AD2D0ER = 0;
 130         AD2D1ER = 0;
 131 }
 132
 133 /*
 134  * NOTE:  currently, the OBM (OEM Boot Module) binary comes along with
 135  * PXA3xx development kits assumes that the resuming process continues
 136  * with the address stored within the first 4 bytes of SDRAM. The PSPR
 137  * register is used privately by BootROM and OBM, and _must_ be set to
 138  * 0x5c014000 for the moment.
 139  */
 140 static void pxa3xx_cpu_pm_suspend(void)
 141 {
 142         volatile unsigned long *p = (volatile void *)0xc0000000;
 143         unsigned long saved_data = *p;
 144
 145         extern void pxa3xx_cpu_suspend(void);
 146         extern void pxa3xx_cpu_resume(void);
 147
 148         /* resuming from D2 requires the HSIO2/BOOT/TPM clocks enabled */
 149         CKENA |= (1 << CKEN_BOOT) | (1 << CKEN_TPM);
 150         CKENB |= 1 << (CKEN_HSIO2 & 0x1f);
 151
 152         /* clear and setup wakeup source */
 153         AD3SR = ~0;
 154         AD3ER = wakeup_src;
 155         ASCR = ASCR;
 156         ARSR = ARSR;
 157
 158         PCFR |= (1u << 13);                     /* L1_DIS */
 159         PCFR &= ~((1u << 12) | (1u << 1));      /* L0_EN | SL_ROD */
 160
 161         PSPR = 0x5c014000;
 162
 163         /* overwrite with the resume address */
 164         *p = virt_to_phys(pxa3xx_cpu_resume);
 165
 166         pxa3xx_cpu_suspend();
 167
 168         *p = saved_data;
 169
 170         AD3ER = 0;
 171 }
 172
 173 static void pxa3xx_cpu_pm_enter(suspend_state_t state)
 174 {
 175         /*
 176          * Don't sleep if no wakeup sources are defined
 177          */
 178         if (wakeup_src == 0) {
 179                 printk(KERN_ERR "Not suspending: no wakeup sources\n");
 180                 return;
 181         }
 182
 183         switch (state) {
 184         case PM_SUSPEND_STANDBY:
 185                 pxa3xx_cpu_standby(PXA3xx_PM_S0D2C2);
 186                 break;
 187
 188         case PM_SUSPEND_MEM:
 189                 pxa3xx_cpu_pm_suspend();
 190                 break;
 191         }
 192 }
 193
 194 static int pxa3xx_cpu_pm_valid(suspend_state_t state)
 195 {
 196         return state == PM_SUSPEND_MEM || state == PM_SUSPEND_STANDBY;
 197 }
 198
 199 static struct pxa_cpu_pm_fns pxa3xx_cpu_pm_fns = {
 200         .valid          = pxa3xx_cpu_pm_valid,
 201         .enter          = pxa3xx_cpu_pm_enter,
 202 };
 203
 204 static void __init pxa3xx_init_pm(void)
 205 {
 206         sram = ioremap(ISRAM_START, ISRAM_SIZE);
 207         if (!sram) {
 208                 printk(KERN_ERR "Unable to map ISRAM: disabling standby/suspend\n");
 209                 return;
 210         }
 211
 212         /*
 213          * Since we copy wakeup code into the SRAM, we need to ensure
 214          * that it is preserved over the low power modes.  Note: bit 8
 215          * is undocumented in the developer manual, but must be set.
 216          */
 217         AD1R |= ADXR_L2 | ADXR_R0;
 218         AD2R |= ADXR_L2 | ADXR_R0;
 219         AD3R |= ADXR_L2 | ADXR_R0;
 220
 221         /*
 222          * Clear the resume enable registers.
 223          */
 224         AD1D0ER = 0;
 225         AD2D0ER = 0;
 226         AD2D1ER = 0;
 227         AD3ER = 0;
 228
 229         pxa_cpu_pm_fns = &pxa3xx_cpu_pm_fns;
 230 }
 231
 232 static int pxa3xx_set_wake(struct irq_data *d, unsigned int on)
 233 {
 234         unsigned long flags, mask = 0;
 235
 236         switch (d->irq) {
 237         case IRQ_SSP3:
 238                 mask = ADXER_MFP_WSSP3;
 239                 break;
 240         case IRQ_MSL:
 241                 mask = ADXER_WMSL0;
 242                 break;
 243         case IRQ_USBH2:
 244         case IRQ_USBH1:
 245                 mask = ADXER_WUSBH;
 246                 break;
 247         case IRQ_KEYPAD:
 248                 mask = ADXER_WKP;
 249                 break;
 250         case IRQ_AC97:
 251                 mask = ADXER_MFP_WAC97;
 252                 break;
 253         case IRQ_USIM:
 254                 mask = ADXER_WUSIM0;
 255                 break;
 256         case IRQ_SSP2:
 257                 mask = ADXER_MFP_WSSP2;
 258                 break;
 259         case IRQ_I2C:
 260                 mask = ADXER_MFP_WI2C;
 261                 break;
 262         case IRQ_STUART:
 263                 mask = ADXER_MFP_WUART3;
 264                 break;
 265         case IRQ_BTUART:
 266                 mask = ADXER_MFP_WUART2;
 267                 break;
 268         case IRQ_FFUART:
 269                 mask = ADXER_MFP_WUART1;
 270                 break;
 271         case IRQ_MMC:
 272                 mask = ADXER_MFP_WMMC1;
 273                 break;
 274         case IRQ_SSP:
 275                 mask = ADXER_MFP_WSSP1;
 276                 break;
 277         case IRQ_RTCAlrm:
 278                 mask = ADXER_WRTC;
 279                 break;
 280         case IRQ_SSP4:
 281                 mask = ADXER_MFP_WSSP4;
 282                 break;
 283         case IRQ_TSI:
 284                 mask = ADXER_WTSI;
 285                 break;
 286         case IRQ_USIM2:
 287                 mask = ADXER_WUSIM1;
 288                 break;
 289         case IRQ_MMC2:
 290                 mask = ADXER_MFP_WMMC2;
 291                 break;
 292         case IRQ_NAND:
 293                 mask = ADXER_MFP_WFLASH;
 294                 break;
 295         case IRQ_USB2:
 296                 mask = ADXER_WUSB2;
 297                 break;
 298         case IRQ_WAKEUP0:
 299                 mask = ADXER_WEXTWAKE0;
 300                 break;
 301         case IRQ_WAKEUP1:
 302                 mask = ADXER_WEXTWAKE1;
 303                 break;
 304         case IRQ_MMC3:
 305                 mask = ADXER_MFP_GEN12;
 306                 break;
 307         default:
 308                 return -EINVAL;
 309         }
 310
 311         local_irq_save(flags);
 312         if (on)
 313                 wakeup_src |= mask;
 314         else
 315                 wakeup_src &= ~mask;
 316         local_irq_restore(flags);
 317
 318         return 0;
 319 }
 320 #else
 321 static inline void pxa3xx_init_pm(void) {}
 322 #define pxa3xx_set_wake NULL
 323 #endif
 324
 325 static void pxa_ack_ext_wakeup(struct irq_data *d)
 326 {
 327         PECR |= PECR_IS(d->irq - IRQ_WAKEUP0);
 328 }
 329
 330 static void pxa_mask_ext_wakeup(struct irq_data *d)
 331 {
 332         ICMR2 &= ~(1 << ((d->irq - PXA_IRQ(0)) & 0x1f));
 333         PECR &= ~PECR_IE(d->irq - IRQ_WAKEUP0);
 334 }
 335
 336 static void pxa_unmask_ext_wakeup(struct irq_data *d)
 337 {
 338         ICMR2 |= 1 << ((d->irq - PXA_IRQ(0)) & 0x1f);
 339         PECR |= PECR_IE(d->irq - IRQ_WAKEUP0);
 340 }
 341
 342 static int pxa_set_ext_wakeup_type(struct irq_data *d, unsigned int flow_type)
 343 {
 344         if (flow_type & IRQ_TYPE_EDGE_RISING)
 345                 PWER |= 1 << (d->irq - IRQ_WAKEUP0);
 346
 347         if (flow_type & IRQ_TYPE_EDGE_FALLING)
 348                 PWER |= 1 << (d->irq - IRQ_WAKEUP0 + 2);
 349
 350         return 0;
 351 }
 352
 353 static struct irq_chip pxa_ext_wakeup_chip = {
 354         .name           = "WAKEUP",
 355         .irq_ack        = pxa_ack_ext_wakeup,
 356         .irq_mask       = pxa_mask_ext_wakeup,
 357         .irq_unmask     = pxa_unmask_ext_wakeup,
 358         .irq_set_type   = pxa_set_ext_wakeup_type,
 359 };
 360
 361 static void __init pxa_init_ext_wakeup_irq(set_wake_t fn)
 362 {
 363         int irq;
 364
 365         for (irq = IRQ_WAKEUP0; irq <= IRQ_WAKEUP1; irq++) {
 366                 set_irq_chip(irq, &pxa_ext_wakeup_chip);
 367                 set_irq_handler(irq, handle_edge_irq);
 368                 set_irq_flags(irq, IRQF_VALID);
 369         }
 370
 371         pxa_ext_wakeup_chip.irq_set_wake = fn;
 372 }
 373
 374 void __init pxa3xx_init_irq(void)
 375 {
 376         /* enable CP6 access */
 377         u32 value;
 378         __asm__ __volatile__("mrc p15, 0, %0, c15, c1, 0\n": "=r"(value));
 379         value |= (1 << 6);
 380         __asm__ __volatile__("mcr p15, 0, %0, c15, c1, 0\n": :"r"(value));
 381
 382         pxa_init_irq(56, pxa3xx_set_wake);
 383         pxa_init_ext_wakeup_irq(pxa3xx_set_wake);
 384         pxa_init_gpio(IRQ_GPIO_2_x, 2, 127, NULL);
 385 }
 386
 387 static struct map_desc pxa3xx_io_desc[] __initdata = {
 388         {       /* Mem Ctl */
 389                 .virtual        = SMEMC_VIRT,
 390                 .pfn            = __phys_to_pfn(PXA3XX_SMEMC_BASE),
 391                 .length         = 0x00200000,
 392                 .type           = MT_DEVICE
 393         }
 394 };
 395
 396 void __init pxa3xx_map_io(void)
 397 {
 398         pxa_map_io();
 399         iotable_init(ARRAY_AND_SIZE(pxa3xx_io_desc));
 400         pxa3xx_get_clk_frequency_khz(1);
 401 }
 402
 403 /*
 404  * device registration specific to PXA3xx.
 405  */
 406
 407 void __init pxa3xx_set_i2c_power_info(struct i2c_pxa_platform_data *info)
 408 {
 409         pxa_register_device(&pxa3xx_device_i2c_power, info);
 410 }
 411
 412 static struct platform_device *devices[] __initdata = {
 413         &pxa27x_device_udc,
 414         &pxa_device_pmu,
 415         &pxa_device_i2s,
 416         &pxa_device_asoc_ssp1,
 417         &pxa_device_asoc_ssp2,
 418         &pxa_device_asoc_ssp3,
 419         &pxa_device_asoc_ssp4,
 420         &pxa_device_asoc_platform,
 421         &sa1100_device_rtc,
 422         &pxa_device_rtc,
 423         &pxa27x_device_ssp1,
 424         &pxa27x_device_ssp2,
 425         &pxa27x_device_ssp3,
 426         &pxa3xx_device_ssp4,
 427         &pxa27x_device_pwm0,
 428         &pxa27x_device_pwm1,
 429 };
 430
 431 static struct sys_device pxa3xx_sysdev[] = {
 432         {
 433                 .cls    = &pxa_irq_sysclass,
 434         }, {
 435                 .cls    = &pxa3xx_mfp_sysclass,
 436         }, {
 437                 .cls    = &pxa_gpio_sysclass,
 438         }, {
 439                 .cls    = &pxa3xx_clock_sysclass,
 440         }
 441 };
 442
 443 static int __init pxa3xx_init(void)
 444 {
 445         int i, ret = 0;
 446
 447         if (cpu_is_pxa3xx()) {
 448
 449                 reset_status = ARSR;
 450
 451                 /*
 452                  * clear RDH bit every time after reset
 453                  *
 454                  * Note: the last 3 bits DxS are write-1-to-clear so carefully
 455                  * preserve them here in case they will be referenced later
 456                  */
 457                 ASCR &= ~(ASCR_RDH | ASCR_D1S | ASCR_D2S | ASCR_D3S);
 458
 459                 clkdev_add_table(pxa3xx_clkregs, ARRAY_SIZE(pxa3xx_clkregs));
 460
 461                 if ((ret = pxa_init_dma(IRQ_DMA, 32)))
 462                         return ret;
 463
 464                 pxa3xx_init_pm();
 465
 466                 for (i = 0; i < ARRAY_SIZE(pxa3xx_sysdev); i++) {
 467                         ret = sysdev_register(&pxa3xx_sysdev[i]);
 468                         if (ret)
 469                                 pr_err("failed to register sysdev[%d]\n", i);
 470                 }
 471
 472                 ret = platform_add_devices(devices, ARRAY_SIZE(devices));
 473         }
 474
 475         return ret;
 476 }
 477
 478 postcore_initcall(pxa3xx_init);