arch/arm/mach-omap2/timer.c

   1 /*
   2  * linux/arch/arm/mach-omap2/timer.c
   3  *
   4  * OMAP2 GP timer support.
   5  *
   6  * Copyright (C) 2009 Nokia Corporation
   7  *
   8  * Update to use new clocksource/clockevent layers
   9  * Author: Kevin Hilman, MontaVista Software, Inc. <source@mvista.com>
  10  * Copyright (C) 2007 MontaVista Software, Inc.
  11  *
  12  * Original driver:
  13  * Copyright (C) 2005 Nokia Corporation
  14  * Author: Paul Mundt <paul.mundt@nokia.com>
  15  *         Juha Yrjölä <juha.yrjola@nokia.com>
  16  * OMAP Dual-mode timer framework support by Timo Teras
  17  *
  18  * Some parts based off of TI's 24xx code:
  19  *
  20  * Copyright (C) 2004-2009 Texas Instruments, Inc.
  21  *
  22  * Roughly modelled after the OMAP1 MPU timer code.
  23  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
  24  *
  25  * This file is subject to the terms and conditions of the GNU General Public
  26  * License. See the file "COPYING" in the main directory of this archive
  27  * for more details.
  28  */
  29 #include <linux/init.h>
  30 #include <linux/time.h>
  31 #include <linux/interrupt.h>
  32 #include <linux/err.h>
  33 #include <linux/clk.h>
  34 #include <linux/delay.h>
  35 #include <linux/irq.h>
  36 #include <linux/clocksource.h>
  37 #include <linux/clockchips.h>
  38 #include <linux/slab.h>
  39
  40 #include <asm/mach/time.h>
  41 #include <plat/dmtimer.h>
  42 #include <asm/localtimer.h>
  43 #include <asm/sched_clock.h>
  44 #include <plat/common.h>
  45 #include <plat/omap_hwmod.h>
  46 #include <plat/omap_device.h>
  47 #include <plat/omap-pm.h>
  48
  49 #include "powerdomain.h"
  50
  51 /* Parent clocks, eventually these will come from the clock framework */
  52
  53 #define OMAP2_MPU_SOURCE        "sys_ck"
  54 #define OMAP3_MPU_SOURCE        OMAP2_MPU_SOURCE
  55 #define OMAP4_MPU_SOURCE        "sys_clkin_ck"
  56 #define OMAP2_32K_SOURCE        "func_32k_ck"
  57 #define OMAP3_32K_SOURCE        "omap_32k_fck"
  58 #define OMAP4_32K_SOURCE        "sys_32k_ck"
  59
  60 #ifdef CONFIG_OMAP_32K_TIMER
  61 #define OMAP2_CLKEV_SOURCE      OMAP2_32K_SOURCE
  62 #define OMAP3_CLKEV_SOURCE      OMAP3_32K_SOURCE
  63 #define OMAP4_CLKEV_SOURCE      OMAP4_32K_SOURCE
  64 #define OMAP3_SECURE_TIMER      12
  65 #else
  66 #define OMAP2_CLKEV_SOURCE      OMAP2_MPU_SOURCE
  67 #define OMAP3_CLKEV_SOURCE      OMAP3_MPU_SOURCE
  68 #define OMAP4_CLKEV_SOURCE      OMAP4_MPU_SOURCE
  69 #define OMAP3_SECURE_TIMER      1
  70 #endif
  71
  72 /* MAX_GPTIMER_ID: number of GPTIMERs on the chip */
  73 #define MAX_GPTIMER_ID          12
  74
  75 static u32 sys_timer_reserved;
  76
  77 /* Clockevent code */
  78
  79 static struct omap_dm_timer clkev;
  80 static struct clock_event_device clockevent_gpt;
  81
  82 static irqreturn_t omap2_gp_timer_interrupt(int irq, void *dev_id)
  83 {
  84         struct clock_event_device *evt = &clockevent_gpt;
  85
  86         __omap_dm_timer_write_status(&clkev, OMAP_TIMER_INT_OVERFLOW);
  87
  88         evt->event_handler(evt);
  89         return IRQ_HANDLED;
  90 }
  91
  92 static struct irqaction omap2_gp_timer_irq = {
  93         .name           = "gp timer",
  94         .flags          = IRQF_DISABLED | IRQF_TIMER | IRQF_IRQPOLL,
  95         .handler        = omap2_gp_timer_interrupt,
  96 };
  97
  98 static int omap2_gp_timer_set_next_event(unsigned long cycles,
  99                                          struct clock_event_device *evt)
 100 {
 101         __omap_dm_timer_load_start(&clkev, OMAP_TIMER_CTRL_ST,
 102                                                 0xffffffff - cycles, 1);
 103
 104         return 0;
 105 }
 106
 107 static void omap2_gp_timer_set_mode(enum clock_event_mode mode,
 108                                     struct clock_event_device *evt)
 109 {
 110         u32 period;
 111
 112         __omap_dm_timer_stop(&clkev, 1, clkev.rate);
 113
 114         switch (mode) {
 115         case CLOCK_EVT_MODE_PERIODIC:
 116                 period = clkev.rate / HZ;
 117                 period -= 1;
 118                 /* Looks like we need to first set the load value separately */
 119                 __omap_dm_timer_write(&clkev, OMAP_TIMER_LOAD_REG,
 120                                         0xffffffff - period, 1);
 121                 __omap_dm_timer_load_start(&clkev,
 122                                         OMAP_TIMER_CTRL_AR | OMAP_TIMER_CTRL_ST,
 123                                                 0xffffffff - period, 1);
 124                 break;
 125         case CLOCK_EVT_MODE_ONESHOT:
 126                 break;
 127         case CLOCK_EVT_MODE_UNUSED:
 128         case CLOCK_EVT_MODE_SHUTDOWN:
 129         case CLOCK_EVT_MODE_RESUME:
 130                 break;
 131         }
 132 }
 133
 134 static struct clock_event_device clockevent_gpt = {
 135         .name           = "gp timer",
 136         .features       = CLOCK_EVT_FEAT_PERIODIC | CLOCK_EVT_FEAT_ONESHOT,
 137         .shift          = 32,
 138         .set_next_event = omap2_gp_timer_set_next_event,
 139         .set_mode       = omap2_gp_timer_set_mode,
 140 };
 141
 142 static int __init omap_dm_timer_init_one(struct omap_dm_timer *timer,
 143                                                 int gptimer_id,
 144                                                 const char *fck_source)
 145 {
 146         char name[10]; /* 10 = sizeof("gptXX_Xck0") */
 147         struct omap_hwmod *oh;
 148         size_t size;
 149         int res = 0;
 150
 151         sprintf(name, "timer%d", gptimer_id);
 152         omap_hwmod_setup_one(name);
 153         oh = omap_hwmod_lookup(name);
 154         if (!oh)
 155                 return -ENODEV;
 156
 157         timer->irq = oh->mpu_irqs[0].irq;
 158         timer->phys_base = oh->slaves[0]->addr->pa_start;
 159         size = oh->slaves[0]->addr->pa_end - timer->phys_base;
 160
 161         /* Static mapping, never released */
 162         timer->io_base = ioremap(timer->phys_base, size);
 163         if (!timer->io_base)
 164                 return -ENXIO;
 165
 166         /* After the dmtimer is using hwmod these clocks won't be needed */
 167         sprintf(name, "gpt%d_fck", gptimer_id);
 168         timer->fclk = clk_get(NULL, name);
 169         if (IS_ERR(timer->fclk))
 170                 return -ENODEV;
 171
 172         omap_hwmod_enable(oh);
 173
 174         sys_timer_reserved |= (1 << (gptimer_id - 1));
 175
 176         if (gptimer_id != 12) {
 177                 struct clk *src;
 178
 179                 src = clk_get(NULL, fck_source);
 180                 if (IS_ERR(src)) {
 181                         res = -EINVAL;
 182                 } else {
 183                         res = __omap_dm_timer_set_source(timer->fclk, src);
 184                         if (IS_ERR_VALUE(res))
 185                                 pr_warning("%s: timer%i cannot set source\n",
 186                                                 __func__, gptimer_id);
 187                         clk_put(src);
 188                 }
 189         }
 190         __omap_dm_timer_init_regs(timer);
 191         __omap_dm_timer_reset(timer, 1, 1);
 192         timer->posted = 1;
 193
 194         timer->rate = clk_get_rate(timer->fclk);
 195
 196         timer->reserved = 1;
 197
 198         return res;
 199 }
 200
 201 static void __init omap2_gp_clockevent_init(int gptimer_id,
 202                                                 const char *fck_source)
 203 {
 204         int res;
 205
 206         res = omap_dm_timer_init_one(&clkev, gptimer_id, fck_source);
 207         BUG_ON(res);
 208
 209         omap2_gp_timer_irq.dev_id = (void *)&clkev;
 210         setup_irq(clkev.irq, &omap2_gp_timer_irq);
 211
 212         __omap_dm_timer_int_enable(&clkev, OMAP_TIMER_INT_OVERFLOW);
 213
 214         clockevent_gpt.mult = div_sc(clkev.rate, NSEC_PER_SEC,
 215                                      clockevent_gpt.shift);
 216         clockevent_gpt.max_delta_ns =
 217                 clockevent_delta2ns(0xffffffff, &clockevent_gpt);
 218         clockevent_gpt.min_delta_ns =
 219                 clockevent_delta2ns(3, &clockevent_gpt);
 220                 /* Timer internal resynch latency. */
 221
 222         clockevent_gpt.cpumask = cpumask_of(0);
 223         clockevents_register_device(&clockevent_gpt);
 224
 225         pr_info("OMAP clockevent source: GPTIMER%d at %lu Hz\n",
 226                 gptimer_id, clkev.rate);
 227 }
 228
 229 /* Clocksource code */
 230
 231 #ifdef CONFIG_OMAP_32K_TIMER
 232 /*
 233  * When 32k-timer is enabled, don't use GPTimer for clocksource
 234  * instead, just leave default clocksource which uses the 32k
 235  * sync counter.  See clocksource setup in plat-omap/counter_32k.c
 236  */
 237
 238 static void __init omap2_gp_clocksource_init(int unused, const char *dummy)
 239 {
 240         omap_init_clocksource_32k();
 241 }
 242
 243 #else
 244
 245 static struct omap_dm_timer clksrc;
 246
 247 /*
 248  * clocksource
 249  */
 250 static DEFINE_CLOCK_DATA(cd);
 251 static cycle_t clocksource_read_cycles(struct clocksource *cs)
 252 {
 253         return (cycle_t)__omap_dm_timer_read_counter(&clksrc, 1);
 254 }
 255
 256 static struct clocksource clocksource_gpt = {
 257         .name           = "gp timer",
 258         .rating         = 300,
 259         .read           = clocksource_read_cycles,
 260         .mask           = CLOCKSOURCE_MASK(32),
 261         .flags          = CLOCK_SOURCE_IS_CONTINUOUS,
 262 };
 263
 264 static void notrace dmtimer_update_sched_clock(void)
 265 {
 266         u32 cyc;
 267
 268         cyc = __omap_dm_timer_read_counter(&clksrc, 1);
 269
 270         update_sched_clock(&cd, cyc, (u32)~0);
 271 }
 272
 273 unsigned long long notrace sched_clock(void)
 274 {
 275         u32 cyc = 0;
 276
 277         if (clksrc.reserved)
 278                 cyc = __omap_dm_timer_read_counter(&clksrc, 1);
 279
 280         return cyc_to_sched_clock(&cd, cyc, (u32)~0);
 281 }
 282
 283 /* Setup free-running counter for clocksource */
 284 static void __init omap2_gp_clocksource_init(int gptimer_id,
 285                                                 const char *fck_source)
 286 {
 287         int res;
 288
 289         res = omap_dm_timer_init_one(&clksrc, gptimer_id, fck_source);
 290         BUG_ON(res);
 291
 292         pr_info("OMAP clocksource: GPTIMER%d at %lu Hz\n",
 293                 gptimer_id, clksrc.rate);
 294
 295         __omap_dm_timer_load_start(&clksrc,
 296                         OMAP_TIMER_CTRL_ST | OMAP_TIMER_CTRL_AR, 0, 1);
 297         init_sched_clock(&cd, dmtimer_update_sched_clock, 32, clksrc.rate);
 298
 299         if (clocksource_register_hz(&clocksource_gpt, clksrc.rate))
 300                 pr_err("Could not register clocksource %s\n",
 301                         clocksource_gpt.name);
 302 }
 303 #endif
 304
 305 #define OMAP_SYS_TIMER_INIT(name, clkev_nr, clkev_src,                  \
 306                                 clksrc_nr, clksrc_src)                  \
 307 static void __init omap##name##_timer_init(void)                        \
 308 {                                                                       \
 309         omap2_gp_clockevent_init((clkev_nr), clkev_src);                \
 310         omap2_gp_clocksource_init((clksrc_nr), clksrc_src);             \
 311 }
 312
 313 #define OMAP_SYS_TIMER(name)                                            \
 314 struct sys_timer omap##name##_timer = {                                 \
 315         .init   = omap##name##_timer_init,                              \
 316 };
 317
 318 #ifdef CONFIG_ARCH_OMAP2
 319 OMAP_SYS_TIMER_INIT(2, 1, OMAP2_CLKEV_SOURCE, 2, OMAP2_MPU_SOURCE)
 320 OMAP_SYS_TIMER(2)
 321 #endif
 322
 323 #ifdef CONFIG_ARCH_OMAP3
 324 OMAP_SYS_TIMER_INIT(3, 1, OMAP3_CLKEV_SOURCE, 2, OMAP3_MPU_SOURCE)
 325 OMAP_SYS_TIMER(3)
 326 OMAP_SYS_TIMER_INIT(3_secure, OMAP3_SECURE_TIMER, OMAP3_CLKEV_SOURCE,
 327                         2, OMAP3_MPU_SOURCE)
 328 OMAP_SYS_TIMER(3_secure)
 329 #endif
 330
 331 #ifdef CONFIG_ARCH_OMAP4
 332 static void __init omap4_timer_init(void)
 333 {
 334 #ifdef CONFIG_LOCAL_TIMERS
 335         twd_base = ioremap(OMAP44XX_LOCAL_TWD_BASE, SZ_256);
 336         BUG_ON(!twd_base);
 337 #endif
 338         omap2_gp_clockevent_init(1, OMAP4_CLKEV_SOURCE);
 339         omap2_gp_clocksource_init(2, OMAP4_MPU_SOURCE);
 340 }
 341 OMAP_SYS_TIMER(4)
 342 #endif
 343
 344 /**
 345  * omap2_dm_timer_set_src - change the timer input clock source
 346  * @pdev:       timer platform device pointer
 347  * @source:     array index of parent clock source
 348  */
 349 static int omap2_dm_timer_set_src(struct platform_device *pdev, int source)
 350 {
 351         int ret;
 352         struct dmtimer_platform_data *pdata = pdev->dev.platform_data;
 353         struct clk *fclk, *parent;
 354         char *parent_name = NULL;
 355
 356         fclk = clk_get(&pdev->dev, "fck");
 357         if (IS_ERR_OR_NULL(fclk)) {
 358                 dev_err(&pdev->dev, "%s: %d: clk_get() FAILED\n",
 359                                 __func__, __LINE__);
 360                 return -EINVAL;
 361         }
 362
 363         switch (source) {
 364         case OMAP_TIMER_SRC_SYS_CLK:
 365                 parent_name = "sys_ck";
 366                 break;
 367
 368         case OMAP_TIMER_SRC_32_KHZ:
 369                 parent_name = "32k_ck";
 370                 break;
 371
 372         case OMAP_TIMER_SRC_EXT_CLK:
 373                 if (pdata->timer_ip_version == OMAP_TIMER_IP_VERSION_1) {
 374                         parent_name = "alt_ck";
 375                         break;
 376                 }
 377                 dev_err(&pdev->dev, "%s: %d: invalid clk src.\n",
 378                         __func__, __LINE__);
 379                 clk_put(fclk);
 380                 return -EINVAL;
 381         }
 382
 383         parent = clk_get(&pdev->dev, parent_name);
 384         if (IS_ERR_OR_NULL(parent)) {
 385                 dev_err(&pdev->dev, "%s: %d: clk_get() %s FAILED\n",
 386                         __func__, __LINE__, parent_name);
 387                 clk_put(fclk);
 388                 return -EINVAL;
 389         }
 390
 391         ret = clk_set_parent(fclk, parent);
 392         if (IS_ERR_VALUE(ret)) {
 393                 dev_err(&pdev->dev, "%s: clk_set_parent() to %s FAILED\n",
 394                         __func__, parent_name);
 395                 ret = -EINVAL;
 396         }
 397
 398         clk_put(parent);
 399         clk_put(fclk);
 400
 401         return ret;
 402 }
 403
 404 /**
 405  * omap_timer_init - build and register timer device with an
 406  * associated timer hwmod
 407  * @oh: timer hwmod pointer to be used to build timer device
 408  * @user:       parameter that can be passed from calling hwmod API
 409  *
 410  * Called by omap_hwmod_for_each_by_class to register each of the timer
 411  * devices present in the system. The number of timer devices is known
 412  * by parsing through the hwmod database for a given class name. At the
 413  * end of function call memory is allocated for timer device and it is
 414  * registered to the framework ready to be proved by the driver.
 415  */
 416 static int __init omap_timer_init(struct omap_hwmod *oh, void *unused)
 417 {
 418         int id;
 419         int ret = 0;
 420         char *name = "omap_timer";
 421         struct dmtimer_platform_data *pdata;
 422         struct platform_device *pdev;
 423         struct omap_timer_capability_dev_attr *timer_dev_attr;
 424         struct powerdomain *pwrdm;
 425
 426         pr_debug("%s: %s\n", __func__, oh->name);
 427
 428         /* on secure device, do not register secure timer */
 429         timer_dev_attr = oh->dev_attr;
 430         if (omap_type() != OMAP2_DEVICE_TYPE_GP && timer_dev_attr)
 431                 if (timer_dev_attr->timer_capability == OMAP_TIMER_SECURE)
 432                         return ret;
 433
 434         pdata = kzalloc(sizeof(*pdata), GFP_KERNEL);
 435         if (!pdata) {
 436                 pr_err("%s: No memory for [%s]\n", __func__, oh->name);
 437                 return -ENOMEM;
 438         }
 439
 440         /*
 441          * Extract the IDs from name field in hwmod database
 442          * and use the same for constructing ids' for the
 443          * timer devices. In a way, we are avoiding usage of
 444          * static variable witin the function to do the same.
 445          * CAUTION: We have to be careful and make sure the
 446          * name in hwmod database does not change in which case
 447          * we might either make corresponding change here or
 448          * switch back static variable mechanism.
 449          */
 450         sscanf(oh->name, "timer%2d", &id);
 451
 452         pdata->set_timer_src = omap2_dm_timer_set_src;
 453         pdata->timer_ip_version = oh->class->rev;
 454
 455         /* Mark clocksource and clockevent timers as reserved */
 456         if ((sys_timer_reserved >> (id - 1)) & 0x1)
 457                 pdata->reserved = 1;
 458
 459         pwrdm = omap_hwmod_get_pwrdm(oh);
 460         pdata->loses_context = pwrdm_can_ever_lose_context(pwrdm);
 461 #ifdef CONFIG_PM
 462         pdata->get_context_loss_count = omap_pm_get_dev_context_loss_count;
 463 #endif
 464         pdev = omap_device_build(name, id, oh, pdata, sizeof(*pdata),
 465                                  NULL, 0, 0);
 466
 467         if (IS_ERR(pdev)) {
 468                 pr_err("%s: Can't build omap_device for %s: %s.\n",
 469                         __func__, name, oh->name);
 470                 ret = -EINVAL;
 471         }
 472
 473         kfree(pdata);
 474
 475         return ret;
 476 }
 477
 478 /**
 479  * omap2_dm_timer_init - top level regular device initialization
 480  *
 481  * Uses dedicated hwmod api to parse through hwmod database for
 482  * given class name and then build and register the timer device.
 483  */
 484 static int __init omap2_dm_timer_init(void)
 485 {
 486         int ret;
 487
 488         ret = omap_hwmod_for_each_by_class("timer", omap_timer_init, NULL);
 489         if (unlikely(ret)) {
 490                 pr_err("%s: device registration failed.\n", __func__);
 491                 return -EINVAL;
 492         }
 493
 494         return 0;
 495 }
 496 arch_initcall(omap2_dm_timer_init);