OMAP: Add clk_get_parent() for OMAP2/3
[pandora-kernel.git] / arch / arm / mach-omap2 / clock.h
1 /*
2  *  linux/arch/arm/mach-omap2/clock.h
3  *
4  *  Copyright (C) 2005-2008 Texas Instruments, Inc.
5  *  Copyright (C) 2004-2008 Nokia Corporation
6  *
7  *  Contacts:
8  *  Richard Woodruff <r-woodruff2@ti.com>
9  *  Paul Walmsley
10  *
11  * This program is free software; you can redistribute it and/or modify
12  * it under the terms of the GNU General Public License version 2 as
13  * published by the Free Software Foundation.
14  */
15
16 #ifndef __ARCH_ARM_MACH_OMAP2_CLOCK_H
17 #define __ARCH_ARM_MACH_OMAP2_CLOCK_H
18
19 #include <mach/clock.h>
20
21 /* The maximum error between a target DPLL rate and the rounded rate in Hz */
22 #define DEFAULT_DPLL_RATE_TOLERANCE     50000
23
24 int omap2_clk_init(void);
25 int omap2_clk_enable(struct clk *clk);
26 void omap2_clk_disable(struct clk *clk);
27 long omap2_clk_round_rate(struct clk *clk, unsigned long rate);
28 int omap2_clk_set_rate(struct clk *clk, unsigned long rate);
29 int omap2_clk_set_parent(struct clk *clk, struct clk *new_parent);
30 int omap2_dpll_set_rate_tolerance(struct clk *clk, unsigned int tolerance);
31 long omap2_dpll_round_rate(struct clk *clk, unsigned long target_rate);
32 struct clk *omap2_clk_get_parent(struct clk *clk);
33
34 #ifdef CONFIG_OMAP_RESET_CLOCKS
35 void omap2_clk_disable_unused(struct clk *clk);
36 #else
37 #define omap2_clk_disable_unused        NULL
38 #endif
39
40 void omap2_clksel_recalc(struct clk *clk);
41 void omap2_init_clk_clkdm(struct clk *clk);
42 void omap2_init_clksel_parent(struct clk *clk);
43 u32 omap2_clksel_get_divisor(struct clk *clk);
44 u32 omap2_clksel_round_rate_div(struct clk *clk, unsigned long target_rate,
45                                 u32 *new_div);
46 u32 omap2_clksel_to_divisor(struct clk *clk, u32 field_val);
47 u32 omap2_divisor_to_clksel(struct clk *clk, u32 div);
48 void omap2_fixed_divisor_recalc(struct clk *clk);
49 long omap2_clksel_round_rate(struct clk *clk, unsigned long target_rate);
50 int omap2_clksel_set_rate(struct clk *clk, unsigned long rate);
51 u32 omap2_get_dpll_rate(struct clk *clk);
52 int omap2_wait_clock_ready(s16 prcm_mod, u16 idlest_reg, u32 cval,
53                            const char *name);
54 void omap2_clk_prepare_for_reboot(void);
55
56 extern u8 cpu_mask;
57
58 /* clksel_rate data common to 24xx/343x */
59 static const struct clksel_rate gpt_32k_rates[] = {
60          { .div = 1, .val = 0, .flags = RATE_IN_24XX | RATE_IN_343X | DEFAULT_RATE },
61          { .div = 0 }
62 };
63
64 static const struct clksel_rate gpt_sys_rates[] = {
65          { .div = 1, .val = 1, .flags = RATE_IN_24XX | RATE_IN_343X | DEFAULT_RATE },
66          { .div = 0 }
67 };
68
69 static const struct clksel_rate gfx_l3_rates[] = {
70         { .div = 1, .val = 1, .flags = RATE_IN_24XX | RATE_IN_343X },
71         { .div = 2, .val = 2, .flags = RATE_IN_24XX | RATE_IN_343X | DEFAULT_RATE },
72         { .div = 3, .val = 3, .flags = RATE_IN_243X | RATE_IN_343X },
73         { .div = 4, .val = 4, .flags = RATE_IN_243X | RATE_IN_343X },
74         { .div = 0 }
75 };
76
77
78 #endif