ARM: 8255/1: perf: Prevent wraparound during overflow
[pandora-kernel.git] / arch / arm / kernel / perf_event.c
1 #undef DEBUG
2
3 /*
4  * ARM performance counter support.
5  *
6  * Copyright (C) 2009 picoChip Designs, Ltd., Jamie Iles
7  * Copyright (C) 2010 ARM Ltd., Will Deacon <will.deacon@arm.com>
8  *
9  * This code is based on the sparc64 perf event code, which is in turn based
10  * on the x86 code. Callchain code is based on the ARM OProfile backtrace
11  * code.
12  */
13 #define pr_fmt(fmt) "hw perfevents: " fmt
14
15 #include <linux/bitmap.h>
16 #include <linux/interrupt.h>
17 #include <linux/kernel.h>
18 #include <linux/export.h>
19 #include <linux/perf_event.h>
20 #include <linux/platform_device.h>
21 #include <linux/spinlock.h>
22 #include <linux/uaccess.h>
23
24 #include <asm/cputype.h>
25 #include <asm/irq.h>
26 #include <asm/irq_regs.h>
27 #include <asm/pmu.h>
28 #include <asm/stacktrace.h>
29
30 /*
31  * ARMv6 supports a maximum of 3 events, starting from index 0. If we add
32  * another platform that supports more, we need to increase this to be the
33  * largest of all platforms.
34  *
35  * ARMv7 supports up to 32 events:
36  *  cycle counter CCNT + 31 events counters CNT0..30.
37  *  Cortex-A8 has 1+4 counters, Cortex-A9 has 1+6 counters.
38  */
39 #define ARMPMU_MAX_HWEVENTS             32
40
41 static DEFINE_PER_CPU(struct perf_event * [ARMPMU_MAX_HWEVENTS], hw_events);
42 static DEFINE_PER_CPU(unsigned long [BITS_TO_LONGS(ARMPMU_MAX_HWEVENTS)], used_mask);
43 static DEFINE_PER_CPU(struct pmu_hw_events, cpu_hw_events);
44
45 #define to_arm_pmu(p) (container_of(p, struct arm_pmu, pmu))
46
47 /* Set at runtime when we know what CPU type we are. */
48 static struct arm_pmu *cpu_pmu;
49
50 enum arm_perf_pmu_ids
51 armpmu_get_pmu_id(void)
52 {
53         int id = -ENODEV;
54
55         if (cpu_pmu != NULL)
56                 id = cpu_pmu->id;
57
58         return id;
59 }
60 EXPORT_SYMBOL_GPL(armpmu_get_pmu_id);
61
62 int
63 armpmu_get_max_events(void)
64 {
65         int max_events = 0;
66
67         if (cpu_pmu != NULL)
68                 max_events = cpu_pmu->num_events;
69
70         return max_events;
71 }
72 EXPORT_SYMBOL_GPL(armpmu_get_max_events);
73
74 int perf_num_counters(void)
75 {
76         return armpmu_get_max_events();
77 }
78 EXPORT_SYMBOL_GPL(perf_num_counters);
79
80 #define HW_OP_UNSUPPORTED               0xFFFF
81
82 #define C(_x) \
83         PERF_COUNT_HW_CACHE_##_x
84
85 #define CACHE_OP_UNSUPPORTED            0xFFFF
86
87 static int
88 armpmu_map_cache_event(const unsigned (*cache_map)
89                                       [PERF_COUNT_HW_CACHE_MAX]
90                                       [PERF_COUNT_HW_CACHE_OP_MAX]
91                                       [PERF_COUNT_HW_CACHE_RESULT_MAX],
92                        u64 config)
93 {
94         unsigned int cache_type, cache_op, cache_result, ret;
95
96         cache_type = (config >>  0) & 0xff;
97         if (cache_type >= PERF_COUNT_HW_CACHE_MAX)
98                 return -EINVAL;
99
100         cache_op = (config >>  8) & 0xff;
101         if (cache_op >= PERF_COUNT_HW_CACHE_OP_MAX)
102                 return -EINVAL;
103
104         cache_result = (config >> 16) & 0xff;
105         if (cache_result >= PERF_COUNT_HW_CACHE_RESULT_MAX)
106                 return -EINVAL;
107
108         ret = (int)(*cache_map)[cache_type][cache_op][cache_result];
109
110         if (ret == CACHE_OP_UNSUPPORTED)
111                 return -ENOENT;
112
113         return ret;
114 }
115
116 static int
117 armpmu_map_event(const unsigned (*event_map)[PERF_COUNT_HW_MAX], u64 config)
118 {
119         int mapping;
120
121         if (config >= PERF_COUNT_HW_MAX)
122                 return -ENOENT;
123
124         mapping = (*event_map)[config];
125         return mapping == HW_OP_UNSUPPORTED ? -ENOENT : mapping;
126 }
127
128 static int
129 armpmu_map_raw_event(u32 raw_event_mask, u64 config)
130 {
131         return (int)(config & raw_event_mask);
132 }
133
134 static int map_cpu_event(struct perf_event *event,
135                          const unsigned (*event_map)[PERF_COUNT_HW_MAX],
136                          const unsigned (*cache_map)
137                                         [PERF_COUNT_HW_CACHE_MAX]
138                                         [PERF_COUNT_HW_CACHE_OP_MAX]
139                                         [PERF_COUNT_HW_CACHE_RESULT_MAX],
140                          u32 raw_event_mask)
141 {
142         u64 config = event->attr.config;
143
144         switch (event->attr.type) {
145         case PERF_TYPE_HARDWARE:
146                 return armpmu_map_event(event_map, config);
147         case PERF_TYPE_HW_CACHE:
148                 return armpmu_map_cache_event(cache_map, config);
149         case PERF_TYPE_RAW:
150                 return armpmu_map_raw_event(raw_event_mask, config);
151         }
152
153         return -ENOENT;
154 }
155
156 int
157 armpmu_event_set_period(struct perf_event *event,
158                         struct hw_perf_event *hwc,
159                         int idx)
160 {
161         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
162         s64 left = local64_read(&hwc->period_left);
163         s64 period = hwc->sample_period;
164         int ret = 0;
165
166         if (unlikely(left <= -period)) {
167                 left = period;
168                 local64_set(&hwc->period_left, left);
169                 hwc->last_period = period;
170                 ret = 1;
171         }
172
173         if (unlikely(left <= 0)) {
174                 left += period;
175                 local64_set(&hwc->period_left, left);
176                 hwc->last_period = period;
177                 ret = 1;
178         }
179
180         /*
181          * Limit the maximum period to prevent the counter value
182          * from overtaking the one we are about to program. In
183          * effect we are reducing max_period to account for
184          * interrupt latency (and we are being very conservative).
185          */
186         if (left > (armpmu->max_period >> 1))
187                 left = armpmu->max_period >> 1;
188
189         local64_set(&hwc->prev_count, (u64)-left);
190
191         armpmu->write_counter(idx, (u64)(-left) & 0xffffffff);
192
193         perf_event_update_userpage(event);
194
195         return ret;
196 }
197
198 u64
199 armpmu_event_update(struct perf_event *event,
200                     struct hw_perf_event *hwc,
201                     int idx)
202 {
203         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
204         u64 delta, prev_raw_count, new_raw_count;
205
206 again:
207         prev_raw_count = local64_read(&hwc->prev_count);
208         new_raw_count = armpmu->read_counter(idx);
209
210         if (local64_cmpxchg(&hwc->prev_count, prev_raw_count,
211                              new_raw_count) != prev_raw_count)
212                 goto again;
213
214         delta = (new_raw_count - prev_raw_count) & armpmu->max_period;
215
216         local64_add(delta, &event->count);
217         local64_sub(delta, &hwc->period_left);
218
219         return new_raw_count;
220 }
221
222 static void
223 armpmu_read(struct perf_event *event)
224 {
225         struct hw_perf_event *hwc = &event->hw;
226
227         /* Don't read disabled counters! */
228         if (hwc->idx < 0)
229                 return;
230
231         armpmu_event_update(event, hwc, hwc->idx);
232 }
233
234 static void
235 armpmu_stop(struct perf_event *event, int flags)
236 {
237         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
238         struct hw_perf_event *hwc = &event->hw;
239
240         /*
241          * ARM pmu always has to update the counter, so ignore
242          * PERF_EF_UPDATE, see comments in armpmu_start().
243          */
244         if (!(hwc->state & PERF_HES_STOPPED)) {
245                 armpmu->disable(hwc, hwc->idx);
246                 barrier(); /* why? */
247                 armpmu_event_update(event, hwc, hwc->idx);
248                 hwc->state |= PERF_HES_STOPPED | PERF_HES_UPTODATE;
249         }
250 }
251
252 static void
253 armpmu_start(struct perf_event *event, int flags)
254 {
255         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
256         struct hw_perf_event *hwc = &event->hw;
257
258         /*
259          * ARM pmu always has to reprogram the period, so ignore
260          * PERF_EF_RELOAD, see the comment below.
261          */
262         if (flags & PERF_EF_RELOAD)
263                 WARN_ON_ONCE(!(hwc->state & PERF_HES_UPTODATE));
264
265         hwc->state = 0;
266         /*
267          * Set the period again. Some counters can't be stopped, so when we
268          * were stopped we simply disabled the IRQ source and the counter
269          * may have been left counting. If we don't do this step then we may
270          * get an interrupt too soon or *way* too late if the overflow has
271          * happened since disabling.
272          */
273         armpmu_event_set_period(event, hwc, hwc->idx);
274         armpmu->enable(hwc, hwc->idx);
275 }
276
277 static void
278 armpmu_del(struct perf_event *event, int flags)
279 {
280         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
281         struct pmu_hw_events *hw_events = armpmu->get_hw_events();
282         struct hw_perf_event *hwc = &event->hw;
283         int idx = hwc->idx;
284
285         WARN_ON(idx < 0);
286
287         armpmu_stop(event, PERF_EF_UPDATE);
288         hw_events->events[idx] = NULL;
289         clear_bit(idx, hw_events->used_mask);
290
291         perf_event_update_userpage(event);
292 }
293
294 static int
295 armpmu_add(struct perf_event *event, int flags)
296 {
297         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
298         struct pmu_hw_events *hw_events = armpmu->get_hw_events();
299         struct hw_perf_event *hwc = &event->hw;
300         int idx;
301         int err = 0;
302
303         perf_pmu_disable(event->pmu);
304
305         /* If we don't have a space for the counter then finish early. */
306         idx = armpmu->get_event_idx(hw_events, hwc);
307         if (idx < 0) {
308                 err = idx;
309                 goto out;
310         }
311
312         /*
313          * If there is an event in the counter we are going to use then make
314          * sure it is disabled.
315          */
316         event->hw.idx = idx;
317         armpmu->disable(hwc, idx);
318         hw_events->events[idx] = event;
319
320         hwc->state = PERF_HES_STOPPED | PERF_HES_UPTODATE;
321         if (flags & PERF_EF_START)
322                 armpmu_start(event, PERF_EF_RELOAD);
323
324         /* Propagate our changes to the userspace mapping. */
325         perf_event_update_userpage(event);
326
327 out:
328         perf_pmu_enable(event->pmu);
329         return err;
330 }
331
332 static int
333 validate_event(struct pmu_hw_events *hw_events,
334                struct perf_event *event)
335 {
336         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
337         struct hw_perf_event fake_event = event->hw;
338         struct pmu *leader_pmu = event->group_leader->pmu;
339
340         if (is_software_event(event))
341                 return 1;
342
343         if (event->pmu != leader_pmu || event->state < PERF_EVENT_STATE_OFF)
344                 return 1;
345
346         if (event->state == PERF_EVENT_STATE_OFF && !event->attr.enable_on_exec)
347                 return 1;
348
349         return armpmu->get_event_idx(hw_events, &fake_event) >= 0;
350 }
351
352 static int
353 validate_group(struct perf_event *event)
354 {
355         struct perf_event *sibling, *leader = event->group_leader;
356         struct pmu_hw_events fake_pmu;
357         DECLARE_BITMAP(fake_used_mask, ARMPMU_MAX_HWEVENTS);
358
359         /*
360          * Initialise the fake PMU. We only need to populate the
361          * used_mask for the purposes of validation.
362          */
363         memset(fake_used_mask, 0, sizeof(fake_used_mask));
364         fake_pmu.used_mask = fake_used_mask;
365
366         if (!validate_event(&fake_pmu, leader))
367                 return -EINVAL;
368
369         list_for_each_entry(sibling, &leader->sibling_list, group_entry) {
370                 if (!validate_event(&fake_pmu, sibling))
371                         return -EINVAL;
372         }
373
374         if (!validate_event(&fake_pmu, event))
375                 return -EINVAL;
376
377         return 0;
378 }
379
380 static irqreturn_t armpmu_platform_irq(int irq, void *dev)
381 {
382         struct arm_pmu *armpmu = (struct arm_pmu *) dev;
383         struct platform_device *plat_device = armpmu->plat_device;
384         struct arm_pmu_platdata *plat = dev_get_platdata(&plat_device->dev);
385
386         return plat->handle_irq(irq, dev, armpmu->handle_irq);
387 }
388
389 static void
390 armpmu_release_hardware(struct arm_pmu *armpmu)
391 {
392         int i, irq, irqs;
393         struct platform_device *pmu_device = armpmu->plat_device;
394
395         irqs = min(pmu_device->num_resources, num_possible_cpus());
396
397         for (i = 0; i < irqs; ++i) {
398                 if (!cpumask_test_and_clear_cpu(i, &armpmu->active_irqs))
399                         continue;
400                 irq = platform_get_irq(pmu_device, i);
401                 if (irq >= 0)
402                         free_irq(irq, armpmu);
403         }
404
405         release_pmu(armpmu->type);
406 }
407
408 static int
409 armpmu_reserve_hardware(struct arm_pmu *armpmu)
410 {
411         struct arm_pmu_platdata *plat;
412         irq_handler_t handle_irq;
413         int i, err, irq, irqs;
414         struct platform_device *pmu_device = armpmu->plat_device;
415
416         if (!pmu_device)
417                 return -ENODEV;
418
419         err = reserve_pmu(armpmu->type);
420         if (err) {
421                 pr_warning("unable to reserve pmu\n");
422                 return err;
423         }
424
425         plat = dev_get_platdata(&pmu_device->dev);
426         if (plat && plat->handle_irq)
427                 handle_irq = armpmu_platform_irq;
428         else
429                 handle_irq = armpmu->handle_irq;
430
431         irqs = min(pmu_device->num_resources, num_possible_cpus());
432         if (irqs < 1) {
433                 pr_err("no irqs for PMUs defined\n");
434                 return -ENODEV;
435         }
436
437         for (i = 0; i < irqs; ++i) {
438                 err = 0;
439                 irq = platform_get_irq(pmu_device, i);
440                 if (irq < 0)
441                         continue;
442
443                 /*
444                  * If we have a single PMU interrupt that we can't shift,
445                  * assume that we're running on a uniprocessor machine and
446                  * continue. Otherwise, continue without this interrupt.
447                  */
448                 if (irq_set_affinity(irq, cpumask_of(i)) && irqs > 1) {
449                         pr_warning("unable to set irq affinity (irq=%d, cpu=%u)\n",
450                                     irq, i);
451                         continue;
452                 }
453
454                 err = request_irq(irq, handle_irq,
455                                   IRQF_DISABLED | IRQF_NOBALANCING,
456                                   "arm-pmu", armpmu);
457                 if (err) {
458                         pr_err("unable to request IRQ%d for ARM PMU counters\n",
459                                 irq);
460                         armpmu_release_hardware(armpmu);
461                         return err;
462                 }
463
464                 cpumask_set_cpu(i, &armpmu->active_irqs);
465         }
466
467         return 0;
468 }
469
470 static void
471 hw_perf_event_destroy(struct perf_event *event)
472 {
473         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
474         atomic_t *active_events  = &armpmu->active_events;
475         struct mutex *pmu_reserve_mutex = &armpmu->reserve_mutex;
476
477         if (atomic_dec_and_mutex_lock(active_events, pmu_reserve_mutex)) {
478                 armpmu_release_hardware(armpmu);
479                 mutex_unlock(pmu_reserve_mutex);
480         }
481 }
482
483 static int
484 event_requires_mode_exclusion(struct perf_event_attr *attr)
485 {
486         return attr->exclude_idle || attr->exclude_user ||
487                attr->exclude_kernel || attr->exclude_hv;
488 }
489
490 static int
491 __hw_perf_event_init(struct perf_event *event)
492 {
493         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
494         struct hw_perf_event *hwc = &event->hw;
495         int mapping, err;
496
497         mapping = armpmu->map_event(event);
498
499         if (mapping < 0) {
500                 pr_debug("event %x:%llx not supported\n", event->attr.type,
501                          event->attr.config);
502                 return mapping;
503         }
504
505         /*
506          * We don't assign an index until we actually place the event onto
507          * hardware. Use -1 to signify that we haven't decided where to put it
508          * yet. For SMP systems, each core has it's own PMU so we can't do any
509          * clever allocation or constraints checking at this point.
510          */
511         hwc->idx                = -1;
512         hwc->config_base        = 0;
513         hwc->config             = 0;
514         hwc->event_base         = 0;
515
516         /*
517          * Check whether we need to exclude the counter from certain modes.
518          */
519         if ((!armpmu->set_event_filter ||
520              armpmu->set_event_filter(hwc, &event->attr)) &&
521              event_requires_mode_exclusion(&event->attr)) {
522                 pr_debug("ARM performance counters do not support "
523                          "mode exclusion\n");
524                 return -EPERM;
525         }
526
527         /*
528          * Store the event encoding into the config_base field.
529          */
530         hwc->config_base            |= (unsigned long)mapping;
531
532         if (!hwc->sample_period) {
533                 /*
534                  * For non-sampling runs, limit the sample_period to half
535                  * of the counter width. That way, the new counter value
536                  * is far less likely to overtake the previous one unless
537                  * you have some serious IRQ latency issues.
538                  */
539                 hwc->sample_period  = armpmu->max_period >> 1;
540                 hwc->last_period    = hwc->sample_period;
541                 local64_set(&hwc->period_left, hwc->sample_period);
542         }
543
544         err = 0;
545         if (event->group_leader != event) {
546                 err = validate_group(event);
547                 if (err)
548                         return -EINVAL;
549         }
550
551         return err;
552 }
553
554 static int armpmu_event_init(struct perf_event *event)
555 {
556         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
557         int err = 0;
558         atomic_t *active_events = &armpmu->active_events;
559
560         if (armpmu->map_event(event) == -ENOENT)
561                 return -ENOENT;
562
563         event->destroy = hw_perf_event_destroy;
564
565         if (!atomic_inc_not_zero(active_events)) {
566                 mutex_lock(&armpmu->reserve_mutex);
567                 if (atomic_read(active_events) == 0)
568                         err = armpmu_reserve_hardware(armpmu);
569
570                 if (!err)
571                         atomic_inc(active_events);
572                 mutex_unlock(&armpmu->reserve_mutex);
573         }
574
575         if (err)
576                 return err;
577
578         err = __hw_perf_event_init(event);
579         if (err)
580                 hw_perf_event_destroy(event);
581
582         return err;
583 }
584
585 static void armpmu_enable(struct pmu *pmu)
586 {
587         struct arm_pmu *armpmu = to_arm_pmu(pmu);
588         struct pmu_hw_events *hw_events = armpmu->get_hw_events();
589         int enabled = bitmap_weight(hw_events->used_mask, armpmu->num_events);
590
591         if (enabled)
592                 armpmu->start();
593 }
594
595 static void armpmu_disable(struct pmu *pmu)
596 {
597         struct arm_pmu *armpmu = to_arm_pmu(pmu);
598         armpmu->stop();
599 }
600
601 static void __init armpmu_init(struct arm_pmu *armpmu)
602 {
603         atomic_set(&armpmu->active_events, 0);
604         mutex_init(&armpmu->reserve_mutex);
605
606         armpmu->pmu = (struct pmu) {
607                 .pmu_enable     = armpmu_enable,
608                 .pmu_disable    = armpmu_disable,
609                 .event_init     = armpmu_event_init,
610                 .add            = armpmu_add,
611                 .del            = armpmu_del,
612                 .start          = armpmu_start,
613                 .stop           = armpmu_stop,
614                 .read           = armpmu_read,
615         };
616 }
617
618 int __init armpmu_register(struct arm_pmu *armpmu, char *name, int type)
619 {
620         armpmu_init(armpmu);
621         return perf_pmu_register(&armpmu->pmu, name, type);
622 }
623
624 /* Include the PMU-specific implementations. */
625 #include "perf_event_xscale.c"
626 #include "perf_event_v6.c"
627 #include "perf_event_v7.c"
628
629 /*
630  * Ensure the PMU has sane values out of reset.
631  * This requires SMP to be available, so exists as a separate initcall.
632  */
633 static int __init
634 cpu_pmu_reset(void)
635 {
636         if (cpu_pmu && cpu_pmu->reset)
637                 return on_each_cpu(cpu_pmu->reset, NULL, 1);
638         return 0;
639 }
640 arch_initcall(cpu_pmu_reset);
641
642 /*
643  * PMU platform driver and devicetree bindings.
644  */
645 static struct of_device_id armpmu_of_device_ids[] = {
646         {.compatible = "arm,cortex-a9-pmu"},
647         {.compatible = "arm,cortex-a8-pmu"},
648         {.compatible = "arm,arm1136-pmu"},
649         {.compatible = "arm,arm1176-pmu"},
650         {},
651 };
652
653 static struct platform_device_id armpmu_plat_device_ids[] = {
654         {.name = "arm-pmu"},
655         {},
656 };
657
658 static int __devinit armpmu_device_probe(struct platform_device *pdev)
659 {
660         if (!cpu_pmu)
661                 return -ENODEV;
662
663         cpu_pmu->plat_device = pdev;
664         return 0;
665 }
666
667 static struct platform_driver armpmu_driver = {
668         .driver         = {
669                 .name   = "arm-pmu",
670                 .of_match_table = armpmu_of_device_ids,
671         },
672         .probe          = armpmu_device_probe,
673         .id_table       = armpmu_plat_device_ids,
674 };
675
676 static int __init register_pmu_driver(void)
677 {
678         return platform_driver_register(&armpmu_driver);
679 }
680 device_initcall(register_pmu_driver);
681
682 static struct pmu_hw_events *armpmu_get_cpu_events(void)
683 {
684         return &__get_cpu_var(cpu_hw_events);
685 }
686
687 static void __init cpu_pmu_init(struct arm_pmu *armpmu)
688 {
689         int cpu;
690         for_each_possible_cpu(cpu) {
691                 struct pmu_hw_events *events = &per_cpu(cpu_hw_events, cpu);
692                 events->events = per_cpu(hw_events, cpu);
693                 events->used_mask = per_cpu(used_mask, cpu);
694                 raw_spin_lock_init(&events->pmu_lock);
695         }
696         armpmu->get_hw_events = armpmu_get_cpu_events;
697         armpmu->type = ARM_PMU_DEVICE_CPU;
698 }
699
700 /*
701  * CPU PMU identification and registration.
702  */
703 static int __init
704 init_hw_perf_events(void)
705 {
706         unsigned long cpuid = read_cpuid_id();
707         unsigned long implementor = (cpuid & 0xFF000000) >> 24;
708         unsigned long part_number = (cpuid & 0xFFF0);
709
710         /* ARM Ltd CPUs. */
711         if (0x41 == implementor) {
712                 switch (part_number) {
713                 case 0xB360:    /* ARM1136 */
714                 case 0xB560:    /* ARM1156 */
715                 case 0xB760:    /* ARM1176 */
716                         cpu_pmu = armv6pmu_init();
717                         break;
718                 case 0xB020:    /* ARM11mpcore */
719                         cpu_pmu = armv6mpcore_pmu_init();
720                         break;
721                 case 0xC080:    /* Cortex-A8 */
722                         cpu_pmu = armv7_a8_pmu_init();
723                         break;
724                 case 0xC090:    /* Cortex-A9 */
725                         cpu_pmu = armv7_a9_pmu_init();
726                         break;
727                 case 0xC050:    /* Cortex-A5 */
728                         cpu_pmu = armv7_a5_pmu_init();
729                         break;
730                 case 0xC0F0:    /* Cortex-A15 */
731                         cpu_pmu = armv7_a15_pmu_init();
732                         break;
733                 }
734         /* Intel CPUs [xscale]. */
735         } else if (0x69 == implementor) {
736                 part_number = (cpuid >> 13) & 0x7;
737                 switch (part_number) {
738                 case 1:
739                         cpu_pmu = xscale1pmu_init();
740                         break;
741                 case 2:
742                         cpu_pmu = xscale2pmu_init();
743                         break;
744                 }
745         }
746
747         if (cpu_pmu) {
748                 pr_info("enabled with %s PMU driver, %d counters available\n",
749                         cpu_pmu->name, cpu_pmu->num_events);
750                 cpu_pmu_init(cpu_pmu);
751                 armpmu_register(cpu_pmu, "cpu", PERF_TYPE_RAW);
752         } else {
753                 pr_info("no hardware support available\n");
754         }
755
756         return 0;
757 }
758 early_initcall(init_hw_perf_events);
759
760 /*
761  * Callchain handling code.
762  */
763
764 /*
765  * The registers we're interested in are at the end of the variable
766  * length saved register structure. The fp points at the end of this
767  * structure so the address of this struct is:
768  * (struct frame_tail *)(xxx->fp)-1
769  *
770  * This code has been adapted from the ARM OProfile support.
771  */
772 struct frame_tail {
773         struct frame_tail __user *fp;
774         unsigned long sp;
775         unsigned long lr;
776 } __attribute__((packed));
777
778 /*
779  * Get the return address for a single stackframe and return a pointer to the
780  * next frame tail.
781  */
782 static struct frame_tail __user *
783 user_backtrace(struct frame_tail __user *tail,
784                struct perf_callchain_entry *entry)
785 {
786         struct frame_tail buftail;
787         unsigned long err;
788
789         if (!access_ok(VERIFY_READ, tail, sizeof(buftail)))
790                 return NULL;
791
792         pagefault_disable();
793         err = __copy_from_user_inatomic(&buftail, tail, sizeof(buftail));
794         pagefault_enable();
795
796         if (err)
797                 return NULL;
798
799         perf_callchain_store(entry, buftail.lr);
800
801         /*
802          * Frame pointers should strictly progress back up the stack
803          * (towards higher addresses).
804          */
805         if (tail + 1 >= buftail.fp)
806                 return NULL;
807
808         return buftail.fp - 1;
809 }
810
811 void
812 perf_callchain_user(struct perf_callchain_entry *entry, struct pt_regs *regs)
813 {
814         struct frame_tail __user *tail;
815
816
817         perf_callchain_store(entry, regs->ARM_pc);
818
819         if (!current->mm)
820                 return;
821
822         tail = (struct frame_tail __user *)regs->ARM_fp - 1;
823
824         while ((entry->nr < PERF_MAX_STACK_DEPTH) &&
825                tail && !((unsigned long)tail & 0x3))
826                 tail = user_backtrace(tail, entry);
827 }
828
829 /*
830  * Gets called by walk_stackframe() for every stackframe. This will be called
831  * whist unwinding the stackframe and is like a subroutine return so we use
832  * the PC.
833  */
834 static int
835 callchain_trace(struct stackframe *fr,
836                 void *data)
837 {
838         struct perf_callchain_entry *entry = data;
839         perf_callchain_store(entry, fr->pc);
840         return 0;
841 }
842
843 void
844 perf_callchain_kernel(struct perf_callchain_entry *entry, struct pt_regs *regs)
845 {
846         struct stackframe fr;
847
848         fr.fp = regs->ARM_fp;
849         fr.sp = regs->ARM_sp;
850         fr.lr = regs->ARM_lr;
851         fr.pc = regs->ARM_pc;
852         walk_stackframe(&fr, callchain_trace, entry);
853 }