arch/alpha/kernel/sys_wildfire.c

   1 /*
   2  *  linux/arch/alpha/kernel/sys_wildfire.c
   3  *
   4  *  Wildfire support.
   5  *
   6  *  Copyright (C) 2000 Andrea Arcangeli <andrea@suse.de> SuSE
   7  */
   8
   9 #include <linux/kernel.h>
  10 #include <linux/types.h>
  11 #include <linux/mm.h>
  12 #include <linux/sched.h>
  13 #include <linux/pci.h>
  14 #include <linux/init.h>
  15 #include <linux/bitops.h>
  16
  17 #include <asm/ptrace.h>
  18 #include <asm/system.h>
  19 #include <asm/dma.h>
  20 #include <asm/irq.h>
  21 #include <asm/mmu_context.h>
  22 #include <asm/io.h>
  23 #include <asm/pgtable.h>
  24 #include <asm/core_wildfire.h>
  25 #include <asm/hwrpb.h>
  26 #include <asm/tlbflush.h>
  27
  28 #include "proto.h"
  29 #include "irq_impl.h"
  30 #include "pci_impl.h"
  31 #include "machvec_impl.h"
  32
  33 static unsigned long cached_irq_mask[WILDFIRE_NR_IRQS/(sizeof(long)*8)];
  34
  35 DEFINE_SPINLOCK(wildfire_irq_lock);
  36
  37 static int doing_init_irq_hw = 0;
  38
  39 static void
  40 wildfire_update_irq_hw(unsigned int irq)
  41 {
  42         int qbbno = (irq >> 8) & (WILDFIRE_MAX_QBB - 1);
  43         int pcano = (irq >> 6) & (WILDFIRE_PCA_PER_QBB - 1);
  44         wildfire_pca *pca;
  45         volatile unsigned long * enable0;
  46
  47         if (!WILDFIRE_PCA_EXISTS(qbbno, pcano)) {
  48                 if (!doing_init_irq_hw) {
  49                         printk(KERN_ERR "wildfire_update_irq_hw:"
  50                                " got irq %d for non-existent PCA %d"
  51                                " on QBB %d.\n",
  52                                irq, pcano, qbbno);
  53                 }
  54                 return;
  55         }
  56
  57         pca = WILDFIRE_pca(qbbno, pcano);
  58         enable0 = (unsigned long *) &pca->pca_int[0].enable; /* ??? */
  59
  60         *enable0 = cached_irq_mask[qbbno * WILDFIRE_PCA_PER_QBB + pcano];
  61         mb();
  62         *enable0;
  63 }
  64
  65 static void __init
  66 wildfire_init_irq_hw(void)
  67 {
  68 #if 0
  69         register wildfire_pca * pca = WILDFIRE_pca(0, 0);
  70         volatile unsigned long * enable0, * enable1, * enable2, *enable3;
  71         volatile unsigned long * target0, * target1, * target2, *target3;
  72
  73         enable0 = (unsigned long *) &pca->pca_int[0].enable;
  74         enable1 = (unsigned long *) &pca->pca_int[1].enable;
  75         enable2 = (unsigned long *) &pca->pca_int[2].enable;
  76         enable3 = (unsigned long *) &pca->pca_int[3].enable;
  77
  78         target0 = (unsigned long *) &pca->pca_int[0].target;
  79         target1 = (unsigned long *) &pca->pca_int[1].target;
  80         target2 = (unsigned long *) &pca->pca_int[2].target;
  81         target3 = (unsigned long *) &pca->pca_int[3].target;
  82
  83         *enable0 = *enable1 = *enable2 = *enable3 = 0;
  84
  85         *target0 = (1UL<<8) | WILDFIRE_QBB(0);
  86         *target1 = *target2 = *target3 = 0;
  87
  88         mb();
  89
  90         *enable0; *enable1; *enable2; *enable3;
  91         *target0; *target1; *target2; *target3;
  92
  93 #else
  94         int i;
  95
  96         doing_init_irq_hw = 1;
  97
  98         /* Need to update only once for every possible PCA. */
  99         for (i = 0; i < WILDFIRE_NR_IRQS; i+=WILDFIRE_IRQ_PER_PCA)
 100                 wildfire_update_irq_hw(i);
 101
 102         doing_init_irq_hw = 0;
 103 #endif
 104 }
 105
 106 static void
 107 wildfire_enable_irq(unsigned int irq)
 108 {
 109         if (irq < 16)
 110                 i8259a_enable_irq(irq);
 111
 112         spin_lock(&wildfire_irq_lock);
 113         set_bit(irq, &cached_irq_mask);
 114         wildfire_update_irq_hw(irq);
 115         spin_unlock(&wildfire_irq_lock);
 116 }
 117
 118 static void
 119 wildfire_disable_irq(unsigned int irq)
 120 {
 121         if (irq < 16)
 122                 i8259a_disable_irq(irq);
 123
 124         spin_lock(&wildfire_irq_lock);
 125         clear_bit(irq, &cached_irq_mask);
 126         wildfire_update_irq_hw(irq);
 127         spin_unlock(&wildfire_irq_lock);
 128 }
 129
 130 static void
 131 wildfire_mask_and_ack_irq(unsigned int irq)
 132 {
 133         if (irq < 16)
 134                 i8259a_mask_and_ack_irq(irq);
 135
 136         spin_lock(&wildfire_irq_lock);
 137         clear_bit(irq, &cached_irq_mask);
 138         wildfire_update_irq_hw(irq);
 139         spin_unlock(&wildfire_irq_lock);
 140 }
 141
 142 static struct irq_chip wildfire_irq_type = {
 143         .name           = "WILDFIRE",
 144         .unmask         = wildfire_enable_irq,
 145         .mask           = wildfire_disable_irq,
 146         .mask_ack       = wildfire_mask_and_ack_irq,
 147 };
 148
 149 static void __init
 150 wildfire_init_irq_per_pca(int qbbno, int pcano)
 151 {
 152         int i, irq_bias;
 153         unsigned long io_bias;
 154         static struct irqaction isa_enable = {
 155                 .handler        = no_action,
 156                 .name           = "isa_enable",
 157         };
 158
 159         irq_bias = qbbno * (WILDFIRE_PCA_PER_QBB * WILDFIRE_IRQ_PER_PCA)
 160                  + pcano * WILDFIRE_IRQ_PER_PCA;
 161
 162         /* Only need the following for first PCI bus per PCA. */
 163         io_bias = WILDFIRE_IO(qbbno, pcano<<1) - WILDFIRE_IO_BIAS;
 164
 165 #if 0
 166         outb(0, DMA1_RESET_REG + io_bias);
 167         outb(0, DMA2_RESET_REG + io_bias);
 168         outb(DMA_MODE_CASCADE, DMA2_MODE_REG + io_bias);
 169         outb(0, DMA2_MASK_REG + io_bias);
 170 #endif
 171
 172 #if 0
 173         /* ??? Not sure how to do this, yet... */
 174         init_i8259a_irqs(); /* ??? */
 175 #endif
 176
 177         for (i = 0; i < 16; ++i) {
 178                 if (i == 2)
 179                         continue;
 180                 irq_to_desc(i+irq_bias)->status |= IRQ_LEVEL;
 181                 set_irq_chip_and_handler(i+irq_bias, &wildfire_irq_type,
 182                         handle_level_irq);
 183         }
 184
 185         irq_to_desc(36+irq_bias)->status |= IRQ_LEVEL;
 186         set_irq_chip_and_handler(36+irq_bias, &wildfire_irq_type,
 187                 handle_level_irq);
 188         for (i = 40; i < 64; ++i) {
 189                 irq_to_desc(i+irq_bias)->status |= IRQ_LEVEL;
 190                 set_irq_chip_and_handler(i+irq_bias, &wildfire_irq_type,
 191                         handle_level_irq);
 192         }
 193
 194         setup_irq(32+irq_bias, &isa_enable);
 195 }
 196
 197 static void __init
 198 wildfire_init_irq(void)
 199 {
 200         int qbbno, pcano;
 201
 202 #if 1
 203         wildfire_init_irq_hw();
 204         init_i8259a_irqs();
 205 #endif
 206
 207         for (qbbno = 0; qbbno < WILDFIRE_MAX_QBB; qbbno++) {
 208           if (WILDFIRE_QBB_EXISTS(qbbno)) {
 209             for (pcano = 0; pcano < WILDFIRE_PCA_PER_QBB; pcano++) {
 210               if (WILDFIRE_PCA_EXISTS(qbbno, pcano)) {
 211                 wildfire_init_irq_per_pca(qbbno, pcano);
 212               }
 213             }
 214           }
 215         }
 216 }
 217
 218 static void
 219 wildfire_device_interrupt(unsigned long vector)
 220 {
 221         int irq;
 222
 223         irq = (vector - 0x800) >> 4;
 224
 225         /*
 226          * bits 10-8:   source QBB ID
 227          * bits 7-6:    PCA
 228          * bits 5-0:    irq in PCA
 229          */
 230
 231         handle_irq(irq);
 232         return;
 233 }
 234
 235 /*
 236  * PCI Fixup configuration.
 237  *
 238  * Summary per PCA (2 PCI or HIPPI buses):
 239  *
 240  * Bit      Meaning
 241  * 0-15     ISA
 242  *
 243  *32        ISA summary
 244  *33        SMI
 245  *34        NMI
 246  *36        builtin QLogic SCSI (or slot 0 if no IO module)
 247  *40        Interrupt Line A from slot 2 PCI0
 248  *41        Interrupt Line B from slot 2 PCI0
 249  *42        Interrupt Line C from slot 2 PCI0
 250  *43        Interrupt Line D from slot 2 PCI0
 251  *44        Interrupt Line A from slot 3 PCI0
 252  *45        Interrupt Line B from slot 3 PCI0
 253  *46        Interrupt Line C from slot 3 PCI0
 254  *47        Interrupt Line D from slot 3 PCI0
 255  *
 256  *48        Interrupt Line A from slot 4 PCI1
 257  *49        Interrupt Line B from slot 4 PCI1
 258  *50        Interrupt Line C from slot 4 PCI1
 259  *51        Interrupt Line D from slot 4 PCI1
 260  *52        Interrupt Line A from slot 5 PCI1
 261  *53        Interrupt Line B from slot 5 PCI1
 262  *54        Interrupt Line C from slot 5 PCI1
 263  *55        Interrupt Line D from slot 5 PCI1
 264  *56        Interrupt Line A from slot 6 PCI1
 265  *57        Interrupt Line B from slot 6 PCI1
 266  *58        Interrupt Line C from slot 6 PCI1
 267  *50        Interrupt Line D from slot 6 PCI1
 268  *60        Interrupt Line A from slot 7 PCI1
 269  *61        Interrupt Line B from slot 7 PCI1
 270  *62        Interrupt Line C from slot 7 PCI1
 271  *63        Interrupt Line D from slot 7 PCI1
 272  *
 273  *
 274  * IdSel
 275  *   0   Cypress Bridge I/O (ISA summary interrupt)
 276  *   1   64 bit PCI 0 option slot 1 (SCSI QLogic builtin)
 277  *   2   64 bit PCI 0 option slot 2
 278  *   3   64 bit PCI 0 option slot 3
 279  *   4   64 bit PCI 1 option slot 4
 280  *   5   64 bit PCI 1 option slot 5
 281  *   6   64 bit PCI 1 option slot 6
 282  *   7   64 bit PCI 1 option slot 7
 283  */
 284
 285 static int __init
 286 wildfire_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
 287 {
 288         static char irq_tab[8][5] __initdata = {
 289                 /*INT    INTA   INTB   INTC   INTD */
 290                 { -1,    -1,    -1,    -1,    -1}, /* IdSel 0 ISA Bridge */
 291                 { 36,    36,    36+1, 36+2, 36+3}, /* IdSel 1 SCSI builtin */
 292                 { 40,    40,    40+1, 40+2, 40+3}, /* IdSel 2 PCI 0 slot 2 */
 293                 { 44,    44,    44+1, 44+2, 44+3}, /* IdSel 3 PCI 0 slot 3 */
 294                 { 48,    48,    48+1, 48+2, 48+3}, /* IdSel 4 PCI 1 slot 4 */
 295                 { 52,    52,    52+1, 52+2, 52+3}, /* IdSel 5 PCI 1 slot 5 */
 296                 { 56,    56,    56+1, 56+2, 56+3}, /* IdSel 6 PCI 1 slot 6 */
 297                 { 60,    60,    60+1, 60+2, 60+3}, /* IdSel 7 PCI 1 slot 7 */
 298         };
 299         long min_idsel = 0, max_idsel = 7, irqs_per_slot = 5;
 300
 301         struct pci_controller *hose = dev->sysdata;
 302         int irq = COMMON_TABLE_LOOKUP;
 303
 304         if (irq > 0) {
 305                 int qbbno = hose->index >> 3;
 306                 int pcano = (hose->index >> 1) & 3;
 307                 irq += (qbbno << 8) + (pcano << 6);
 308         }
 309         return irq;
 310 }
 311
 312
 313 /*
 314  * The System Vectors
 315  */
 316
 317 struct alpha_machine_vector wildfire_mv __initmv = {
 318         .vector_name            = "WILDFIRE",
 319         DO_EV6_MMU,
 320         DO_DEFAULT_RTC,
 321         DO_WILDFIRE_IO,
 322         .machine_check          = wildfire_machine_check,
 323         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
 324         .min_io_address         = DEFAULT_IO_BASE,
 325         .min_mem_address        = DEFAULT_MEM_BASE,
 326
 327         .nr_irqs                = WILDFIRE_NR_IRQS,
 328         .device_interrupt       = wildfire_device_interrupt,
 329
 330         .init_arch              = wildfire_init_arch,
 331         .init_irq               = wildfire_init_irq,
 332         .init_rtc               = common_init_rtc,
 333         .init_pci               = common_init_pci,
 334         .kill_arch              = wildfire_kill_arch,
 335         .pci_map_irq            = wildfire_map_irq,
 336         .pci_swizzle            = common_swizzle,
 337
 338         .pa_to_nid              = wildfire_pa_to_nid,
 339         .cpuid_to_nid           = wildfire_cpuid_to_nid,
 340         .node_mem_start         = wildfire_node_mem_start,
 341         .node_mem_size          = wildfire_node_mem_size,
 342 };
 343 ALIAS_MV(wildfire)