net: sh_eth: arm: renesas: README: Drop CFG_SH_ETHER_PHY_ADDR
authorMarek Vasut <marek.vasut+renesas@mailbox.org>
Mon, 30 Jun 2025 18:51:15 +0000 (20:51 +0200)
committerMarek Vasut <marek.vasut+renesas@mailbox.org>
Thu, 10 Jul 2025 17:26:56 +0000 (19:26 +0200)
Drop CFG_SH_ETHER_PHY_ADDR from README and configuration files, this
value is never used, PHY address is extracted from control DT instead.
No functional change intended.

Signed-off-by: Marek Vasut <marek.vasut+renesas@mailbox.org>
12 files changed:
README
drivers/net/sh_eth.c
include/configs/alt.h
include/configs/condor.h
include/configs/gose.h
include/configs/grpeach.h
include/configs/koelsch.h
include/configs/lager.h
include/configs/porter.h
include/configs/silk.h
include/configs/stout.h
include/configs/v3hsk.h

diff --git a/README b/README
index 7acf395..dbf66bd 100644 (file)
--- a/README
+++ b/README
@@ -379,9 +379,6 @@ The following options need to be configured:
                CONFIG_SH_ETHER
                Support for Renesas on-chip Ethernet controller
 
-                       CFG_SH_ETHER_PHY_ADDR
-                       Define the ETH PHY's address
-
 - TPM Support:
                CONFIG_TPM
                Support TPM devices.
index 4d9cdf1..1160c1d 100644 (file)
 
 #include "sh_eth.h"
 
-#ifndef CFG_SH_ETHER_PHY_ADDR
-# error "Please define CFG_SH_ETHER_PHY_ADDR"
-#endif
-
 static void flush_cache_wback(void *addr, unsigned long len)
 {
        flush_dcache_range((unsigned long)addr,
index 987fd25..7db01ce 100644 (file)
@@ -21,7 +21,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index b2d66c7..3be0f99 100644 (file)
@@ -14,7 +14,6 @@
 /* Environment compatibility */
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index acef925..a5537ee 100644 (file)
@@ -20,7 +20,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512u * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index 9a7eef5..9c47fbf 100644 (file)
@@ -17,7 +17,6 @@
 #define CFG_SYS_SDRAM_SIZE             (10 * 1024 * 1024)
 
 /* Network interface */
-#define CFG_SH_ETHER_PHY_ADDR  0
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_MII
 
 #endif /* __GRPEACH_H */
index 13d2127..cc6266d 100644 (file)
@@ -20,7 +20,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index d76f003..f59f44f 100644 (file)
@@ -21,7 +21,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index eaf5d31..265a0d7 100644 (file)
@@ -22,7 +22,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (1024u * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index 4ef7028..459b9b8 100644 (file)
@@ -22,7 +22,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index cb544de..d1accb9 100644 (file)
@@ -26,7 +26,6 @@
 #define CFG_SCIF_A
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index a8d1641..c5685b4 100644 (file)
@@ -15,7 +15,6 @@
 /* Environment compatibility */
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x0
 #define CFG_SH_ETHER_PHY_MODE  PHY_INTERFACE_MODE_RGMII_ID
 
 /* Board Clock */