microblaze: Define correct L1_CACHE_SHIFT value
authorMichal Simek <monstr@monstr.eu>
Mon, 26 Apr 2010 11:43:23 +0000 (13:43 +0200)
committerMichal Simek <monstr@monstr.eu>
Thu, 6 May 2010 09:21:59 +0000 (11:21 +0200)
Microblaze cacheline length is configurable and current cpu
uses two cacheline length 4 and 8.

We are taking conservative maximum value to be sure that cacheline
alignment is satisfied for all cases.

Here is the calculation for cacheline lenght 8  32bit=4Byte values
which is corresponding with SHIFT 5.

Signed-off-by: Michal Simek <monstr@monstr.eu>

No differences found