+#define OMAP44XX_GPIO_BASE6 0x4805D000
+
+/* common GPIO offsets */
+
+#define __GPIO_REVISION 0
+#define __GPIO_SYSCONFIG 0x10
+#define __GPIO_IRQSTATUS_RAW_0 0x24
+#define __GPIO_IRQSTATUS_RAW_1 0x28
+#define __GPIO_IRQSTATUS_0 0x2c
+#define __GPIO_IRQSTATUS_1 0x30
+#define __GPIO_IRQSTATUS_SET_0 0x34
+#define __GPIO_IRQSTATUS_SET_1 0x38
+#define __GPIO_IRQSTATUS_CLR_0 0x3c
+#define __GPIO_IRQSTATUS_CLR_1 0x40
+#define __GPIO_IRQWAKEN_0 0x44
+#define __GPIO_IRQWAKEN_1 0x48
+#define __GPIO_SYSSTATUS 0x114
+#define __GPIO_IRQSTATUS1 0x118
+#define __GPIO_CTRL 0x130
+#define __GPIO_OE 0x134
+#define __GPIO_DATAIN 0x138
+#define __GPIO_DATAOUT 0x13c
+
+/* SCRM */
+
+#define OMAP44XX_SCRM_BASE 0x4a30a000
+
+#define OMAP44XX_SCRM_ALTCLKSRC (OMAP44XX_SCRM_BASE + 0x110)
+#define OMAP44XX_SCRM_AUXCLK1 (OMAP44XX_SCRM_BASE + 0x314)
+#define OMAP44XX_SCRM_AUXCLK3 (OMAP44XX_SCRM_BASE + 0x31c)
+
+