include/configs/overo.h

   1 /*
   2  * (C) Copyright 2006
   3  * Texas Instruments <www.ti.com>
   4  * Richard Woodruff <r-woodruff2@ti.com>
   5  *
   6  * X-Loader Configuation settings for the overo board.
   7  *
   8  * Derived from /include/configs/omap3evm.h
   9  * Steve Sakoman <steve@sakoman.com>
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 #ifndef __CONFIG_H
  31 #define __CONFIG_H
  32
  33 /* serial printf facility takes about 3.5K */
  34 #define CFG_PRINTF
  35 //#undef CFG_PRINTF
  36
  37 /*
  38  * High Level Configuration Options
  39  */
  40 #define CONFIG_ARMCORTEXA8      1       /* This is an ARM V7 CPU core */
  41 #define CONFIG_OMAP             1       /* in a TI OMAP core */
  42 #define CONFIG_OMAP34XX         1       /* which is a 34XX */
  43 #define CONFIG_OMAP3430         1       /* which is in a 3430 */
  44 #define CONFIG_OVERO            1       /* working with overo */
  45
  46 /* Enable the below macro if MMC boot support is required */
  47 #define CONFIG_MMC      1
  48 #if defined(CONFIG_MMC)
  49         #define CFG_CMD_MMC     1
  50         #define CFG_CMD_FAT     1
  51         #define CFG_I2C_SPEED           100000
  52         #define CFG_I2C_SLAVE           1
  53         #define CFG_I2C_BUS             0
  54         #define CFG_I2C_BUS_SELECT      1
  55         #define CONFIG_DRIVER_OMAP34XX_I2C 1
  56 #endif
  57
  58 #include <asm/arch/cpu.h>        /* get chip and board defs */
  59
  60 /* uncomment it if you need timer based udelay(). it takes about 250 bytes */
  61 //#define CFG_UDELAY
  62
  63 /* Clock Defines */
  64 #define V_OSCK  26000000  /* Clock output from T2 */
  65
  66 #if (V_OSCK > 19200000)
  67 #define V_SCLK  (V_OSCK >> 1)
  68 #else
  69 #define V_SCLK  V_OSCK
  70 #endif
  71
  72 //#define PRCM_CLK_CFG2_266MHZ  1       /* VDD2=1.15v - 133MHz DDR */
  73 #define PRCM_CLK_CFG2_332MHZ    1       /* VDD2=1.15v - 166MHz DDR */
  74 #define PRCM_PCLK_OPP2          1       /* ARM=381MHz - VDD1=1.20v */
  75
  76 /* Memory type */
  77 #define CFG_3430SDRAM_DDR       1
  78
  79 /* The actual register values are defined in u-boot- mem.h */
  80 /* SDRAM Bank Allocation method */
  81 //#define SDRC_B_R_C            1
  82 //#define SDRC_B1_R_B0_C        1
  83 #define SDRC_R_B_C              1
  84
  85 #define NAND_BASE_ADR   NAND_BASE
  86 #define ONENAND_BASE    ONENAND_MAP
  87 #define ONENAND_ADDR    ONENAND_BASE
  88
  89 #define OMAP34XX_GPMC_CS0_SIZE GPMC_SIZE_128M
  90
  91 #ifdef CFG_PRINTF
  92
  93 #define CFG_NS16550
  94 #define CFG_NS16550_SERIAL
  95 #define CFG_NS16550_REG_SIZE    -4
  96 #define CFG_NS16550_CLK         48000000
  97 #define CFG_NS16550_COM3        OMAP34XX_UART3
  98
  99 /*
 100  * select serial console configuration
 101  */
 102 #define CONFIG_SERIAL1          3       /* use UART3 */
 103 #define CONFIG_CONS_INDEX       3
 104
 105 #define CONFIG_BAUDRATE         115200
 106 #define CFG_PBSIZE              256
 107
 108 #endif /* CFG_PRINTF */
 109
 110 /*
 111  * Miscellaneous configurable options
 112  */
 113 #define CFG_LOADADDR            0x80008000
 114
 115 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
 116
 117 /*-----------------------------------------------------------------------
 118  * Stack sizes
 119  *
 120  * The stack sizes are set up in start.S using the settings below
 121  */
 122 #define CONFIG_STACKSIZE        (128*1024) /* regular stack */
 123
 124 /*-----------------------------------------------------------------------
 125  * Board NAND Info.
 126  */
 127
 128 #define CFG_NAND_K9F1G08R0A
 129 #define NAND_16BIT
 130
 131 /* NAND is partitioned:
 132  * 0x00000000 - 0x0007FFFF  Booting Image
 133  * 0x00080000 - 0x0023FFFF  U-Boot Image
 134  * 0x00240000 - 0x0027FFFF  U-Boot Env Data (X-loader doesn't care)
 135  * 0x00280000 - 0x0077FFFF  Kernel Image
 136  * 0x00780000 - 0x08000000  depends on application
 137  */
 138 #define NAND_UBOOT_START        0x0080000 /* Leaving first 4 blocks for x-load */
 139 #define NAND_UBOOT_END          0x0240000 /* Giving a space of 2 blocks = 256KB */
 140 #define NAND_BLOCK_SIZE         0x20000
 141
 142 #define GPMC_CONFIG             (OMAP34XX_GPMC_BASE+0x50)
 143 #define GPMC_NAND_COMMAND_0     (OMAP34XX_GPMC_BASE+0x7C)
 144 #define GPMC_NAND_ADDRESS_0     (OMAP34XX_GPMC_BASE+0x80)
 145 #define GPMC_NAND_DATA_0        (OMAP34XX_GPMC_BASE+0x84)
 146
 147 #ifdef NAND_16BIT
 148 #define WRITE_NAND_COMMAND(d, adr) \
 149         do {*(volatile u16 *)GPMC_NAND_COMMAND_0 = d; } while (0)
 150 #define WRITE_NAND_ADDRESS(d, adr) \
 151         do {*(volatile u16 *)GPMC_NAND_ADDRESS_0 = d; } while (0)
 152 #define WRITE_NAND(d, adr) \
 153         do {*(volatile u16 *)GPMC_NAND_DATA_0 = d; } while (0)
 154 #define READ_NAND(adr) \
 155         (*(volatile u16 *)GPMC_NAND_DATA_0)
 156 #define NAND_WAIT_READY()
 157 #define NAND_WP_OFF()  \
 158         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010; } while (0)
 159 #define NAND_WP_ON()  \
 160          do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010; } while (0)
 161
 162 #else /* to support 8-bit NAND devices */
 163 #define WRITE_NAND_COMMAND(d, adr) \
 164         do {*(volatile u8 *)GPMC_NAND_COMMAND_0 = d; } while (0)
 165 #define WRITE_NAND_ADDRESS(d, adr) \
 166          do {*(volatile u8 *)GPMC_NAND_ADDRESS_0 = d; } while (0)
 167 #define WRITE_NAND(d, adr) \
 168         do {*(volatile u8 *)GPMC_NAND_DATA_0 = d; } while (0)
 169 #define READ_NAND(adr) \
 170         (*(volatile u8 *)GPMC_NAND_DATA_0);
 171 #define NAND_WAIT_READY()
 172 #define NAND_WP_OFF()  \
 173         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010; } while (0)
 174 #define NAND_WP_ON()  \
 175         do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010; } while (0)
 176
 177 #endif
 178
 179 #define NAND_CTL_CLRALE(adr)
 180 #define NAND_CTL_SETALE(adr)
 181 #define NAND_CTL_CLRCLE(adr)
 182 #define NAND_CTL_SETCLE(adr)
 183 #define NAND_DISABLE_CE()
 184 #define NAND_ENABLE_CE()
 185
 186 /*-----------------------------------------------------------------------
 187  * Board oneNAND Info.
 188  */
 189 #define CFG_SYNC_BURST_READ     1
 190
 191 /* OneNAND is partitioned:
 192  *   0x0000000 - 0x0080000  X-Loader
 193  *   0x0080000 - 0x0240000   U-boot Image
 194  *   0x0240000 - 0x0280000   U-Boot Env Data (X-loader doesn't care)
 195  *   0x0280000 - 0x0780000   Kernel Image
 196  *   0x0780000 - 0x8000000   depends on application
 197  */
 198
 199 #define ONENAND_START_BLOCK     4
 200 #define ONENAND_END_BLOCK       18
 201 #define ONENAND_PAGE_SIZE       2048     /* 2KB */
 202 #define ONENAND_BLOCK_SIZE      0x20000  /* 128KB */
 203
 204 #endif /* __CONFIG_H */
 205