drivers/mmc/tmio-common.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2016 Socionext Inc.
   4  *   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
   5  */
   6
   7 #include <common.h>
   8 #include <clk.h>
   9 #include <fdtdec.h>
  10 #include <mmc.h>
  11 #include <dm.h>
  12 #include <dm/pinctrl.h>
  13 #include <linux/compat.h>
  14 #include <linux/dma-direction.h>
  15 #include <linux/io.h>
  16 #include <linux/sizes.h>
  17 #include <power/regulator.h>
  18 #include <asm/unaligned.h>
  19
  20 #include "tmio-common.h"
  21
  22 DECLARE_GLOBAL_DATA_PTR;
  23
  24 static u64 tmio_sd_readq(struct tmio_sd_priv *priv, unsigned int reg)
  25 {
  26         return readq(priv->regbase + (reg << 1));
  27 }
  28
  29 static void tmio_sd_writeq(struct tmio_sd_priv *priv,
  30                                u64 val, unsigned int reg)
  31 {
  32         writeq(val, priv->regbase + (reg << 1));
  33 }
  34
  35 static u16 tmio_sd_readw(struct tmio_sd_priv *priv, unsigned int reg)
  36 {
  37         return readw(priv->regbase + (reg >> 1));
  38 }
  39
  40 static void tmio_sd_writew(struct tmio_sd_priv *priv,
  41                                u16 val, unsigned int reg)
  42 {
  43         writew(val, priv->regbase + (reg >> 1));
  44 }
  45
  46 u32 tmio_sd_readl(struct tmio_sd_priv *priv, unsigned int reg)
  47 {
  48         u32 val;
  49
  50         if (priv->caps & TMIO_SD_CAP_64BIT)
  51                 return readl(priv->regbase + (reg << 1));
  52         else if (priv->caps & TMIO_SD_CAP_16BIT) {
  53                 val = readw(priv->regbase + (reg >> 1)) & 0xffff;
  54                 if ((reg == TMIO_SD_RSP10) || (reg == TMIO_SD_RSP32) ||
  55                     (reg == TMIO_SD_RSP54) || (reg == TMIO_SD_RSP76)) {
  56                         val |= readw(priv->regbase + (reg >> 1) + 2) << 16;
  57                 }
  58                 return val;
  59         } else
  60                 return readl(priv->regbase + reg);
  61 }
  62
  63 void tmio_sd_writel(struct tmio_sd_priv *priv,
  64                                u32 val, unsigned int reg)
  65 {
  66         if (priv->caps & TMIO_SD_CAP_64BIT)
  67                 writel(val, priv->regbase + (reg << 1));
  68         else if (priv->caps & TMIO_SD_CAP_16BIT) {
  69                 writew(val & 0xffff, priv->regbase + (reg >> 1));
  70                 if (reg == TMIO_SD_INFO1 || reg == TMIO_SD_INFO1_MASK ||
  71                     reg == TMIO_SD_INFO2 || reg == TMIO_SD_INFO2_MASK ||
  72                     reg == TMIO_SD_ARG)
  73                         writew(val >> 16, priv->regbase + (reg >> 1) + 2);
  74         } else
  75                 writel(val, priv->regbase + reg);
  76 }
  77
  78 static dma_addr_t __dma_map_single(void *ptr, size_t size,
  79                                    enum dma_data_direction dir)
  80 {
  81         unsigned long addr = (unsigned long)ptr;
  82
  83         if (dir == DMA_FROM_DEVICE)
  84                 invalidate_dcache_range(addr, addr + size);
  85         else
  86                 flush_dcache_range(addr, addr + size);
  87
  88         return addr;
  89 }
  90
  91 static void __dma_unmap_single(dma_addr_t addr, size_t size,
  92                                enum dma_data_direction dir)
  93 {
  94         if (dir != DMA_TO_DEVICE)
  95                 invalidate_dcache_range(addr, addr + size);
  96 }
  97
  98 static int tmio_sd_check_error(struct udevice *dev)
  99 {
 100         struct tmio_sd_priv *priv = dev_get_priv(dev);
 101         u32 info2 = tmio_sd_readl(priv, TMIO_SD_INFO2);
 102
 103         if (info2 & TMIO_SD_INFO2_ERR_RTO) {
 104                 /*
 105                  * TIMEOUT must be returned for unsupported command.  Do not
 106                  * display error log since this might be a part of sequence to
 107                  * distinguish between SD and MMC.
 108                  */
 109                 return -ETIMEDOUT;
 110         }
 111
 112         if (info2 & TMIO_SD_INFO2_ERR_TO) {
 113                 dev_err(dev, "timeout error\n");
 114                 return -ETIMEDOUT;
 115         }
 116
 117         if (info2 & (TMIO_SD_INFO2_ERR_END | TMIO_SD_INFO2_ERR_CRC |
 118                      TMIO_SD_INFO2_ERR_IDX)) {
 119                 dev_err(dev, "communication out of sync\n");
 120                 return -EILSEQ;
 121         }
 122
 123         if (info2 & (TMIO_SD_INFO2_ERR_ILA | TMIO_SD_INFO2_ERR_ILR |
 124                      TMIO_SD_INFO2_ERR_ILW)) {
 125                 dev_err(dev, "illegal access\n");
 126                 return -EIO;
 127         }
 128
 129         return 0;
 130 }
 131
 132 static int tmio_sd_wait_for_irq(struct udevice *dev, unsigned int reg,
 133                                     u32 flag)
 134 {
 135         struct tmio_sd_priv *priv = dev_get_priv(dev);
 136         long wait = 1000000;
 137         int ret;
 138
 139         while (!(tmio_sd_readl(priv, reg) & flag)) {
 140                 if (wait-- < 0) {
 141                         dev_err(dev, "timeout\n");
 142                         return -ETIMEDOUT;
 143                 }
 144
 145                 ret = tmio_sd_check_error(dev);
 146                 if (ret)
 147                         return ret;
 148
 149                 udelay(1);
 150         }
 151
 152         return 0;
 153 }
 154
 155 #define tmio_pio_read_fifo(__width, __suffix)                           \
 156 static void tmio_pio_read_fifo_##__width(struct tmio_sd_priv *priv,     \
 157                                           char *pbuf, uint blksz)       \
 158 {                                                                       \
 159         u##__width *buf = (u##__width *)pbuf;                           \
 160         int i;                                                          \
 161                                                                         \
 162         if (likely(IS_ALIGNED((uintptr_t)buf, ((__width) / 8)))) {      \
 163                 for (i = 0; i < blksz / ((__width) / 8); i++) {         \
 164                         *buf++ = tmio_sd_read##__suffix(priv,           \
 165                                                          TMIO_SD_BUF);  \
 166                 }                                                       \
 167         } else {                                                        \
 168                 for (i = 0; i < blksz / ((__width) / 8); i++) {         \
 169                         u##__width data;                                \
 170                         data = tmio_sd_read##__suffix(priv,             \
 171                                                        TMIO_SD_BUF);    \
 172                         put_unaligned(data, buf++);                     \
 173                 }                                                       \
 174         }                                                               \
 175 }
 176
 177 tmio_pio_read_fifo(64, q)
 178 tmio_pio_read_fifo(32, l)
 179 tmio_pio_read_fifo(16, w)
 180
 181 static int tmio_sd_pio_read_one_block(struct udevice *dev, char *pbuf,
 182                                           uint blocksize)
 183 {
 184         struct tmio_sd_priv *priv = dev_get_priv(dev);
 185         int ret;
 186
 187         /* wait until the buffer is filled with data */
 188         ret = tmio_sd_wait_for_irq(dev, TMIO_SD_INFO2,
 189                                        TMIO_SD_INFO2_BRE);
 190         if (ret)
 191                 return ret;
 192
 193         /*
 194          * Clear the status flag _before_ read the buffer out because
 195          * TMIO_SD_INFO2_BRE is edge-triggered, not level-triggered.
 196          */
 197         tmio_sd_writel(priv, 0, TMIO_SD_INFO2);
 198
 199         if (priv->caps & TMIO_SD_CAP_64BIT)
 200                 tmio_pio_read_fifo_64(priv, pbuf, blocksize);
 201         else if (priv->caps & TMIO_SD_CAP_16BIT)
 202                 tmio_pio_read_fifo_16(priv, pbuf, blocksize);
 203         else
 204                 tmio_pio_read_fifo_32(priv, pbuf, blocksize);
 205
 206         return 0;
 207 }
 208
 209 #define tmio_pio_write_fifo(__width, __suffix)                          \
 210 static void tmio_pio_write_fifo_##__width(struct tmio_sd_priv *priv,    \
 211                                            const char *pbuf, uint blksz)\
 212 {                                                                       \
 213         const u##__width *buf = (const u##__width *)pbuf;               \
 214         int i;                                                          \
 215                                                                         \
 216         if (likely(IS_ALIGNED((uintptr_t)buf, ((__width) / 8)))) {      \
 217                 for (i = 0; i < blksz / ((__width) / 8); i++) {         \
 218                         tmio_sd_write##__suffix(priv, *buf++,           \
 219                                                  TMIO_SD_BUF);          \
 220                 }                                                       \
 221         } else {                                                        \
 222                 for (i = 0; i < blksz / ((__width) / 8); i++) {         \
 223                         u##__width data = get_unaligned(buf++);         \
 224                         tmio_sd_write##__suffix(priv, data,             \
 225                                                  TMIO_SD_BUF);          \
 226                 }                                                       \
 227         }                                                               \
 228 }
 229
 230 tmio_pio_write_fifo(64, q)
 231 tmio_pio_write_fifo(32, l)
 232 tmio_pio_write_fifo(16, w)
 233
 234 static int tmio_sd_pio_write_one_block(struct udevice *dev,
 235                                            const char *pbuf, uint blocksize)
 236 {
 237         struct tmio_sd_priv *priv = dev_get_priv(dev);
 238         int ret;
 239
 240         /* wait until the buffer becomes empty */
 241         ret = tmio_sd_wait_for_irq(dev, TMIO_SD_INFO2,
 242                                     TMIO_SD_INFO2_BWE);
 243         if (ret)
 244                 return ret;
 245
 246         tmio_sd_writel(priv, 0, TMIO_SD_INFO2);
 247
 248         if (priv->caps & TMIO_SD_CAP_64BIT)
 249                 tmio_pio_write_fifo_64(priv, pbuf, blocksize);
 250         else if (priv->caps & TMIO_SD_CAP_16BIT)
 251                 tmio_pio_write_fifo_16(priv, pbuf, blocksize);
 252         else
 253                 tmio_pio_write_fifo_32(priv, pbuf, blocksize);
 254
 255         return 0;
 256 }
 257
 258 static int tmio_sd_pio_xfer(struct udevice *dev, struct mmc_data *data)
 259 {
 260         const char *src = data->src;
 261         char *dest = data->dest;
 262         int i, ret;
 263
 264         for (i = 0; i < data->blocks; i++) {
 265                 if (data->flags & MMC_DATA_READ)
 266                         ret = tmio_sd_pio_read_one_block(dev, dest,
 267                                                              data->blocksize);
 268                 else
 269                         ret = tmio_sd_pio_write_one_block(dev, src,
 270                                                               data->blocksize);
 271                 if (ret)
 272                         return ret;
 273
 274                 if (data->flags & MMC_DATA_READ)
 275                         dest += data->blocksize;
 276                 else
 277                         src += data->blocksize;
 278         }
 279
 280         return 0;
 281 }
 282
 283 static void tmio_sd_dma_start(struct tmio_sd_priv *priv,
 284                                   dma_addr_t dma_addr)
 285 {
 286         u32 tmp;
 287
 288         tmio_sd_writel(priv, 0, TMIO_SD_DMA_INFO1);
 289         tmio_sd_writel(priv, 0, TMIO_SD_DMA_INFO2);
 290
 291         /* enable DMA */
 292         tmp = tmio_sd_readl(priv, TMIO_SD_EXTMODE);
 293         tmp |= TMIO_SD_EXTMODE_DMA_EN;
 294         tmio_sd_writel(priv, tmp, TMIO_SD_EXTMODE);
 295
 296         tmio_sd_writel(priv, dma_addr & U32_MAX, TMIO_SD_DMA_ADDR_L);
 297
 298         /* suppress the warning "right shift count >= width of type" */
 299         dma_addr >>= min_t(int, 32, 8 * sizeof(dma_addr));
 300
 301         tmio_sd_writel(priv, dma_addr & U32_MAX, TMIO_SD_DMA_ADDR_H);
 302
 303         tmio_sd_writel(priv, TMIO_SD_DMA_CTL_START, TMIO_SD_DMA_CTL);
 304 }
 305
 306 static int tmio_sd_dma_wait_for_irq(struct udevice *dev, u32 flag,
 307                                         unsigned int blocks)
 308 {
 309         struct tmio_sd_priv *priv = dev_get_priv(dev);
 310         long wait = 1000000 + 10 * blocks;
 311
 312         while (!(tmio_sd_readl(priv, TMIO_SD_DMA_INFO1) & flag)) {
 313                 if (wait-- < 0) {
 314                         dev_err(dev, "timeout during DMA\n");
 315                         return -ETIMEDOUT;
 316                 }
 317
 318                 udelay(10);
 319         }
 320
 321         if (tmio_sd_readl(priv, TMIO_SD_DMA_INFO2)) {
 322                 dev_err(dev, "error during DMA\n");
 323                 return -EIO;
 324         }
 325
 326         return 0;
 327 }
 328
 329 static int tmio_sd_dma_xfer(struct udevice *dev, struct mmc_data *data)
 330 {
 331         struct tmio_sd_priv *priv = dev_get_priv(dev);
 332         size_t len = data->blocks * data->blocksize;
 333         void *buf;
 334         enum dma_data_direction dir;
 335         dma_addr_t dma_addr;
 336         u32 poll_flag, tmp;
 337         int ret;
 338
 339         tmp = tmio_sd_readl(priv, TMIO_SD_DMA_MODE);
 340
 341         if (data->flags & MMC_DATA_READ) {
 342                 buf = data->dest;
 343                 dir = DMA_FROM_DEVICE;
 344                 /*
 345                  * The DMA READ completion flag position differs on Socionext
 346                  * and Renesas SoCs. It is bit 20 on Socionext SoCs and using
 347                  * bit 17 is a hardware bug and forbidden. It is bit 17 on
 348                  * Renesas SoCs and bit 20 does not work on them.
 349                  */
 350                 poll_flag = (priv->caps & TMIO_SD_CAP_RCAR) ?
 351                             TMIO_SD_DMA_INFO1_END_RD :
 352                             TMIO_SD_DMA_INFO1_END_RD2;
 353                 tmp |= TMIO_SD_DMA_MODE_DIR_RD;
 354         } else {
 355                 buf = (void *)data->src;
 356                 dir = DMA_TO_DEVICE;
 357                 poll_flag = TMIO_SD_DMA_INFO1_END_WR;
 358                 tmp &= ~TMIO_SD_DMA_MODE_DIR_RD;
 359         }
 360
 361         tmio_sd_writel(priv, tmp, TMIO_SD_DMA_MODE);
 362
 363         dma_addr = __dma_map_single(buf, len, dir);
 364
 365         tmio_sd_dma_start(priv, dma_addr);
 366
 367         ret = tmio_sd_dma_wait_for_irq(dev, poll_flag, data->blocks);
 368
 369         __dma_unmap_single(dma_addr, len, dir);
 370
 371         return ret;
 372 }
 373
 374 /* check if the address is DMA'able */
 375 static bool tmio_sd_addr_is_dmaable(const char *src)
 376 {
 377         uintptr_t addr = (uintptr_t)src;
 378
 379         if (!IS_ALIGNED(addr, TMIO_SD_DMA_MINALIGN))
 380                 return false;
 381
 382 #if defined(CONFIG_RCAR_GEN3)
 383         /* Gen3 DMA has 32bit limit */
 384         if (addr >> 32)
 385                 return false;
 386 #endif
 387
 388 #if defined(CONFIG_ARCH_UNIPHIER) && !defined(CONFIG_ARM64) && \
 389         defined(CONFIG_SPL_BUILD)
 390         /*
 391          * For UniPhier ARMv7 SoCs, the stack is allocated in the locked ways
 392          * of L2, which is unreachable from the DMA engine.
 393          */
 394         if (addr < CONFIG_SPL_STACK)
 395                 return false;
 396 #endif
 397
 398         return true;
 399 }
 400
 401 int tmio_sd_send_cmd(struct udevice *dev, struct mmc_cmd *cmd,
 402                       struct mmc_data *data)
 403 {
 404         struct tmio_sd_priv *priv = dev_get_priv(dev);
 405         int ret;
 406         u32 tmp;
 407
 408         if (tmio_sd_readl(priv, TMIO_SD_INFO2) & TMIO_SD_INFO2_CBSY) {
 409                 dev_err(dev, "command busy\n");
 410                 return -EBUSY;
 411         }
 412
 413         /* clear all status flags */
 414         tmio_sd_writel(priv, 0, TMIO_SD_INFO1);
 415         tmio_sd_writel(priv, 0, TMIO_SD_INFO2);
 416
 417         /* disable DMA once */
 418         tmp = tmio_sd_readl(priv, TMIO_SD_EXTMODE);
 419         tmp &= ~TMIO_SD_EXTMODE_DMA_EN;
 420         tmio_sd_writel(priv, tmp, TMIO_SD_EXTMODE);
 421
 422         tmio_sd_writel(priv, cmd->cmdarg, TMIO_SD_ARG);
 423
 424         tmp = cmd->cmdidx;
 425
 426         if (data) {
 427                 tmio_sd_writel(priv, data->blocksize, TMIO_SD_SIZE);
 428                 tmio_sd_writel(priv, data->blocks, TMIO_SD_SECCNT);
 429
 430                 /* Do not send CMD12 automatically */
 431                 tmp |= TMIO_SD_CMD_NOSTOP | TMIO_SD_CMD_DATA;
 432
 433                 if (data->blocks > 1)
 434                         tmp |= TMIO_SD_CMD_MULTI;
 435
 436                 if (data->flags & MMC_DATA_READ)
 437                         tmp |= TMIO_SD_CMD_RD;
 438         }
 439
 440         /*
 441          * Do not use the response type auto-detection on this hardware.
 442          * CMD8, for example, has different response types on SD and eMMC,
 443          * while this controller always assumes the response type for SD.
 444          * Set the response type manually.
 445          */
 446         switch (cmd->resp_type) {
 447         case MMC_RSP_NONE:
 448                 tmp |= TMIO_SD_CMD_RSP_NONE;
 449                 break;
 450         case MMC_RSP_R1:
 451                 tmp |= TMIO_SD_CMD_RSP_R1;
 452                 break;
 453         case MMC_RSP_R1b:
 454                 tmp |= TMIO_SD_CMD_RSP_R1B;
 455                 break;
 456         case MMC_RSP_R2:
 457                 tmp |= TMIO_SD_CMD_RSP_R2;
 458                 break;
 459         case MMC_RSP_R3:
 460                 tmp |= TMIO_SD_CMD_RSP_R3;
 461                 break;
 462         default:
 463                 dev_err(dev, "unknown response type\n");
 464                 return -EINVAL;
 465         }
 466
 467         dev_dbg(dev, "sending CMD%d (SD_CMD=%08x, SD_ARG=%08x)\n",
 468                 cmd->cmdidx, tmp, cmd->cmdarg);
 469         tmio_sd_writel(priv, tmp, TMIO_SD_CMD);
 470
 471         ret = tmio_sd_wait_for_irq(dev, TMIO_SD_INFO1,
 472                                        TMIO_SD_INFO1_RSP);
 473         if (ret)
 474                 return ret;
 475
 476         if (cmd->resp_type & MMC_RSP_136) {
 477                 u32 rsp_127_104 = tmio_sd_readl(priv, TMIO_SD_RSP76);
 478                 u32 rsp_103_72 = tmio_sd_readl(priv, TMIO_SD_RSP54);
 479                 u32 rsp_71_40 = tmio_sd_readl(priv, TMIO_SD_RSP32);
 480                 u32 rsp_39_8 = tmio_sd_readl(priv, TMIO_SD_RSP10);
 481
 482                 cmd->response[0] = ((rsp_127_104 & 0x00ffffff) << 8) |
 483                                    ((rsp_103_72  & 0xff000000) >> 24);
 484                 cmd->response[1] = ((rsp_103_72  & 0x00ffffff) << 8) |
 485                                    ((rsp_71_40   & 0xff000000) >> 24);
 486                 cmd->response[2] = ((rsp_71_40   & 0x00ffffff) << 8) |
 487                                    ((rsp_39_8    & 0xff000000) >> 24);
 488                 cmd->response[3] = (rsp_39_8     & 0xffffff)   << 8;
 489         } else {
 490                 /* bit 39-8 */
 491                 cmd->response[0] = tmio_sd_readl(priv, TMIO_SD_RSP10);
 492         }
 493
 494         if (data) {
 495                 /* use DMA if the HW supports it and the buffer is aligned */
 496                 if (priv->caps & TMIO_SD_CAP_DMA_INTERNAL &&
 497                     tmio_sd_addr_is_dmaable(data->src))
 498                         ret = tmio_sd_dma_xfer(dev, data);
 499                 else
 500                         ret = tmio_sd_pio_xfer(dev, data);
 501
 502                 ret = tmio_sd_wait_for_irq(dev, TMIO_SD_INFO1,
 503                                                TMIO_SD_INFO1_CMP);
 504                 if (ret)
 505                         return ret;
 506         }
 507
 508         tmio_sd_wait_for_irq(dev, TMIO_SD_INFO2, TMIO_SD_INFO2_SCLKDIVEN);
 509
 510         return ret;
 511 }
 512
 513 static int tmio_sd_set_bus_width(struct tmio_sd_priv *priv,
 514                                      struct mmc *mmc)
 515 {
 516         u32 val, tmp;
 517
 518         switch (mmc->bus_width) {
 519         case 0:
 520         case 1:
 521                 val = TMIO_SD_OPTION_WIDTH_1;
 522                 break;
 523         case 4:
 524                 val = TMIO_SD_OPTION_WIDTH_4;
 525                 break;
 526         case 8:
 527                 val = TMIO_SD_OPTION_WIDTH_8;
 528                 break;
 529         default:
 530                 return -EINVAL;
 531         }
 532
 533         tmp = tmio_sd_readl(priv, TMIO_SD_OPTION);
 534         tmp &= ~TMIO_SD_OPTION_WIDTH_MASK;
 535         tmp |= val;
 536         tmio_sd_writel(priv, tmp, TMIO_SD_OPTION);
 537
 538         return 0;
 539 }
 540
 541 static void tmio_sd_set_ddr_mode(struct tmio_sd_priv *priv,
 542                                      struct mmc *mmc)
 543 {
 544         u32 tmp;
 545
 546         tmp = tmio_sd_readl(priv, TMIO_SD_IF_MODE);
 547         if (mmc->ddr_mode)
 548                 tmp |= TMIO_SD_IF_MODE_DDR;
 549         else
 550                 tmp &= ~TMIO_SD_IF_MODE_DDR;
 551         tmio_sd_writel(priv, tmp, TMIO_SD_IF_MODE);
 552 }
 553
 554 static void tmio_sd_set_clk_rate(struct tmio_sd_priv *priv,
 555                                      struct mmc *mmc)
 556 {
 557         unsigned int divisor;
 558         u32 val, tmp;
 559
 560         if (!mmc->clock)
 561                 return;
 562
 563         divisor = DIV_ROUND_UP(priv->mclk, mmc->clock);
 564
 565         if (divisor <= 1)
 566                 val = (priv->caps & TMIO_SD_CAP_RCAR) ?
 567                       TMIO_SD_CLKCTL_RCAR_DIV1 : TMIO_SD_CLKCTL_DIV1;
 568         else if (divisor <= 2)
 569                 val = TMIO_SD_CLKCTL_DIV2;
 570         else if (divisor <= 4)
 571                 val = TMIO_SD_CLKCTL_DIV4;
 572         else if (divisor <= 8)
 573                 val = TMIO_SD_CLKCTL_DIV8;
 574         else if (divisor <= 16)
 575                 val = TMIO_SD_CLKCTL_DIV16;
 576         else if (divisor <= 32)
 577                 val = TMIO_SD_CLKCTL_DIV32;
 578         else if (divisor <= 64)
 579                 val = TMIO_SD_CLKCTL_DIV64;
 580         else if (divisor <= 128)
 581                 val = TMIO_SD_CLKCTL_DIV128;
 582         else if (divisor <= 256)
 583                 val = TMIO_SD_CLKCTL_DIV256;
 584         else if (divisor <= 512 || !(priv->caps & TMIO_SD_CAP_DIV1024))
 585                 val = TMIO_SD_CLKCTL_DIV512;
 586         else
 587                 val = TMIO_SD_CLKCTL_DIV1024;
 588
 589         tmp = tmio_sd_readl(priv, TMIO_SD_CLKCTL);
 590         if (tmp & TMIO_SD_CLKCTL_SCLKEN &&
 591             (tmp & TMIO_SD_CLKCTL_DIV_MASK) == val)
 592                 return;
 593
 594         /* stop the clock before changing its rate to avoid a glitch signal */
 595         tmp &= ~TMIO_SD_CLKCTL_SCLKEN;
 596         tmio_sd_writel(priv, tmp, TMIO_SD_CLKCTL);
 597
 598         tmp &= ~TMIO_SD_CLKCTL_DIV_MASK;
 599         tmp |= val | TMIO_SD_CLKCTL_OFFEN;
 600         tmio_sd_writel(priv, tmp, TMIO_SD_CLKCTL);
 601
 602         tmp |= TMIO_SD_CLKCTL_SCLKEN;
 603         tmio_sd_writel(priv, tmp, TMIO_SD_CLKCTL);
 604
 605         udelay(1000);
 606 }
 607
 608 static void tmio_sd_set_pins(struct udevice *dev)
 609 {
 610         __maybe_unused struct mmc *mmc = mmc_get_mmc_dev(dev);
 611
 612 #ifdef CONFIG_DM_REGULATOR
 613         struct tmio_sd_priv *priv = dev_get_priv(dev);
 614
 615         if (priv->vqmmc_dev) {
 616                 if (mmc->signal_voltage == MMC_SIGNAL_VOLTAGE_180)
 617                         regulator_set_value(priv->vqmmc_dev, 1800000);
 618                 else
 619                         regulator_set_value(priv->vqmmc_dev, 3300000);
 620                 regulator_set_enable(priv->vqmmc_dev, true);
 621         }
 622 #endif
 623
 624 #ifdef CONFIG_PINCTRL
 625         if (mmc->signal_voltage == MMC_SIGNAL_VOLTAGE_180)
 626                 pinctrl_select_state(dev, "state_uhs");
 627         else
 628                 pinctrl_select_state(dev, "default");
 629 #endif
 630 }
 631
 632 int tmio_sd_set_ios(struct udevice *dev)
 633 {
 634         struct tmio_sd_priv *priv = dev_get_priv(dev);
 635         struct mmc *mmc = mmc_get_mmc_dev(dev);
 636         int ret;
 637
 638         dev_dbg(dev, "clock %uHz, DDRmode %d, width %u\n",
 639                 mmc->clock, mmc->ddr_mode, mmc->bus_width);
 640
 641         ret = tmio_sd_set_bus_width(priv, mmc);
 642         if (ret)
 643                 return ret;
 644         tmio_sd_set_ddr_mode(priv, mmc);
 645         tmio_sd_set_clk_rate(priv, mmc);
 646         tmio_sd_set_pins(dev);
 647
 648         return 0;
 649 }
 650
 651 int tmio_sd_get_cd(struct udevice *dev)
 652 {
 653         struct tmio_sd_priv *priv = dev_get_priv(dev);
 654
 655         if (priv->caps & TMIO_SD_CAP_NONREMOVABLE)
 656                 return 1;
 657
 658         return !!(tmio_sd_readl(priv, TMIO_SD_INFO1) &
 659                   TMIO_SD_INFO1_CD);
 660 }
 661
 662 static void tmio_sd_host_init(struct tmio_sd_priv *priv)
 663 {
 664         u32 tmp;
 665
 666         /* soft reset of the host */
 667         tmp = tmio_sd_readl(priv, TMIO_SD_SOFT_RST);
 668         tmp &= ~TMIO_SD_SOFT_RST_RSTX;
 669         tmio_sd_writel(priv, tmp, TMIO_SD_SOFT_RST);
 670         tmp |= TMIO_SD_SOFT_RST_RSTX;
 671         tmio_sd_writel(priv, tmp, TMIO_SD_SOFT_RST);
 672
 673         /* FIXME: implement eMMC hw_reset */
 674
 675         tmio_sd_writel(priv, TMIO_SD_STOP_SEC, TMIO_SD_STOP);
 676
 677         /*
 678          * Connected to 32bit AXI.
 679          * This register dropped backward compatibility at version 0x10.
 680          * Write an appropriate value depending on the IP version.
 681          */
 682         if (priv->version >= 0x10)
 683                 tmio_sd_writel(priv, 0x101, TMIO_SD_HOST_MODE);
 684         else
 685                 tmio_sd_writel(priv, 0x0, TMIO_SD_HOST_MODE);
 686
 687         if (priv->caps & TMIO_SD_CAP_DMA_INTERNAL) {
 688                 tmp = tmio_sd_readl(priv, TMIO_SD_DMA_MODE);
 689                 tmp |= TMIO_SD_DMA_MODE_ADDR_INC;
 690                 tmio_sd_writel(priv, tmp, TMIO_SD_DMA_MODE);
 691         }
 692 }
 693
 694 int tmio_sd_bind(struct udevice *dev)
 695 {
 696         struct tmio_sd_plat *plat = dev_get_platdata(dev);
 697
 698         return mmc_bind(dev, &plat->mmc, &plat->cfg);
 699 }
 700
 701 int tmio_sd_probe(struct udevice *dev, u32 quirks)
 702 {
 703         struct tmio_sd_plat *plat = dev_get_platdata(dev);
 704         struct tmio_sd_priv *priv = dev_get_priv(dev);
 705         struct mmc_uclass_priv *upriv = dev_get_uclass_priv(dev);
 706         fdt_addr_t base;
 707         int ret;
 708
 709         base = devfdt_get_addr(dev);
 710         if (base == FDT_ADDR_T_NONE)
 711                 return -EINVAL;
 712
 713         priv->regbase = devm_ioremap(dev, base, SZ_2K);
 714         if (!priv->regbase)
 715                 return -ENOMEM;
 716
 717 #ifdef CONFIG_DM_REGULATOR
 718         device_get_supply_regulator(dev, "vqmmc-supply", &priv->vqmmc_dev);
 719 #endif
 720
 721         ret = mmc_of_parse(dev, &plat->cfg);
 722         if (ret < 0) {
 723                 dev_err(dev, "failed to parse host caps\n");
 724                 return ret;
 725         }
 726
 727         plat->cfg.name = dev->name;
 728         plat->cfg.host_caps |= MMC_MODE_HS_52MHz | MMC_MODE_HS;
 729
 730         if (quirks)
 731                 priv->caps = quirks;
 732
 733         priv->version = tmio_sd_readl(priv, TMIO_SD_VERSION) &
 734                                                 TMIO_SD_VERSION_IP;
 735         dev_dbg(dev, "version %x\n", priv->version);
 736         if (priv->version >= 0x10) {
 737                 priv->caps |= TMIO_SD_CAP_DMA_INTERNAL;
 738                 priv->caps |= TMIO_SD_CAP_DIV1024;
 739         }
 740
 741         if (fdt_get_property(gd->fdt_blob, dev_of_offset(dev), "non-removable",
 742                              NULL))
 743                 priv->caps |= TMIO_SD_CAP_NONREMOVABLE;
 744
 745         tmio_sd_host_init(priv);
 746
 747         plat->cfg.voltages = MMC_VDD_165_195 | MMC_VDD_32_33 | MMC_VDD_33_34;
 748         plat->cfg.f_min = priv->mclk /
 749                         (priv->caps & TMIO_SD_CAP_DIV1024 ? 1024 : 512);
 750         plat->cfg.f_max = priv->mclk;
 751         plat->cfg.b_max = U32_MAX; /* max value of TMIO_SD_SECCNT */
 752
 753         upriv->mmc = &plat->mmc;
 754
 755         return 0;
 756 }