arch/arm/mach-pxa/pxa27x.c

   1 /*
   2  *  linux/arch/arm/mach-pxa/pxa27x.c
   3  *
   4  *  Author:     Nicolas Pitre
   5  *  Created:    Nov 05, 2002
   6  *  Copyright:  MontaVista Software Inc.
   7  *
   8  * Code specific to PXA27x aka Bulverde.
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14 #include <linux/module.h>
  15 #include <linux/kernel.h>
  16 #include <linux/init.h>
  17 #include <linux/suspend.h>
  18 #include <linux/platform_device.h>
  19
  20 #include <asm/hardware.h>
  21 #include <asm/irq.h>
  22 #include <asm/arch/irqs.h>
  23 #include <asm/arch/pxa-regs.h>
  24 #include <asm/arch/pxa2xx-regs.h>
  25 #include <asm/arch/ohci.h>
  26 #include <asm/arch/pm.h>
  27 #include <asm/arch/dma.h>
  28
  29 #include "generic.h"
  30 #include "devices.h"
  31 #include "clock.h"
  32
  33 /* Crystal clock: 13MHz */
  34 #define BASE_CLK        13000000
  35
  36 /*
  37  * Get the clock frequency as reflected by CCSR and the turbo flag.
  38  * We assume these values have been applied via a fcs.
  39  * If info is not 0 we also display the current settings.
  40  */
  41 unsigned int pxa27x_get_clk_frequency_khz(int info)
  42 {
  43         unsigned long ccsr, clkcfg;
  44         unsigned int l, L, m, M, n2, N, S;
  45         int cccr_a, t, ht, b;
  46
  47         ccsr = CCSR;
  48         cccr_a = CCCR & (1 << 25);
  49
  50         /* Read clkcfg register: it has turbo, b, half-turbo (and f) */
  51         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (clkcfg) );
  52         t  = clkcfg & (1 << 0);
  53         ht = clkcfg & (1 << 2);
  54         b  = clkcfg & (1 << 3);
  55
  56         l  = ccsr & 0x1f;
  57         n2 = (ccsr>>7) & 0xf;
  58         m  = (l <= 10) ? 1 : (l <= 20) ? 2 : 4;
  59
  60         L  = l * BASE_CLK;
  61         N  = (L * n2) / 2;
  62         M  = (!cccr_a) ? (L/m) : ((b) ? L : (L/2));
  63         S  = (b) ? L : (L/2);
  64
  65         if (info) {
  66                 printk( KERN_INFO "Run Mode clock: %d.%02dMHz (*%d)\n",
  67                         L / 1000000, (L % 1000000) / 10000, l );
  68                 printk( KERN_INFO "Turbo Mode clock: %d.%02dMHz (*%d.%d, %sactive)\n",
  69                         N / 1000000, (N % 1000000)/10000, n2 / 2, (n2 % 2)*5,
  70                         (t) ? "" : "in" );
  71                 printk( KERN_INFO "Memory clock: %d.%02dMHz (/%d)\n",
  72                         M / 1000000, (M % 1000000) / 10000, m );
  73                 printk( KERN_INFO "System bus clock: %d.%02dMHz \n",
  74                         S / 1000000, (S % 1000000) / 10000 );
  75         }
  76
  77         return (t) ? (N/1000) : (L/1000);
  78 }
  79
  80 /*
  81  * Return the current mem clock frequency in units of 10kHz as
  82  * reflected by CCCR[A], B, and L
  83  */
  84 unsigned int pxa27x_get_memclk_frequency_10khz(void)
  85 {
  86         unsigned long ccsr, clkcfg;
  87         unsigned int l, L, m, M;
  88         int cccr_a, b;
  89
  90         ccsr = CCSR;
  91         cccr_a = CCCR & (1 << 25);
  92
  93         /* Read clkcfg register: it has turbo, b, half-turbo (and f) */
  94         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (clkcfg) );
  95         b = clkcfg & (1 << 3);
  96
  97         l = ccsr & 0x1f;
  98         m = (l <= 10) ? 1 : (l <= 20) ? 2 : 4;
  99
 100         L = l * BASE_CLK;
 101         M = (!cccr_a) ? (L/m) : ((b) ? L : (L/2));
 102
 103         return (M / 10000);
 104 }
 105
 106 /*
 107  * Return the current LCD clock frequency in units of 10kHz as
 108  */
 109 static unsigned int pxa27x_get_lcdclk_frequency_10khz(void)
 110 {
 111         unsigned long ccsr;
 112         unsigned int l, L, k, K;
 113
 114         ccsr = CCSR;
 115
 116         l = ccsr & 0x1f;
 117         k = (l <= 7) ? 1 : (l <= 16) ? 2 : 4;
 118
 119         L = l * BASE_CLK;
 120         K = L / k;
 121
 122         return (K / 10000);
 123 }
 124
 125 static unsigned long clk_pxa27x_lcd_getrate(struct clk *clk)
 126 {
 127         return pxa27x_get_lcdclk_frequency_10khz() * 10000;
 128 }
 129
 130 static const struct clkops clk_pxa27x_lcd_ops = {
 131         .enable         = clk_cken_enable,
 132         .disable        = clk_cken_disable,
 133         .getrate        = clk_pxa27x_lcd_getrate,
 134 };
 135
 136 static struct clk pxa27x_clks[] = {
 137         INIT_CK("LCDCLK", LCD,    &clk_pxa27x_lcd_ops, &pxa_device_fb.dev),
 138         INIT_CK("CAMCLK", CAMERA, &clk_pxa27x_lcd_ops, NULL),
 139
 140         INIT_CKEN("UARTCLK", FFUART, 14857000, 1, &pxa_device_ffuart.dev),
 141         INIT_CKEN("UARTCLK", BTUART, 14857000, 1, &pxa_device_btuart.dev),
 142         INIT_CKEN("UARTCLK", STUART, 14857000, 1, NULL),
 143
 144         INIT_CKEN("I2SCLK",  I2S,  14682000, 0, &pxa_device_i2s.dev),
 145         INIT_CKEN("I2CCLK",  I2C,  32842000, 0, &pxa_device_i2c.dev),
 146         INIT_CKEN("UDCCLK",  USB,  48000000, 5, &pxa_device_udc.dev),
 147         INIT_CKEN("MMCCLK",  MMC,  19500000, 0, &pxa_device_mci.dev),
 148         INIT_CKEN("FICPCLK", FICP, 48000000, 0, &pxa_device_ficp.dev),
 149
 150         INIT_CKEN("USBCLK", USBHOST, 48000000, 0, &pxa27x_device_ohci.dev),
 151         INIT_CKEN("I2CCLK", PWRI2C, 13000000, 0, &pxa27x_device_i2c_power.dev),
 152         INIT_CKEN("KBDCLK", KEYPAD, 32768, 0, NULL),
 153
 154         INIT_CKEN("SSPCLK", SSP1, 13000000, 0, &pxa27x_device_ssp1.dev),
 155         INIT_CKEN("SSPCLK", SSP2, 13000000, 0, &pxa27x_device_ssp2.dev),
 156         INIT_CKEN("SSPCLK", SSP3, 13000000, 0, &pxa27x_device_ssp3.dev),
 157
 158         /*
 159         INIT_CKEN("PWMCLK",  PWM0, 13000000, 0, NULL),
 160         INIT_CKEN("MSLCLK",  MSL,  48000000, 0, NULL),
 161         INIT_CKEN("USIMCLK", USIM, 48000000, 0, NULL),
 162         INIT_CKEN("MSTKCLK", MEMSTK, 19500000, 0, NULL),
 163         INIT_CKEN("IMCLK",   IM,   0, 0, NULL),
 164         INIT_CKEN("MEMCLK",  MEMC, 0, 0, NULL),
 165         */
 166 };
 167
 168 #ifdef CONFIG_PM
 169
 170 #define SAVE(x)         sleep_save[SLEEP_SAVE_##x] = x
 171 #define RESTORE(x)      x = sleep_save[SLEEP_SAVE_##x]
 172
 173 #define RESTORE_GPLEVEL(n) do { \
 174         GPSR##n = sleep_save[SLEEP_SAVE_GPLR##n]; \
 175         GPCR##n = ~sleep_save[SLEEP_SAVE_GPLR##n]; \
 176 } while (0)
 177
 178 /*
 179  * List of global PXA peripheral registers to preserve.
 180  * More ones like CP and general purpose register values are preserved
 181  * with the stack pointer in sleep.S.
 182  */
 183 enum {  SLEEP_SAVE_START = 0,
 184
 185         SLEEP_SAVE_GPLR0, SLEEP_SAVE_GPLR1, SLEEP_SAVE_GPLR2, SLEEP_SAVE_GPLR3,
 186         SLEEP_SAVE_GPDR0, SLEEP_SAVE_GPDR1, SLEEP_SAVE_GPDR2, SLEEP_SAVE_GPDR3,
 187         SLEEP_SAVE_GRER0, SLEEP_SAVE_GRER1, SLEEP_SAVE_GRER2, SLEEP_SAVE_GRER3,
 188         SLEEP_SAVE_GFER0, SLEEP_SAVE_GFER1, SLEEP_SAVE_GFER2, SLEEP_SAVE_GFER3,
 189         SLEEP_SAVE_PGSR0, SLEEP_SAVE_PGSR1, SLEEP_SAVE_PGSR2, SLEEP_SAVE_PGSR3,
 190
 191         SLEEP_SAVE_GAFR0_L, SLEEP_SAVE_GAFR0_U,
 192         SLEEP_SAVE_GAFR1_L, SLEEP_SAVE_GAFR1_U,
 193         SLEEP_SAVE_GAFR2_L, SLEEP_SAVE_GAFR2_U,
 194         SLEEP_SAVE_GAFR3_L, SLEEP_SAVE_GAFR3_U,
 195
 196         SLEEP_SAVE_PSTR,
 197
 198         SLEEP_SAVE_ICMR,
 199         SLEEP_SAVE_CKEN,
 200
 201         SLEEP_SAVE_MDREFR,
 202         SLEEP_SAVE_PWER, SLEEP_SAVE_PCFR, SLEEP_SAVE_PRER,
 203         SLEEP_SAVE_PFER, SLEEP_SAVE_PKWR,
 204
 205         SLEEP_SAVE_SIZE
 206 };
 207
 208 void pxa27x_cpu_pm_save(unsigned long *sleep_save)
 209 {
 210         SAVE(GPLR0); SAVE(GPLR1); SAVE(GPLR2); SAVE(GPLR3);
 211         SAVE(GPDR0); SAVE(GPDR1); SAVE(GPDR2); SAVE(GPDR3);
 212         SAVE(GRER0); SAVE(GRER1); SAVE(GRER2); SAVE(GRER3);
 213         SAVE(GFER0); SAVE(GFER1); SAVE(GFER2); SAVE(GFER3);
 214         SAVE(PGSR0); SAVE(PGSR1); SAVE(PGSR2); SAVE(PGSR3);
 215
 216         SAVE(GAFR0_L); SAVE(GAFR0_U);
 217         SAVE(GAFR1_L); SAVE(GAFR1_U);
 218         SAVE(GAFR2_L); SAVE(GAFR2_U);
 219         SAVE(GAFR3_L); SAVE(GAFR3_U);
 220
 221         SAVE(MDREFR);
 222         SAVE(PWER); SAVE(PCFR); SAVE(PRER);
 223         SAVE(PFER); SAVE(PKWR);
 224
 225         SAVE(ICMR); ICMR = 0;
 226         SAVE(CKEN);
 227         SAVE(PSTR);
 228
 229         /* Clear GPIO transition detect bits */
 230         GEDR0 = GEDR0; GEDR1 = GEDR1; GEDR2 = GEDR2; GEDR3 = GEDR3;
 231 }
 232
 233 void pxa27x_cpu_pm_restore(unsigned long *sleep_save)
 234 {
 235         /* ensure not to come back here if it wasn't intended */
 236         PSPR = 0;
 237
 238         /* restore registers */
 239         RESTORE_GPLEVEL(0); RESTORE_GPLEVEL(1);
 240         RESTORE_GPLEVEL(2); RESTORE_GPLEVEL(3);
 241         RESTORE(GPDR0); RESTORE(GPDR1); RESTORE(GPDR2); RESTORE(GPDR3);
 242         RESTORE(GAFR0_L); RESTORE(GAFR0_U);
 243         RESTORE(GAFR1_L); RESTORE(GAFR1_U);
 244         RESTORE(GAFR2_L); RESTORE(GAFR2_U);
 245         RESTORE(GAFR3_L); RESTORE(GAFR3_U);
 246         RESTORE(GRER0); RESTORE(GRER1); RESTORE(GRER2); RESTORE(GRER3);
 247         RESTORE(GFER0); RESTORE(GFER1); RESTORE(GFER2); RESTORE(GFER3);
 248         RESTORE(PGSR0); RESTORE(PGSR1); RESTORE(PGSR2); RESTORE(PGSR3);
 249
 250         RESTORE(MDREFR);
 251         RESTORE(PWER); RESTORE(PCFR); RESTORE(PRER);
 252         RESTORE(PFER); RESTORE(PKWR);
 253
 254         PSSR = PSSR_RDH | PSSR_PH;
 255
 256         RESTORE(CKEN);
 257
 258         ICLR = 0;
 259         ICCR = 1;
 260         RESTORE(ICMR);
 261         RESTORE(PSTR);
 262 }
 263
 264 void pxa27x_cpu_pm_enter(suspend_state_t state)
 265 {
 266         extern void pxa_cpu_standby(void);
 267
 268         /* ensure voltage-change sequencer not initiated, which hangs */
 269         PCFR &= ~PCFR_FVC;
 270
 271         /* Clear edge-detect status register. */
 272         PEDR = 0xDF12FE1B;
 273
 274         switch (state) {
 275         case PM_SUSPEND_STANDBY:
 276                 pxa_cpu_standby();
 277                 break;
 278         case PM_SUSPEND_MEM:
 279                 /* set resume return address */
 280                 PSPR = virt_to_phys(pxa_cpu_resume);
 281                 pxa27x_cpu_suspend(PWRMODE_SLEEP);
 282                 break;
 283         }
 284 }
 285
 286 static int pxa27x_cpu_pm_valid(suspend_state_t state)
 287 {
 288         return state == PM_SUSPEND_MEM || state == PM_SUSPEND_STANDBY;
 289 }
 290
 291 static struct pxa_cpu_pm_fns pxa27x_cpu_pm_fns = {
 292         .save_size      = SLEEP_SAVE_SIZE,
 293         .save           = pxa27x_cpu_pm_save,
 294         .restore        = pxa27x_cpu_pm_restore,
 295         .valid          = pxa27x_cpu_pm_valid,
 296         .enter          = pxa27x_cpu_pm_enter,
 297 };
 298
 299 static void __init pxa27x_init_pm(void)
 300 {
 301         pxa_cpu_pm_fns = &pxa27x_cpu_pm_fns;
 302 }
 303 #else
 304 static inline void pxa27x_init_pm(void) {}
 305 #endif
 306
 307 /* PXA27x:  Various gpios can issue wakeup events.  This logic only
 308  * handles the simple cases, not the WEMUX2 and WEMUX3 options
 309  */
 310 #define PXA27x_GPIO_NOWAKE_MASK \
 311         ((1 << 8) | (1 << 7) | (1 << 6) | (1 << 5) | (1 << 2))
 312 #define WAKEMASK(gpio) \
 313         (((gpio) <= 15) \
 314                  ? ((1 << (gpio)) & ~PXA27x_GPIO_NOWAKE_MASK) \
 315                  : ((gpio == 35) ? (1 << 24) : 0))
 316
 317 static int pxa27x_set_wake(unsigned int irq, unsigned int on)
 318 {
 319         int gpio = IRQ_TO_GPIO(irq);
 320         uint32_t mask;
 321
 322         if ((gpio >= 0 && gpio <= 15) || (gpio == 35)) {
 323                 if (WAKEMASK(gpio) == 0)
 324                         return -EINVAL;
 325
 326                 mask = WAKEMASK(gpio);
 327
 328                 if (on) {
 329                         if (GRER(gpio) | GPIO_bit(gpio))
 330                                 PRER |= mask;
 331                         else
 332                                 PRER &= ~mask;
 333
 334                         if (GFER(gpio) | GPIO_bit(gpio))
 335                                 PFER |= mask;
 336                         else
 337                                 PFER &= ~mask;
 338                 }
 339                 goto set_pwer;
 340         }
 341
 342         switch (irq) {
 343         case IRQ_RTCAlrm:
 344                 mask = PWER_RTC;
 345                 break;
 346         case IRQ_USB:
 347                 mask = 1u << 26;
 348                 break;
 349         default:
 350                 return -EINVAL;
 351         }
 352
 353 set_pwer:
 354         if (on)
 355                 PWER |= mask;
 356         else
 357                 PWER &=~mask;
 358
 359         return 0;
 360 }
 361
 362 void __init pxa27x_init_irq(void)
 363 {
 364         pxa_init_irq_low();
 365         pxa_init_irq_high();
 366         pxa_init_irq_gpio(128);
 367         pxa_init_irq_set_wake(pxa27x_set_wake);
 368 }
 369
 370 /*
 371  * device registration specific to PXA27x.
 372  */
 373
 374 static struct resource i2c_power_resources[] = {
 375         {
 376                 .start  = 0x40f00180,
 377                 .end    = 0x40f001a3,
 378                 .flags  = IORESOURCE_MEM,
 379         }, {
 380                 .start  = IRQ_PWRI2C,
 381                 .end    = IRQ_PWRI2C,
 382                 .flags  = IORESOURCE_IRQ,
 383         },
 384 };
 385
 386 struct platform_device pxa27x_device_i2c_power = {
 387         .name           = "pxa2xx-i2c",
 388         .id             = 1,
 389         .resource       = i2c_power_resources,
 390         .num_resources  = ARRAY_SIZE(i2c_power_resources),
 391 };
 392
 393 static struct platform_device *devices[] __initdata = {
 394         &pxa_device_udc,
 395         &pxa_device_ffuart,
 396         &pxa_device_btuart,
 397         &pxa_device_stuart,
 398         &pxa_device_i2s,
 399         &pxa_device_rtc,
 400         &pxa27x_device_i2c_power,
 401         &pxa27x_device_ssp1,
 402         &pxa27x_device_ssp2,
 403         &pxa27x_device_ssp3,
 404 };
 405
 406 static int __init pxa27x_init(void)
 407 {
 408         int ret = 0;
 409         if (cpu_is_pxa27x()) {
 410                 clks_register(pxa27x_clks, ARRAY_SIZE(pxa27x_clks));
 411
 412                 if ((ret = pxa_init_dma(32)))
 413                         return ret;
 414
 415                 pxa27x_init_pm();
 416
 417                 ret = platform_add_devices(devices, ARRAY_SIZE(devices));
 418         }
 419         return ret;
 420 }
 421
 422 subsys_initcall(pxa27x_init);